

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-287141

(P2008-287141A)

(43) 公開日 平成20年11月27日(2008.11.27)

(51) Int.Cl.	F 1	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30	J 3K107
G09G 3/20 (2006.01)	G09G 3/20	624B 5C080
H01L 51/50 (2006.01)	G09G 3/20	611H
	G09G 3/20	642A
	G09G 3/20	670J

審査請求 未請求 請求項の数 5 O L (全 23 頁) 最終頁に続く

(21) 出願番号	特願2007-133864 (P2007-133864)	(71) 出願人	000002185 ソニー株式会社 東京都港区港南1丁目7番1号
(22) 出願日	平成19年5月21日 (2007.5.21)	(74) 代理人	100092336 弁理士 鈴木 晴敏
		(72) 発明者	山下 淳一 東京都港区港南1丁目7番1号 ソニー株式会社内
		(72) 発明者	内野 勝秀 東京都港区港南1丁目7番1号 ソニー株式会社内
		F ターム (参考)	3K107 AA01 BB01 CC21 CC33 EE03 HH04 5C080 AA06 BB05 DD05 DD22 DD29 JJ02 JJ03 JJ04 JJ05 JJ06 KK02 KK07 KK43


(54) 【発明の名称】表示装置及びその駆動方法と電子機器

(57) 【要約】

【課題】画素の閾電圧補正機能や移動度補正機能を維持しつつ、電源電圧の固定化が可能な表示装置を提供する。

【解決手段】各画素2は、Pチャネル型のドライブトランジスタTr2と、サンプリングトランジスタTr1と、スイッチングトランジスタTr3と、保持容量Csと、発光素子ELとを備えている。ライトスキャナ4は、信号線SLが基準電位VofSの時走査線WSに制御信号を出力して画素2を駆動し、ドライブトランジスタTr2の閾電圧の補正動作を行い、信号線SLが信号電位Vsigの時走査線WSに制御信号を出力して画素2を駆動し、信号電位を保持容量Csに書き込む書き込み動作を行う。ドライブトスキャナ5は、信号電位が保持容量Csに書き込まれた後、走査線DSに制御信号を出力して固定電源Vccから画素2に通電し、発光素子ELの発光動作を行う。

【選択図】図2



【特許請求の範囲】

【請求項 1】

画素アレイ部と駆動部とからなり、

前記画素アレイ部は、行状の第1走査線及び第2走査線と、列状の信号線と、各第1走査線と各信号線とが交差する部分に配された行列状の画素とを備え、

各画素は、ドライブトランジスタと、サンプリングトランジスタと、スイッチングトランジスタと、保持容量と、発光素子とを備え、

前記ドライブトランジスタは、Pチャネル型でゲートとなる制御端とソース及びドレインとなる一対の電流端とを有し、

前記サンプリングトランジスタは、その制御端が第1走査線に接続し、その一対の電流端が信号線とドライブトランジスタのゲートの間に接続し、

前記スイッチングトランジスタは、そのゲートが第2走査線に接続し、一対の電流端の一方が該ドライブトランジスタのソースに接続し、他方が電源ラインに接続し、

前記保持容量は、該ドライブトランジスタのゲートとソースとの間に接続し、

前記発光素子は、該ドライブトランジスタのドレインと接地ラインとの間に接続し、

前記駆動部は、各第1走査線に順次制御信号を供給するライトスキャナと、各第2走査線に順次制御信号を供給するドライブスキャナと、各信号線に映像信号となる信号電位と所定の基準電位とを交互に供給する信号セレクタとを有し、

前記ライトスキャナは、該信号線が基準電位の時第1走査線に制御信号を出力して画素を駆動し、以ってドライブトランジスタの閾電圧の補正動作を行い、

前記ライトスキャナは、該信号線が信号電位の時第1走査線に制御信号を出力して画素を駆動し、以って信号電位を該保持容量に書き込む書き動作を行い、

前記ドライブスキャナは、信号電位が該保持容量に書き込まれた後、第2走査線に制御信号を出力して画素に通電し、発光素子の発光動作を行うことを特徴とする表示装置。

【請求項 2】

前記サンプリングトランジスタ及びドライブトランジスタもPチャネル型であり、画素を構成するトランジスタを全てPチャネル型にすることを特徴とする請求項1記載の表示装置。

【請求項 3】

前記ライトスキャナは、該信号線が信号電位の時第1走査線に制御信号を出力して画素を駆動し、以って信号電位を該保持容量に書き込むと同時に、該ドライブトランジスタの移動度のバラツキを補正する補正動作を行うことを特徴とする請求項1記載の表示装置。

【請求項 4】

画素アレイ部と駆動部とからなり、

前記画素アレイ部は、行状の第1走査線及び第2走査線と、列状の信号線と、各第1走査線と各信号線とが交差する部分に配された行列状の画素とを備え、

各画素は、ドライブトランジスタと、サンプリングトランジスタと、スイッチングトランジスタと、保持容量と、発光素子とを備え、

前記ドライブトランジスタは、Pチャネル型でゲートとなる制御端とソース及びドレインとなる一対の電流端とを有し、

前記サンプリングトランジスタは、その制御端が第1走査線に接続し、その一対の電流端が信号線とドライブトランジスタのゲートの間に接続し、

前記スイッチングトランジスタは、そのゲートが第2走査線に接続し、一対の電流端の一方が該ドライブトランジスタのソースに接続し、他方が電源ラインに接続し、

前記保持容量は、該ドライブトランジスタのゲートとソースとの間に接続し、

前記発光素子は、該ドライブトランジスタのドレインと接地ラインとの間に接続し、

前記駆動部は、各第1走査線に順次制御信号を供給するライトスキャナと、各第2走査線に順次制御信号を供給するドライブスキャナと、各信号線に映像信号となる信号電位と所定の基準電位とを交互に供給する信号セレクタとを有する表示装置の駆動方法であつて、

10

20

30

40

50

該信号線が基準電位の時、前記ライトスキャナから第1走査線に制御信号を出力して画素を駆動し、以ってドライブトランジスタの閾電圧の補正動作を行い、

該信号線が信号電位の時、前記ライトスキャナから第1走査線に制御信号を出力して画素を駆動し、以って信号電位を該保持容量に書き込む書き込動作を行い、

信号電位が該保持容量に書き込まれた後、前記ドライブスキャナから第2走査線に制御信号を出力して画素に通電し、発光素子の発光動作を行うことを特徴とする表示装置の駆動方法。

【請求項5】

請求項1に記載の表示装置を備えた電子機器。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこの種の表示装置を備えた電子機器に関する。

【背景技術】

【0002】

表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

20

【0003】

有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、TFT）によって制御するものであり、以下の特許文献に記載がある。

30

【特許文献1】特開2003-255856

【特許文献2】特開2003-271095

【特許文献3】特開2004-133240

【特許文献4】特開2004-029791

【特許文献5】特開2004-093682

【特許文献6】特開2006-215213

【発明の開示】

【発明が解決しようとする課題】

【0004】

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

40

【0005】

50

ドライブトランジスタは、保持容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

【0006】

ここでドライブトランジスタの動作特性は以下の式1で表わされる。

$$I_{ds} = (1/2) \mu (W/L) C_o \times (V_{gs} - V_{th})^2 \quad \dots \text{式1}$$

このトランジスタ特性式1において、 I_{ds} はソース／ドレイン間に流れるドレン電流を表わしており、画素回路では発光素子に供給される出力電流である。 V_{gs} はソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。 V_{th} はトランジスタの閾電圧である。又 μ はトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他 W はチャネル幅を表わし、 L はチャネル長を表わし、 C_o はゲート容量を表わしている。このトランジスタ特性式1から明らかに、薄膜トランジスタは飽和領域で動作する時、ゲート電圧 V_{gs} が閾電圧 V_{th} を超えて大きくなると、オン状態となってドレン電流 I_{ds} が流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧 V_{gs} が一定であれば常に同じ量のドレン電流 I_{ds} が発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

10

20

30

30

【0007】

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（TFT）は、個々のデバイス特性にばらつきがある。特に、閾電圧 V_{th} は一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式1から明らかに、各ドライブトランジスタの閾電圧 V_{th} がばらつくと、ゲート電圧 V_{gs} が一定であっても、ドレン電流 I_{ds} にばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。

【0008】

しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧 V_{th} だけではない。上記のトランジスタ特性式1から明らかのように、ドライブトランジスタの移動度 μ がばらついた場合にも、出力電流 I_{ds} が変動する。この結果、画面のユニフォーミティが損なわれる。従来からドライブトランジスタの移動度のばらつきを補正する機能を組み込んだ画素回路が開発されており、例えば前記の特許文献6に開示がある。

【0009】

従来の画素回路は、上述した閾電圧補正機能や移動度補正機能を実装するため、ドライブトランジスタ以外のトランジスタを画素回路内に形成する必要がある。画素の高精細化を図るために、画素回路を構成するトランジスタの素子数は可能な限り少ない方が良い。例えばトランジスタ素子数をドライブトランジスタと映像信号をサンプリングするサンプリングトランジスタの2個に限定した場合、上述した閾電圧補正機能や移動度補正機能を実現するため、画素に供給する電源電圧をパルス化する必要がある。

40

【0010】

この場合各画素に順次パルス化した電源電圧（電源パルス）を印加するため、電源スキャナが必要である。電源スキャナは各画素に安定して駆動電流を供給するため、その出力バッファのサイズを大きく取る必要がある。このため電源スキャナは大面積のものが必要となり、画素アレイ部と共にパネル上に一体形成した場合、電源スキャナのレイアウト面積が大きくなってしまい、表示装置の有効画面サイズを限定してしまうという課題がある。また電源スキャナは線順次走査の大部分の時間で各画素に駆動電流を供給し続けるため

50

、その出力バッファのトランジスタ特性劣化が激しく、長時間使用の信頼性が得られないという課題を抱えている。

【課題を解決するための手段】

【0011】

上述した従来の技術の課題に鑑み、本発明は画素の闇電圧補正機能や移動度補正機能を維持しつつ、電源電圧の固定化が可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、行状の第1走査線及び第2走査線と、列状の信号線と、各第1走査線と各信号線とが交差する部分に配された行列状の画素とを備え、各画素は、ドライブトランジスタと、サンプリングトランジスタと、スイッチングトランジスタと、保持容量と、発光素子とを備え、前記ドライブトランジスタは、Pチャネル型でゲートとなる制御端とソース及びドレインとなる一対の電流端とを有し、前記サンプリングトランジスタは、その制御端が第1走査線に接続し、その一対の電流端が信号線とドライブトランジスタのゲートの間に接続し、前記スイッチングトランジスタは、そのゲートが第2走査線に接続し、一対の電流端の一方が該ドライブトランジスタのソースに接続し、他方が電源ラインに接続し、前記保持容量は、該ドライブトランジスタのゲートとソースとの間に接続し、前記発光素子は、該ドライブトランジスタのドレインと接地ラインとの間に接続し、前記駆動部は、各第1走査線に順次制御信号を供給するライトスキャナと、各第2走査線に順次制御信号を供給するドライブスキャナと、各信号線に映像信号となる信号電位と所定の基準電位とを交互に供給する信号セレクタとを有し、前記ライトスキャナは、該信号線が基準電位の時第1走査線に制御信号を出力して画素を駆動し、以ってドライブトランジスタの闇電圧の補正動作を行い、前記ライトスキャナは、該信号線が信号電位の時第1走査線に制御信号を出力して画素を駆動し、以って信号電位を該保持容量に書き込む書き込み動作を行い、前記ドライブスキャナは、信号電位が該保持容量に書き込まれた後、第2走査線に制御信号を出力して画素に通電し、発光素子の発光動作を行うことを特徴とする。

10

20

30

40

【0012】

好ましくは、前記サンプリングトランジスタ及びドライブトランジスタもPチャネル型であり、画素を構成するトランジスタを全てPチャネル型にする。又前記ライトスキャナは、該信号線が信号電位の時第1走査線に制御信号を出力して画素を駆動し、以って信号電位を該保持容量に書き込むと同時に、該ドライブトランジスタの移動度のバラツキを補正する補正動作を行う。

【発明の効果】

【0013】

本発明にかかる表示装置の各画素は、ドライブトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを備えている。本発明ではこれにスイッチングトランジスタを追加すると共に、ドライブトランジスタはPチャネル型を用いる。この様に画素回路を3個のトランジスタで構成し且つドライブトランジスタをPチャネル型とすることで、各画素に供給する電源電圧を固定化することが出来る。電源固定化により電源スキャナが不要となり、画面のレイアウト面積に余裕を持たせることが出来る。各画素に追加したスイッチングトランジスタを線順次走査するため、別のスキャナが必要になるが、これは電源パルスを供給する必要が無いため、大きな出力バッファが不要であり、レイアウト面積は比較的小さい。電源スキャナと異なり、スイッチングトランジスタ制御用のゲートパルスを供給する通常のスキャナは劣化の程度が少なく信頼性が高い。この様に従来必要であった電源スキャナを廃止することで、画素アレイ部のレイアウト面積を拡大できると共に、周辺駆動部の信頼性を高めることが出来る。同時にドライブトランジスタとしてPチャネル型を用いることで、移動度補正動作の誤差が少なくなり、高いユニフォーミティを得ることが出来る。

【発明を実施するための最良の形態】

【0014】

50

以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明にかかる表示装置の第1実施形態の全体構成を示すブロック図である。図示するように、本表示装置は画素アレイ部1とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の第1走査線WSと、同じく行状の第2走査線DSと、列状の信号線SLと、各走査線WSと各信号線SLが交差する部分に配された行列状の画素2とを備えている。なお本例は、各画素2にRGB三原色のいずれかが割り当てられており、カラー表示が可能である。但しこれに限られるものではなく、単色表示のパネルも含む。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて別の走査線DSに順次制御信号を供給して画素2に所定の補正動作を行わせるドライブスキャナ5と、線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する水平セレクタ(信号線セレクタ)3とを備えている。

10

20

30

40

50

【0015】

図2は、図1に示した表示装置に含まれる画素2の具体的な構成及び結線関係を示す回路図である。図示するように、この画素2は有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTr2と、スイッチングトランジスタTr3と、保持容量Csと、補助容量Csubとを含む。ドライブトランジスタTr2は、Pチャネル型でゲートGとなる制御端とソースS及びドレインとなる一対の電流端とを有する。サンプリングトランジスタTr1は、その制御端が第1走査線WSに接続し、その一対の電流端が信号線SLとドライブトランジスタTr2のゲートGの間に接続している。前述したように、信号線SLには水平セレクタ3から映像信号となる信号電位Vsigと所定の基準電位Vofsとが互いに切り換るようにして供給されている。スイッチングトランジスタTr3は、そのゲートが第2走査線DSに接続し、一対の電流端の一方がドライブトランジスタTr2のソースSに接続し、他方が電源ラインVccに接続している。なおこの電源ラインVccは固定電圧となっている。保持容量Csは、ドライブトランジスタTr2のゲートGとソースSとの間に接続している。補助容量Csubは一端が固定電圧Vccに接続され、他端が保持容量Csに接続されている。発光素子ELは、ドライブトランジスタTr2のドレインと接地ラインとの間に接続している。換言すると、ダイオード型の発光素子ELは、アノードがドライブトランジスタTr2のドレインに接続する一方、カソードが接地ラインに接続している。この接地ラインには所定のカソード電圧Vcathが供給されている。

【0016】

図2に示した画素2は、ドライブトランジスタTr2がPチャネル型となっている。その他のサンプリングトランジスタTr1及びスイッチングトランジスタTr3は、Nチャネル型でも良いしPチャネル型でも良い。図2の実施形態では、サンプリングトランジスタTr1及びスイッチングトランジスタTr3も共にPチャネル型として、画素2を全てPチャネル型のトランジスタで構成している。

【0017】

一方駆動部は、前述したように第1走査線WSに順次制御信号を供給するライトスキャナ4と、各第2走査線DSに順次制御信号を供給するドライブスキャナ5と、各信号線SLに映像信号となる信号電位Vsigと所定の基準電位Vofsとを交互に供給する信号セレクタ3とを有する。

【0018】

かかる構成において、ライトスキャナ4は信号線SLが基準電位Vofsのとき第1走査線WSに制御信号を出力して画素2を駆動し、以ってドライブトランジスタTr2の閾電圧Vthの補正動作を行う。さらにこのライトスキャナ4は、信号線SLが信号電位Vsigのとき第1走査線WSに制御信号を出力して画素2を駆動し、以って信号電位Vsigを保持容量Csに書き込む書き込み動作を行う。ドライブスキャナ5は、信号電位Vsigが保持容量Csに書き込まれた後、第2走査線DSに制御信号を出力して画素2に通電し、発光素子ELの発光動作を行う。ライトスキャナ4は、信号線SLが信号電位Vsigのとき第1走査線WSに制御信号を出力して画素2を駆動し、以って信号電位Vsig

を保持容量 C_s に書き込むと同時に、ドライブトランジスタ T_{r2} の移動度 μ のばらつきを補正する補正動作を行う。

【0019】

図3は、図2に示した画素回路2の動作説明に供するタイミングチャートである。このタイミングチャートは、時間軸Tに沿って各走査線WS及びDSに印加される制御信号の波形を表してある。表記を簡略化するため、以下制御信号も対応する走査線の符合と同じ符号で表することにする。サンプリングトランジスタ T_{r1} 及びスイッチングトランジスタ T_{r3} は共にPチャネル型なので、走査線WS及びDSがローレベルのときオンし、ハイレベルのときオフする。このタイミングチャートは、各制御信号WS及びDSの波形と共に、ドライブトランジスタ T_{r2} のゲートGの電位変化及びソースSの電位変化も表している。また信号線SLに印加される映像信号の波形も表してある。この映像信号は、1水平期間(1H期間)内で、信号電位Vsigと基準電位Vofsが交互に切り換る波形となっている。

10

【0020】

図3のタイミングチャートは、タイミングT1～T9までを1フィールドとしてある。1フィールドの間に画素アレイの各行が1回順次走査される。このタイミングチャートは、一行分の画素に印加される各制御信号WS、DSの波形を表してある。

【0021】

当該フィールドが始まるタイミングT1の前では、サンプリングトランジスタ T_{r1} がオフ状態にある一方、スイッチングトランジスタ T_{r3} はオン状態である。従ってドライブトランジスタ T_{r2} はオン状態のスイッチングトランジスタ T_{r3} を介して電源電圧Vccに接続しているので、所定の入力電圧Vgsに応じて出力電流Idsを発光素子ELに供給している。従ってタイミングT1の前の段階では、発光素子ELは発光している。このときドライブトランジスタ T_{r2} に印加される入力電圧Vgsは、ゲート電位(G)とソース電位(S)の差で表される。

20

【0022】

当該フィールドが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切り換る。これによりスイッチングトランジスタ T_{r3} がオフし、ドライブトランジスタ T_{r2} が電源Vccから切り離されるので、発光が停止し非発光期間に入る。

30

【0023】

続いてタイミングT2に進むと、制御信号DSが再びローレベルとなり、スイッチングトランジスタ T_{r3} がオンする。これによりドライブトランジスタ T_{r2} のソースSが電源電位Vccまで引き上げられる。これに連動してドライブトランジスタ T_{r2} のゲート電位(G)も上方にシフトする。

【0024】

この後信号線SLが基準電位VofsにあるタイミングT3で、制御信号WSがローレベルに切換り、サンプリングトランジスタ T_{r1} がオンする。よってドライブトランジスタ T_{r2} のゲートGに基準電位Vofsが書き込まれる。この段階で、ドライブトランジスタ T_{r2} の入力電圧VgsはVcc - Vofsとなり、十分閾電圧Vthより大きいので、ドライブトランジスタ T_{r2} はオン状態に置かれる。このタイミングT2からタイミングT3を越えた期間が、閾電圧補正のための準備期間であり、ドライブトランジスタ T_{r2} のソースS及びゲートGをそれぞれVcc及びVofsにリセットしている。

40

【0025】

この後タイミングT4で制御信号DSがハイレベルになり、スイッチングトランジスタ T_{r3} がオフする。一方サンプリングトランジスタ T_{r1} はオン状態のままである。ここではドライブトランジスタ T_{r2} のゲートGをVofsに固定したまま電流供給が遮断されるので、ソースSの電位が低下していく。やがてドライブトランジスタ T_{r2} がカットオフした時点で電流が流れなくなる。ドライブトランジスタ T_{r2} がカットオフしたとき、ソースSとゲートGとの間には丁度ドライブトランジスタ T_{r2} の閾電圧Vth相当の電位差が生じる。この電位差はドライブトランジスタ T_{r2} のソースSとゲートGとの間

50

に接続された保持容量 C s に保持されることになる。

【0026】

この後タイミング T 5 で制御信号 W S がハイレベルとなり、サンプリングトランジスタ T r 1 がオフする。ドライブトランジスタ T r 2 のゲート G が信号線 S L から切り離され、閾電圧補正動作が完了する。以上のようにタイミング T 4 から T 5 までの期間が、閾電圧補正動作のための期間である。

【0027】

続いてタイミング T 6 で制御信号 W S がローレベルとなり、サンプリングトランジスタ T r 1 がオンする。このとき信号線 S L は信号電位 V s i g になっている。よってこの信号電位 V s i g がオン状態のサンプリングトランジスタ T r 1 によりサンプリングされ、ドライブトランジスタ T r 2 のゲート G に書き込まれる。続いてタイミング T 7 で制御信号 W S がハイレベルとなり、サンプリングトランジスタ T r 1 がオフして信号電位 V s i g の書き込み動作が完了する。即ちサンプリングトランジスタ T r 1 がオンする短い期間 T 6 T 7 で信号電位 V s i g をドライブトランジスタ T r 2 のゲート G に書き込む信号電位書き込み動作を行っている。これにより、ドライブトランジスタ T r 2 の入力電圧 V g s は V t h + V s i g となる。但しこの計算は、V o f s を 0 V としたときの値である。

【0028】

この信号電位書き込み期間 T 6 T 7 では、同時にドライブトランジスタ T r 2 の移動度 μ に対する補正も行われている。この移動度補正分がタイミングチャートでは V で表されている。即ち信号電位書き込み期間 T 6 T 7 では、ドライブトランジスタ T r 2 のゲート G に V s i g が書き込まれるが、このとき同時にソース S の電位も V 变化する。従ってドライブトランジスタ T r 2 の入力電圧 V g s は正確には V s i g + V t h - V となる。この変化分 V は丁度ドライブトランジスタ T r 2 の移動度 μ のばらつきを打ち消す方向に作用する。即ちドライブトランジスタ T r 2 の移動度 μ が比較的大きい場合、この V も大きくなり入力電圧 V g s がその分圧縮されるので、移動度 μ の影響を抑えることが出来る。逆に移動度 μ が小さいドライブトランジスタ T r 2 は、V が小さいため入力電圧 V g s はそれほど圧縮されない。よって移動度 μ が小さいとき、V g s に大きな圧縮がかからないようにして、移動度 μ のばらつきを平均化している。

【0029】

この後タイミング T 8 で制御信号 D S がローレベルになり、スイッチングトランジスタ T r 3 がオンする。ドライブトランジスタ T r 2 のソース S が電源 V c c に接続されるため、電流が流れ始め発光素子 E L が発光を始める。このときブートストラップ効果により、ドライブトランジスタ T r 2 のゲート G も上昇するため、保持容量 C s に保持されたゲート / ソース間電圧 V g s は (V s i g + V t h - V) の値を維持する。このときのドレイン電流 I d s 対入力電圧 V g s の関係は、先のトランジスタ特性式 1 の V g s に V s i g - V + V t h を代入することで、以下の式 2 のように与えられる。

$$I d s = k \mu (V g s - V t h)^2 = k \mu (V s i g - V)^2 \cdots \text{式 2}$$

上記式 2において、 $k = (1/2)(W/L)C_{ox}$ である。この特性式 2 から V t h の項がキャンセルされており、発光素子 E L に供給される出力電流 I d s はドライブトランジスタ T r 2 の閾電圧 V t h に依存しないことが分かる。基本的にドレイン電流 I d s は映像信号の信号電位 V s i g によって決まる。換言すると発光素子 E L は信号電位 V s i g に応じた輝度で発光することになる。その際 V s i g は変化分 V で補正されている。この補正量 V は丁度特性式 2 の係数部に位置する移動度 μ の効果を打ち消すよう働く。従ってドレイン電流 I d s は実質的に信号電位 V s i g のみに依存することになる。

【0030】

最後にタイミング T 9 に至ると制御信号 D S がハイレベルとなってスイッチングトランジスタ T r 3 がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再び V t h 補正動作、信号電位書き込み & 移動度補正動作及び発光動作が繰り返されることになる。

【0031】

10

20

30

40

50

引き続き図4～図7を参照して、図2に示した画素の動作を詳細に説明する。図4は、閾電圧補正の準備期間T2～T4における画素回路の動作状態を表している。図示するように準備期間T2～T4ではサンプリングトランジスタTr1及びスイッチングトランジスタTr3は共にオンしている。また信号線SLは基準電位Vofsにある。従ってこの準備期間T2～T4では、ドライブトランジスタTr2のソースSに電源電圧Vccが書き込まれ、同じくゲートGには基準電位Vofsが書き込まれる。よってドライブトランジスタTr2のゲート電圧VgsはVcc - Vofsとなる。ここでVcc - Vofs > |Vth|を満たすように基準電位Vofsを設定する。VthはドライブトランジスタTr2の閾電圧である。この条件ではVgs > |Vth|であるので、ドライブトランジスタTr2はオン状態となる。この状態では発光素子ELに不要な電流が流れてしまうので、これを防ぐため準備期間T2～T4は数μs以下となるべく短く設定することがほしい。またVofsの値はVthよりも多少大きいだけに設定することが望ましい。

10

【0032】

図5は、閾電圧補正期間T4～T5における画素の動作状態を表している。この状態ではスイッチングトランジスタTr3がオフになる。この結果保持容量Csや補助容量Csubに蓄えられていた電荷がドライブトランジスタTr2を通じて発光素子ELのカソード電位Vcathe側に放電する。この放電過程でドライブトランジスタTr2のソース電位は降下していく、Vofs + |Vth|に到達した時点で、ドライブトランジスタTr2はカットオフする。これにより、ドライブトランジスタTr2のゲートGとソースSの間に接続された保持容量Csには、ドライブトランジスタTr2の閾電圧|Vth|が保持される。この様にして閾電圧補正動作を行った後、サンプリングトランジスタTr1をオフする。

20

【0033】

図6は、信号書き込み＆移動度補正期間T6～T7における画素の動作状態を表している。この状態では信号線SLが基準電位Vofsから信号電位Vsigに切り換っている。そして再びサンプリングトランジスタTr1をオンする。これによりドライブトランジスタTr2のゲートGには信号電位Vsigが書き込まれる。一方ドライブトランジスタTr2のソースSの電位は、保持容量Csと補助容量Csubの容量比で決まるカップリングに入る。これによりドライブトランジスタTr2のゲート電圧Vgsは、以下の式3に示した値となる。

30

【数1】

$$V_{gs} = |V_{th}| + \frac{C_{sub}}{C_s + C_{sub}} (V_{ofs} - V_{sig}) \quad 式3$$

この状態では点線で示したようにドライブトランジスタTr2を通じて電流が流れるので、ソースSの電位がVだけ変化し、移動度補正が行われる。即ち信号電位書き込み期間T6～T7が移動度補正時間tを規定している。この移動度補正時間tは数μsと非常に短い値になる。移動度補正後の電流値Idを以下の式4に示しておく。

40

【数2】

$$I_{ds} = k\mu \left(\frac{V_{gs}'}{1 + V_{gs}' \cdot \frac{k\mu}{C} t} \right)^2 \quad \text{式4}$$

$$(V_{gs}' = + \frac{C_{sub}}{Cs + C_{sub}} (V_{ofs} - V_{sig})) \text{ とする)$$

10

【0034】

図7は発光期間T8-T9における画素回路の動作状態を示している。この発光期間ではサンプリングトランジスタTr1がオフする一方スイッチングトランジスタTr3がオンになる。これにより定常電流が電源電位VccからスイッチングトランジスタTr3及びドライブトランジスタTr2を通って発光素子ELのカソード電位Vcathに流れ、発光動作を行う。このとき流れる定常電流(駆動電流Ids)はドライブトランジスタTr2のゲート電圧Vgsによって制御される。前述したようにこのゲート電圧Vgsは既に閾電圧Vthと移動度μのばらつき補正が行われているので、輝度のばらつきの無いユニフォーミティが高い画質を得ることが出来る。なおこの発光期間ではドライブトランジスタTr2のソース電位はVccまで上昇し、これと連動してゲート電位も上昇する。

20

【0035】

以上の説明から明らかなように、Pチャネル型のドライブトランジスタを用い且つスイッチングトランジスタTr3を追加した本発明の画素回路では、各画素に供給する電源電位Vccを固定にすることが出来る。これにより電源パルスを供給する電源スキャナは不要となり、大きな出力バッファサイズがいらないので、パネルに占める画面のレイアウト面積を広く確保することが出来ると共に、長寿命化が可能になる。また一般的にドライブトランジスタの特性ばらつきは、Nチャネル型に比べてLDD領域を有しないPチャネル型の方が小さいことが知られている。そのため本発明ではドライブトランジスタTr2をPチャネル型にすることでその特性ばらつきを抑制でき、且つ補正も容易になる。加えて本発明では、ドライブトランジスタTr2に印加する電圧振幅は最大でもVcc-Vcath程度である。この電圧Vcc-Vcathは10V前後であり、ドライブトランジスタTr2の耐圧に対して十分にマージンを確保することが出来、ゲート絶縁膜の薄膜化などを行うことも可能である。

30

【0036】

続いて本発明にかかる表示装置の第2実施形態を説明する。この実施形態は信号電位のレベルに合わせて移動度補正時間tを自動的に可変調整できるようにしている。図8は信号電位と最適移動度補正時間との関係を示すグラフである。縦軸に信号電位を取り、横軸に最適移動度補正時間を取ってある。本発明のようにドライブトランジスタTr2をPチャネル型とした場合、信号電位が低くなるほど駆動電流が大きくなり発光輝度が高くなる。従って発光輝度は信号電位が上方にシフトするに連れて、白レベルからグレーレベルを通して黒レベルになる。グラフから明らかのように、信号電位が白レベルのとき最適な移動度補正時間は比較的短く、逆に信号電位が黒レベルになると最適な移動度補正時間が長くなる傾向にある。画面のユニフォーミティを改善し画質を高めるためには、信号電位に応じて移動度補正時間を適応的に制御することが好ましい。

40

【0037】

図9は、本発明にかかる表示装置の第2実施形態の動作説明に供するタイミングチャートである。理解を容易にするため図3に示した第1実施形態のタイミングチャートと対応する部分には対応する参照番号を付してある。異なる点は、信号書き込み&移動度補正時間を規定する制御信号WSの負極性パルスの立ち上りを鈍らせていることである。これにより

50

移動度補正時間 t を信号電位 V_{sig} のレベルに応じて自動的に可変調整することが可能である。

【0038】

図10は、図9に示したタイミング $T_6 - T_7$ に現れる制御信号 WS の負極性パルスを拡大表示した波形図である。サンプリングトランジスタ Tr_1 はPチャネル型であり、制御信号 WS がハイレベルからローレベルに切り換ることでオンし、逆にローレベルからハイレベルに切り換ることでオフする。ハイレベルからローレベルへの立下りは急峻であり、サンプリングトランジスタ Tr_1 は直ちにオンする。逆にローレベルからハイレベルへの切換りは立上り波形が鈍らせており、動作点によってオフタイミングが異なっている。サンプリングトランジスタ Tr_1 はソース側に信号電位 V_{sig} が印加され、ゲート側に制御信号 WS が印加される。従ってサンプリングトランジスタ Tr_1 の動作点は信号電位 V_{sig} によって異なる。信号電位 V_{sig} が低い白階調では動作点も低くなるため、サンプリングトランジスタ Tr_1 は比較的早くオフする。従って白階調移動度補正時間は比較的短い。これに対し信号電位 V_{sig} が黒階調のとき動作点はハイレベルに近くなる。よってサンプリングトランジスタ Tr_1 がオフするタイミングは後方にシフトし、黒階調での移動度補正時間は長くなる。白階調と黒階調の中間のグレー階調では、その移動度補正時間も中間になる。この様にして本実施形態は信号電位 V_{sig} のレベルに応じて移動度補正時間を最適に自動調整することが可能である。この様な移動度補正を行うため、サンプリングトランジスタ Tr_1 はNチャネル型よりもPチャネル型の方が好ましい。

10

20

30

【0039】

図11は、第2実施形態に用いるライトスキャナの実施例を示す回路図である。図11はライトスキャナ4の出力部3段分とこれに接続される画素アレイ部1の3行分(3ライン分)を模式的に表している。ライトスキャナ4はシフトレジスタ S/R で構成されており、外部から入力されるクロック信号に応じて動作し、同じく外部から入力されるスタート信号を順次転送することで、各段ごとに順次信号を出力している。シフトレジスタ S/R の各段にはNAND素子が接続されており、隣り合う段の S/R から出力された順次信号をNAND処理して、制御信号の基になる矩形波形を生成している。この矩形波形はインバータを介して出力バッファに入力される。出力バッファはシフトレジスタ S/R 側から供給される入力信号に応じて動作し、最終的な制御信号を対応する画素アレイ部1の走査線 WS に供給している。

40

【0040】

出力バッファは電源電位 V_{cc} と接地電位 V_{ss} との間に直列接続された一対のスイッチング素子からなる。一方のスイッチング素子がPチャネル型トランジスタ Tr_P で、他方がNチャネル型トランジスタ Tr_N である。なお各出力バッファに接続される画素アレイ部1側の各ラインは、等価回路的に抵抗成分 R と容量成分 C で表してある。ここでパルス電源7が各段の出力バッファの接地ライン V_{ss} に接続されている。このパルス電源7は1H周期で電源パルスを出力し、接地ライン V_{ss} に供給している。出力バッファはNAND素子側から供給される入力パルスに応じて電源パルスを抜き取り、これを出力パルスとして走査線 WS 側に供給している。図11の下方に示すように、ハッチングを付した負極正の電源パルスは、立下りが急峻で立上りがなだらかになっている。この立上りのなだらかな部分をそのまま抜き取って制御信号 WS に用いることで、移動度補正時間の自動制御に利用している。

50

【0041】

図12は、図11に示したライトスキャナの動作説明に供するタイミングチャートである。図示するように、パルス電源7は1H毎に負極性パルス P を含む電源パルス列を出力バッファの接地ラインに供給している。図示のタイミングチャートは、電源パルスと時系列を併せて、出力バッファの入力パルスと出力パルスも表している。図では、 $N-1$ 段目及びN段目の出力バッファに供給される入力パルスと出力パルスを表してある。入力パルスは1段ごとに1Hずつシフトしていく矩形パルスである。 $N-1$ 段目の出力バッファに入力パルスが供給されると、インバータがオンし接地ラインからパルス P をそのまま抜き

50

取る。これがN-1段目の出力バッファの出力パルスとなって、そのまま対応するN-1ライン目の走査線WSに出力される。同様にしてN段目の出力バッファに入力パルスが印加すると、出力パルスがN段目の出力バッファから対応する走査線WSに出力される。

【0042】

以下参考のため、電源ラインをVcc固定化せずパルス化した表示装置の例を説明する。図13はこの参考例にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部1とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線（信号ライン）SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された給電線（電源ライン）VLとを備えている。なお本例は、各画素2にRGB三原色のいずれかが割り当てられており、カラー表示が可能である。但しこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて各給電線VLに第1電位と第2電位で切り換る電源電圧を供給する電源スキャナ6と、この線順次走査に合わせて列状の信号線SLに駆動信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）3とを備えている。

10

【0043】

図14は、図13に示した参考例にかかる表示装置に含まれる画素2の具体的な構成及び結線関係を示す回路図である。図示するように、この画素2は有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTr2と、保持容量Csとを含む。サンプリングトランジスタTr1は、その制御端（ゲート）が対応する走査線WSに接続し、一対の電流端（ソース及びドレイン）の片方が対応する信号線SLに接続し、他方がドライブトランジスタTr2の制御端（ゲートG）に接続する。ドライブトランジスタTr2は、一対の電流端（ソースS及びドレイン）の一方が発光素子ELに接続し、他方が対応する給電線VLに接続している。本例では、ドライブトランジスタTr2がNチャネル型であり、そのドレインが給電線VLに接続する一方、ソースSが出力ノードとして発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。保持容量CsはドライブトランジスタTr2の片方の電流端であるソースSと制御端であるゲートGの間に接続している。

20

【0044】

かかる構成において、サンプリングトランジスタTr1は走査線WSから供給された制御信号に応じて導通し、信号線SLから供給された信号電位をサンプリングして保持容量Csに保持する。ドライブトランジスタTr2は、第1電位（高電位Vdd）にある給電線VLから電流の供給を受け保持容量Csに保持された信号電位に応じて駆動電流を発光素子ELに流す。ライトスキャナ4は、信号線SLが信号電位にある時間帯にサンプリングトランジスタTr1を導通状態にするため、所定のパルス幅の制御信号を制御線WSに出力し、以って保持容量Csに信号電位を保持すると同時にドライブトランジスタTr2の移動度μに対する補正を信号電位に加える。この後ドライブトランジスタTr2は保持容量Csに書き込まれた信号電位Vsingに応じた駆動電流を発光素子ELに供給し、発光動作に入る。

30

【0045】

本画素回路2は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ6は、サンプリングトランジスタTr1が信号電位Vsingをサンプリングする前に、第1タイミングで給電線VLを第1電位（高電位Vdd）から第2電位（低電位Vss2）に切換える。またライトスキャナ4は同じくサンプリングトランジスタTr1が信号電位Vsingをサンプリングする前に、第2タイミングでサンプリングトランジスタTr1を導通させて信号線SLから基準電位Vss1をドライブトランジスタTr2のゲートGに印加すると共にドライブトランジスタTr2のソースSを第2電位（Vss2）にセットする。電源スキャナ6は第2タイミングの後の第3タイミングで給電線VLを

40

50

第2電位 V_{ss2} から第1電位 V_{dd} に切換えて、ドライブトランジスタ T_{r2} の閾電圧 V_{th} に相当する電圧を保持容量 C_s に保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタ T_{r2} の閾電圧 V_{th} の影響をキャンセルすることができる。

【0046】

本画素回路2は、さらにブートストラップ機能も備えている。即ちライトスキャナ4は保持容量 C_s に信号電位 V_{sig} が保持された段階で走査線 WS に対する制御信号の印加を解除し、サンプリングトランジスタ T_{r1} を非導通状態にしてドライブトランジスタ T_{r2} のゲートGを信号線 SL から電気的に切り離し、以ってドライブトランジスタ T_{r2} のソースSの電位変動にゲートGの電位が連動し、ゲートGとソースS間の電圧 V_{gs} を一定に維持することができる。
10

【0047】

図15は、図14に示した画素回路2の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線 WS の電位変化、給電線 VL の電位変化及び信号線 SL の電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートG及びソースSの電位変化も表してある。

【0048】

走査線 WS には、サンプリングトランジスタ T_{r1} をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて1フィールド(1f)周期で走査線 WS に印加される。この制御信号パルスは一水平走査周期(1H)の間に二発のパルスを含んでいる。以下本明細書では、最初のパルスを第一パルス P_1 とし、後続のパルスを第二パルス P_2 と呼ぶ場合がある。給電線 VL は同じように1フィールド周期(1f)で高電位 V_{dd} と低電位 V_{ss2} との間で切り換る。信号線 SL には一水平走査周期(1H)内で信号電位 V_{sig} と基準電位 V_{ss1} が切り換る駆動信号を供給している。
20

【0049】

図15のタイミングチャートに示すように、画素は前のフィールドの発光期間から当該フィールドの非発光期間に入り、そのあと当該フィールドの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書き込み動作、移動度補正動作などを行う。

【0050】

前フィールドの発光期間では、給電線 VL が高電位 V_{dd} にあり、ドライブトランジスタ T_{r2} が駆動電流 I_{ds} を発光素子 EL に供給している。駆動電流 I_{ds} は高電位 V_{dd} にある給電線 VL からドライブトランジスタ T_{r2} を介して発光素子 EL を通り、カソードラインに流れ込んでいる。
30

【0051】

続いて当該フィールドの非発光期間に入るとまずタイミング T_1 で給電線 VL を高電位 V_{dd} から低電位 V_{ss2} に切換える。これにより給電線 VL は V_{ss2} まで放電され、さらにドライブトランジスタ T_{r2} のソースSの電位は V_{ss2} まで下降する。これにより発光素子 EL のアノード電位(即ちドライブトランジスタ T_{r2} のソース電位)は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースSの電位降下に連動してゲートGの電位も降下する。
40

【0052】

続いてタイミング T_2 になると、走査線 WS を低レベルから高レベルに切換えることで、サンプリングトランジスタ T_{r1} が導通状態になる。この時信号線 SL は基準電位 V_{ss1} にある。よってドライブトランジスタ T_{r2} のゲートGの電位は導通したサンプリングトランジスタ T_{r1} を通じて信号線 SL の基準電位 V_{ss1} となる。この時ドライブトランジスタ T_{r2} のソースSの電位は V_{ss1} よりも十分低い電位 V_{ss2} にある。この様にしてドライブトランジスタ T_{r2} の閾電圧 V_{th} より大きくなるように、初期化される。タイミング T_1 からタイミング T_3 までの期間 $T_1 - T_3$ はドライブトランジスタ T_{r2} のゲートG

10

20

30

40

50

/ ソース S 間電圧 $V_{g s}$ を予め $V_{t h}$ 以上に設定する準備期間である。

【0053】

この後タイミング T 3 になると、給電線 V_L が低電位 V_{ss2} から高電位 V_{dd} に遷移し、ドライブトランジスタ Tr_2 のソース S の電位が上昇を開始する。やがてドライバートランジスタ Tr_2 のゲート G / ソース S 間電圧 $V_{g s}$ が閾電圧 $V_{t h}$ となった所で電流がカットオフする。この様にしてドライブトランジスタ Tr_2 の閾電圧 $V_{t h}$ に相当する電圧が保持容量 C_s に書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら保持容量 C_s 側に流れ、発光素子 E_L には流れないようにするために、発光素子 E_L がカットオフとなるようにカソード電位 V_{cath} を設定しておく。

【0054】

タイミング T 4 では走査線 W_S がハイレベルからローレベルに戻る。換言すると、走査線 W_S に印加された第一パルス P_1 が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかのように、第一パルス P_1 は閾電圧補正動作を行うために、サンプリングトランジスタ Tr_1 のゲートに印加される。

【0055】

この後信号線 S_L が基準電位 V_{ss1} から信号電位 V_{sig} に切り換る。続いてタイミング T 5 で走査線 W_S が再びローレベルからハイレベルに立上がる。換言すると第二パルス P_2 がサンプリングトランジスタ Tr_1 のゲートに印加される。これによりサンプリングトランジスタ Tr_1 は再びオンし、信号線 S_L から信号電位 V_{sig} をサンプリングする。よってドライブトランジスタ Tr_2 のゲート G の電位は信号電位 V_{sig} になる。ここで発光素子 E_L は始めカットオフ状態（ハイインピーダンス状態）にあるためドライブトランジスタ Tr_2 のドレインとソースの間に流れる電流は専ら保持容量 C_s と発光素子 E_L の等価容量に流れ込み充電を開始する。この後サンプリングトランジスタ Tr_1 がオフするタイミング T 6 までに、ドライブトランジスタ Tr_2 のソース S の電位は V だけ上昇する。この様にして映像信号の信号電位 V_{sig} が $V_{t h}$ に足し込まれる形で保持容量 C_s に書き込まれる共に、移動度補正用の電圧 V が保持容量 C_s に保持された電圧から差し引かれる。よってタイミング T 5 からタイミング T 6 まで期間 T_5 - T_6 が信号書込期間 & 移動度補正期間となる。換言すると、走査線 W_S に第二パルス P_2 が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間 & 移動度補正期間 T_5 - T_6 は、第二パルス P_2 のパルス幅に等しい。即ち第二パルス P_2 のパルス幅が移動度補正期間を規定している。

【0056】

この様に信号書込期間 T_5 - T_6 では信号電位 V_{sig} の書き込みと補正量 V の調整が同時に行われる。 V_{sig} が高いほどドライブトランジスタ Tr_2 が供給する電流 I_d_s は大きくなり、 V の絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。 V_{sig} を一定とした場合、ドライブトランジスタ Tr_2 の移動度 μ が大きいほど V の絶対値が大きくなる。換言すると移動度 μ が大きいほど保持容量 C_s に対する負帰還量 V が大きくなるので、画素毎の移動度 μ のばらつきを取り除くことが出来る。

【0057】

最後にタイミング T 6 になると、前述したように走査線 W_S が低レベル側に遷移し、サンプリングトランジスタ Tr_1 はオフ状態となる。これによりドライブトランジスタ Tr_2 のゲート G は信号線 S_L から切り離される。同時にドレン電流 I_d_s が発光素子 E_L を流れ始める。これにより発光素子 E_L のアノード電位は駆動電流 I_d_s に応じて上昇する。発光素子 E_L のアノード電位の上昇は、即ちドライブトランジスタ Tr_2 のソース S の電位上昇に他ならない。ドライブトランジスタ Tr_2 のソース S の電位が上昇すると、保持容量 C_s のブートストラップ動作によりドライブトランジスタ Tr_2 のゲート G の電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタ Tr_2 のゲート G / ソース S 間電圧 $V_{g s}$ は一定に保持される。この $V_{g s}$ の値は信号電位 V_{sig} に閾電圧 $V_{t h}$ 及び移動量 μ の補正をかけた

10

20

30

40

50

ものとなっている。ドライブトランジスタ Tr 2 は、飽和領域で動作する。即ちドライブトランジスタ Tr 2 は、ゲート G / ソース S 間電圧 Vgs に応じた駆動電流 Ids を供給する。この Vgs の値は信号電位 Vsig に閾電圧 Vth 及び移動量 μ の補正をかけたものとなっている。

【 0 0 5 8 】

図 16 は、図 13 及び図 14 に示した参考例にかかる表示装置の電源スキャナ 6 を拡大した模式図である。図示するように電源スキャナ 6 は各段ごとにインバータからなる出力バッファを有しており、対応する給電線 VL に電源パルスを出力している。前述したようにこの参考例にかかる表示装置は、電源ラインをパルス化しており、電源パルス VL として電源スキャナ 6 から画素側に供給されている。発光時はパネル電源が Vdd になっているので、電源スキャナ 6 の最終段のバッファの P チャネルトランジスタがオンして、その電源電圧が画素側に供給される。1 画素の発光電流は数 μ A であるが、水平方向に沿って 1 ライン (1 行) 当たり 1000 画素程度接続されているので、合計の出力電流は数 mA になる。この駆動電流を流しても電圧ドロップが生じないようにするために、出力バッファのサイズを数 mm 程度に大きくレイアウトする必要があり、レイアウト面積が大きくなってしまう。さらに常に発光電流が流れ続けているので、出力バッファのトランジスタの特性劣化が激しく、長時間使用の信頼性が得られない。

10

【 0 0 5 9 】

本発明にかかる表示装置は、図 17 に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では 1 個の TFT を例示）、保持容量などの容量部及び有機 EL 素子などの発光部とを含む。基板の上に TFT プロセスでトランジスター部や容量部が形成され、その上に有機 EL 素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。

20

【 0 0 6 0 】

本発明にかかる表示装置は、図 18 に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機 EL 素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えば FPC (フレキシブルプリントサーキット) を設けてよい。

30

【 0 0 6 1 】

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パソコンコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。

【 0 0 6 2 】

図 19 は本発明が適用されたテレビであり、フロントパネル 12 、フィルターガラス 13 等から構成される映像表示画面 11 を含み、本発明の表示装置をその映像表示画面 11 に用いることにより作製される。

40

【 0 0 6 3 】

図 20 は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部 15 、表示部 16 、コントロールスイッチ、メニュースイッチ、シャッター 19 等を含み、本発明の表示装置をその表示部 16 に用いることにより作製される。

【 0 0 6 4 】

図 21 は本発明が適用されたノート型パソコンコンピュータであり、本体 20 には文

50

字等を入力するとき操作されるキーボード 21 を含み、本体カバーには画像を表示する表示部 22 を含み、本発明の表示装置をその表示部 22 に用いることにより作製される。

【0065】

図 22 は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体 23 、下側筐体 24 、連結部（ここではヒンジ部）25 、ディスプレイ 26 、サブディスプレイ 27 、ピクチャーライト 28 、カメラ 29 等を含み、本発明の表示装置をそのディスプレイ 26 やサブディスプレイ 27 に用いることにより作製される。

【0066】

図 23 は本発明が適用されたビデオカメラであり、本体部 30 、前方を向いた側面に被写体撮影用のレンズ 34 、撮影時のスタート / ストップスイッチ 35 、モニター 36 等を含み、本発明の表示装置をそのモニター 36 に用いることにより作製される。

10

【図面の簡単な説明】

【0067】

【図 1】本発明にかかる表示装置の全体構成を示すブロック図である。

【図 2】図 1 に示した表示装置の具体的な構成を示す回路図である。

【図 3】図 2 に示した表示装置の第 1 実施形態の動作説明に供するタイミングチャートである。

【図 4】同じく第 1 実施形態の動作説明に供する模式図である。

20

【図 5】同じく第 1 実施形態の動作説明に供する模式図である。

【図 6】同じく第 1 実施形態の動作説明に供する模式図である。

【図 7】同じく第 1 実施形態の動作説明に供する模式図である。

【図 8】本発明にかかる表示装置の第 2 実施形態の説明に供するグラフである。

【図 9】同じく第 2 実施形態の説明に供するタイミングチャートである。

【図 10】同じく第 2 実施形態の説明に供する波形図である。

【図 11】第 2 実施形態に使うライトスキャナの構成を示す回路図である。

【図 12】図 11 に示したライトスキャナの動作説明に供するタイミングチャートである。

20

【図 13】参考例にかかる表示装置の全体構成を示すブロック図である。

30

【図 14】図 13 に示した表示装置の具体的な構成を示す回路図である。

【図 15】参考例にかかる表示装置の動作説明に供するタイミングチャートである。

【図 16】同じく参考例の説明に供する模式図である。

【図 17】本発明にかかる表示装置のデバイス構成を示す断面図である。

【図 18】本発明にかかる表示装置のモジュール構成を示す平面図である。

【図 19】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。

【図 20】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。

【図 21】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。

【図 22】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。

【図 23】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。


40

【符号の説明】


【0068】

1 . . . 画素アレイ部、 2 . . . 画素、 3 . . . 水平セレクタ（信号セレクタ）、 4 . . . ライトスキャナ、 5 . . . ドライブスキャナ、 Tr 1 . . . サンプリングトランジスタ、 Tr 2 . . . ドライブトランジスタ、 Tr 3 . . . スイッティングトランジスタ、 Cs . . . 保持容量、 EL . . . 発光素子


【 図 1 】




【 図 2 】




【 図 3 】




〔 四 4 〕




【図5】




【図6】




【図7】



【図8】




【 义 9 】




【 図 1 1 】


【図10】




【 図 1 2 】




【図 1 3】




【図 1 4】




【図 1 5】




【図 1 6】




【図 17】




【図 19】




【図 18】




【図 20】




【図 21】



【図 22】



【図 2 3】



フロントページの続き

(51)Int.Cl.

F I

G 0 9 G 3/20 6 2 2 A
H 0 5 B 33/14 A

テーマコード(参考)

专利名称(译)	显示装置及其驱动方法和电子设备		
公开(公告)号	JP2008287141A	公开(公告)日	2008-11-27
申请号	JP2007133864	申请日	2007-05-21
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	山下淳一 内野勝秀		
发明人	山下淳一 内野勝秀		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
CPC分类号	G09G3/3233 G09G2300/0426 G09G2300/0439 G09G2300/0443 G09G2300/0814 G09G2300/0819 G09G2300/0852 G09G2320/043		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.611.H G09G3/20.642.A G09G3/20.670.J G09G3/20.622.A H05B33/14.A G09G3/3258 G09G3/3266 G09G3/3275 G09G3/3291		
F-Term分类号	3K107/AA01 3K107/BB01 3K107/CC21 3K107/CC33 3K107/EE03 3K107/HH04 5C080/AA06 5C080 /BB05 5C080/DD05 5C080/DD22 5C080/DD29 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C080/JJ06 5C080/KK02 5C080/KK07 5C080/KK43 5C380/AA01 5C380/AB06 5C380/AB11 5C380 /AB23 5C380/AB34 5C380/AC07 5C380/AC08 5C380/AC09 5C380/AC11 5C380/BA38 5C380/BA39 5C380/BB02 5C380/BB09 5C380/CA01 5C380/CA12 5C380/CB12 5C380/CB14 5C380/CB17 5C380 /CB20 5C380/CB26 5C380/CB31 5C380/CC02 5C380/CC04 5C380/CC06 5C380/CC07 5C380/CC30 5C380/CC33 5C380/CC39 5C380/CC62 5C380/CD012 5C380/CD023 5C380/CE09 5C380/CE19 5C380/CF22 5C380/CF23 5C380/CF32 5C380/DA01 5C380/DA06		
外部链接	Espacenet		

摘要(译)

解决的问题：提供一种能够在保持像素阈值电压校正功能和迁移率校正功能的同时固定电源电压的显示装置。每个像素2包括P沟道驱动晶体管Tr2，采样晶体管Tr1，开关晶体管Tr3，存储电容器Cs和发光元件EL。

当信号线SL处于参考电位Vofs时，写扫描器4向扫描线WS输出控制信号以驱动像素2，校正驱动晶体管Tr2的阈值电压，并且信号线SL处于信号电位Vsig。执行写操作，其中将控制信号输出到时间扫描线WS以驱动像素2，并且将信号电势写到存储电容器Cs。在将信号电势写入保持电容器Cs中从固定电源Vcc向像素2通电之后，被驱动的扫描器5将控制信号输出至扫描线DS，并使发光元件EL发光。[选择图]图2

