

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2005-534991

(P2005-534991A)

(43) 公表日 平成17年11月17日(2005.11.17)

(51) Int. Cl. ⁷	F I	テーマコード (参考)
G09G 3/30	G09G 3/30 J	3K007
G09G 3/20	G09G 3/20 611A	5C080
H05B 33/14	G09G 3/20 611H	
	G09G 3/20 624B	
	G09G 3/20 641D	

審査請求 未請求 予備審査請求 未請求 (全 13 頁) 最終頁に続く

(21) 出願番号 特願2004-527149 (P2004-527149)
 (86) (22) 出願日 平成15年7月22日 (2003. 7. 22)
 (85) 翻訳文提出日 平成17年1月25日 (2005. 1. 25)
 (86) 国際出願番号 PCT/IB2003/003204
 (87) 国際公開番号 W02004/015668
 (87) 国際公開日 平成16年2月19日 (2004. 2. 19)
 (31) 優先権主張番号 0218172.5
 (32) 優先日 平成14年8月6日 (2002. 8. 6)
 (33) 優先権主張国 英国 (GB)


(71) 出願人 590000248
 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
 Koninklijke Philips Electronics N. V.
 オランダ国 5621 ペーアー アインドーフェン フルーネヴァウツウェッハ 1
 Groenewoudseweg 1, 5621 BA Eindhoven, The Netherlands
 (74) 代理人 100087789
 弁理士 津軽 進
 (74) 代理人 100114753
 弁理士 宮崎 昭彦

最終頁に続く

(54) 【発明の名称】 低輝度を均一に表示するためのエレクトロルミネセントディスプレイ装置

(57) 【要約】

エレクトロルミネセント (EL) ディスプレイ装置は、電流により駆動されるピクセルを有し、各フレーム周期において少なくとも2つの相で動作可能である。1つの相において、第1の複数(31)のアナログ駆動電流のうちの一つは、ELディスプレイ素子を通じさせられることができる。他のより長い相において、第2の複数(33)のアナログ駆動電流のうちの一つは、ELディスプレイ素子を独立して通じさせられることができる。この装置は、時間対比法をアナログ駆動方式と組み合わせる。より短い相は、より高い解像度の(より小さい)インクリメントを提供してもよく、1つのより長い相は、より低い解像度の(より大きい)インクリメントを提供してもよい。低輝度出力は、短い持続期間にわたるより高い駆動電流によって達成されることができ、これはピクセル出力の不均一性を低減する。



【特許請求の範囲】

【請求項 1】

ディスプレイ 픽セルのアレイを有するエレクトロルミネセント (EL) ディ스플레이装置において、前記ディスプレイ 픽セルのそれぞれは、EL ディ스플레이素子と、データ電圧に依存して前記 EL ディ스플레이素子に電流を通じさせるための電流源回路とを有し、当該ディスプレイ装置は、各フレーム周期において少なくとも第 1 の及び第 2 の相で動作可能であり、

前記第 1 の相は、第 1 の持続期間を有し、前記第 1 の相の間に、第 1 の複数のアナログ駆動電流のうちの 1 つである第 1 の電流が EL ディ스플레이素子を通じさせられることができ、

10

前記第 2 の相は、前記第 1 の持続期間とは異なった第 2 の持続期間を有し、前記第 2 の相の間に、第 2 の複数のアナログ駆動電流のうちの 1 つである第 2 の電流が EL ディ스플레이素子を通じさせられることができ、前記のそれぞれの複数のアナログ駆動電流の前記第 1 の電流及び第 2 の電流は独立して選択可能である、ディスプレイ装置。

【請求項 2】

請求項 1 に記載の装置において、前記第 1 の複数のアナログ駆動電流は、ゼロを含む n 個の駆動電流レベルを有し、一方の相の前記持続期間は、他方の相の前記持続時間の約 n 倍である、装置。

【請求項 3】

n は 8 である請求項 2 に記載の装置。

20

【請求項 4】

請求項 1 乃至 3 の何れか 1 項に記載の装置において、前記第 1 の複数のアナログ駆動電流は、前記第 2 の複数のアナログ駆動電流と同一である、装置。

【請求項 5】

請求項 1 乃至 3 の何れか 1 項に記載の装置において、前記第 1 の複数のアナログ駆動電流は、最も低い方の n 個の非ゼロ輝度レベルを提供するための第 1 の数 n 個の駆動電流レベルを有し、前記第 2 の複数のアナログ駆動電流は、最も高い方の m 個の輝度レベルを提供するための第 2 の数 m 個の非ゼロ駆動電流レベルを有し、ここで、 $n + m$ は、輝度レベルの合計数である、装置。

【請求項 6】

30

請求項 1 乃至 5 の何れか 1 項に記載の装置において、前記 픽セルのそれぞれは、ドライバトランジスタと、前記ドライバトランジスタのゲート電圧を蓄積するための蓄積キャパシタと、アドレス段階の間前記ドライバトランジスタの前記ゲートにデータ電圧をスイッチするためのアドレストランジスタとを有する、装置。

【請求項 7】

請求項 1 乃至 6 の何れか 1 項に記載のディスプレイ装置を有する携帯型電子装置。

【請求項 8】

ディスプレイ 픽セルのアレイを有するエレクトロルミネセント (EL) ディ스플레이装置を駆動する方法において、前記ディスプレイ 픽セルのそれぞれは、EL ディ스플레이素子と、データ電圧に依存して前記 EL ディ스플레이素子に電流を通じさせるための電流源回路とを有し、当該方法は、

40

第 1 の持続期間を有する第 1 の相で、第 1 の複数のアナログ駆動電流のうちの 1 つである第 1 の電流を EL ディ스플레이素子に通じさせるステップと、

前記第 1 の持続期間とは異なった第 2 の持続期間を有する第 2 の相で、第 2 の複数のアナログ駆動電流のうちの 1 つである第 2 の電流を EL ディ스플레이素子に通じさせるステップとを有し、前記複数のアナログ駆動電流の前記第 1 の及び第 2 の電流は、所望の組み合わせられた EL ディ스플레이素子出力を供給するように選択される、方法。

【請求項 9】

請求項 8 に記載の方法において、前記複数のアナログ駆動レベルは、 n 個の駆動レベルを有し、一方の相の前記持続期間は、他方の相の前記持続時間の約 n 倍である、方法。

50

【請求項 10】

n は 8 である請求項 9 に記載の方法。

【請求項 11】

請求項 8 乃至 10 の何れか 1 項に記載の方法において、前記第 1 の複数のアナログ駆動電流は、前記第 2 の複数のアナログ駆動電流と同一である、方法。

【請求項 12】

請求項 8 乃至 10 の何れか 1 項に記載の方法において、前記第 1 の複数のアナログ駆動電流は、最も低い方の n 個の非ゼロ輝度レベルを提供するための第 1 の数 n 個の非ゼロ駆動電流レベルを有し、前記第 2 の複数のアナログ駆動電流は、最も高い方の m 個の輝度レベルを提供するための第 2 の数 m 個の非ゼロ駆動電流レベルを有し、ここで、n + m は、非ゼロ輝度レベルの合計数である、方法。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えばポリマー LED 等の有機 LED 装置を用いるエレクトロルミネセントディスプレイ装置に関する。

【背景技術】

【0002】

エレクトロルミネセント発光ディスプレイ素子を使用するマトリクスディスプレイ装置はよく知られている。これらのディスプレイ素子は、例えばポリマー材料を用いる有機薄膜エレクトロルミネセント素子を有してもよく、さもなければ、従来の III-V 半導体化合物を用いる発光ダイオード (LED) を有してもよい。有機エレクトロルミネセント材料、特にポリマー材料の最近の発達は、それらがビデオディスプレイ装置のために実用的に用いられることができることを示した。これらの材料は、一般的に、一对の電極間に挟まれた半伝導性共役ポリマーの 1 つ又は複数の層を有し、前記電極の一方は透明であって、他方はポリマー層にホール又は電子を注入するのに適切な材料からなる。ポリマー材料は、CVD プロセスを用いて製造されることができ、又は、単に、可溶性共役ポリマーの溶液を用いてスピンコーティング技術によって製造されることができ、インクジェットプリンティングが用いられてもよい。有機エレクトロルミネセント材料は、ダイオードに似た I-V 特性を呈するので、表示機能及びスイッチング機能の両方を提供することが可能であり、従って、パッシブタイプディスプレイにおいて使用されることができ、代わりに、これらの材料は、アクティブマトリクスディスプレイ装置用に用いられることができ、ここで、各ピクセルは、ディスプレイ素子と、該ディスプレイ素子を通じる電流を制御するためのスイッチング装置とを有する。

20

30

【0003】

この種類のディスプレイ装置は、電流によりアドレスされるディスプレイ素子を持つ。この結果、液晶ディスプレイのより成熟した技術で用いられる駆動方式は、一般的に、エレクトロルミネセントディスプレイにとっては適当でない。エレクトロルミネセントディスプレイのための従来型のアナログ駆動方式は、制御可能な電流をディスプレイ素子に供給することを伴う。電流源トランジスタを、当該電流源トランジスタに供給されるゲート電圧がディスプレイ素子を通じる電流を決定するようなピクセル構成の一部として設けることが知られている。蓄積キャパシタが、アドレスフェーズの後にゲート電圧を保持する。しかし、基板にわたって異なるトランジスタ特性は、ゲート電圧とソース-ドレイン電流との間の異なった関係を生じさせ、表示される画像にアーチファクトが生じる。

40

【発明の開示】

【発明が解決しようとする課題】

【0004】

特に、低い輝度レベルにおいて、これらのディスプレイには不均一性という問題がある。

【0005】

50

デジタル駆動方式も提案されている。このような方式において、LED装置は、事実上2つの可能な電圧レベルに駆動される。これは不均一性の問題を克服する。なぜなら、ピクセルがもはや低い輝度レベルに駆動されないからである。これはまた、ピクセル回路における電力消費を低下させる。なぜなら、トランジスタが電流源として線形領域で動作することがもはや必要とされないからである。その代わりに、全てのトランジスタが完全にオン又は完全にオフであることができ、このことは電力消費を低下させる。同じ原因により、このような駆動方式は、トランジスタ特性の変化に対して敏感さがより低い。このアプローチは、2つの可能なピクセル出力しか与えない。しかし、グレースケールピクセル出力は、多くの方法によって達成されることができる。

【0006】

10

1つのアプローチでは、ピクセルはグループ化されてより大きいピクセルを形成することができる。グループ内のピクセルはそれぞれに独立してアドレスされることができるので、活性化される(activated)グループ内のピクセルの数の関数であるグレースケールが作成される。これは、面積比法(area ratio method)として知られている。この方法の欠点は、ディスプレイの低下した解像度及び増加したピクセル複雑性である。

【0007】

代替のアプローチでは、ピクセルがフレームレートよりも速くオン/オフされることができるので、グレースケールは、ピクセルがオンにされるデューティサイクルの関数として実現される。これは、時間比法(time ratio method)として知られている。例えば、フレーム周期は、1:2:4の比でサブフレーム周期に分割されてもよい(8つの均一間隔のグレースケール値を与える)。これは、必要とされる駆動能力を上昇させ(さもなければフレームレートの低下を必要とし)、従って、ディスプレイのコストを増加させる。

20

【課題を解決するための手段】**【0008】**

本発明の第1の側面によれば、ディスプレイピクセルのレイを有するエレクトロルミネセント(EL)ディスプレイ装置において、前記ピクセルのそれぞれは、ELディスプレイ素子と、データ電圧に依存して前記ELディスプレイ素子に電流を通じさせるための電流源回路とを有し、当該ディスプレイ装置は、各フレーム周期において少なくとも第1の及び第2の相で動作可能であり、前記第1の相は、第1の持続期間を有し、前記第1の相の間に、第1の複数のアナログ駆動電流のうちの一つである第1の電流がELディスプレイ素子を通じさせられることができ、前記第2の相は、前記第1の持続期間とは異なった第2の持続期間を有し、前記第2の相の間に、第2の複数のアナログ駆動電流のうちの一つである第2の電流がELディスプレイ素子を通じさせられることができ、前記複数のアナログ駆動電流の前記第1の及び第2の電流は独立して選択可能である、ディスプレイ装置が提供される。

30

【0009】

この装置は、時間比法をアナログ駆動方式と組み合わせる。(2個又は3個以上の)異なった相の間に、ピクセルは多くのアナログレベルのうちの一つに駆動されることができる。よって、1つのより短い相は、より高い解像度の(より小さい)インクリメントを与えてよく、1つのより長い相は、より低い解像度の(より大きい)インクリメントを与えてよい。このとき、組み合わせられた出力は、アナログ駆動レベルの数よりもずっと多くのレベルを提供することができる。同様に、より低い輝度出力が、短い持続期間にわたるより高い駆動電流によって達成されることができる。

40

【0010】

前記複数のアナログ駆動レベルは、n個のドライブレベルを有することができ、1つの相の持続期間は、他の相の持続期間の約n倍である。

【0011】

1つの実施例において、第1の複数のアナログ駆動電流は、第2の複数のアナログ駆動電流と同一である。このとき各相において、n個のレベル(ゼロを含む)を組み合わせ

50

n^2 個のアナログレベルを提供することができる。例えば、6ビット(64レベル)の解像度を提供するために8個のアナログレベル(ゼロを含む)が用いられることができる。このとき、最も低い電流駆動レベルは、最も高い電流駆動レベルの1/7である。

【0012】

他の実施例において、第1の複数のアナログ駆動電流は、最も低い方の n 個の輝度レベル(ゼロを含む)を提供するための第1の数 n の駆動電流レベルを有し、第2の複数のアナログ駆動電流は、最も高い方の m 個の輝度レベルを提供するための第2の数 m の非ゼロ駆動電流レベルを有し、ここで、 $n+m$ は、輝度レベルの合計数である。この場合、より短い相は、第1の、最も低い方の輝度レベルのためにのみ用いられる。より高い輝度レベルのためには、第2の相のみが用いられる。このとき、ピクセルが第2の相において駆動されることができ、ピクセルが第1の相において駆動されることができ、レベルの数 n よりも大きい。例えば、 n は8であり最も低い方の8個のレベル(0~7)を提供することができ、第8番目~第63番目のレベルは、第2の相でピクセルを56個の異なるレベルのうちの一つに駆動することによって提供されることができ、

【0013】

各ピクセルは、ドライブトランジスタと、ドライブトランジスタのゲート電圧を蓄積するための蓄積キャパシタと、アドレス段階の間、データ電圧をドライブトランジスタのゲートにスイッチするためのアドレストランジスタとを有することができる。よって、従来型の電圧アドレス電流源ピクセルが、本発明を実現するために用いられることができる。

【0014】

本発明のディスプレイ装置は、携帯電話等の携帯型装置において用いられてもよい。

【0015】

本発明は、更に、ディスプレイピクセルのアレイを有するエレクトロルミネセント(EL)ディスプレイ装置を駆動する方法において、前記ディスプレイピクセルのそれぞれは、ELディスプレイ素子と、データ電圧に依存して前記ELディスプレイ素子に電流を通じさせるための電流源回路とを有し、当該方法は、第1の持続期間を有する第1の相で、第1の複数のアナログ駆動電流のうちの一つである第1の電流をELディスプレイ素子に通じさせるステップと、前記第1の持続期間とは異なる第2の持続期間を有する第2の相で、第2の複数のアナログ駆動電流のうちの一つである第2の電流をELディスプレイ素子に通じさせるステップとを有し、前記複数のアナログ駆動電流の前記第1の及び第2の電流は、所望の組み合わせられたELディスプレイ素子出力を供給するように選択される、方法を提供する。

【発明を実施するための最良の形態】

【0016】

本発明によるディスプレイ装置の実施例が、ここで、添付の図面を参照して例示により説明される。

【0017】

図1を参照すると、アクティブマトリクスアドレスエレクトロルミネセントディスプレイ装置は、ブロック1で示され、エレクトロルミネセントディスプレイ素子2と、行(選択)及び列(データ)アドレス導体4及び6の交差組間の交点に位置する関連するスイッチング手段とを有する、規則的な間隔のピクセルの行列マトリクスアレイを持つパネルを有する。簡単のため、図にはほんの少数のピクセルしか示さない。実際には数百のピクセルの行列があってもよい。ピクセル1は、導体のそれぞれの組の端に接続された、行のスキヤン用ドライバ回路8と、列のデータ用ドライバ回路9とを有する周囲の駆動回路によって、行列アドレス導体の組を介してアドレスされる。

【0018】

エレクトロルミネセントディスプレイ素子2は、有機発光ダイオードを有し、これはここではダイオード素子(LED)として表され、電極対を有し、この電極対の間には有機エレクトロルミネセント材料の一つ又は複数のアクティブ層が挟まれる。アレイのディスプレイ素子は、絶縁支持体の一方の側に、関連したアクティブマトリクス回路と共に保持

される。ディスプレイ素子のカソード又はアノードは、透明伝導材料により形成される。エレクトロルミネセント層によって生成される光が支持体の反対側のビューアに見えるようにこれらの電極及び支持体を透過するように、支持体はガラス等の透明材料からなり、基板に最も近いディスプレイ素子2の電極は、ITO等の透明導電材料から構成されてもよい。一般的に、有機エレクトロルミネセント材料層の厚さは、100nm～200nmである。素子2用に用いられることができる適切な有機エレクトロルミネセント材料の典型例は、ヨーロッパ特許公開公報第0717446号から知られ説明されている。国際特許公開公報第96/36959号において説明されたような共役ポリマー材料も用いられることができる。

【0019】

図2は、既知のピクセル及び駆動回路装置を簡略図で示す。各ピクセル1は、ELディスプレイ素子2及び関連したドライバ回路を有する。ドライバ回路は、行導体4への行アドレスパルスによってオンにされるアドレストランジスタ16を有する。アドレストランジスタ16がオンにされると、列導体6上の電圧はピクセルの残りに移ることができる。特に、アドレストランジスタ16は、ドライブトランジスタ22及び蓄積キャパシタ24を有する電流源20に列導体電圧を供給する。列電圧は、ドライブトランジスタ22のゲートに供給され、ゲートは行アドレスパルスが終了した後でさえ蓄積キャパシタ24によってこの電圧で保持される。

【0020】

ドライブトランジスタ22はPMOS装置であり、回路は低温ポリシリコン(LTPS)を用いて形成される。LTPSトランジスタのトランジスタ特性は不均一であり、この不均一性の影響は、ピクセル回路の電流源動作を不均一にすることである。LEDの明るさは電流に依存するので、ディスプレイは輝度が不均一である。

【0021】

駆動電流をサンプリングするための電流ミラー回路をピクセル回路が含むような、電流によってアドレスされるピクセルを用いるという提案がある。しかし、これはピクセルの複雑性を増加させ、また、電圧によってアドレスされるピクセルを保持しながら均一性の問題を解決することが好ましいかもしれない。

【0022】

これらの電圧アドレスピクセルは、低いピクセル電流では不均一である傾向があるが、より高い電流では許容可能である傾向がある。

【0023】

本発明は、ピクセルが高電流でのみ駆動されるが、多数のアナログ駆動レベルを維持する(例えば6ビット毎ピクセルの規格を満たす)駆動方式を提供する。

【0024】

図3は、本発明の第1の駆動方式において可能な駆動レベルを示す。フレーム周期が、2つの相30、32に分割される。これは、全てのピクセルが各フレーム内で2回アドレスされることを必要とする。例えば、全てのピクセルは、第1の相30の初めに行ごとに1回アドレスされることができ、このとき、全てのピクセルが同一の行ごとの順番で再度アドレスされる第2の相32の最初に間に合うように、全部のピクセルアレイがアドレスされなければならない。

【0025】

これは、より短い利用可能な行アドレス期間を課する可能性があるが、これは、小さい(より少ない行を有する)ディスプレイ(例えば携帯型商品用)、又は、フレームレートがより低くてよい場合(これもまた例えば携帯型機器用)には問題とはならないであろう。

【0026】

第1の相30は比較的短い持続期間を持ち、この相では、8個のアナログ駆動電流レベル31のうちの一つがELディスプレイ素子を通じさせられることができる。短い持続期間のため、これらの8個のレベルは、8個の最低輝度レベル(即ちレベル0～7)を与え

10

20

30

40

50

る。

【0027】

第2の相32は、比較的長い、特に、第1の相の持続期間よりも8倍長い、持続期間を有する。図3の例において、同じ8個のアナログ駆動電流レベル33がELディスプレイ素子を通じさせられることができ、これにより第2の位相32が輝度レベル0、8、16、24、32、40、48及び56を提供する。第1の及び第2の相のレベルは独立して選択可能であるので、2つの相からの明るさ出力の加算は64個のレベル全てが達成されることを可能にする。

【0028】

図4は、第6番目の輝度レベルのディスプレイを提供するのに図3のレベルがいかに用いられるかを示す。この場合、ピクセルは第1の相では第6番目のレベルに駆動され、第2の相ではオフである。

10

【0029】

図5は、第50番目の輝度レベルのディスプレイを提供するのに図3のレベルがいかに用いられるかを示す。この場合、ピクセルは第1の相では第2番目のレベルに駆動され、第2の相では第6番目のレベルに駆動される。

【0030】

図6は、本発明の第2の実施例の駆動方式の異なった相の可能な駆動レベルを示す。この実施例では、第1の相30においてピクセルが駆動されるレベル31は、最も低い方のn個の輝度レベルを提供するが、第2の相32は、残りの輝度レベルを(単独で)提供するための、異なったより大きい数の駆動電流レベル34を用いる。

20

【0031】

例えば、第1の相は、再び、最も低い方の8個のレベル(ゼロを含む)を提供するための8個のレベルを持つことができ、第8番目から第63番目のレベルは、第2の相でピクセルを56個の異なったレベル34のうちの一つに駆動することにより提供されることができる。この目的のため、第2の相は再び第1の相の8倍長い。最高レベル(63)を提供するために、図6に示すように、第2の相におけるピーク駆動電流はより高く、このため平均電流は、第1の相がオフにされるにもかかわらず第1の相30におけるピーク駆動電流に等しい。第2の相におけるピーク電流は(正規化スケールを用いて)、 $63/8(7.875)$ であることを必要とする。

30

【0032】

図7は、第6番目の輝度レベルのディスプレイを提供するために図6のレベルがいかに用いられるかを示す。これは、第1の位相30のみを用いて達成される。図8は、第50番目の輝度レベルのディスプレイを提供するために図3のレベルがいかに用いられるかを示す。この場合、第2の相のみが用いられ、 $50/8$ のレベルまで駆動される。

【0033】

上記したように、本発明のディスプレイ装置は、携帯電話等の携帯型装置において用いられてもよい。図9は、本発明のディスプレイ42を組み込んだ携帯電話40を示す。

【0034】

上記したピクセル回路は、本発明によって改良可能なピクセル構造の例に過ぎない。特に、本発明の教示を用いて、ELディスプレイ素子に固定の電圧を供給するためのあらゆるピクセルデザインが、最小駆動電流を増加するために改善されることができる。これは、駆動レベルの数の低減を伴ってもよいし、又は、これは所望ではないかもしれない。細かい間隔の電圧駆動レベルを提供するために必要なドライバ回路は、容易に入手可能である。

40

【0035】

2つの相を持ち、第1の相に7個の電圧レベルを持つ具体例が、上記で与えられた。しかし、持続期間が指数関数的にスケールリングする(例えば1:4:16...又は1:3:9...)2つを超える相があってもよい。そのような場合、レベルの数は、これに従って、スケールリングする。第1の相のレベルの数が減少するほど、最高駆動電流と最低駆動電流と

50

の間の差が小さくなり、これにより不均一効果を低減させる。しかし、実質的にアナログな駆動方式は維持されるので、複数レベル（例えば6ビット）の解像度が容易に得られる。上記の例において、最も低い駆動電流は、ピーク駆動電流の $1/7$ （図3）及び $1/7.875$ （図6）である。

【0036】

本開示を読むことによって、当業者には他の変形例が明らかになるであろう。このような変形例は、マトリクスエレクトロルミネセントディスプレイ及びその部品の分野において既に知られており、既にここで説明された特徴の代わりに又はこれに加えて用いられることができる特徴を伴ってもよい。

【図面の簡単な説明】

10

【0037】

【図1】従来型のELディスプレイ装置のレイアウトを示す。

【図2】ELディスプレイピクセルを電流によりアドレスするための既知のピクセル回路の概略図である。

【図3】本発明の第1の実施例の駆動方式の異なった相における可能な駆動レベルを示す。

【図4】第6番目の輝度レベルのディスプレイを提供するのに図3のレベルがいかに用いられるかを示す。

【図5】第50番目の輝度レベルのディスプレイを提供するために図3のレベルがいかに用いられるかを示す。

20


【図6】本発明の第2の実施例の駆動方式の異なった相の可能な駆動レベルを示す。

【図7】第6番目の輝度レベルのディスプレイを提供するために図6のレベルがいかに用いられるかを示す。

【図8】第50番目の輝度レベルのディスプレイを提供するために図3のレベルがいかに用いられるかを示す。

【図9】本発明のディスプレイ42を組み込んだ携帯電話40を示す。

【 図 7 】



【 図 9 】





FIG.9

【 図 8 】



【 国際調査報告 】

INTERNATIONAL SEARCH REPORT		International Application No PCT/JP 03/03204
A. CLASSIFICATION OF SUBJECT MATTER IPC 7 G09G3/32		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) IPC 7 G09G		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the International search (name of data base and, where practical, search terms used) EPO-Internal, WPI Data, PAJ, INSPEC, COMPENDEX		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	EP 0 717 446 A (EASTMAN KODAK CO) 19 June 1996 (1996-06-19) page 5, line 9 - line 14; figure 1	1-12
Y	US 6 094 243 A (YASUNISHI NORIO) 25 July 2000 (2000-07-25) column 14, line 16 -column 16, line 35; figure 4; table 1 column 2, line 43 - line 49 column 2, line 53 - line 58 column 2, line 66 -column 3, line 5	1-12
<input type="checkbox"/> Further documents are listed in the continuation of box C. <input checked="" type="checkbox"/> Patent family members are listed in annex.		
* Special categories of cited documents : *A* document defining the general state of the art which is not considered to be of particular relevance *E* earlier document but published on or after the international filing date *L* document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) *O* document referring to an oral disclosure, use, exhibition or other means *P* document published prior to the international filing date but later than the priority date claimed *T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art. *&* document member of the same patent family		
Date of the actual completion of the international search 3 November 2003		Date of mailing of the international search report 12/11/2003
Name and mailing address of the ISA European Patent Office, P.O. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016		Authorized officer Gundlach, H

INTERNATIONAL SEARCH REPORT

Internet Application No
PCT/JP 03/03204

Patent document cited in search report	Publication date	Patent family member(s)	Publication date	
EP 0717446	A	19-06-1996	US 5684365 A	04-11-1997
			EP 0717446 A2	19-06-1996
			JP 8234683 A	13-09-1996
US 6094243	A	25-07-2000	JP 9319342 A	12-12-1997
			KR 246150 B1	15-03-2000
			US 6229583 B1	08-05-2001

フロントページの続き

(51)Int.Cl.⁷

F I

テーマコード(参考)

G 0 9 G	3/20	6 4 1 E
G 0 9 G	3/20	6 4 1 K
G 0 9 G	3/20	6 4 2 A
G 0 9 G	3/20	6 8 0 S
H 0 5 B	33/14	A

(81)指定国 AP(GH,GM,KE,LS,MW,MZ,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AT, BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HU,IE,IT,LU,MC,NL,PT,RO,SE,SI,SK,TR),OA(BF,BJ,CF,CG,CI,CM,GA, GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BR,BY,BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DZ, EC,EE,ES,FI,GB,GD,GE,GH,GM,HR,HU,ID,IL,IN,IS,JP,KE,KG,KP,KR,KZ,LC,LK,LR,LS,LT,LU,LV,MA,MD,MG,MK,MN,M W,MX,MZ,NO,NZ,OM,PH,PL,PT,RO,RU,SC,SD,SE,SG,SK,SL,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,YU,ZA,ZM,ZW

(74)代理人 100122769

弁理士 笹田 秀仙

(72)発明者 チルズ マルク ジェイ

イギリス国 シュレイ アールエイチ1 5エイチエイ レッドヒル クロス オーク レーン
フィリップス インテレクチュアル プロパティ アンド スタンダーズ

(72)発明者 フィッシュ デイヴィド エイ

イギリス国 シュレイ アールエイチ1 5エイチエイ レッドヒル クロス オーク レーン
フィリップス インテレクチュアル プロパティ アンド スタンダーズ

Fターム(参考) 3K007 AB17 BA06 DB03 GA00 GA04

5C080 AA06 BB05 DD05 DD08 DD26 EE29 FF11 HH09 JJ04 JJ06
KK07

专利名称(译)	用于均匀显示低亮度的电致发光显示装置		
公开(公告)号	JP2005534991A	公开(公告)日	2005-11-17
申请号	JP2004527149	申请日	2003-07-22
[标]申请(专利权)人(译)	皇家飞利浦电子股份有限公司		
申请(专利权)人(译)	皇家飞利浦电子股份有限公司的Vie		
[标]发明人	チルズマルクジェイ フィッシュデイヴイドエイ		
发明人	チルズ マルク ジェイ フィッシュ デイヴイド エイ		
IPC分类号	H01L51/50 G09G3/20 G09G3/30 G09G3/32 H05B33/14		
CPC分类号	G09G3/2022 G09G3/2081 G09G3/3225 G09G2320/0233		
FI分类号	G09G3/30.J G09G3/20.611.A G09G3/20.611.H G09G3/20.624.B G09G3/20.641.D G09G3/20.641.E G09G3/20.641.K G09G3/20.642.A G09G3/20.680.S H05B33/14.A		
F-TERM分类号	3K007/AB17 3K007/BA06 3K007/DB03 3K007/GA00 3K007/GA04 5C080/AA06 5C080/BB05 5C080/DD05 5C080/DD08 5C080/DD26 5C080/EE29 5C080/FF11 5C080/HH09 5C080/JJ04 5C080/JJ06 5C080/KK07		
代理人(译)	宫崎明彦		
优先权	2002018172 2002-08-06 GB		
外部链接	Espacenet		

摘要(译)

电致发光 (EL) 显示装置具有电流驱动的像素，并且在每个帧周期中可以以至少两个相位操作。在一个阶段中，第一组多个 (31) 模拟驱动电流中的一个可以通过EL显示元件。在另一个较长的相位中，可以使第二组多个 (33) 模拟驱动电流中的一个与EL显示元件独立通信。该设备将时间对比度方法与模拟驱动方案相结合。较短的相位可以提供较高的分辨率 (较小的) 增量，而较长的相位可以提供较低的分辨率 (较大的) 增量。低亮度输出可以通过较短的持续时间内的较高驱动电流来实现，这降低了像素输出的不均匀性。

