

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2015-141315

(P2015-141315A)

(43) 公開日 平成27年8月3日(2015.8.3)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K107
G09G 3/20 (2006.01)	G09G 3/20 624B	5C080
H01L 51/50 (2006.01)	G09G 3/20 611H	5C380
	G09G 3/20 622L	
	G09G 3/20 622D	
審査請求 未請求 請求項の数 6 O L (全 15 頁) 最終頁に続く		

(21) 出願番号 特願2014-14117 (P2014-14117)
 (22) 出願日 平成26年1月29日 (2014.1.29)

(71) 出願人 000004352
 日本放送協会
 東京都渋谷区神南2丁目2番1号
 (74) 代理人 100107766
 弁理士 伊東 忠重
 (74) 代理人 100070150
 弁理士 伊東 忠彦
 (72) 発明者 高野 善道
 東京都世田谷区砧一丁目10番11号 日
 本放送協会放送技術研究所内
 (72) 発明者 石井 啓二
 東京都世田谷区砧一丁目10番11号 日
 本放送協会放送技術研究所内

最終頁に続く


(54) 【発明の名称】 駆動回路、表示装置、表示装置の駆動方法

(57) 【要約】 (修正有)

【課題】有機ELディスプレイにおいて連続的な表示を実現可能にする駆動回路、表示装置、表示装置の駆動方法を提供する。

【解決手段】駆動回路は、複数の画素行のうち列方向に連続する第1画素行群の駆動用TFTの閾値電圧を同時に補正し、第1画素行群の駆動用TFTの閾値電圧の補正後に、第1画素行群の信号電位のサンプリングを順次行い、第1画素行群のサンプリングの終了から第1待機期間が経過すると、第1画素行群の駆動用TFTを順次オンにし、第1画素行群についてのサンプリングが終了すると、第1画素行群に連続する第2画素行群の駆動用TFTの閾値電圧を同時に補正し、第2画素行群の駆動用TFTの閾値電圧の補正後に、第2画素行群の各行の信号電位のサンプリングを順次行い、第2画素行群についてのサンプリングの終了から第2待機期間が経過すると、第1画素行群と連続するように第2画素行群の駆動用TFTを順次オンにする。

【選択図】 図3



【特許請求の範囲】**【請求項 1】**

有機 E L 素子のアノードにソースが接続され、電源線にドレインが接続され、前記有機 E L 素子を駆動する駆動用 T F T と、

ドレイン又はソースの一方がデータ線に接続され、ドレイン又はソースの他方が前記駆動用 T F T のゲートに接続される選択用 T F T と、

前記駆動用 T F T のソースとゲートとの間に接続される保持容量と
を画素毎に含み、

複数の画素行のうちの列方向に連続する第 1 画素行群の前記駆動用 T F T の閾値電圧を同時に補正し、

前記第 1 画素行群の前記駆動用 T F T の前記閾値電圧の補正後に、前記第 1 画素行群の各行の信号電位のサンプリングを順次行い、

前記第 1 画素行群についての前記サンプリングの終了から第 1 待機期間が経過すると、前記第 1 画素行群の前記駆動用 T F T を順次オンにし、

前記第 1 画素行群についての前記サンプリングが終了すると、前記第 1 画素行群に連続する第 2 画素行群の前記駆動用 T F T の閾値電圧を同時に補正し、

前記第 2 画素行群の前記駆動用 T F T の前記閾値電圧の補正後に、前記第 2 画素行群の各行の信号電位のサンプリングを順次行い、

前記第 2 画素行群についての前記サンプリングの終了から前記第 1 待機期間とは異なる第 2 待機期間が経過すると、前記第 1 画素行群の前記駆動用 T F T と連続するように、前記第 2 画素行群の前記駆動用 T F T を順次オンにする、駆動回路。

【請求項 2】

前記第 1 待機期間と前記第 2 待機時間の差は、前記閾値電圧の補正に要する時間に等しい、請求項 1 記載の駆動回路。

【請求項 3】

前記第 2 画素行群が前記複数の画素行のうちの列方向において末尾に存在する画素行群である場合には、前記第 2 待機時間は零である、請求項 1 又は 2 記載の駆動回路。

【請求項 4】

前記第 1 画素行群と前記第 2 画素行群は、前記選択用 T F T を駆動する第 1 I C と第 2 I C に対応する、請求項 1 乃至 3 のいずれか一項記載の駆動回路。

【請求項 5】

請求項 1 乃至 4 のいずれか一項に記載の駆動回路と、
前記駆動回路によって駆動される前記有機 E L 素子と
を含む、表示装置。

【請求項 6】

有機 E L 素子と、

前記有機 E L 素子のアノードにソースが接続され、電源線にドレインが接続され、前記有機 E L 素子を駆動する駆動用 T F T と、

ドレイン又はソースの一方がデータ線に接続され、ドレイン又はソースの他方が前記駆動用 T F T のゲートに接続される選択用 T F T と、

前記駆動用 T F T のソースとゲートとの間に接続される保持容量と
を画素毎に含む表示装置の駆動方法であって、

複数の画素行のうちの列方向に連続する第 1 画素行群の前記駆動用 T F T の閾値電圧を同時に補正し、

前記第 1 画素行群の前記駆動用 T F T の前記閾値電圧の補正後に、前記第 1 画素行群の各行の信号電位のサンプリングを順次行い、

前記第 1 画素行群についての前記サンプリングの終了から第 1 待機期間が経過すると、前記第 1 画素行群の前記駆動用 T F T を順次オンにし、

前記第 1 画素行群についての前記サンプリングが終了すると、前記第 1 画素行群に連続する第 2 画素行群の前記駆動用 T F T の閾値電圧を同時に補正し、

10

20

30

40

50

前記第 2 画素行群の前記駆動用 T F T の前記閾値電圧の補正後に、前記第 2 画素行群の各行の信号電位のサンプリングを順次行い、

前記第 2 画素行群についての前記サンプリングの終了から前記第 1 待機期間とは異なる第 2 待機期間が経過すると、前記第 1 画素行群の前記駆動用 T F T と連続するように、前記第 2 画素行群の前記駆動用 T F T を順次オンにする、表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、有機 E L (Electro Luminescence) ディスプレイをアクティブマトリクス駆動するための駆動回路に関する。

10

【背景技術】

【0002】

従来より、画素アレイ部とこれを駆動する駆動部とを含む本表示装置がある。画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、各画素の各行に対応して配された電源線とを備える。駆動部は、画素を行単位で線順次走査する主スキャナ（ライトスキャナ）と、この線順次走査に合わせて各電源線に電源電圧を供給する電源スキャナと、この線順次走査に合わせて信号線に信号電位と基準電位を供給する水平セクタを備える（例えば、特許文献 1 参照）。

【0003】

また、信号電位のサンプリングに先行する複数の水平期間で閾電圧補正動作を繰り返し行って駆動用トランジスタの閾電圧に相当する電圧を保持容量に保持する表示装置がある。この表示装置では、閾電圧相当分の電圧の書き込みを複数回に分けて繰り返し行うことで、書き込み時間を十分に確保している（例えば、特許文献 2 参照）。

20

【0004】

また、閾電圧補正動作を行う際に、映像信号の基準電位を 2 値化することによってサンプリング用トランジスタを非導通状態にすることにより電位リークを防ぐ表示装置がある（例えば、特許文献 3 参照）

また、複数の水平ラインを 1 ユニットとし、同一ユニット内の各画素回路では、閾値補正動作が同時に行われるようにする表示装置がある（例えば、特許文献 4 参照）。

【先行技術文献】

30

【特許文献】

【0005】

【特許文献 1】特開2007-310311号公報

【特許文献 2】特開2008-033193号公報

【特許文献 3】特開2009-163146号公報

【特許文献 4】特開2010-002498号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献 1 の技術により、比較的簡単な画素回路構成で駆動用トランジスタの閾電圧や移動度などの特性ばらつきの補正を行うことができる。また、十分な補正を行うために閾電圧相当分の電圧の書き込み時間を十分に確保する目的で、特許文献 2 , 3 の技術が用いられる。

40

【0007】

しかし、特許文献 2 , 3 記載の技術では、画面 1 行の走査時間内に信号電位のサンプリングと閾電圧補正動作を行わなければならないので、1 行の走査時間を短くすることが困難であった。有機 EL ディスプレイの高解像度化に伴って画面の行数を増加させるためには、1 行毎の走査時間を短くすることが必要であるが、特許文献 2 , 3 の駆動方法では走査時間を短くすることが困難であった。

【0008】

50

この点において、特許文献４記載の技術では、複数の水平ラインを含む１つのユニットの中の各画素回路で同時に閾値補正動作を行うため、走査時間の短縮化を図っているが、ユニット同士の境界において、表示が不連続になるおそれがあった。

【０００９】

そこで、有機ＥＬディスプレイにおいて連続的な表示を実現可能にする駆動回路、表示装置、表示装置の駆動方法を提供することを目的とする。

【課題を解決するための手段】

【００１０】

本発明の実施の形態の駆動回路は、有機ＥＬ素子のアノードにソースが接続され、電源線にドレインが接続され、前記有機ＥＬ素子を駆動する駆動用ＴＦＴと、ドレイン又はソースの一方がデータ線に接続され、ドレイン又はソースの他方が前記駆動用ＴＦＴのゲートに接続される選択用ＴＦＴと、前記駆動用ＴＦＴのソースとゲートとの間に接続される保持容量とを画素毎に含み、複数の画素行のうちの列方向に連続する第１画素行群の前記駆動用ＴＦＴの閾値電圧を同時に補正し、前記第１画素行群の前記駆動用ＴＦＴの前記閾値電圧の補正後に、前記第１画素行群の各行の信号電位のサンプリングを順次行い、前記第１画素行群についての前記サンプリングの終了から第１待機期間が経過すると、前記第１画素行群の前記駆動用ＴＦＴを順次オンにし、前記第１画素行群についての前記サンプリングが終了すると、前記第１画素行群に連続する第２画素行群の前記駆動用ＴＦＴの閾値電圧を同時に補正し、前記第２画素行群の前記駆動用ＴＦＴの前記閾値電圧の補正後に、前記第２画素行群の各行の信号電位のサンプリングを順次行い、前記第２画素行群についての前記サンプリングの終了から前記第１待機期間とは異なる第２待機期間が経過すると、前記第１画素行群の前記駆動用ＴＦＴと連続するように、前記第２画素行群の前記駆動用ＴＦＴを順次オンにする。

【発明の効果】

【００１１】

有機ＥＬディスプレイにおいて連続的な表示を実現可能にする駆動回路、表示装置、表示装置の駆動方法を提供することができる。

【図面の簡単な説明】

【００１２】

【図１】実施の形態１の表示装置１００を示す図である。

【図２】実施の形態１の有機ＥＬディスプレイパネル１１０の各画素１１１の内部の構成と、水平セクタ１２０、ライトスキャナ１３０、及び電源スキャナ１４０との接続関係を示す図である。

【図３】実施の形態１の表示装置１００の駆動方法を示すタイミングチャートである。

【図４】実施の形態１の表示装置１００の駆動方法を示すタイミングチャートである。

【図５】比較用の駆動方法を示すタイミングチャートである。

【図６】比較用の駆動方法を示すタイミングチャートである。

【図７】実施の形態１の変形例による表示装置１００の駆動方法を示すタイミングチャートである。

【図８】実施の形態２による表示装置の駆動方法を示す図である。

【発明を実施するための形態】

【００１３】

以下、本発明の駆動回路、表示装置、表示装置の駆動方法を適用した実施の形態について説明する。

【００１４】

<実施の形態１>

図１は、実施の形態１の表示装置１００を示す図である。

【００１５】

表示装置１００は、有機ＥＬディスプレイパネル１１０、水平セクタ１２０、ライトスキャナ１３０、及び電源スキャナ１４０を含む。

【 0 0 1 6 】

有機 E L ディスプレイパネル 1 1 0 は、マトリクス状に配設される複数の画素(PXLC) 1 1 1 を含む。説明の便宜上、図 1 には 6 つの画素 1 1 1 を含むが、実際には、例えば、有機 E L ディスプレイパネル 1 1 0 が V G A 規格の場合は、例えば、6 4 0 × 4 8 0 画素を含む。

【 0 0 1 7 】

水平セクタ 1 2 0 (HSEL) は、水平方向の選択を行う回路であり、n 本のデータ線 1 2 1 を介して各画素 1 1 1 に接続されている。上述したように、有機 E L ディスプレイパネル 1 1 0 が V G A 規格の場合は、n は 6 4 0 である。

【 0 0 1 8 】

ライトスキャナ 1 3 0 (WSCN) は、マトリクス状に配設される複数の画素の行を選択する回路であり、m 本の選択線 1 3 1 を介して各画素 1 1 1 に接続されている。上述したように、有機 E L ディスプレイパネル 1 1 0 が V G A 規格の場合は、m は 4 8 0 である。

【 0 0 1 9 】

電源スキャナ 1 4 0 (DSCN) は、各画素 1 1 1 に含まれる有機 E L 素子を発光させるための電力を各画素 1 1 1 に供給する回路であり、m 本の電源線 1 4 1 を介して各画素 1 1 1 に接続されている。電源線 1 4 1 の数は、選択線 1 3 1 の数に等しい。

【 0 0 2 0 】

次に、図 2 を用いて、各画素 1 1 1 の内部の構成と、水平セクタ 1 2 0、ライトスキャナ 1 3 0、及び電源スキャナ 1 4 0 との接続関係について説明する。

【 0 0 2 1 】

図 2 は、実施の形態 1 の有機 E L ディスプレイパネル 1 1 0 の各画素 1 1 1 の内部の構成と、水平セクタ 1 2 0、ライトスキャナ 1 3 0、及び電源スキャナ 1 4 0 との接続関係を示す図である。

【 0 0 2 2 】

有機 E L ディスプレイパネル 1 1 0 (図 1 参照) の画素 1 1 1 には、選択用 T F T 1 5 1、駆動用 T F T 1 5 2、キャパシタ 1 5 3、及び有機 E L 素子 1 5 4 が配設される。選択用 T F T 1 5 1 と駆動用 T F T 1 5 2 は、n チャンネル T F T (Thin Film Transistor) である。選択用 T F T 1 5 1、駆動用 T F T 1 5 2、及びキャパシタ 1 5 3 と、水平セクタ 1 2 0、ライトスキャナ 1 3 0、及び電源スキャナ 1 4 0 (図 1 参照) とは、実施の形態 1 の駆動回路を構築する。

【 0 0 2 3 】

選択用 T F T 1 5 1 は、ドレインがデータ線 1 2 1 に接続され、ソースが駆動用 T F T 1 5 2 のゲートに接続され、ゲートが選択線 1 3 1 に接続され、ライトスキャナ 1 3 0 によって駆動される。選択用 T F T 1 5 1 により、マトリクス状に配設される複数の画素 1 1 1 (図 1 参照) の行選択が行われる。なお、選択用 T F T 1 5 1 のドレインとソースの接続は逆であってもよい。

【 0 0 2 4 】

駆動用 T F T 1 5 2 は、ソースが有機 E L 素子 1 5 4 のアノードに接続され、ドレインが電源線 1 4 1 に接続され、ゲートが選択用 T F T 1 5 1 のソースに接続される。駆動用 T F T 1 5 2 は、有機 E L 素子 1 5 4 を駆動するために設けられている。

【 0 0 2 5 】

キャパシタ 1 5 3 は、駆動用 T F T 1 5 2 のゲート・ソース間に接続されており、駆動用 T F T 1 5 2 の閾値電圧 V_{th} を保持するために設けられている。マトリクス状に配列される複数の画素 1 1 1 に含まれる駆動用 T F T 1 5 2 の閾値電圧にばらつきがある場合に、各駆動用 T F T 1 5 2 の閾値電圧 V_{th} を対応するキャパシタ 1 5 3 に保持させることにより、駆動用 T F T 1 5 2 の閾値電圧 V_{th} の補償を行う。キャパシタ 1 5 3 は、保持容量の一例である。

【 0 0 2 6 】

有機 E L 素子 1 5 4 は、アノードが駆動用 T F T 1 5 2 のソースに接続され、カソード

10

20

30

40

50

は接地される。

【 0 0 2 7 】

次に、図 3 及び図 4 を用いて、実施の形態 1 の表示装置 1 0 0 の有機 E L ディスプレイパネル 1 1 0 を駆動する駆動方法について説明する。

【 0 0 2 8 】

図 3 及び図 4 は、実施の形態 1 の表示装置 1 0 0 の駆動方法を示すタイミングチャートである。

【 0 0 2 9 】

図 3 には、横軸に時間軸を取り、フレーム毎の駆動内容を示す。また、縦軸に画素 1 1 1 (図 1 参照) の行方向を示す。画素 1 1 1 の行方向とは、図 1 に示す有機 E L ディスプレイパネル 1 1 0 における縦方向である。行の選択は、上側から下側に向けて順次行われるものとする。また、図 3 には、1 行目から n 行目までの n 行の画素行を、1 行目から $n / 2$ 行目までの画素行群 1 と、 $(n / 2) + 1$ 行目から n 行目までの画素行群 2 とに分けて駆動する駆動方法を示す。画素行群 1 と画素行群 2 は、それぞれ、第 1 画素行群と第 2 画素行群の一例である。

10

【 0 0 3 0 】

図 3 に示すように、1 フレーム目では、時刻 T_0 から時刻 T_1 (斜線で示す期間) まで、1 行目から $n / 2$ 行目までの画素行群 1 に含まれるすべての駆動用 T F T 1 5 2 の閾値電圧の補正が同時に行われる。このように駆動用 T F T 1 5 2 の閾値電圧の補正を同時に行う期間を補正期間と称す。時刻 T_0 から時刻 T_1 までの補正期間には、1 行目から $n / 2$ 行目までの画素行群 1 に含まれるすべての駆動用 T F T 1 5 2 の閾値電圧が同時に補正される。

20

【 0 0 3 1 】

また、時刻 T_1 に画素行群 1 についての補正期間が終了すると、表示装置 1 0 0 のシステムクロックに応じて、時刻 T_1 から 1 行ずつ順次、信号電位のサンプリングが行われる。信号電位のサンプリングは、システムクロックの 1 周期毎に 1 行ずつ行われ、時刻 T_1 で 1 行目のサンプリングを開始してから、時刻 T_3 で $n / 2$ 行目のサンプリングが終了するまで行われる。図 3 には、1 行目から $n / 2$ 行目までの画素行群 1 についての信号電位のサンプリングを斜めの太い実線で示す。ここでは、斜めの太い実線の幅で示される期間をサンプリング期間と称す。

30

【 0 0 3 2 】

また、時刻 T_1 からサンプリング期間が経過し、さらに待機期間が経過した時刻 T_2 には、1 行目の画素 1 1 1 に含まれる有機 E L 素子 1 5 4 の発光が行われる。有機 E L 素子 1 5 4 の発光は、図 3 に横線で示す所定の期間について行われ、1 行目の画素 1 1 1 に含まれる有機 E L 素子 1 5 4 の発光は、時刻 T_2 から横線で示す所定の期間が経過する時点まで行われる。以後、システムクロックの周期毎に 1 行ずつ発光が行われて、時刻 T_5 で $n / 2$ 行目の画素 1 1 1 に含まれる有機 E L 素子 1 5 4 の発光が行われる。 $n / 2$ 行目の画素 1 1 1 に含まれる有機 E L 素子 1 5 4 の発光は、時刻 T_5 から横線で示す所定の期間が経過する時点まで行われる。各行についての待機期間は、画素行群 1 についての補正期間と等しい長さである。この待機期間は、第 1 待機時間の一例である。

40

【 0 0 3 3 】

図 3 には、1 行目から $n / 2$ 行目までの各行についての待機期間を斜めの白い帯状の期間として示し、1 行目から $n / 2$ 行目までの各行の有機 E L 素子 1 5 4 が発光する発光期間を横線の期間として示す。

【 0 0 3 4 】

また、時刻 T_3 で $n / 2$ 行目のサンプリングが終了すると、 $(n / 2) + 1$ 行目から n 行目までの画素行群 2 については、時刻 T_3 から時刻 T_4 まで、画素行群 2 に含まれるすべての駆動用 T F T 1 5 2 の閾値電圧の補正が同時に行われる。時刻 T_3 から時刻 T_4 までの補正期間には、 $(n / 2) + 1$ 行目から n 行目までの画素行群 2 に含まれるすべての駆動用 T F T 1 5 2 の閾値電圧が同時に補正される。なお、画素行群 2 についての補正期

50

間は、画素行群 1 についての補正期間と等しい。

【0035】

また、時刻 T_4 に画素行群 2 についての補正期間が終了すると、表示装置 100 のシステムクロックに応じて、時刻 T_4 から 1 行ずつ順次、信号電位のサンプリングが行われる。信号電位のサンプリングは、システムクロックの 1 周期毎に 1 行ずつ行われ、時刻 T_4 で $(n/2) + 1$ 行目のサンプリングを開始してから、時刻 T_6 で n 行目のサンプリングが終了するまで行われる。

【0036】

また、時刻 T_5 からシステムクロックの 1 周期分が経過した時刻には、 $(n/2) + 1$ 行目の画素 111 に含まれる有機 EL 素子 154 の発光が行われ、以後、システムクロックの周期毎に 1 行ずつ発光が行われ、時刻 T_6 で n 行目の画素 111 に含まれる有機 EL 素子 154 の発光が行われる。ここで、画素行群 2 については待機期間を設けない。すなわち、待機期間は零である。

10

【0037】

そして、時刻 T_6 からは 2 フレーム目の動作に入り、時刻 T_0 から時刻 T_6 までに行われる動作と同様の動作が繰り返し行われる。時刻 T_0 から時刻 T_6 までの 1 フレーム目についての駆動は、2 フレーム目以降の各フレームについて同様に行われる。

【0038】

ここで、図 4 を用いて、補正期間、サンプリング期間、待機期間、及び発光期間におけるデータ線 121、選択線 131、及び電源線 141 の電位について説明する。図 4 に示す時刻 T_0 、 T_1 、 T_2 は、図 3 に示す時刻 T_0 、 T_1 、 T_2 に対応する。

20

【0039】

図 4 には、一例として、データ線 121 (1)、選択線 131 (1)、131 (2)、131 ($n/2 + 1$)、131 ($n/2 + 2$)、及び電源線 141 (1)、141 (2)、141 ($n/2 + 1$)、141 ($n/2 + 2$) の各電位を示す。

【0040】

データ線 121 (1) は、図 1 に示す複数 (m 本) のデータ線 121 のうち、最も左側に位置するデータ線である。すなわち、データ線 121 (1) は、 m が 1 のデータ線である。

【0041】

30

また、選択線 131 (1) 及び電源線 141 (1) は、図 1 に示す複数 (n 本) の選択線 131 及び電源線 141 のうち、最も上側 (1 行目) に位置する選択線及び電源線である。すなわち、選択線 131 (1) 及び電源線 141 (1) は、 n が 1 の選択線及び電源線である。

【0042】

また、選択線 131 (2) 及び電源線 141 (2) は、2 行目に位置する選択線及び電源線であり、 n が 2 の選択線及び電源線である。

【0043】

また、選択線 131 ($n/2 + 1$) 及び電源線 141 ($n/2 + 1$) は、 $(n/2 + 1)$ 行目に位置する選択線及び電源線である。換言すれば、選択線 131 ($n/2 + 1$) 及び電源線 141 ($n/2 + 1$) は、画素行群 2 に含まれる複数 ($n/2$ 本) の選択線 131 及び電源線 141 のうち、最も上側に位置する選択線及び電源線である。

40

【0044】

同様に、選択線 131 ($n/2 + 2$) 及び電源線 141 ($n/2 + 2$) は、 $(n/2 + 2)$ 行目に位置する選択線及び電源線である。

【0045】

図 4 に示すように、時刻 T_0 では、データ線 121 (1) の電位は L (Low) レベルである。データ線 121 (1) の L レベルは、駆動用 TFT 152 の閾値電圧 V_{th} よりも少し高い所定の電位に設定される。

【0046】

50

また、時刻 T_0 では、選択線 131 (1) 及び 131 (2) の電位は L レベルから H (High) レベルに立ち上がる。選択線 131 (1) 及び 131 (2) の電位が H レベルになると、1 行目及び 2 行目の画素行に含まれる選択用 TFT 151 がオンになり、データ線 121 (1) の L レベルの電位によって駆動用 TFT 152 がオンになる。

【0047】

時刻 T_0 における上述のような動作は、画素行群 1 に含まれるすべての選択線 131 について同様であり、時刻 T_0 では、画素行群 1 に含まれる選択用 TFT 151 がオンになることにより、駆動用 TFT 152 がオンになる。

【0048】

なお、時刻 T_0 では、画素行群 2 に含まれる選択線 131 ($n/2 + 1$) 及び 131 ($n/2 + 2$) の電位は L レベルに保持される。これは、画素行群 2 に含まれるすべての選択線 131 について同様である。

【0049】

時刻 T_0 から一定の時間が経過した時刻 T_{01} で、電源線 141 (1)、141 (2) が H レベルに立ち上がると、画素行群 1 の駆動用 TFT 152 のドレイン・ソース間に電流が流れ、キャパシタ 153 が充電される。

【0050】

そして、時刻 T_1 で選択線 131 (1) 及び 131 (2) の電位が L レベルに戻ると、選択用 TFT 151 はオフになり、画素行群 1 の駆動用 TFT 152 は、ゲート・ソース間の電圧が閾値電圧 V_{th} まで下がったところでオフになる。これにより、画素行群 1 の駆動用 TFT 152 の閾値電圧の補正が完了する。

【0051】

次に、時刻 T_1 から一定の時間が経過した時刻 T_{11} から、データ線 121 (1) の信号電位がシステムクロックの 1 周期毎に映像信号に応じて変化する。

【0052】

時刻 T_{11} において、選択線 131 (1) が H レベルになると、1 行目の選択用 TFT 151 がオンになり、1 行目のキャパシタ 153 に映像信号がサンプリングされる。

【0053】

次いで、時刻 T_{11} からシステムクロックの 1 周期分の時間が経過した時刻 T_{12} において、データ線 121 (1) の信号電位が変化するとともに、選択線 131 (2) が H レベルになり、2 行目の選択用 TFT 151 がオンになり、2 行目のキャパシタ 153 に映像信号がサンプリングされる。

【0054】

以下、システムクロックの 1 周期毎に 3 行目から $n/2$ 行目までのキャパシタ 153 に映像信号が順次サンプリングされる。これは、図 3 において、斜めの太い実線で示すサンプリング期間に対応する。

【0055】

また、電源線 141 (1) については、サンプリングが終了する時刻 T_{12} から時刻 T_2 までの待機期間 (1) の間は電位が L レベルに保持される。また、電源線 141 (2) については、サンプリングが終了する時刻 T_{13} から待機期間 (2) の間は電位が L レベルに保持される。以下、同様に、3 行目から $n/2$ 行目まで、システムクロックの 1 周期ずつずれたタイミングで、待機期間が設けられ、電源線 141 の電位が L レベルに保持される。これは、図 3 において、斜めの白い帯状の待機期間に対応する。

【0056】

そして電源線 141 (1) については、待機期間 (1) が終了する時刻 T_2 から、電源線 141 (1) の電位が H レベルになり、図 4 に所定の期間にわたって発光が行われる。以下、同様に、2 行目から $n/2$ 行目まで、システムクロックの 1 周期ずつずれたタイミングで、発光が行われる。各行における発光は、すべて同一の期間 (所定の期間) にわたって行われる。これは、図 3 において、時刻 T_2 以降に横線で示す発光期間に対応する。

【0057】

10

20

30

40

50

また、時刻 T_3 から時刻 T_4 までの間は、画素行群 2 についての補正期間が行われ、以後は、画素行群 1 から待機期間を除いた駆動パターンにより、同様にサンプリング期間と発光期間における駆動が行われる。

【0058】

以上、実施の形態 1 の表示装置 100 では、1 行目から n 行目までの n 行の画素行を、1 行目から $n/2$ 行目までの画素行群 1 と、 $(n/2) + 1$ 行目から n 行目までの画素行群 2 とに分け、画素行群 1 の各行について信号電位のサンプリングと発光との間に設ける待機期間は、画素行群 1 についての補正期間と等しい長さである。

【0059】

従って、時刻 T_1 から待機期間が経過した時刻 T_2 に 1 行目の画素 111 に含まれる有機 EL 素子 154 の発光が行われ、以後、システムクロックの周期毎に 1 行ずつ発光が行われて、時刻 T_5 で $n/2$ 行目の画素 111 に含まれる有機 EL 素子 154 の発光が行われる。

10

【0060】

そして、時刻 T_5 からシステムクロックの 1 周期分が経過した時刻に $(n/2) + 1$ 行目の画素 111 に含まれる有機 EL 素子 154 の発光が行われ、以後、システムクロックの周期毎に 1 行ずつ発光が行われて、時刻 T_6 で n 行目の画素 111 に含まれる有機 EL 素子 154 の発光が行われる。

【0061】

このため、画素行群 1 と画素行群 2 とに含まれるすべての駆動用 TFT 152 の閾値電圧をそれぞれ同時に補正できるとともに、1 行目から n 行目までの n 行の画素行の有機 EL 素子 154 をシステムクロックの 1 周期毎に連続的に発光させることができる。

20

【0062】

従って、連続的な表示を実現可能にする表示装置 100 を提供することができる。特に、画素行群 1 と画素行群 2 との境界において、画素行群 1 及び画素行群 2 のそれぞれの中での各行の発光と同様に、システムクロックの 1 周期分の時間差で連続的に発光することができるので、動画像での上下に不連続な境目が見えるようなことや、静止画像での視線の移動にともなう上下に不連続な境目が見えてしまうことを抑制でき、きれいで美しい表示を実現することができる。このような駆動方法は、特に、動画やコントラスト差の大きい映像を表示する際に、有効的である。

30

【0063】

また、実施の形態 1 によれば、有機 EL ディスプレイにおいて連続的な表示を実現可能にする駆動回路、及び、表示装置の駆動方法を提供することができる。

【0064】

また、各行の走査（選択）は、信号電位のサンプリングを行うのみであるので、各行の走査時間を信号電位のサンプリングに必要な時間まで短くすることができる。

【0065】

また、上述のような駆動方法を用いることにより、有機 EL ディスプレイパネル 110 の高解像度化にともない多行数化に対応することが可能になる。

【0066】

40

また、閾値電圧の補正を各行の信号電位のサンプリングとは異なるタイミングでまとめておこなうので、補正に十分な時間を確保することができ、閾値電圧相当分の電圧の書き込みを確実に行うことができる。

【0067】

なお、以上では、選択用 TFT 151 及び駆動用 TFT 152 として n チャネル TFT を用いる形態について説明したが、 p チャネル TFT を用いた場合に、同様に待機期間を設けてもよい。

【0068】

ここで、図 5 及び図 6 を用いて、比較用の駆動方法について説明する。有機 EL 素子は、ある程度の発光輝度を得るためには、ある程度の発光時間率が必要であり、仮にこの時

50

間率を40%程度とする。しかしながら、閾値電圧の補正は、信号電位のサンプリングや発光動作とは同時に行えない。このため、待機期間を設けないと次のような駆動方法になる。

【0069】

図5及び図6は、比較用の駆動方法を示すタイミングチャートである。

【0070】

図5及び図6は、図1及び図2の構成を有する表示装置100を駆動する比較用の駆動方法を示しており、比較用の駆動方法は、画素行群1から待機期間を取り除き、画素行群1についても、画素行群2と同様に、サンプリング期間の後に連続的に発光期間を設ける駆動方法である。

10

【0071】

図5において、図3と同様に、補正期間を斜線で示し、サンプリング期間を斜めの太い実線で示し、発光期間を横線の期間として示す。図5では、画素行群1について待機期間を設けていないため、画素行群1の発光期間と、画素行群2の発光期間とに、時間的なずれが生じている。

【0072】

また、図6に示すように、電源線141(1)の電位は、画素行群1についての補正期間にHレベルになった後は、待機期間が存在しないため、そのまま発光期間(1)の終了時までHレベルに保持されている。

【0073】

20

同様に、電源線141(2)の電位は、画素行群1についての補正期間にHレベルになった後は、待機期間が存在しないため、そのまま発光期間(2)の終了時までHレベルに保持されている。発光期間(2)の終了時は、発光期間(1)の終了時よりもシステムクロックの1周期分だけ遅い時点である。

【0074】

以上のように、待機期間を設けない場合は、図5に示すように、画素行群1の発光期間と、画素行群2の発光期間とに時間的なずれが生じるため、例えば、動画やコントラスト差の大きい映像を表示する際に、映像に不連続な点が生じ、画質が低下するおそれがある。

【0075】

30

これに対して、実施の形態1の表示装置100は、画素行群1と画素行群2との境界においても連続的に発光することができるので、動画やコントラスト差の大きい映像を表示する際に、きれいで美しい表示を実現することができる。

【0076】

なお、以上では、画素行を画素行群1と画素行群2とに分けたが、例えば、ライトスキャナ130、及び/又は、電源スキャナ140が行方向に2等分されたICで構成されている場合には、IC毎に画素行を分けるようにしてもよい。

【0077】

なお、以上で説明したように、補正期間終了後からサンプリング期間が開始される前までの期間は、各行について異なる。このような期間の違いにより、表示に影響が生じるおそれがある場合には、図4に示す駆動方法を図7に示す駆動方法のように変形してもよい。

40

【0078】

図7は、実施の形態1の変形例による表示装置100の駆動方法を示すタイミングチャートである。図7に示すタイミングチャートは、選択線131(1)、131(2)、・・・、131($n/2+1$)、131($n/2+2$)・・・の電位の制御が図4に示すタイミングチャートと一部異なる。

【0079】

図7では、画素行群1については、時刻T0で選択線131(1)、131(2)、・・・の電位をHレベルに立ち上げた後に、補正期間が終了する時刻T1よりも一定時間だ

50

け前の時刻 T_{02} において、選択線 131(1)、131(2)、・・・の電位を所定の負の電位 V_n に落としている。その他は、図4に示す駆動方法と同様である。

【0080】

このように、補正期間の最後に、選択線 131(1)、131(2)、・・・の電位を負電位に落とすことにより、選択用 TFT151 のばらつき等によるリーク電流の発生を抑制することができる。

【0081】

従って、各行における補正期間終了後からサンプリング期間が開始される前までの期間の違いにより、表示に影響が生じるおそれがある場合には、図7に示す駆動方法を用いてもよい。

【0082】

<実施の形態2>

図8は、実施の形態2による表示装置の駆動方法を示す図である。実施の形態2の表示装置の駆動方法は、1行目から n 行目までの n 行の画素行を、1行目から $n/4$ 行目までの画素行群1、 $(n/4) + 1$ 行目から $n/2$ 行目までの画素行群2、 $(n/2) + 1$ 行目から $3n/4$ 行目までの画素行群3、及び $(3n/4) + 1$ 行目から n 行目までの画素行群4に4等分して駆動する方法である。なお、画素行群1、画素行群2、画素行群3、画素行群4は、それぞれ、第1画素行群、第2画素行群、第3画素行群、第4画素行群の一例である。

【0083】

なお、表示装置や画素の構成は、実施の形態1の表示装置100(図1参照)や画素111(図2参照)と同様であるため、重複説明は省略する。

【0084】

図8において、図3と同様に、補正期間を斜線で示し、サンプリング期間を斜めの太い実線で示し、待機期間を斜めの白い帯状の期間で示し、発光期間を横線の期間として示す。

【0085】

実施の形態1の駆動方法と同様に、各画素行群の中では、駆動用 TFT152 の閾値電圧の補正は同時に行われる。なお、画素行群1、画素行群2、画素行群3、及び画素行群4についての補正期間は、すべて等しい。

【0086】

また、実施の形態1の駆動方法と同様に、各画素行群の中では、サンプリング期間は、斜めの太い実線で示すように、システムクロックの1周期分の時間ずつずらした態様で、連続的に行われる。

【0087】

また、画素行群1、画素行群2、及び画素行群3については待機期間を設け、画素行群4には待機期間を設けない。画素行群4についての駆動は、実施の形態1における画素行群2についての駆動と同様である。

【0088】

実施の形態1では、画素行群3についての待機期間は、補正期間と等しい。また、画素行群2についての待機期間は、補正期間の2倍の期間である。また、画素行群1についての待機期間は、補正期間の3倍の期間である。なお、画素行群4についての待機期間は零であると捉えることができる。

【0089】

画素行群1、画素行群2、及び画素行群3については待機期間を上述のように設定すれば、画素行群1、画素行群2、画素行群3、及び画素行群4の発光期間を連続的にすることができる。

【0090】

従って、実施の形態2の表示装置の駆動方法によれば、連続的な表示を実現可能にする表示装置の駆動方法を提供することができる。また、動画像での上下に不連続な境目が見

10

20

30

40

50

えるようなことや、静止画像での視線の移動にともなう上下に不連続な境目が見えてしまうことを抑制でき、きれいで美しい表示を実現することができる。このような駆動方法は、特に、動画やコントラスト差の大きい映像を表示する際に、有効的である。

【0091】

また、有機EL素子の発光時間率が例えば50%を超えるように比較的長い場合に、閾値電圧の補正期間と発光期間が重なることを防ぐために有効である。

【0092】

また、このような表示装置の駆動方法を用いれば、有機ELディスプレイにおいて連続的な表示を実現可能にする駆動回路及び表示装置を提供することができる。

【0093】

なお、以上では、画素行を4等分して駆動する形態について説明したが、画素行を任意の数で分割し、発光期間が連続的になるように、待機期間を設けてもよい。

【0094】

以上、本発明の例示的な実施の形態の駆動回路、表示装置、表示装置の駆動方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

【符号の説明】

【0095】


- 100 表示装置
- 110 有機ELディスプレイパネル
- 120 水平セクタ
- 121 データ線
- 130 ライトスキャナ
- 131 選択線
- 140 電源スキャナ
- 141 電源線
- 151 選択用TF T
- 152 駆動用TF T
- 153 キャパシタ
- 154 有機EL素子

10


20

30


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】



【図 8】



フロントページの続き

(51)Int.Cl.	F I	テーマコード(参考)
	G 0 9 G 3/20 6 4 2 B	
	H 0 5 B 33/14 A	

(72)発明者 佐藤 弘人

東京都世田谷区砧一丁目 1 0 番 1 1 号 日本放送協会放送技術研究所内

(72)発明者 薄井 武順

東京都世田谷区砧一丁目 1 0 番 1 1 号 日本放送協会放送技術研究所内

F ターム(参考) 3K107 AA01 BB01 CC31 EE03 HH04 HH05
5C080 AA06 BB05 DD05 FF11 FF12 HH09 JJ02 JJ03 JJ04
5C380 AA01 AB06 BA31 BA39 BB02 CA53 CB20 CB27 CB32 CC02
CC27 CC33 CC41 CD012 DA32 DA35

专利名称(译)	驱动电路，显示装置，显示装置的驱动方法		
公开(公告)号	JP2015141315A	公开(公告)日	2015-08-03
申请号	JP2014014117	申请日	2014-01-29
[标]申请(专利权)人(译)	日本放送协会		
申请(专利权)人(译)	日本广播公司		
[标]发明人	高野善道 石井啓二 佐藤弘人 薄井武順		
发明人	高野 善道 石井 啓二 佐藤 弘人 薄井 武順		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.611.H G09G3/20.622.L G09G3/20.622.D G09G3/20.642.B H05B33/14.A G09G3/3225 G09G3/3266 G09G3/3275		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC31 3K107/EE03 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD05 5C080/FF11 5C080/FF12 5C080/HH09 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C380/AA01 5C380/AB06 5C380/BA31 5C380/BA39 5C380/BB02 5C380/CA53 5C380/CB20 5C380/CB27 5C380/CB32 5C380/CC02 5C380/CC27 5C380/CC33 5C380/CC41 5C380/CD012 5C380/DA32 5C380/DA35		
代理人(译)	伊藤忠彦		
外部链接	Espacenet		

摘要(译)	(21) 出願番号 (22) 出願日	特願2014-14117 (P2014-14117) 平成26年1月29日 (2014.1.29)	(71) 出願人 (74) 代理人 (74) 代理人 (72) 発明者 (72) 発明者
<p>解决的问题：提供一种能够实现有机EL显示器中的连续显示的驱动电路，显示装置以及显示装置的驱动方法。驱动电路同时校正正在多个像素行当中在列方向上连续的第一像素行组的驱动TFT的阈值电压，并且校正第一像素行组的驱动TFT的阈值电压。此后，顺序采样第一像素行组的信号电势，并且当从第一像素行组的采样结束起经过第一等待时间时，第一像素行组的驱动TFT被依次导通至当像素行组的采样完成时，与第一像素行组连续的第二像素行组的驱动TFT的阈值电压被同时校正，并且在第二像素行组的驱动TFT的阈值电压被校正之后。顺序地对第二像素行组的每一行的信号电势进行采样，并且当从第二像素行组的采样结束起经过第二等待时间时，第二像素行被布置为与第一像素行组连续。组驱动TFT顺序地导通。[选择图]图3</p>			00004352 日本放送協会 東京都渋谷区神南2丁目2番1号 100107766 弁理士 伊藤 忠彦 100070150 弁理士 伊藤 忠彦 高野 善道 東京都世田谷区砧一丁目10番11号 日本放送協会放送技術研究所内 石井 啓二 東京都世田谷区砧一丁目10番11号 日本放送協会放送技術研究所内
			最終頁に続く