

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号
特開2006-227151
(P2006-227151A)

(43) 公開日 平成18年8月31日(2006.8.31)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K007
G09G 3/20 (2006.01)	G09G 3/20 611A	5C080
H01L 51/50 (2006.01)	G09G 3/20 611H	
	G09G 3/20 612E	
	G09G 3/20 623B	
審査請求 未請求 請求項の数 10 O L (全 13 頁) 最終頁に続く		

(21) 出願番号	特願2005-38877 (P2005-38877)	(71) 出願人	000005234
(22) 出願日	平成17年2月16日 (2005.2.16)		富士電機ホールディングス株式会社
			神奈川県川崎市川崎区田辺新田1番1号
		(74) 代理人	100092152
			弁理士 服部 毅巖
		(72) 発明者	佐々木 雅浩
			神奈川県横須賀市長坂二丁目2番1号 富士電機アドバンステクノロジー株式会社 内
		Fターム(参考)	3K007 AB03 AB17 BA06 DB03 GA00 5C080 AA06 BB05 CC03 DD05 DD09 DD26 EE29 EE30 FF12 HH09 JJ02 JJ03


(54) 【発明の名称】 有機EL表示装置および有機EL表示装置のデータ線駆動回路

(57) 【要約】

【課題】 駆動電流のばらつきを小さくし、視認性を向上させる。

【解決手段】 有機EL素子を、それぞれ列方向に接続する複数のデータ線に、それぞれ対応して設けられ、各データ線に、各有機EL素子を駆動する駆動電流I01、I02、・・・、IONを供給するためのPMOSTランジスタPM11、PM21・・・、PMN1と、PMOSTランジスタPM11、PM21・・・、PMN1が適切な駆動電流I01、I02、・・・、IONを供給し得るように、駆動電流I01、I02、・・・、IONにより定まる駆動電圧を保持し前記PMOSTランジスタPM11、PM21、・・・、PMN1のゲートに印加するコンデンサCs1、Cs2、・・・、CsNとを備えるデータ線駆動回路20と、を有することを特徴とする。

【選択図】 図2



【特許請求の範囲】

【請求項 1】

パッシブマトリクス型の有機 E L 表示装置において、
行列状に配置された複数の有機 E L 素子と、
前記各有機 E L 素子を、行方向に接続する複数の走査線と、
前記各有機 E L 素子を、列方向に接続する複数のデータ線と、
前記各走査線を順次走査する走査線駆動回路と、
前記各データ線に、それぞれ対応して設けられ、所定の前記データ線に前記各有機 E L 素子を駆動する駆動電流を供給するための複数の供給用トランジスタ素子と、前記各供給用トランジスタ素子に対応して設けられ、前記各供給用トランジスタ素子が、それぞれ、
駆動すべき電流により定められる駆動電圧を保持し、前記供給用トランジスタ素子に印加する複数の電圧保持手段とを備えるデータ線駆動回路と、
を有することを特徴とする有機 E L 表示装置。

10

【請求項 2】

前記電圧保持手段は、
前記駆動電圧を記憶するコンデンサと、
前記データ線に前記駆動電流を供給する期間に先立って、前記コンデンサを充電して前記駆動電圧を記憶させるための充電用スイッチング素子と、
を有することを特徴とする請求項 1 記載の有機 E L 表示装置。

【請求項 3】

前記コンデンサは、前記駆動電流を前記データ線に対して供給し得る電圧に充電されることを特徴とする請求項 2 記載の有機 E L 表示装置。

20

【請求項 4】

前記データ線駆動回路の出力を前記データ線または前記駆動電圧を前記電圧保持手段に与えるための基準電流を出力する基準電流源に接続する切り替えスイッチ手段を有することを特徴とする請求項 1 ないし 3 のいずれか記載の有機 E L 表示装置。

【請求項 5】

前記データ線駆動回路の出力が、ゲートに定電圧が印加された高耐圧の N チャンネル型の M O S F E T を介して前記基準電流源に接続されることを特徴とする請求項 4 記載の有機 E L 表示装置。

30

【請求項 6】

前記基準電流源が定電流を入力とするカレントミラーであることを特徴とする請求項 4 または 5 記載の有機 E L 表示装置。

【請求項 7】

前記基準電流源が電流出力型の D / A 変換器であることを特徴とする請求項 4 または 5 記載の有機 E L 表示装置。

【請求項 8】

前記データ線駆動回路は、前記駆動電流を前記データ線に供給する期間後、前記コンデンサに充電された電荷を放電させる放電手段を有することを特徴とする請求項 1 記載の有機 E L 表示装置。

40

【請求項 9】

前記放電手段は、前記コンデンサに並列に接続される放電用スイッチング素子であることを特徴とする請求項 8 記載の有機 E L 表示装置。

【請求項 10】

パッシブマトリクス型の有機 E L 表示装置のデータ線駆動回路において、
行列状に配置された複数の有機 E L 素子に対して、それぞれ、行方向または列方向のいずれか一方に接続する複数のデータ線に、それぞれ対応して設けられ、所定の前記データ線に前記各有機 E L 素子を駆動する駆動電流を供給するための複数の供給用トランジスタ素子と、

前記各供給用トランジスタ素子に対応して設けられ、前記各供給用トランジスタ素子が

50

、それぞれ、駆動すべき電流により定められる駆動電圧を保持し、前記供給用トランジスタ素子に印加する電圧保持手段と、

を有することを特徴とする有機EL表示装置のデータ線駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は有機EL表示装置および有機EL表示装置のデータ線駆動回路に関し、特に、パッシブマトリクス型の有機EL表示装置および有機EL表示装置のデータ線駆動回路に関する。

【背景技術】

【0002】

低消費電力、かつ、高表示品質であって、薄型化が可能なディスプレイとして、複数の有機EL素子を行列状（マトリクス状）に配列して構成される有機EL（Electroluminescence）表示装置（有機ELパネル）が注目されている。

【0003】

この有機EL素子の駆動方式としてパッシブマトリクス駆動方式が知られている。

このパッシブマトリクス駆動方式は、陽極および陰極が、それぞれ、有機EL素子に対応してストライプ状にパターンニングされた複数の平行電極として、互いに直交する方向に設けられ、その交点に配置される有機EL素子を選択して光らせることにより、文字や絵を表現する方式である（例えば、特許文献1、2参照）。

【0004】

従来の有機EL表示装置は、前述した2つの電極のうち的一方に対応するデータ線駆動回路と、他方に対応する走査線駆動回路とにより駆動される。走査線駆動回路は、行方向に配列した一連の有機EL素子群を列方向に順次走査し、データ線駆動回路により、走査線駆動回路により走査され選択されている行の有機EL素子群に、駆動電流を選択的に供給して、有機EL素子を発光駆動している。データ線駆動回路は、データ線と同等またはデータ線より多い定電流源で構成されており、コントロール回路からの制御信号により、パルス（電流）振幅変調（PAM：Pulse Amplitude Modulation）や、パルス（電流）幅変調（PWM：Pulse Width Modulation）等の変調を行い、有機ELパネルの階調表示を行っている。

【0005】

図6は、従来のPWM方式におけるデータ線駆動回路を示す回路図である。

図6に示すデータ線駆動回路は、パルス幅変調方式による階調制御を行う。具体的には、内部で生成した基準電流 I_{ref} を、それぞれ、一对のPチャネル型のMOSFET（以下では、「PMOSTランジスタ」という）を備えるカレントミラー（以下「PMOSカレントミラー」という）81、82、・・・、8Nを有する出力段で増幅した出力電流 I_8 を、出力端子Out81、Out82、・・・、Out8Nから、それぞれ、出力する。

【0006】

従って、出力電流 I_8 の値は、基準電流 I_{ref} の値を制御することで任意の電流値とすることができる。パルス幅、すなわち、出力電流 I_8 の幅（ON/OFFのタイミング）の制御は、外部からのデータに応じて、図示しないデジタル回路で生成されたPWM信号Ion1、Ion2、・・・、IonNにより、Nチャネル型のMOSFET（以下では、「NMOSTランジスタ」という）NM81、NM82、・・・、NM8NをON/OFFすることにより行う。

【0007】

図7は、従来のPAM方式におけるデータ線駆動回路を示す回路図である。

なお、図6と同様の事項については、その説明を省略する。

図7に示すデータ線駆動回路は、パルス振幅変調方式による階調制御を行う。具体的には、各出力段に配置されたD/A変換器（DAC）DA91、DA92、・・・、DA9

10

20

30

40

50

Nで変換された電流をPMOSカレントミラー91、92、・・・、9Nで構成された出力段で増幅した出力電流I9を、出力端子Out91、Out92、・・・、Out9Nから、それぞれ、出力する。

【0008】

パルス振幅、すなわち、出力電流I9の大きさの制御は、外部から入力されるデータData91、Data92、・・・、Data9NをD/A変換器で電流値に変換することで行う。出力電流I9のON/OFFは、NMOSトランジスタNM91、NM92、・・・、NM9NをON/OFFすることにより行う。

【0009】

ところで、有機EL素子は、電流駆動型の発光素子であり、発光輝度は、有機EL素子に流れる電流密度に比例する。従って、データ線駆動回路からの出力電流にばらつきが存在すると、各有機EL素子によって構成される表示パネル上に輝度ムラが生じる。特に、隣接する出力端子Out間のばらつきは、線状の輝度ムラとして現れる。この線状の輝度ムラは認知性が高く、一般的に人間の目は2%程度の輝度差を認知することが知られている。この2%程度の輝度差は、データ線駆動回路の隣接間出力電流ばらつきの2%程度に相当するため、出力電流のばらつき（出力電流誤差）の小さなデータ線駆動回路が必要となる。

【特許文献1】特開2002-108284号公報

【特許文献2】特開2004-302273号公報

【発明の開示】

【発明が解決しようとする課題】

【0010】

しかしながら、従来の技術には以下のような問題があった。

各カレントミラー回路を構成しているPMOSトランジスタ（以下、「出力段PMOSトランジスタ」という）の特性が全く同じであれば、出力電流誤差を生じないが、実際には、各PMOSトランジスタのしきい値電圧等のばらつきにより、出力段PMOSトランジスタの整合を得ることが困難となり、出力端子ごとに出力電流のばらつきを生じてしまう。

【0011】

また、通常、パッシブマトリクス型の有機EL表示装置は、選択された有機EL素子のみを発光させるため（デューティ駆動を行うため）、有機EL素子に対して常に通電を行うアクティブマトリクス型に比べ、その発光時間は、「1/有機ELパネル中の素子の行数」である。従って、時間平均して同じ輝度を得るためには、アクティブマトリクス型に比べて、瞬間輝度を上げる必要がある。このため、アクティブマトリクス型に比べて大きな駆動電流が必要であり、有機ELの内部抵抗が大きいことからその分駆動電圧も上昇する。それ故、出力段PMOSトランジスタや、その他のMOSTランジスタ（特に、図6中NMOSトランジスタNM80A、NM80B）には、高耐圧のMOSTランジスタが用いられる。一般的に、高耐圧のMOSTランジスタは、通常のMOSTランジスタよりもしきい値電圧のばらつきが大きく、出力電流I8、I9のばらつきも大きくなってしまふ。

【0012】

ここで、出力段PMOSトランジスタのしきい値電圧ばらつきを ΔV_{thp} とすると出力電流は、次式（1）で示される。

$$I_{ds} = 1/2 K * (W/L) (V_{gs} - V_{thp} \pm \Delta V_{thp})^2 \cdots (1)$$

式（1）より、出力段PMOSトランジスタのドレイン・ソース間電流 I_{ds} のばらつき振幅は、 ΔV_{thp} の影響が大きく、この電流 I_{ds} のばらつきを小さくするためには、出力段PMOSトランジスタのゲート・ソース間電圧 V_{gs} を大きくすることが1つの対策となる。

【0013】

しかし、ゲート・ソース間電圧 V_{gs} を上げることにより、PMOSトランジスタの定

電流領域である直線性領域の開始する電圧も上げることになる。すなわち、ゲート・ソース間電圧 V_{gs} を上げることにより、定電流特性を示すドレイン・ソース間の電圧 V_{ds} も上がることになる。定電流領域を有機 EL パネルの表示電圧とする場合、ドレイン・ソース間電圧 V_{ds} の上昇が、出力段の消費電力 ($I_{ds} \times V_{ds}$) を大きくすることになる。また、発熱の原因にもなる。従って、ゲート・ソース間電圧 V_{gs} を上げてばらつき対策をすることには、制約がある。

【0014】

また、図6および図7に示す回路では、出力電流を変化させるとゲート・ソース間電圧 V_{gs} も変化する。電流値を小さくするほどゲート・ソース間電圧 V_{gs} も小さくなるため、結局しきい値電圧のばらつきの影響が大きくなってしまう。

10

【0015】

本発明はこのような点に鑑みてなされたものであり、出力電流のばらつきが小さく、低消費電流化を図ることができる有機 EL 表示装置および有機 EL 表示装置のデータ線駆動回路を提供することを目的とする。

【課題を解決するための手段】

【0016】

本発明では上記問題を解決するために、パッシブマトリクス型の有機 EL 表示装置において、行列状に配置された複数の有機 EL 素子と、前記各有機 EL 素子を行方向に接続する複数の走査線と、前記各有機 EL 素子を列方向に接続する複数のデータ線と、前記各走査線を順次走査する走査線駆動回路と、前記各データ線に、それぞれ対応して設けられ、所定の前記データ線に前記各有機 EL 素子を駆動する駆動電流を供給するための複数の供給用トランジスタ素子と、前記各供給用トランジスタ素子に対応して設けられ、前記各供給用トランジスタ素子が、それぞれ、駆動すべき電流により定められる駆動電圧を保持し、前記供給用トランジスタ素子に印加する複数の電圧保持手段とを備えるデータ線駆動回路と、を有することを特徴とする有機 EL 表示装置が提供される。

20

【0017】

上記の構成によれば、電圧保持手段を備えることにより、各供給用トランジスタ素子が、それぞれ、各データ線に対して適切な駆動電流を流すことができるため、駆動電流のばらつきの小さな有機 EL 表示装置を実現することができる。

【0018】

また、電圧保持手段を備えることにより、各供給用トランジスタ素子に印加する駆動電圧を必要以上に高くする必要がない。

30

【発明の効果】

【0019】

本発明は、駆動すべき電流により定められる駆動電圧を保持する電圧保持手段を備えることにより、各供給用トランジスタ素子の特性のばらつきに関わらず、各供給用トランジスタ素子が、各データ線に対して適切な駆動電流を流すことができるため、各供給用トランジスタ素子の特性のばらつきの影響を低減または除去することができ、出力電流のばらつきの小さな有機 EL 表示装置を実現することができる。これにより、表示部の輝度ムラを低減または抑制することができ、視認性を向上させることができる。

40

【0020】

また、電圧保持手段を備えることにより、各供給用トランジスタ素子に印加する駆動電圧を特性のばらつきを防止するために上げる必要がない。その結果、各供給用トランジスタ素子で消費される消費電力を低減させることができるため、データ線駆動回路、さらには有機 EL 表示装置全体の低消費電力化を図ることができる。

【発明を実施するための最良の形態】

【0021】

以下、本発明の実施の形態を図面を参照して詳細に説明する。

図1は、第1の実施の形態の有機 EL 表示装置を示すブロック図である。

図1に示す有機 EL 表示装置は、パッシブマトリクス型の有機 EL 表示装置であって、

50

m行n列の行列状(マトリクス状)に配置された複数の有機EL素子 $E(1, 1)$ 、 $\dots$ 、 $E(m, n)$ と、各有機EL素子Eを、それぞれ、行方向に接続する複数の走査線 K_1 、 K_2 、 $\dots$ 、 K_m と、各有機EL素子Eを、それぞれ、列方向に接続する複数のデータ線 L_1 、 L_2 、 $\dots$ 、 L_n とを有する表示部1と、各走査線 K_1 、 K_2 、 $\dots$ 、 K_m を順次選択して駆動する走査線駆動回路10と、走査線駆動回路により選択されている行の各有機EL素子Eに、後述する駆動電流 I_{01} 、 I_{02} 、 $\dots$ 、 I_{0N} を選択的に供給して、有機EL素子Eを発光駆動させるためのデータ線駆動回路20と、走査線駆動回路10とデータ線駆動回路20とに前述した動作を行わせるよう走査線駆動回路10とデータ線駆動回路20とを制御するコントロール回路30とを有している。

【0022】

10

次に、データ線駆動回路20について説明する。

図2は、図1に示す駆動回路のデータ線駆動回路の回路図である。

データ線駆動回路20は、基準電流 I_{ref} が入力されるNMOSトランジスタ NM_{10} と、列方向の有機EL素子Eの個数(N端子分)に対応する数のユニット回路21、22、 $\dots$ 、 $2N$ とを有している。なお、 $N = n$ であるが、以下 $N = n$ として説明を行う。

【0023】

これらのユニット回路21、22、 $\dots$ 、 $2N$ は、それぞれ、データ線に応じた駆動電流(定電流) I_{01} 、 I_{02} 、 $\dots$ 、 I_{0N} を、すなわち各色のカラーフィルタによる光量減衰込みで同じ輝度を得られるよう色ごとに異なる大きさの駆動電流を出力端子 Out_1 、 Out_2 、 $\dots$ 、 Out_N を介して、対応するデータ線 L_1 、 L_2 、 $\dots$ 、 L_n に供給(出力)する。

20

【0024】

このデータ線駆動回路20は、PWM方式の階調制御を行う。すなわち、後述するスイッチ SW_{12} のONとOFFとの比率を変えて駆動電流の平均値を変化させることにより、有機EL素子Eの階調制御を行う。

【0025】

次に、ユニット回路21、22、 $\dots$ 、 $2N$ の構成について説明するが、これらのユニット回路21、22、 $\dots$ 、 $2N$ は、その構成が互いに同じであるため、以下代表的にユニット回路21について説明する。

30

【0026】

ユニット回路21は、ソースが電源電圧 V_{DD} に接続されたPMOSトランジスタ PM_{11} と、PMOSトランジスタ PM_{11} のゲート・ドレイン間に接続されたスイッチ SW_{11} と、PMOSトランジスタ PM_{11} のドレインと GND との間に、この順番で設けられたスイッチ SW_{12} およびNMOSトランジスタ NM_{11} と、PMOSトランジスタ PM_{11} のゲート・ソース間に、それぞれ、並列に接続されたコンデンサ Cs_1 およびスイッチ(放電用スイッチング素子) SW_{13} と、ドレインがスイッチ SW_{12} および出力端子 Out_1 に接続され、ソースが GND に接続されたNMOSトランジスタ NM_{12} とを有している。

【0027】

40

NMOSトランジスタ NM_{11} は、NMOSトランジスタ NM_{10} との間でカレントミラー回路を構成しており、基準電流 I_{ref} は、このカレントミラー回路で、折り返されて駆動電流(定電流) I_{01} となる。ここで駆動電流 I_{01} は、

$$I_{01} = I_{ref} * k \quad \dots (2)$$

(k は、NMOSトランジスタ NM_{10} 、 11 のサイズ比で決まる係数)である。

【0028】

スイッチ SW_{11} は、データ線 L_1 に駆動電流 I_{01} を供給する、後述の供給期間に先立って、コンデンサ Cs_1 にPMOSトランジスタ PM_{11} に印加するゲート・ソース間電圧 V_{gs} を充電させるためのスイッチである。

【0029】

50

このコンデンサ $Cs1$ とスイッチ $SW11$ とで、電圧保持手段が構成される。

なお、コンデンサ $Cs1$ の容量値は、後述する出力期間に $PMOS$ トランジスタ $PM11$ のゲート・ソース間電圧 Vgs を保持し得るような容量値であれば、特に限定されない。

【0030】

スイッチ $SW12$ は、一端が、 $PMOS$ トランジスタ $PM11$ のドレインに接続（固定）され、他端が、基準電流 $Iref$ 側と出力端子 $Out1$ 側とに切り替え可能なスイッチである。

【0031】

ここで、 $NMOS$ トランジスタ $NM10$ 、 11 のドレイン・ソース間の耐圧は、それぞれ、スイッチ $SW12$ の両端の耐圧より低いものが用いられている。この理由については、後に詳述する。

【0032】

スイッチ $SW13$ は、コンデンサ $Cs1$ に充電された電圧を放電する放電手段を構成している。

これらのスイッチ $SW11$ 、 $SW12$ 、 $SW13$ としては、例えば、 $MOSFET$ やトランジスタ等が挙げられる。

【0033】

$NMOS$ トランジスタ $NM12$ は、有機 EL 素子 E の図示しない寄生容量に充電された電荷を放電させるためのスイッチである。

この $NMOS$ トランジスタ $NM12$ は、スイッチ $SW12$ が出力端子 $Out1$ と接続しているとき（出力端子 $Out1$ 側のとき） OFF しており、スイッチ $SW12$ が $NMOS$ トランジスタ（定電流源） 11 と接続しているとき（定電流源側のとき） ON している。

【0034】

次に、各ユニット回路の動作（作用）について図3を用いて説明するが、以下代表的にユニット回路21の動作（作用）について説明する。

図3は、図2に示す各ユニット回路の動作を示す図である。

【0035】

なお、図3では、図2に示す各ユニット回路の一部を簡素化して示している。

（充電期間）

まず、コンデンサ $Cs1$ を充電する。

【0036】

具体的には、図3（a）に示すように、スイッチ $SW11$ が ON し、スイッチ $SW12$ は基準電流 $Iref$ 側に接続され、スイッチ $SW13$ は OFF する。これにより、 $PMOS$ トランジスタ $PM11$ のゲート・ドレイン間がショートされてダイオード接続される。

【0037】

従って、コンデンサ $Cs1$ には、駆動電流 $I01$ に等しい $PMOS$ トランジスタ $PM11$ のドレイン・ソース間電流 $I ds$ を流し得る（駆動電流 $I01$ に対応する）ゲート・ソース間電圧（駆動電圧） Vgs が充電される。すなわち、 $PMOS$ トランジスタ $PM11$ のドレイン・ソース間電流 $I ds$ が、駆動電流 $I01$ に対して校正（キャリブレーション）されたことになる。

（供給期間）

次に、データ線に駆動電流 $I01$ を供給する。

【0038】

具体的には、図3（b）に示すように、スイッチ $SW11$ が OFF し、スイッチ $SW12$ が出力端子 $Out1$ 側に接続され、スイッチ $SW13$ が OFF する。これにより、コンデンサ $Cs1$ に充電された電圧により、 $PMOS$ トランジスタ $PM11$ から、駆動電流 $I01$ 、すなわち、ドレイン・ソース間電流 $I ds$ が出力端子 $Out1$ を介して、データ線 $L1$ に供給される。

【0039】

10

20

30

40

50

この供給期間は、表示部 1 の走査線数とフレーム周波数で決まる。

(放電期間)

次に、コンデンサ $Cs1$ に残留している電圧 (電荷) を放電させる。

【0040】

具体的には、図 3 (c) に示すように、スイッチ $SW13$ が ON する。これにより、コンデンサ $Cs1$ の両端部が同電位となり、コンデンサ $Cs1$ に残留している略全ての電圧は、電源電圧 VDD を介して放電される。従って、PMOS トランジスタ $PM11$ が確実に OFF する。これにより、PMOS トランジスタ $PM11$ の誤動作を確実に防止することができる。

【0041】

その後、再び充電期間に移行し、処理を継続する。

ところで、前述したように、NMOS トランジスタ $NM10$ 、 11 には、そのドレイン・ソース間の耐圧が、それぞれ、スイッチ $SW12$ の両端の耐圧より低いものが用いられている。以下、この理由を図 4 を用いて説明する。

【0042】

図 4 は、スイッチ $SW12$ を MOSFET で構成しかつ基準電流 $Iref$ 側に接続した場合のユニット回路を示す回路図である。なお、図 4 では、図 2 に示す各ユニット回路の一部を簡素化して示している。

【0043】

本実施の形態では、基準電流 $Iref$ 側に接続されたスイッチ $SW12$ は、ゲートに定電圧 V_0 が印加された NMOS トランジスタであり、飽和領域で動作し、駆動電流 $I01$ は、そのドレイン・ソース間電圧 V_{swds} によらないため、このスイッチ $SW12$ のドレイン・ソース間 V_{swds} に、電源電圧 VDD のほとんどの電圧が印加されることになる。そのため、スイッチ $SW12$ の耐圧は、電源電圧 VDD 以上のものが必要となる。

【0044】

また、スイッチ $SW12$ に流れる電流は、駆動電流 $I01$ になるよう、そのゲート・ソース間電圧 V_{swgs} が調整される。従って、NMOS トランジスタ $NM11$ のドレイン・ソース間の電圧 V_{nmgs} は、スイッチ $SW12$ のゲート電圧 V_0 からスイッチ $SW12$ のゲート・ソース間の電圧降下分、すなわち、スイッチ $SW12$ のゲート電圧から電圧 V_{swgs} を引いた電圧となる。

【0045】

この電圧 V_{nmgs} は、電源電圧 VDD に比べてはるかに小さい。NMOS トランジスタ $NM10$ のドレイン・ソース間電圧もこれに準じたものでよいから、NMOS トランジスタ $NM11$ のドレイン・ソース間の耐圧は、それぞれ、スイッチ $SW12$ の両端の耐圧より低いものを用いることができる。

【0046】

このため、NMOS トランジスタ $NM10$ 、 $NM11$ のしきい値ばらつきを小さくすることができ、出力電流のばらつきや輝度ムラの抑制を実現できる。

以上説明したように、本実施の形態の有機 EL 表示装置によれば、コンデンサ $Cs1$ 、 $Cs2$ 、 $\dots$ 、 CsN を設置したことにより、PMOS トランジスタ $PM11$ 、 $PM21$ 、 $\dots$ 、 $PMN1$ のしきい値電圧の ON/OFF 特性がばらついていても、PMOS トランジスタ $PM11$ 、 $PM21$ 、 $\dots$ 、 $PMN1$ に対して、それぞれ、カレントミラー回路により基準電流 $Iref$ を定数倍した電流により定まるゲート・ソース間電圧 Vgs が印加されるため、ユニット回路 21 、 22 、 $\dots$ 、 $2N$ から、それぞれ、ばらつきの小さい駆動電流が出力される。

【0047】

これにより、PMOS トランジスタ $PM11$ 、 $PM21$ 、 $\dots$ 、 $PMN1$ の特性のばらつきの影響を低減または除去することができ、駆動電流のばらつきの小さな有機 EL 表示装置を実現することができるため、表示部 1 の輝度ムラを低減または抑制することができる、視認性を向上させることができる。

10

20

30

40

50

【0048】

また、PMOSトランジスタPM21、PM22、・・・、PM2Nのゲート・ソース間電圧 V_{gs} を、特性のばらつきを防止するために（必要以上に）上げる必要がない。従って、PMOSトランジスタPM21、PM22、・・・、PM2Nのドレイン・ソース間電圧 V_{ds} を低くすることができる。この結果、各ユニット回路における消費電力（ $I_{ds} \times V_{ds}$ ）を低減することができる。

【0049】

また、駆動電流（PMOSトランジスタのドレイン電流 I_{ds} ）の変動によるPMOSトランジスタのゲート電圧 V_{gs} の変動の影響も低減または抑制されるため、広い電流範囲で電流誤差の小さいデータ線駆動回路を実現することができる。

10

【0050】

さらに、従来の回路では、基準電流を絶えず流し続けていたが、本実施形態では、基準電流に相当する電流は、データ書き込み期間のみ流せばよい。データ線駆動回路の低消費電流化、さらには、有機EL表示装置全体の低消費電流化を図ることができる。

【0051】

また、上述のようにNMOSトランジスタNM10、NM11のドレイン・ソース間の耐圧は、それぞれ、スイッチSW12の両端の耐圧より低いものが用いられているため、NMOSトランジスタNM10、11には、比較的低耐圧（例えば、5V程度）のものをを用いることができる。よって、高耐圧（例えば、50V程度）のMOSFETに比べて、NMOSトランジスタNM10、NM11のしきい値電圧のばらつきが小さい。従って、カレントミラー回路による出力電流 I のばらつきを好適に防止することができる。

20

【0052】

次に、有機EL表示装置の第2の実施の形態について説明する。

図5は、第2の実施の形態の有機EL表示装置を示す回路図である。

以下、第2の実施の形態の有機EL表示装置について、前述した第1の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

【0053】

第2の実施の形態の有機EL表示装置は、データ駆動回路が異なり、それ以外は第1の実施の形態と同様である。

図5に示すように、第2の実施の形態の有機EL素子のデータ線駆動回路40は、PAM方式の階調制御を行う。すなわち、駆動電流を所望の大きさに変化させることにより、有機EL素子Eの階調制御を行う。

30

【0054】

以下、第2の実施の形態のユニット回路41、42、・・・、4Nについて説明するが、これらのユニット回路41、42、・・・、4Nは、その構成が互いに同じであるため、以下代表的にユニット回路41について説明する。

【0055】

ユニット回路41は、D/A変換器（DAC）41aを有している。

D/A変換器41aは、外部から入力されるデジタルデータData1に応じた大きさの駆動電流 I_{01} を出力する。

40

【0056】

このデジタルデータData1の大きさを変えることにより、駆動電流 I_{01} の大きさが変化する。

また、D/A変換器41aには、前述した第1の実施の形態の図4を用いて説明した理由と同様の理由で、その出力部のノードN1・GND間の耐圧が、スイッチSW12の両端の耐圧より低いものが用いられている。

【0057】

この第2の実施の形態の有機EL表示装置においても、第1の実施の形態の有機EL表示装置と同様の効果が得られる。

以上、本発明の好適な実施の形態について詳述したが、本発明は、その特定の実施の形

50

態に限定されるものではない。

【図面の簡単な説明】

【0058】

【図1】第1の実施の形態の有機EL表示装置を示すブロック図である。

【図2】図1に示す駆動回路のデータ線駆動回路の回路図である。

【図3】図2に示す各ユニット回路の動作を示す図である。

【図4】スイッチSW12をMOSFETで構成しかつ基準電流Iref側に接続した場合のユニット回路を示す回路図である。

【図5】第2の実施の形態の有機EL表示装置を示す回路図である。

【図6】従来のPWM方式におけるデータ線駆動回路を示す回路図である。

10

【図7】従来のPAM方式におけるデータ線駆動回路を示す回路図である。

【符号の説明】

【0059】

10 走査線駆動回路

20 データ線駆動回路

40 データ線駆動回路

41a、42a、・・・、4Na D/A変換器

Cs1、Cs2、・・・、CsN コンデンサ

E、E(1 1)、E(m 1)、E(1 n)、E(m n) 有機EL素子

I01、I02、・・・、I0N 駆動電流

20

Iref 基準電流

K1、・・・、Km 走査線


L1、・・・、Ln データ線

NM10、NM11、・・・、NMN1 NMOSトランジスタ


SW1、SW2、SW3 スイッチ

Vgs 駆動電圧


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】



【図 7】



【図 6】



フロントページの続き

(51) Int.Cl.

F I

テーマコード (参考)

G 0 9 G	3/20	6 2 3 F
G 0 9 G	3/20	6 2 3 R
G 0 9 G	3/20	6 4 1 D
G 0 9 G	3/20	6 4 2 A
H 0 5 B	33/14	A

专利名称(译)	有机EL显示装置和有机EL显示装置的数据线驱动电路		
公开(公告)号	JP2006227151A	公开(公告)日	2006-08-31
申请号	JP2005038877	申请日	2005-02-16
[标]申请(专利权)人(译)	富士电机株式会社		
申请(专利权)人(译)	富士电机控股有限公司		
[标]发明人	佐々木雅浩		
发明人	佐々木 雅浩		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
FI分类号	G09G3/30.J G09G3/20.611.A G09G3/20.611.H G09G3/20.612.E G09G3/20.623.B G09G3/20.623.F G09G3/20.623.R G09G3/20.641.D G09G3/20.642.A H05B33/14.A G09G3/3216 G09G3/3266 G09G3/3275 G09G3/3283		
F-TERM分类号	3K007/AB03 3K007/AB17 3K007/BA06 3K007/DB03 3K007/GA00 5C080/AA06 5C080/BB05 5C080/CC03 5C080/DD05 5C080/DD09 5C080/DD26 5C080/EE29 5C080/EE30 5C080/FF12 5C080/HH09 5C080/JJ02 5C080/JJ03 3K107/AA01 3K107/BB01 3K107/CC14 3K107/CC33 3K107/EE02 3K107/HH01 3K107/HH04 5C380/AA01 5C380/AB05 5C380/BA01 5C380/BA38 5C380/BA39 5C380/BB02 5C380/CA04 5C380/CA08 5C380/CA13 5C380/CA34 5C380/CA39 5C380/CB01 5C380/CE04 5C380/CF48 5C380/CF51 5C380/DA02 5C380/DA06 5C380/DA07		
外部链接	Espacenet		

摘要(译)

要解决的问题：减少驱动电流的变化并提高可见度。 解决方案：提供有机EL元件，该元件对应于沿列方向连接的多条数据线中的每条数据线，并且每条数据线具有驱动电流I01，IO2 ...，用于驱动每个有机EL元件。因此，用于提供I0N的PMOS晶体管PM11，PM21，...，PMN1和用于提供I0N的PMOS晶体管PM11，PM21，...，PMN1可以提供适当的驱动电流I01，IO2。数据线驱动器包括电容器Cs1，Cs2，...，CsN，用于保持由电流I01，IO2，...，ION确定的驱动电压，并将其施加到PMOS晶体管PM11，PM21，和一个电路（20）。[选择图]图2

