

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-189387

(P2005-189387A)

(43) 公開日 平成17年7月14日(2005.7.14)

(51) Int. Cl. ⁷	F I	テーマコード (参考)
G09G 3/30	G09G 3/30 J	3K007
G09G 3/20	G09G 3/20 611H	5C080
H03K 17/00	G09G 3/20 624B	5J055
H03K 17/687	G09G 3/20 641D	
H05B 33/14	G09G 3/20 642B	
審査請求 未請求 請求項の数 13 O L (全 24 頁) 最終頁に続く		

(21) 出願番号 特願2003-42882 (P2003-42882)
 (22) 出願日 平成15年12月25日 (2003.12.25)

(71) 出願人 000002185
 ソニー株式会社
 東京都品川区北品川6丁目7番35号
 (74) 代理人 100102185
 弁理士 多田 繁範
 (72) 発明者 山下 淳一
 東京都品川区北品川6丁目7番35号 ソニー株式会社内
 (72) 発明者 内野 勝秀
 東京都品川区北品川6丁目7番35号 ソニー株式会社内
 Fターム(参考) 3K007 AB02 AB11 AB17 BA06 DB03
 GA00 GA04

最終頁に続く


(54) 【発明の名称】 ディスプレイ装置及びディスプレイ装置の駆動方法

(57) 【要約】

【課題】 本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機EL表示装置等の電流駆動による自発光の表示装置に適用して、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに各種の補正回路を設けるようにしても、走査線の数の増大を防止することができるようにする。

【解決手段】 本発明は、ソースフォロワ回路構成により発光素子12を電流駆動するトランジスタTR2に対して、このトランジスタTR2のゲートソース間に設けられた信号レベル保持用のコンデンサC2の端子電圧を設定してこの発光素子12の階調を設定するようにして、このトランジスタTR2への電源の供給を停止した後、トランジスタTR2のソース電圧がほぼ一定電圧となった時点で、信号レベル保持用のコンデンサC2の端子電圧を設定する。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

電流駆動による画素をマトリックス状に配置してなる表示部と、前記表示部を駆動する駆動回路とを有するディスプレイ装置において、

前記画素が、

発光素子と、

ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、

前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、

前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、

前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、

10

前記駆動回路は、

前記信号線用のスイッチ回路の駆動により、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子電圧を設定し、該信号レベル保持用のコンデンサの端子電圧によるゲートソース間電圧により前記トランジスタで前記発光素子を電流駆動し、

前記信号レベル保持用のコンデンサの前記端子電圧の設定において、

前記電源用のスイッチ回路の駆動により、前記トランジスタへの電源の供給を停止した後、前記電源の供給の停止による前記トランジスタのソース電圧の変化がほぼ収束した時点で、前記信号線用のスイッチ回路を駆動する

ことを特徴とするディスプレイ装置。

【請求項 2】

20

前記トランジスタ、前記信号線用のスイッチ回路、前記電源用のスイッチ回路が n チャンネル MOS 型のトランジスタにより形成された

ことを特徴とする請求項 1 に記載のディスプレイ装置。

【請求項 3】

前記発光素子は、EL 素子であり、

前記ソース電圧の変化がほぼ収束する電圧が前記 EL 素子のしきい値電圧である

ことを特徴とする請求項 1 に記載のディスプレイ装置。

【請求項 4】

前記画素は、

前記トランジスタのゲートドレインを短絡させるトランジスタ用のスイッチ回路と、

30

前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、

前記カップリング用コンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する基準電圧用のスイッチ回路とを有し、

前記信号線用のスイッチ回路の駆動による前記信号線の信号レベルによる前記信号レベル保持用のコンデンサの端子電圧の設定が、

前記基準電圧用のスイッチ回路により前記カップリング用コンデンサの前記信号線用のスイッチ回路側端を前記基準電圧に設定すると共に、前記トランジスタ用のスイッチ回路により前記トランジスタのゲートドレインを短絡させて、前記信号レベル保持用のコンデンサの端子電圧を前記トランジスタのしきい値電圧に設定した後、

40

前記信号線用のスイッチ回路の制御により、前記カップリング用のコンデンサを介して前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する処理である

ことを特徴とする請求項 1 に記載のディスプレイ装置。

【請求項 5】

前記トランジスタ、前記信号線用のスイッチ回路、前記基準電圧用のスイッチ回路、前記トランジスタ用のスイッチ回路、前記電源用のスイッチ回路が n チャンネル MOS 型のトランジスタにより形成された

ことを特徴とする請求項 4 に記載のディスプレイ装置。

50

【請求項 6】

前記発光素子が、E L 素子であり、
前記ソース電圧の変化がほぼ収束する電圧が前記E L 素子のしきい値電圧であることを特徴とする請求項 4 に記載のディスプレイ装置。

【請求項 7】

電流駆動による画素をマトリックス状に配置してなるディスプレイ装置において、
前記画素が、
発光素子と、
ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、
前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、
前記電源用のスイッチ回路の駆動により、前記トランジスタへの電源の供給を停止した後、前記電源の供給の停止による前記トランジスタのソース電圧の変化がほぼ収束した時点で、前記トランジスタのゲートを信号線に接続して前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路と
を備えることを特徴とするディスプレイ装置。

10

【請求項 8】

前記トランジスタ、前記信号線用のスイッチ回路、前記電源用のスイッチ回路が n チャンネル MOS 型のトランジスタにより形成された
ことを特徴とする請求項 7 に記載のディスプレイ装置。

20

【請求項 9】

前記画素が、
前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、
前記電源用のスイッチ回路による前記トランジスタへの電源の供給の停止に同期して、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する基準電圧用のスイッチ回路と、
前記基準電圧用のスイッチ回路による前記基準電圧への接続に連動して前記トランジスタのゲートドレインを短絡させ、前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する際に、事前に、前記信号レベル保持用のコンデンサの端子電圧を前記トランジスタのしきい値電圧に設定するトランジスタ用のスイッチ回路とを有する
ことを特徴とする請求項 7 に記載のディスプレイ装置。

30

【請求項 10】

前記トランジスタ、前記信号線用のスイッチ回路、前記電源用のスイッチ回路、前記基準電圧用のスイッチ回路、前記トランジスタ用のスイッチ回路が n チャンネル MOS 型のトランジスタにより形成された
ことを特徴とする請求項 9 に記載のディスプレイ装置。

【請求項 11】

有機E L 素子による画素をマトリックス状に配置してなるディスプレイ装置において、
前記画素が、
前記有機E L 素子と、
ソースフォロワ回路構成により前記有機E L 素子を駆動するトランジスタと、
前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、
前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、
前記電源用のスイッチ回路の駆動により、前記トランジスタへの電源の供給を停止した後、前記電源の供給の停止による前記トランジスタのソース電圧の変化がほぼ収束した時点で、前記トランジスタのゲートを信号線に接続して前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路と

40

50

を備えることを特徴とするディスプレイ装置。

【請求項 1 2】

前記画素が、

前記信号線用のスイッチ回路と前記トランジスタのゲートとの間に配置されて、前記信号線用のスイッチ回路による前記トランジスタのゲートへの前記信号線の接続を仲介するカップリング用のコンデンサと、

前記電源用のスイッチ回路による前記トランジスタへの電源の供給の停止に連動して、前記カップリング用のコンデンサの前記信号線用のスイッチ回路側端を所定の基準電圧に接続する基準電圧用のスイッチ回路と、

前記基準電圧用のスイッチ回路による前記基準電圧への接続に連動して前記トランジスタのゲートドレインを短絡させ、前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する際に、事前に、前記信号レベル保持用のコンデンサの端子電圧を前記トランジスタのしきい値電圧に設定するトランジスタ用のスイッチ回路とを有する

10

ことを特徴とする請求項 1 1 に記載のディスプレイ装置。

【請求項 1 3】

電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置の駆動方法において、

前記画素が、

発光素子と、

20

ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、

前記トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、

前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、

前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、

前記ディスプレイ装置の駆動方法は、

前記信号線用のスイッチ回路の駆動により、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子電圧を設定し、該信号レベル保持用のコンデンサの端子電圧によるゲートソース間電圧により前記トランジスタで前記発光素子を電流駆動し、

前記信号レベル保持用のコンデンサの前記端子電圧の設定において、

前記電源用のスイッチ回路の駆動により、前記トランジスタへの電源の供給を停止した後、前記電源の供給の停止による前記トランジスタのソース電圧の変化がほぼ収束した時点で、前記信号線用のスイッチ回路を駆動する

30

ことを特徴とするディスプレイ装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機 E L (Electro Luminescence) によるディスプレイ装置等の、電流駆動による自発光の表示装置に適用することができる。本発明は、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、このトランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサの端子電圧を設定してこの発光素子の階調を設定するようにして、このトランジスタへの電源の供給を停止した後、トランジスタのソース電圧がほぼ一定電圧となった時点で、信号レベル保持用のコンデンサの端子電圧を設定することにより、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに各種の補正回路を設けるようにしても、走査線の数の増大を防止することができるようにする。

40

【背景技術】

【0002】

従来、有機 E L の表示装置においては、例えば U S P 5 , 6 8 4 , 3 6 5 、特開平 8 -

50

234683号公報等にディスプレイ装置への応用が種々に提案されるようになされている。

【0003】

すなわち図13に示すように、この種のディスプレイ装置1において、表示部2は、マトリクス状に配置されてなる画素(PX)3に対して、走査線SCNがライン単位で水平方向に設けられ、またこの走査線SCNと直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる表示部2に対して、ディスプレイ装置1は、垂直駆動回路4により走査線SCNを駆動して順次ライン単位で表示部2の画素3を選択すると共に、この画素3の選択に対応するように水平駆動回路5により信号線SIGを駆動して各画素3の階調を設定するようになされている。

10

【0004】

このため垂直駆動回路4は、ライトスキャン回路(WSCN)4Aにより、各画素3への書き込みをライン単位で順次指示する書き込み信号wsを生成し、この書き込み信号wsを走査線SCNに出力して各画素3における階調の設定を制御するようになされている。また水平駆動回路5は、各画素3の階調を指示する階調データD1に応じて駆動信号を生成し、この駆動信号を水平セクタ(HSEL)5Aにより各信号線SIGに振り分けて出力し、これらによりディスプレイ装置1は、ライン単位で各画素3の階調を設定するようになされている。

【0005】

有機ELのディスプレイ装置においては、このようにして駆動される各画素3が、電流駆動による自発光型の素子である有機EL素子と、この有機EL素子を駆動する各画素の駆動回路(以下、画素回路と呼ぶ)とにより形成されるようになされている。

20

【0006】

しかしてこのようにして形成されるディスプレイ装置においては、nチャンネルMOS型のTFT(Thin Film Transistor)により各画素回路を形成することにより、また有機EL素子のアノードをトランジスタに接続してこのトランジスタにより電流駆動することにより、アモルファスシリコンのプロセスを適用して有機EL素子と画素回路とをガラス基板上に一体に形成することができ、これにより図14に示すように、ソースフォロワ回路構成により有機EL素子12を駆動することが考えられる。

【0007】

すなわちこの図14に示すディスプレイ装置11は、各画素3において、有機EL素子12のアノードにソースを接続してなるソースフォロワ回路構成のトランジスタTR2により有機EL素子12を電流駆動するように形成され、このトランジスタTR2のゲートに信号レベル保持用のコンデンサC1が設けられる。ここでこの信号レベル保持用のコンデンサC1は、一端がトランジスタTR2のゲートに接続され、他端が基準電圧に接続され、この図14の例では、この基準電圧が電源電圧Vccに設定される。ディスプレイ装置11は、垂直駆動回路4に設けたライトスキャン回路4Aから書き込み信号wsを出力するようにして、この書き込み信号wsによりオン動作するトランジスタTR1によるスイッチ回路により、この信号レベル保持用のコンデンサC1が信号線SIGに接続され、これにより書き込み信号wsに応動して信号線SIGに出力される駆動信号の信号レベルによりトランジスタTR2のゲート電圧Vgが設定される。これによりこのディスプレイ装置11は、このように設定されたゲート電圧Vgに応じた電流により有機EL素子12を駆動し、階調データD1に応じた階調により各画素3の有機EL素子12を発光させて所望の画像を表示できるようになされている。

30

40

【0008】

しかしながら有機EL素子においては、図15に示すように、使用により電流が流れ難くなる方向に電流電圧特性が変化する。なおこの図15及び図16において、符号L1が初期の特性を示し、符号L2が経時変化による特性を示すものである。これに対して図14について上述したソースフォロワ回路による駆動においては、図16に示すように、トランジスタTR2のドレインソース間電圧Vds-ドレインソース電流Idsの特性曲線

50

に対して、負荷による特性曲線が交差してなる交点が動作点となる。これにより有機EL素子において、電圧電流特性が変化すると、その分、有機EL素子に流れる電流が減少し、これらにより各画素の輝度が徐々に低下する問題がある。

【0009】

この問題を解決する1つの方法として、このようなゲート電圧 V_g による階調の設定に代えてゲートソース間電圧 V_{gs} による階調の設定により有機EL素子12の駆動電流を制御する方法が考えられる。すなわちTFTのドレイン電流 I_{ds} においては、 $(1/2) \times \mu \times (W/L) C_{ox} (V_{gs} - V_{th})^2 \dots \dots (1)$ により表され、これによりゲートソース間電圧 V_{gs} による階調の設定により経時変化による駆動電流の変化を防止することができる。ここで μ はキャリアの移動度、 W はゲート幅、 L はゲート長、 C_{ox} は単位面積当たりのゲート容量、 V_{th} はしきい値電圧である。

10

【0010】

このため図14との対比により図17に示すように、各画素23において、トランジスタTR2のゲートに対する信号レベル保持用のコンデンサC1の配置に代えて、このトランジスタTR2のゲートソース間に信号レベル保持用のコンデンサC2を配置し、この信号レベル保持用のコンデンサC2の端子電圧を信号線SIGの信号レベルにより設定する。またドライブスキャン信号 d_s によりオン動作するトランジスタTR3によるスイッチ回路をトランジスタTR2のソースに接続し、信号レベル保持用のコンデンサC2の端子電圧を信号線SIGの信号レベルにより設定する期間の間、このトランジスタTR3によりトランジスタTR2のソース電位を一定電位に設定する。なお図17においては、この一定電位がアース電位の場合である。

20

【0011】

またこのような画素23による表示部22の構成に対応して、垂直駆動回路24においては、書き込み信号 w_s を出力するライトスキャン回路24Aに加えて、このライトスキャン回路24Aによる書き込み信号 w_s の出力に同期してドライブスキャン信号 d_{s1} を出力するドライブスキャン回路(DSCN)24Bを設ける。また水平駆動回路25においては、これらの構成に対応するように駆動信号を生成する。

【0012】

またトランジスタTR4によるスイッチ回路によりトランジスタTR3のゲートを電源電圧 V_{cc} に接続し、トランジスタTR3によりトランジスタTR2のソース電位を一定電位に設定している期間の間、このトランジスタTR4の制御によりトランジスタTR2の電源 V_{cc} への接続を中止し、これにより電源 V_{cc} からトランジスタTR2、トランジスタTR3を介してアースに流れる貫通電流を防止する。またこのような画素23の構成に対応して、垂直駆動回路24においては、さらに第2のドライブスキャン回路(DSCN2)24Cを設け、ライトスキャン回路24Aによる書き込み信号 w_s の出力に同期してトランジスタTR4のオンオフ制御に供するドライブスキャン信号 d_{s2} を出力する。

30

【0013】

しかしてこの図17に示す構成によれば、図18(A)~(E)に示すように、ドライブスキャン信号 d_{s2} によりトランジスタTR4をオンオフ制御してトランジスタTR2への電源供給を制御することにより、ドライブスキャン信号 d_{s2} によりこの画素の発光、非発光を制御することができる(図18(C))。またこのトランジスタTR4によりトランジスタTR2への電源供給を停止すると、トランジスタTR2のソース電位 V_s が有機EL素子12を介した電荷の放電により有機EL素子12のしきい値電圧にまで徐々に立ち下がり(図18(E))、ここでドライブ信号 d_{s1} を立ち上げてトランジスタTR3によりトランジスタTR2のソース電位 V_s を基準電位であるアース電位に設定した後(図18(B)及び(E))、書き込み信号 w_s の立ち上げにより信号線SIGをトランジスタTR2のゲートに接続することにより、信号レベル保持用のコンデンサC2に信号線SIGの電位を正しく設定することができる(図18(A)、(D)、(E))。これにより順次書き込み信号 w_s 、ドライブスキャン信号 d_{s1} 、ドライブスキャン信号 d_{s2}

40

50

s 2 を立ち下げて、信号レベル保持用のコンデンサ C 2 に設定された信号線 S I G の信号レベルに対応する駆動電流により有機 E L 素子 1 2 を駆動することができ、有機 E L 素子 1 2 の経時変化による輝度変化を防止することができる。なお図 1 9 (A) ~ (F) は、図 1 8 の各期間 T A ~ T F に対応するトランジスタ T R 1 ~ T R 4 の設定を示す接続図である。

【 0 0 1 4 】

しかしながら図 2 0 に示すように、カラーによるディスプレイ装置においては、一般に、赤色、緑色、青色の画素 (P X R)、(P X G)、(P X B) 2 3 毎に、発光、非発光の期間を制御してカラーバランスを設定することにより、このように書き込み信号 w s 、ドライブスキャン信号 d s 1、ドライブスキャン信号 d s 2 により各画素 2 3 の階調を制御する場合、各色の画素 2 3 毎にドライブスキャン信号 d s 2 を供給することが必要になり、これにより全体として 5 本の走査線 S C N、S C N 1、S C N 2 R、S C N 2 G、S C N 2 B を設けることが必要になる。またこれらの他に、トランジスタ T R 2 のソースをトランジスタ T R 3 により接続するアースラインの配線も必要になる。なおこのようなアースラインの配線においては、このトランジスタ T R 3 の他に、有機 E L 素子 1 2 のカソードにも必要となるが、有機 E L 素子 1 2 のカソードにあっては、表面側の透明基板に接続されるのに対し、画素回路側においては、信号線等と同様にトランジスタ T R 2 等を実装する基板側に配置することが必要であり、これによりトランジスタ T R 3 によりアースラインの配線も必要となる。

10

【 0 0 1 5 】

これにより上述の構成においては、表示部 2 2 において、走査線の数が増大し、これにより表示部 2 2 のレイアウトが困難になり、高解像度化することが困難になる問題があった。特に、アモルファスシリコンによりこれらのトランジスタを作成する場合にあっては、移動度が小さいことにより、一段と高解像度化が困難になる。

20

【 0 0 1 6 】

また図 1 7 の構成について上述した (1) 式により判るように、このようにして有機 E L 素子 1 2 による経時変化を防止するようにしても、トランジスタ T R 2 のしきい値電圧 V_{th} がばらついた場合には、その分、各画素 2 3 における駆動電流がばらつくようになり、これにより画質が劣化する。このようなトランジスタ T R 2 のしきい値電圧 V_{th} のばらつきによる画質劣化を防止する方法として、信号レベル保持用のコンデンサ C 2 に信号線 S I G の信号レベルを設定する際に、事前に、トランジスタ T R 2 のしきい値電圧 V_{th} をこの信号レベル保持用のコンデンサ C 2 にセットする方法が考えられる。

30

【 0 0 1 7 】

すなわちこの場合図 1 7 との対比により図 2 1 に示すように、トランジスタ T R 2 のゲートソース間に設ける信号レベル保持用のコンデンサ C s 2 に対して、コンデンサ C s 1 を介してトランジスタ T R 1 により信号線 S I G の信号レベルを設定するようにして、トランジスタ T R 2 のゲートドレイン間を短絡させてトランジスタ T R 2 をダイオード接続に切り換えるトランジスタ T R 5 によるスイッチ回路、コンデンサ C s 1 のトランジスタ T R 1 側端を基準電位に設定するトランジスタ T R 6 によるスイッチ回路を設ける。これによりこのディスプレイ装置 3 1 では、トランジスタ T R 1 によりコンデンサ C s 1 を介して信号線 S I G の信号レベル V_{in} により信号レベル保持用のコンデンサ C s 2 の端子電圧を設定する。しかしてこの場合、コンデンサ C s 1 を介した信号線 S I G への接続により信号レベル保持用のコンデンサ C s 2 の端子間電圧は、信号線 S I G の信号レベル V_{in} をコンデンサ C s 1、C s 2 により分圧した電圧 $V_{in} = V_{in} (C s 1 / (C s 1 + C s 2))$ だけ上昇することになる。これによりこの関係式を考慮して、水平駆動回路 3 5 により信号線 S I G が駆動される。

40

【 0 0 1 8 】

これにより図 2 2 及び図 2 3 に示すように、この場合も、画素 3 3 においては、信号レベル保持用のコンデンサ C s 2 に設定された電圧によるゲートソース間電圧 V_{gs} によりトランジスタ T R 2 で有機 E L 素子 1 2 を駆動して、有機 E L 素子 1 2 の経時変化による

50

画質劣化が防止される（図 2 2（D）～（F）及び図 2 3（A））。

【0019】

このように信号線 S I G の信号レベル V_{in} により信号レベル保持用のコンデンサ $C_s 2$ の端子電圧を設定する直前で、このディスプレイ装置 3 1 では、制御信号 a_z によりトランジスタ T R 5 をオン状態に設定してトランジスタ T R 2 をダイオード接続すると共に、カップリング用のコンデンサ $C_s 1$ の信号線側端を所定の基準電位に保持し（図 2 2（B）及び図 2 3（B））、その後、ドライブパルス信号 $d_s 1$ 、 $d_s 2$ の切り換えにより、トランジスタ T R 2 のソースを基準電位に設定すると共に、トランジスタ T R 2 への電源の供給を停止する（図 2 2（C）、（D）及び図 2 3（C））。

【0020】

これらによりトランジスタ T R 2 は、一時的に立ち上げたゲート電圧 V_g が徐々に低下し、ゲートソース間電圧 V_{gs} がしきい値電圧 V_{th} になると、ゲート電圧 V_g の低下が停止する。これによりディスプレイ装置では、信号レベル保持用のコンデンサ $C_s 2$ にトランジスタ T R 2 のしきい値電圧 V_{th} が設定される（図 2 2（E）及び（F））。

【0021】

これにより制御信号 a_z を切り換えてカップリング用コンデンサ $C_s 1$ の信号線側端を基準電圧より切り離すと共に、トランジスタ T R 2 のダイオード接続を中止した後、書き込み信号 w_s を立ち上げ、コンデンサ $C_s 1$ を介して信号線 S I G の信号レベル V_{in} により信号レベル保持用のコンデンサ $C_s 2$ の端子電圧を設定する。これにより信号レベル保持用のコンデンサ $C_s 2$ においては、トランジスタ T R 2 のしきい値電圧 V_{th} により補正されて信号線 S I G の信号レベルに対応する電圧が設定され、トランジスタ T R 2 においては、このコンデンサ $C_s 2$ に設定された電圧によるゲートソース間電圧 V_{gs} により有機 E L 素子 1 2 を電流駆動し（図 2 3（E））、トランジスタ T R 2 のしきい値電圧によるばらつきを防止することができる。

【0022】

これらの画素 3 3 の構成に対応して、ディスプレイ装置 3 1 においては、垂直駆動回路 3 4 に、書き込み信号 w_s を出力するライトスキャン回路 3 4 A、ドライブスキャン信号 $d_s 1$ 、ドライブスキャン信号 $d_s 2$ をそれぞれ出力するドライブスキャン回路 2 4 B、2 4 C を設け、さらにしきい値電圧 V_{th} の補正に係るトランジスタ T R 5、T R 6 の制御信号 a_z を出力するオートゼロ回路（Z E R O）3 4 D を設けるようにする。また水平駆動回路 3 5 においては、水平セレクタ 3 5 A より各信号線 S I G に駆動信号を出力する。

【0023】

このようにすれば、有機 E L 素子 1 2 を駆動するトランジスタ T R 2 のしきい値電圧 V_{th} がばらついた場合にあっても、このばらつきによる画質の劣化を防止することができる。しかしながらこの場合には、図 2 4 に示すように、さらに走査線の数が増大することになる。

【特許文献 1】U S P 5 , 6 8 4 , 3 6 5

【特許文献 2】特開平 8 - 2 3 4 6 8 3 号

【発明の開示】

【発明が解決しようとする課題】

【0024】

本発明は以上の点を考慮してなされたもので、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに各種の補正回路を設けるようにしても、走査線の数の増大を防止することができるディスプレイ装置、ディスプレイ装置の駆動方法を提案しようとするものである。

【課題を解決するための手段】

【0025】

かかる課題を解決するため請求項 1 の発明においては、電流駆動による画素をマトリックス状に配置してなる表示部と、表示部を駆動する駆動回路とを有するディスプレイ装置

10

20

30

40

50

に適用して、画素が、発光素子と、ソースフォロワ回路構成により発光素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、駆動回路は、信号線用のスイッチ回路の駆動により、信号線の信号レベルにより信号レベル保持用のコンデンサの端子電圧を設定し、該信号レベル保持用のコンデンサの端子電圧によるゲートソース間電圧によりトランジスタで発光素子を電流駆動し、信号レベル保持用のコンデンサの端子電圧の設定において、電源用のスイッチ回路の駆動により、トランジスタへの電源の供給を停止した後、電源の供給の停止によるトランジスタのソース電圧の変化がほぼ収束した時点で、信号線用のスイッチ回路を駆動するようにする。

10

【0026】

また請求項7の発明においては、電流駆動による画素をマトリックス状に配置してなるディスプレイ装置に適用して、画素が、発光素子と、ソースフォロワ回路構成により発光素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、トランジスタへの電源の供給を停止する電源用のスイッチ回路と、電源用のスイッチ回路の駆動により、トランジスタへの電源の供給を停止した後、電源の供給の停止によるトランジスタのソース電圧の変化がほぼ収束した時点で、トランジスタのゲートを信号線に接続して信号レベル保持用のコンデンサの端子電圧を信号線の信号レベルにより設定する信号線用のスイッチ回路とを備えるようにする。

【0027】

また請求項11の発明においては、有機EL素子による画素をマトリックス状に配置してなるディスプレイ装置に適用して、画素が、有機EL素子と、ソースフォロワ回路構成により有機EL素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、トランジスタへの電源の供給を停止する電源用のスイッチ回路と、電源用のスイッチ回路の駆動により、トランジスタへの電源の供給を停止した後、電源の供給の停止によるトランジスタのソース電圧の変化がほぼ収束した時点で、トランジスタのゲートを信号線に接続して信号レベル保持用のコンデンサの端子電圧を信号線の信号レベルにより設定する信号線用のスイッチ回路とを備えるようにする。

20

【0028】

また請求項13の発明においては、電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置の駆動方法に適用して、画素が、発光素子と、ソースフォロワ回路構成により発光素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、ディスプレイ装置の駆動方法は、信号線用のスイッチ回路の駆動により、信号線の信号レベルにより信号レベル保持用のコンデンサの端子電圧を設定し、該信号レベル保持用のコンデンサの端子電圧によるゲートソース間電圧によりトランジスタで発光素子を電流駆動し、信号レベル保持用のコンデンサの端子電圧の設定において、電源用のスイッチ回路の駆動により、トランジスタへの電源の供給を停止した後、電源の供給の停止によるトランジスタのソース電圧の変化がほぼ収束した時点で、信号線用のスイッチ回路を駆動するようにする。

30

40

【0029】

請求項1の構成により、電流駆動による画素をマトリックス状に配置してなる表示部と、表示部を駆動する駆動回路とを有するディスプレイ装置に適用して、画素が、発光素子と、ソースフォロワ回路構成により発光素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサと、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、駆動回路は、信号線用のスイッチ回路の駆動により、信号線の信号レベルにより信号レベル保持用のコンデンサの端子電圧を設定し、該信号レベル保持用のコンデンサの端子電圧によるゲートソース間電圧によりトランジスタで発光素子

50

を電流駆動すれば、発光素子の特性がばらつく場合にあっても、信号線の信号レベルに対応するゲートソース間電圧による駆動電流により発光素子を駆動することができる。このとき信号レベル保持用のコンデンサの端子電圧の設定において、電源用のスイッチ回路の駆動により、トランジスタへの電源の供給を停止した後、電源の供給の停止によるトランジスタのソース電圧の変化がほぼ収束した時点で、信号線用のスイッチ回路を駆動すれば、トランジスタのソース電位を一定の電位に設定する構成を省略して、信号レベル保持用のコンデンサの端子電圧を正しく信号線の信号レベルにより設定することができ、これによりトランジスタのソース電位を一定の電位に設定する構成に係る走査線を省略して、その分、走査線の数を少なくすることができる。これによりソースフォロワ回路構成により発光素子を電流駆動するトランジスタに発光素子の電圧電流特性の変動を補正する補正回路を設けるようにしても、走査線の数の増大を防止することができる。

10

【0030】

これにより請求項7の構成によれば、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに各種の補正回路を設けるようにしても、走査線の数の増大を防止することができるディスプレイ装置を提供することができる。

【0031】

また請求項11の構成によれば、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに各種の補正回路を設けるようにしても、走査線の数の増大を防止することができる有機EL素子によるディスプレイ装置を提供することができる。

【0032】

また請求項13の構成によれば、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに各種の補正回路を設けるようにしても、走査線の数の増大を防止することができるディスプレイ装置の駆動方法を提供することができる。

20

【発明の効果】

【0033】

本発明によれば、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに各種の補正回路を設けるようにしても、走査線の数の増大を防止することができる。

【発明を実施するための最良の形態】

【0034】

以下、適宜図面を参照しながら本発明の実施例を詳述する。

30

【実施例1】

【0035】

(1) 実施例の構成

図2は、図20との対比により本発明の実施例1に係るディスプレイ装置を示すブロック図である。このディスプレイ装置41において、表示部42は、電流駆動による赤色、緑色、青色の画素(PXR、PXG、PXB)43がマトリックス状に配置され、これらの画素43に対して、4本の走査線SCN、SCN2R、SCN2G、SCN2Bがライン単位で水平方向に設けられる。またこれらの走査線SCN、SCN2R、SCN2G、SCN2Bと直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる表示部42に対して、ディスプレイ装置41は、垂直駆動回路44により走査線SCN、SCN2R、SCN2G、SCN2Bを駆動して順次ライン単位で画素43に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路45により信号線SIGを駆動して各画素43の階調を設定するようになされている。

40

【0036】

このため垂直駆動回路44は、各画素43への書き込みをライン単位で順次指示する書き込み信号wsをライトスキャン回路(WSCN)44Aにより生成し、またこの書き込み信号wsに同期して各画素43の発光、非発光を制御するドライブスキャン信号ds2をドライブスキャン回路(DSCN2)44Cにより生成し、これら書き込み信号ws、ドライブスキャン信号ds2を走査線SCN、SCN2R、SCN2G、SCN2Bに出

50

力して各画素 4 3 における階調の設定を制御するようになされている。またこのような制御において、ドライブスキャン信号 $d s 2$ については、赤色、緑色、青色の画素 4 3 毎に生成してそれぞれ対応する画素 4 3 の走査線 $S C N 2 R$ 、 $S C N 2 G$ 、 $S C N 2 B$ に出力し、これによりこのディスプレイ装置 4 1 では、赤色、緑色、青色の各画素 4 3 における発光、非発光の制御により、カラーバランスを調整するようになされている。

【0037】

また水平駆動回路 4 5 においては、各画素 4 3 の階調を指示する階調データ $D 1$ に応じて駆動信号を生成し、この駆動信号を水平セクタ ($H S E L$) 4 5 A により各信号線 $S I G$ に振り分けて出力するようになされている。

【0038】

図 1 は、図 1 7 との対比によりこのディスプレイ装置 4 1 に係る各画素 4 3 を示す接続図である。このディスプレイ装置 4 1 に係る画素 4 3 においては、トランジスタ $T R 2$ のソースを基準電圧に接続するトランジスタ $T R 3$ によるスイッチ回路が省略される。これによりこの実施例においては、このトランジスタ $T R 3$ に係るドライブパルス信号 $d s 1$ の走査線、このトランジスタ $T R 3$ に係るアースラインの配線を省略して、その分、走査線の数を少なくすることができるようになされ、また各画素 4 3 の構成を簡略化できるようになされている。なお画素 4 3 を構成するトランジスタ $T R 1 \sim T R 4$ は、 n チャンネル $M O S$ 型の $T F T$ であり、水平駆動回路 4 4、垂直駆動回路 4 5 と共にガラス基板上に、アモルファスプロセスにより一体に作成されるようになされている。

10

【0039】

このようなトランジスタ $T R 3$ の省略により、この実施例においては、トランジスタ $T R 4$ の制御によりトランジスタ $T R 2$ への電源 $V c c$ の供給を停止した後、この電源 $V c c$ の供給の停止によるトランジスタ $T R 2$ のソース電圧 $V s$ の変化がほぼ収束した時点で、トランジスタ $T R 1$ によりトランジスタ $T R 2$ のゲートを信号線 $S I G$ に接続し、コンデンサ $C 2$ の端子電圧を信号線 $S I G$ の信号レベルにより設定する。

20

【0040】

すなわち図 3 及び図 4 に示すように、このディスプレイ装置 4 1 においては、トランジスタ $T R 4$ によりトランジスタ $T R 2$ を電源 $V c c$ に接続することにより、信号レベル保持用のコンデンサ $C 2$ の端子電圧によるゲートソース間電圧 $V g s$ によりトランジスタ $T R 2$ で有機 $E L$ 素子 1 2 を電流駆動する (図 4 (A))。ディスプレイ装置 4 1 では、このようにして有機 $E L$ 素子 1 2 をトランジスタ $T R 2$ により駆動して、ドライブスキャン信号 $d s 2$ によるトランジスタ $T R 4$ の制御により、トランジスタ $T R 2$ の電源 $V c c$ への接続が絶たれ (図 3 (B) 及び図 4 (B))、これによりトランジスタ $T R 2$ による有機 $E L$ 素子 1 2 の駆動が停止制御される。これによりこのディスプレイ装置 4 1 では、ドライブスキャン信号 $d s 2$ によるトランジスタ $T R 4$ の制御により、発光、非発光の期間が制御される。

30

【0041】

このようなトランジスタ $T R 4$ による制御により、ドライブパルス信号 $d s 2$ を立ち下げてトランジスタ $T R 2$ への電源 $V c c$ の供給を停止すると、図 3 (D) 及び図 4 (B) に示すように、トランジスタ $T R 2$ においては、有機 $E L$ 素子 1 2 の蓄積電荷が有機 $E L$ 素子 1 2 を介して放電することにより、ソース電圧 $V s$ が徐々に低下し、このソース電圧 $V s$ の電圧降下に連動してゲート電圧 $V g$ も徐々に低下することになる。しかして有機 $E L$ 素子 1 2 においては、ダイオードの特性を有することにより、このトランジスタ $T R 2$ のソース電圧 $V s$ においては、この有機 $E L$ 素子 1 2 のしきい値電圧 $V t h E L$ に収束するように電圧低下し、また有機 $E L$ 素子 1 2 においても、トランジスタ $T R 2$ のソース電圧 $V s$ がしきい値電圧 $V t h E L$ にまで電圧低下すると発光を停止する。なお図 4 (B) においては、この蓄積電荷に係る有機 $E L$ 素子 1 2 の容量をコンデンサ $C o e 1$ により示す。

40

【0042】

このディスプレイ装置 4 1 では、このようにしてトランジスタ $T R 2$ のソース電圧 $V s$

50

がほぼ収束した時点で、トランジスタTR1によりトランジスタTR2のゲートが信号線SIGに接続され(図3(A)及び図4(C))、これにより信号レベル保持用のコンデンサC2に信号線SIGの信号レベルVinが設定される。しかしてこのようにして設定される信号レベル保持用のコンデンサC2の端子電圧においては、トランジスタTR2のソース側電位が有機EL素子12のしきい値電圧VthELに保持されていることにより、信号線SIGの信号レベルVinよりこのしきい値電圧VthELの分だけ小さな電圧Vin - VthELに設定される。

【0043】

これに対して有機EL素子12においては、図15について上述した電圧電流特性については経時変化するものの、しきい値電圧VthELについては殆ど経時変化しない特徴がある。これによりこの実施例において、水平駆動回路45は、この有機EL素子12のしきい値電圧VthELによる電圧低下を加味して、階調データD1により各信号線SIGの駆動信号を生成するようになされている。

10

【0044】

これらによりトランジスタTR2においては、図4(D)に示すように、このようにして設定された信号レベル保持用のコンデンサC2の端子電圧によるゲートソース間電圧Vgsにより有機EL素子12を駆動するようになされている。

【0045】

(2) 実施例の動作

以上の構成において、このディスプレイ装置41は(図2)、垂直駆動回路44による走査線SCN、SCN2R、SCN2G、SCN2Bの駆動により順次ライン単位で表示部42の画素43が選択され、またこの画素43の選択により水平駆動回路45により駆動される信号線SIGの信号レベルが各画素43に設定される。ディスプレイ装置41は、この各画素43に設定した信号レベルにより各画素43が発光して所望の画像が表示される。

20

【0046】

ディスプレイ装置41では、各画素43において、有機EL素子12を駆動するソースフォロワ回路構成のトランジスタTR2のゲートソース間に信号レベル保持用のコンデンサC2が設けられ、トランジスタTR1によるスイッチ回路によりトランジスタTR2のゲートを信号線SIGに接続することにより、信号線SIGの信号レベルVinがこの信号レベル保持用のコンデンサC2に設定される。またこのようにして設定した信号レベル保持用のコンデンサC2によるゲートソース間電圧VgsによりトランジスタTR2で有機EL素子12が電流駆動される。

30

【0047】

このような信号線SIGの信号レベルVinによる信号レベル保持用のコンデンサC2の端子電圧の設定において、各画素43は、トランジスタTR4によりトランジスタTR2への電源Vccの供給が停止され、これにより信号レベル保持用のコンデンサC2のアース側端を接続してなるトランジスタTR2のソース電圧Vsが有機EL素子12のしきい値電圧VthELに収束するように設定され、その後、ソース電圧Vsが有機EL素子12のしきい値電圧VthELに収束すると、トランジスタTR1により信号レベル保持用のコンデンサC2の端子電圧が信号線SIGの信号レベルVinにより設定される。

40

【0048】

これによりこの実施例においては、信号レベル保持用のコンデンサC2の端子電圧を信号線SIGの信号レベルVinにより設定する際の、トランジスタTR2のソース電圧Vsを一定の電位に設定する機構を有機EL素子12により形成し、その分、各画素の構成を簡略化できるようになされている。またこのような機構を有機EL素子12により形成することにより、図17について上述したトランジスタTR3によるスイッチ回路の構成を省略し得、このトランジスタTR3に係るドライブパルス信号ds1の供給を省略することができ、その分、走査線の数を低減し、さらにはこのトランジスタTR2のアースラインの配線をも省略することができる。これらによりこの実施例では、高解像度化するこ

50

とができるようになされている。またドライブパルス信号 $d s 1$ の供給を省略することができることにより、駆動回路の構成も簡略化し得、その分、構成を簡略化して狭額縁化することができる。また画素 4 3 自体についても構成を簡略化することができ、これらにより簡易な構成により高解像度化することができる。

【0049】

またこれらによりディスプレイ装置 4 1 では、有機 E L 素子 1 2 の特性が経時変化した場合でも、階調データ D 1 に応じた電流駆動により有機 E L 素子 1 2 を駆動することができる。また画素回路を n チャンネル M O S 型による T F T トランジスタによるソースフォロワ回路構成により、有機 E L 素子 1 2 をアノード接続により電流駆動することができる。

10

【0050】

(3) 実施例の効果

以上の構成によれば、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、このトランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサの端子電圧を設定してこの発光素子の階調を設定するようにして、このトランジスタへの電源の供給を停止した後、トランジスタのソース電圧がほぼ一定電圧となった時点で、信号レベル保持用のコンデンサの端子電圧を設定することにより、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに電圧電流特性の変化を補正する補正回路を設けるようにしても、走査線の数の増大を防止することができる。

【0051】

またトランジスタ、基準電圧用のスイッチ回路、信号線用のスイッチ回路を n チャンネル M O S 型のトランジスタにより形成することにより、ガラス基板上に一体に形成することができる。

20

【実施例 2】

【0052】

図 5 は、図 2 2 との対比により本発明の実施例 2 に係るディスプレイ装置を示すブロック図である。このディスプレイ装置 5 1 において、表示部 5 2 は、有機 E L 素子による赤色、緑色、青色の画素 (P X R、P X G、P X B) 5 3 がマトリックス状に配置され、これらの画素 5 3 に対して、5 本の走査線 S C N、S C N 2 R、S C N 2 G、S C N 2 B、S C N 3 がライン単位で水平方向に設けられる。またこれらの走査線 S C N、S C N 2 R、S C N 2 G、S C N 2 B、S C N 3 と直交するように信号線 S I G が各列毎に垂直方向に設けられる。このようにして形成されてなる表示部 4 2 に対して、ディスプレイ装置 4 1 は、垂直駆動回路 5 4 により走査線 S C N、S C N 2 R、S C N 2 G、S C N 2 B、S C N 3 を駆動して順次ライン単位で画素 5 3 に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路 5 5 により信号線 S I G を駆動して各画素 5 3 の階調を設定するようになされている。

30

【0053】

このため垂直駆動回路 5 4 は、各画素 5 3 への書き込みをライン単位で順次指示する書き込み信号 $w s$ をライトスキャン回路 (W S C N) 5 4 A により生成し、またこの書き込み信号 $w s$ に同期して各画素 5 3 の発光、非発光を制御するドライブスキャン信号 $d s 2$ 、E L 素子のしきい値電圧 $V t h$ の補正を指示する制御信号 $a z$ をそれぞれドライブスキャン回路 (D S C N 2) 5 4 C、オートゼロ回路 (Z E R O) 5 4 D により生成し、これら書き込み信号 $w s$ 、ドライブスキャン信号 $d s 2$ 、制御信号 $a z$ を走査線 S C N、S C N 2 R、S C N 2 G、S C N 2 B、S C N 3 に出力して各画素 5 3 における階調の設定を制御するようになされている。またこのような制御において、ドライブスキャン信号 $d s 2$ については、赤色、緑色、青色の画素 5 3 毎に生成してそれぞれ対応する画素 5 3 の走査線 S C N 2 R、S C N 2 G、S C N 2 B に出力し、これによりこのディスプレイ装置 5 1 では、赤色、緑色、青色の各画素 4 3 における発光、非発光の制御により、カラーバランスを調整するようになされている。また水平駆動回路 5 5 においては、各画素 5 3 の階調を指示する階調データ D 1 に応じて駆動信号を生成し、この駆動信号を水平セクタ (

40

50

HSEL) 55Aにより各信号線SIGに振り分けて出力するようになされている。

【0054】

図6は、図21との対比によりこのディスプレイ装置51に係る各画素53を示す接続図である。このディスプレイ装置51に係る画素53においては、実施例1について上述した画素回路43の構成に、図21について上述したトランジスタTR2のしきい値電圧を補正する構成が付加される。すなわち画素53においては、実施例1について上述した画素43の構成に加えて、トランジスタTR2のゲートドレインを短絡させてこのトランジスタTR2をダイオード接続とするトランジスタTR5によるスイッチ回路が設けられる。また信号線用のトランジスタTR1によるスイッチ回路とトランジスタTR2のゲートとの間にカップリング用のコンデンサCs1が設けられ、このカップリング用のコンデンサCs1を介して信号線SIGの電圧Vinにより信号レベル保持用のコンデンサCs2の端子電圧が設定される。またこのコンデンサCs1のトランジスタTR1側端にトランジスタTR6が設けられ、このトランジスタTR6によりこのコンデンサCs1を所定の基準電圧に接続する第2の基準電圧用のスイッチ回路が形成される。なおこのコンデンサCs1に係る基準電圧においても、アース電位が適用される。

10

【0055】

これによりこの実施例においても、トランジスタTR2のソース電位を一定電位に設定するトランジスタTR3が省略されて、トランジスタTR2のソース電圧Vsが有機EL素子12のしきい値電圧VthELに収束した時点で、信号線SIGの信号レベルVinにより信号レベル保持用のコンデンサCs2の端子電圧を設定するようになされ、その分

20

【0056】

しかして図7及び図8に示すように、これによりこのディスプレイ装置51においては、信号レベル保持用のコンデンサCs2の端子電圧によるゲートソース間電圧VgsによりトランジスタTR2で有機EL素子12を電流駆動して所望の階調により画素54が発光し(図7(C)~(E)及び図8(A))、この信号レベル保持用のコンデンサCs2の端子電圧を信号線SIGの信号レベルで設定する直前の所定のタイミングで、制御信号azの立ち上げによりトランジスタTR5及びTR6をオン状態に設定する(図7(B)~(E)及び図8(B))。これによりトランジスタTR2がそれまでオフ状態に設定されている場合でも、トランジスタTR2のゲート電圧VgをこのトランジスタTR2のしきい値電圧Vth以上に一旦立ち上げてダイオード接続に切り換え、またカップリング用のコンデンサCs1の信号線側端を基準電圧に設定する。

30

【0057】

その後、このディスプレイ装置51においては、ドライブスキャン信号ds2によりトランジスタTR4をオフ状態に設定してトランジスタTR2への電源の供給を停止する(図7(C)及び図8(C))。これによりトランジスタTR2においては、一時的に上昇したゲート電圧Vgが徐々に低下し、またソース電圧Vsにおいても徐々に低下し、有機EL素子12がしきい値電圧VthELにより放電を停止すると、ソース電圧Vsにおいては、この有機EL素子12のしきい値電圧VthELにより電圧の低下が停止し、ゲート電圧Vgにおいては、このソース電圧Vsに対してトランジスタTR2のしきい値電圧Vthの分だけ電位差を保って電圧の低下が停止する。これによりこのディスプレイ装置51においては、信号レベル保持用のコンデンサCs2にトランジスタTR2のしきい値電圧Vthが設定される。

40

【0058】

これによりディスプレイ装置51では、制御信号azを立ち下げてトランジスタTR5、TR6を元の状態に戻した後、書き込み信号wsの立ち上げにより、コンデンサCs1を介して信号レベル保持用のコンデンサCs2の端子電圧を信号線SIGの信号レベルVinにより設定し、これによりトランジスタTR2のしきい値電圧Vthにより信号線SIGの信号レベルVinが補正されて信号レベル保持用のコンデンサCs2に設定される(図7(A)及び図8(D))。これによりこのディスプレイ装置51では、この信号レ

50

ベル保持用のコンデンサCs2に設定された電圧によりトランジスタTR2により有機EL素子12を電流駆動して(図8(E))、有機EL素子12による経時変化、トランジスタTR2のしきい値電圧のばらつきによる画質劣化が有効に回避される。

【0059】

なおこの実施例においても、このような信号レベル保持用のコンデンサCs2の電圧設定に対応するように、水平駆動回路55で駆動信号が生成され、また垂直駆動回路54により各種駆動信号が生成されるようになされている。またトランジスタTR1~TR6は、nチャンネルMOS型のTFTにより形成され、水平駆動回路55、垂直駆動回路54と共にガラス基板上に、アモルファスプロセスにより一体に作成されるようになされている。

10

【0060】

この実施例によれば、さらにトランジスタTR2のしきい値電圧のばらつきを補正する機構を設ける場合であっても、このトランジスタTR2への電源の供給を停止した後、トランジスタTR2のソース電圧がほぼ一定電圧となった時点で、信号レベル保持用のコンデンサの端子電圧を設定することにより、発光素子の電圧電流特性の変化を補正する補正回路、トランジスタのしきい値電圧のばらつきを補正する補正回路を設けるようにしても、走査線の数の増大を防止することができる。

【実施例3】

【0061】

図9は、図1との対比により本発明の実施例3に係るディスプレイ装置を示すブロック図である。このディスプレイ装置61は、発光、非発光を制御するドライブスキャン信号ds2が赤色、緑色、青色の画素(PXR、PXG、PXB)63で共用化され、その分走査線の数が低減される。またこれに対応して、図10に示すように、赤色、緑色、青色の画素63において、それぞれ有機EL素子12を電流駆動するトランジスタTR2の大きさが、これら赤色、緑色、青色の画素が発光して所望するカラーバランスを確保できるように、このカラーバランスに対応する比率に設定される。

20

【0062】

このディスプレイ装置61は、このドライブスキャン信号ds2の共用化に係る構成を除いて、実施例1に係るディスプレイ装置41と同一に構成され、これにより一段と走査線の数を少なくして、簡易に高解像度化できるようになされている。

30

【実施例4】

【0063】

図11は、図5との対比により本発明の実施例4に係るディスプレイ装置を示すブロック図である。このディスプレイ装置71は、発光、非発光を制御するドライブスキャン信号ds2が赤色、緑色、青色の画素(PXR、PXG、PXB)73で共用化され、その分走査線の数が低減される。またこれに対応して、図12に示すように、赤色、緑色、青色の画素73において、それぞれ有機EL素子12を電流駆動するトランジスタTR2の大きさが、これら赤色、緑色、青色の画素が発光して所望するカラーバランスを確保できるように、このカラーバランスに対応する比率に設定される。

40

【0064】

このディスプレイ装置71は、このドライブスキャン信号ds2の共用化に係る構成を除いて、実施例2に係るディスプレイ装置51と同一に構成され、これにより一段と走査線の数を少なくして、簡易に高解像度化できるようになされている。

【実施例5】

【0065】

なお上述の実施例においては、非発光の期間のほぼ全ての期間でトランジスタTR4によりトランジスタTR2への電源の供給を停止する場合について述べたが、本発明はこれに限らず、この期間における消費電力を実用上無視できる場合には、必要に応じてこのトランジスタTR4による制御を省略するようにして全体構成を一段と簡略化するようにしてもよい。

50

【 0 0 6 6 】

また上述の実施例においては、アモルファスシリコンのプロセスを適用してE L素子と画素回路とをガラス基板上に一体に形成する場合について述べたが、本発明はこれに限らず、ポリシリコンによりトランジスタを作成する場合、さらには表示部と別体にシリコン基板により駆動回路と作成して表示部と接続、一体化する場合等にも広く適用することができる。

【 0 0 6 7 】

また上述の実施例においては、有機E L素子による発光素子を電流駆動する場合について述べたが、本発明はこれに限らず、電流駆動に係る種々の発光素子によるディスプレイ装置に広く適用することができる。

【 産業上の利用可能性 】

【 0 0 6 8 】

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機E L表示装置等の電流駆動による自発光の表示装置に適用することができる。

【 図面の簡単な説明 】

【 0 0 6 9 】

【 図 1 】 本発明の実施例 1 に係るディスプレイ装置の画素回路を周辺構成と共に示す接続図である。

【 図 2 】 図 1 の画素回路によるディスプレイ装置を示すブロック図である。

【 図 3 】 図 1 の画素回路の動作の説明に供するタイムチャートである。

【 図 4 】 図 3 のタイムチャートの説明に供する接続図である。

【 図 5 】 本発明の実施例 2 に係るディスプレイ装置を示すブロック図である。

【 図 6 】 図 5 のディスプレイ装置の画素回路を周辺構成と共に示す接続図である。

【 図 7 】 図 6 の画素回路の動作の説明に供するタイムチャートである。

【 図 8 】 図 7 のタイムチャートの説明に供する接続図である。

【 図 9 】 本発明の実施例 3 に係るディスプレイ装置を示すブロック図である。

【 図 1 0 】 図 9 のディスプレイ装置の画素回路を周辺構成と共に示す接続図である。

【 図 1 1 】 本発明の実施例 4 に係るディスプレイ装置を示すブロック図である。

【 図 1 2 】 図 1 1 のディスプレイ装置の画素回路を周辺構成と共に示す接続図である。

【 図 1 3 】 ディ스플레이装置の構成を示すブロック図である。

【 図 1 4 】 図 1 3 のディスプレイ装置の画素回路を周辺構成と共に示す接続図である。

【 図 1 5 】 有機E L素子の特性を示す特性曲線図である。

【 図 1 6 】 有機E L素子の動作点の変化の説明に供する特性曲線図である。

【 図 1 7 】 ソースフォロワ回路構成による画素回路を周辺構成と共に示す接続図である。

【 図 1 8 】 図 1 7 の画素回路の動作の説明に供するタイムチャートである。

【 図 1 9 】 図 1 8 のタイムチャートの説明に供する接続図である。

【 図 2 0 】 図 1 7 の画素回路によるディスプレイ装置を示すブロック図である。

【 図 2 1 】 しきい値電圧の補正に係る画素回路を周辺構成と共に示す接続図である。

【 図 2 2 】 図 2 1 の画素回路の動作の説明に供するタイムチャートである。

【 図 2 3 】 図 2 2 のタイムチャートの説明に供する接続図である。

【 図 2 4 】 図 2 1 の画素回路によるディスプレイ装置を示すブロック図である。

【 符号の説明 】

【 0 0 7 0 】

1、1 1、2 1、3 1、4 1、5 1、6 1、7 1 ディ스플레이装置、2、2 2、3 2、4 2、5 2、6 2、7 2 表示部、3、2 3、3 3、4 3、5 3、6 3、7 3 画素、4、2 4、3 4、4 4、5 4、6 4、7 4 垂直駆動回路、4 A、2 4 A、3 4 A、4 4 A、5 4 A、6 4 A、7 4 A ライトスキャン回路、5、2 5、3 5、4 5、5 5、6 5、7 5 水平駆動回路、1 2 有機E L素子、2 4 B、2 4 C、3 4 B、3 4 C、4 4 B、4 4 C、5 4 C、6 4 C、7 4 C ドライブスキャン回路、3 4 D、5 4 D、7 4 D オートゼロ回路、C 1、C 2、C s 1、C s 2 コンデンサ、T R

10

20


30

40


50

1 ~ T R 6 トランジスタ


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】




【 図 1 1 】




【 図 1 2 】




【 図 1 3 】




【 図 1 4 】




【図 19】




【図 21】



【図 20】



【図 22】



フロントページの続き

(51) Int.Cl.⁷

F I

テーマコード(参考)

G 0 9 G	3/20	6 7 0 K
H 0 3 K	17/00	M
H 0 5 B	33/14	A
H 0 3 K	17/687	A

F ターム(参考) 5C080 AA06 BB05 CC03 DD05 DD07 DD23 DD29 EE29 EE30 FF11
HH09 JJ02 JJ03 JJ04 JJ05
5J055 AX44 BX16 CX29 DX12 DX72 DX73 DX83 EX02 EX07 EY10
EY12 EY21 EZ54 FX05 FX37 GX01 GX02 GX04 GX05 GX06
GX10

专利名称(译)	显示装置和显示装置的驱动方法		
公开(公告)号	JP2005189387A	公开(公告)日	2005-07-14
申请号	JP2003428882	申请日	2003-12-25
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	山下淳一 内野勝秀		
发明人	山下 淳一 内野 勝秀		
IPC分类号	H01L51/50 G09G3/20 G09G3/30 H03K17/00 H03K17/687 H05B33/14		
FI分类号	G09G3/30.J G09G3/20.611.H G09G3/20.624.B G09G3/20.641.D G09G3/20.642.B G09G3/20.670.K H03K17/00.M H05B33/14.A H03K17/687.A G09G3/20.642.J G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	3K007/AB02 3K007/AB11 3K007/AB17 3K007/BA06 3K007/DB03 3K007/GA00 3K007/GA04 5C080/AA06 5C080/BB05 5C080/CC03 5C080/DD05 5C080/DD07 5C080/DD23 5C080/DD29 5C080/EE29 5C080/EE30 5C080/FF11 5C080/HH09 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5J055/AX44 5J055/BX16 5J055/CX29 5J055/DX12 5J055/DX72 5J055/DX73 5J055/DX83 5J055/EX02 5J055/EX07 5J055/EY10 5J055/EY12 5J055/EY21 5J055/EZ54 5J055/FX05 5J055/FX37 5J055/GX01 5J055/GX02 5J055/GX04 5J055/GX05 5J055/GX06 5J055/GX10 3K107/AA01 3K107/BB01 3K107/CC33 3K107/EE03 3K107/HH00 5C380/AA01 5C380/AB06 5C380/AB18 5C380/AB22 5C380/AB23 5C380/AB34 5C380/BA12 5C380/BA38 5C380/BA39 5C380/BB02 5C380/BB12 5C380/BB14 5C380/BB15 5C380/BB16 5C380/BB17 5C380/BD02 5C380/BD05 5C380/CA08 5C380/CA12 5C380/CB01 5C380/CB16 5C380/CB18 5C380/CB26 5C380/CC01 5C380/CC02 5C380/CC04 5C380/CC07 5C380/CC27 5C380/CC30 5C380/CC33 5C380/CC39 5C380/CC52 5C380/CC61 5C380/CC62 5C380/CC63 5C380/CC64 5C380/CC65 5C380/CD012 5C380/CD013 5C380/CD014 5C380/CD025 5C380/CD026 5C380/DA02 5C380/DA06 5C380/DA47		
外部链接	Espacenet		

摘要(译)

显示装置及其驱动方法技术领域本发明涉及一种显示装置及其驱动方法，适用于有机EL显示装置等电流驱动型自发光显示装置，并且通过源极跟随器电路结构而被用于作用于电流驱动发光元件的晶体管。即使提供各种校正电路，也可以防止扫描线的数量增加。本发明设置在晶体管TR2的栅极和源极之间的信号电平保持电容器C2的端电压，该晶体管TR2通过源极跟随器电路配置来电流驱动发光元件12。在通过设置发光元件12的灰度来停止向晶体管TR2的供电之后，当晶体管TR2的源极电压变得几乎恒定时，达到信号电平保持电容器C2。设置端子电压。[选型图]图1

