

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5192042号
(P5192042)

(45) 発行日 平成25年5月8日(2013.5.8)

(24) 登録日 平成25年2月8日(2013.2.8)

(51) Int.Cl.

F I

G09G 3/30 (2006.01)
G09G 3/20 (2006.01)
H01L 51/50 (2006.01)

G09G 3/30 J
G09G 3/20 641D
G09G 3/20 624B
G09G 3/20 611J
G09G 3/20 611H

請求項の数 18 (全 44 頁) 最終頁に続く

(21) 出願番号 特願2010-518189 (P2010-518189)
(86) (22) 出願日 平成21年11月19日(2009.11.19)
(86) 国際出願番号 PCT/JP2009/006215
(87) 国際公開番号 W02011/061800
(87) 国際公開日 平成23年5月26日(2011.5.26)
審査請求日 平成22年5月10日(2010.5.10)

(73) 特許権者 000005821
パナソニック株式会社
大阪府門真市大字門真1006番地
(74) 代理人 100109210
弁理士 新居 広守
(72) 発明者 松井 雅史
日本国大阪府門真市大字門真1006番地
パナソニック株式会社内
(72) 発明者 小野 晋也
日本国大阪府門真市大字門真1006番地
パナソニック株式会社内

審査官 山崎 仁之

最終頁に続く

(54) 【発明の名称】 表示パネル装置、表示装置及びその制御方法

(57) 【特許請求の範囲】

【請求項1】

第1電極と第2電極とを有する発光素子と、
電圧を保持するための第1コンデンサと、
ゲート電極が前記第1コンデンサの第1電極に接続され、ソース電極が前記第1コンデンサの第2電極に接続され、前記第1コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、
前記駆動素子のドレイン電極の電位を決定するための第1電源線と、
前記発光素子の第2電極に電氣的に接続された第2電源線と、
信号電圧を供給するためのデータ線と、

一方の端子が前記データ線に接続され、他方の端子が前記第1コンデンサの第1電極に接続され、前記データ線と前記第1コンデンサの第1電極との導通及び非導通を切り換える第1スイッチング素子と、

前記第1コンデンサの第1電極に信号電圧が供給された状態で、前記第1コンデンサの第1電極と第2電極間の電位差が前記駆動素子の閾値電圧以下となる所定のバイアス電圧を前記第1コンデンサの第2電極に供給するためのバイアス電圧線と、

前記第1コンデンサの第2電極と前記バイアス電圧線との間に設けられた第2コンデンサと、

前記第1スイッチング素子の制御、前記バイアス電圧線による前記所定のバイアス電圧の供給制御、及び前記データ線による信号電圧の供給制御を実行する駆動回路と、を具備

10

20

し、

前記駆動回路は、

前記バイアス電圧線を介して前記所定のバイアス電圧を前記第 2 コンデンサに書込むことで、前記第 1 コンデンサの第 1 電極に信号電圧を供給する状態となっても前記第 1 コンデンサの第 2 電極に対する第 1 電極の電位が前記駆動素子の閾値電圧以下となるような前記所定のバイアス電圧を前記第 1 コンデンサの第 2 電極に供給し、これにより前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間に前記ドレイン電流が流れない状態とし、

前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間に前記ドレイン電流が流れない状態で、かつ、前記第 1 スwitching素子がオン状態で前記第 1 コンデンサの第 1 電極に前記信号電圧を供給し、

10

前記第 1 コンデンサの第 1 電極に前記信号電圧が供給されている間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第 2 コンデンサに書込むことで、前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間に前記ドレイン電流を流し、

前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間に前記ドレイン電流を流してから予め定められた期間の経過後に、前記第 1 スwitching素子をオフ状態にして前記第 1 コンデンサの第 1 電極への前記信号電圧の供給を停止させ、前記期間内に前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間を流れるドレイン電流により前記第 1 コンデンサに蓄積された電荷を放電させる、

20

表示パネル装置。

【請求項 2】

前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第 2 コンデンサに書込む際、前記所定のバイアス電圧から前記逆バイアス電圧に向けて段階的に電圧を変化させる、

請求項 1 に記載の表示パネル装置。

【請求項 3】

さらに、

前記第 1 スwitching素子のゲート電極に走査信号電圧を供給して前記第 1 スwitching素子の導通及び非導通を切り換える走査線を備え、

30

前記駆動回路は、

前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極とを導通させてから予め定められた期間の経過後に、前記第 1 スwitching素子をオフ状態にする際、前記走査線から第 1 スwitching素子へ前記走査信号電圧を段階的に変化させて出力する、

請求項 2 に記載の表示パネル装置。

【請求項 4】

前記所定のバイアス電圧から前記逆バイアス電圧に向けての段階的な電圧変化の度合いと、前記第 1 スwitching素子へ供給する走査信号電圧の段階的な変化の度合いは同じである、

請求項 3 に記載の表示パネル装置。

40

【請求項 5】

前記発光素子は、第 1 電極と、第 2 電極と、前記第 1 電極及び前記第 2 電極に挟まれた発光層とを含み、

少なくとも前記発光素子、前記第 1 コンデンサ、前記駆動素子及び前記第 2 コンデンサは単位画素の画素回路を構成し、

前記駆動回路が前記所定のバイアス電圧から前記逆バイアス電圧に向けて出力させる電圧の段階的な変化は、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素回路において、前記第 2 コンデンサへの前記逆バイアス電圧の書込み開始から書込み終了までの電圧の書込み量の変化に対応している、

請求項 2 に記載の表示パネル装置。

50

【請求項 6】

さらに、

前記第 1 スイッチング素子のゲート電極に走査信号電圧を供給して前記第 1 スイッチング素子の導通及び非導通を切り換える走査線を備え、

前記駆動回路が、前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極とを導通させてから予め定められた期間の経過後に、前記第 1 スイッチング素子をオフ状態にする際、前記駆動回路が前記第 1 スイッチング素子のゲート電極へ出力する走査信号電圧の段階的な変化は、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素回路における前記第 1 スイッチング素子のゲート電極の電圧の変化に対応している、

請求項 5 に記載の表示パネル装置。

10

【請求項 7】

さらに、

前記第 1 コンデンサの第 2 電極に基準電圧を供給する第 3 電源線と、

前記第 1 コンデンサの第 2 電極と前記第 3 電源線との導通及び非導通を切り換える第 2 スイッチング素子とを備え、

前記基準電圧は、前記駆動素子の閾値電圧より大きな電位差を前記第 1 コンデンサに生じさせるための電圧であり、

前記駆動回路は、

前記第 2 スイッチング素子をオン状態にして前記第 1 コンデンサの第 2 電極に前記基準電圧を供給し、

20

前記第 1 スイッチング素子をオン状態にして前記第 1 コンデンサの第 1 電極の電圧を固定するための固定電圧を供給し、

前記第 1 コンデンサの第 1 電極及び第 2 電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間を経過させる、

請求項 1 に記載の表示パネル装置。

【請求項 8】

前記所定のバイアス電圧の電圧値は、

前記第 1 コンデンサの第 1 電極及び第 2 電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間が経過した際に、前記発光素子の第 1 電極と前記発光素子の第 2 電極との電位差が、前記発光素子が発光を開始する前記発光素子の閾値電圧より低い電圧となるように予め設定されている、

30

請求項 7 に記載の表示パネル装置。

【請求項 9】

前記第 3 電源線は、前記第 1 スイッチング素子のゲート電極に走査信号電圧を供給して前記第 1 スイッチング素子の導通及び非導通を切り換える走査線と共用されており、

前記基準電圧は、前記第 1 スイッチング素子をオフ状態にするときの前記走査線の電圧である、

請求項 8 に記載の表示パネル装置。

【請求項 10】

さらに、

前記発光素子の第 1 電極と前記駆動素子のソース電極との導通及び非導通を切り換える第 2 スイッチング素子を備え、

前記駆動回路は、前記期間において、前記第 2 スイッチング素子をオフ状態にして前記発光素子の第 1 電極と前記駆動素子のソース電極とを非導通とする、

請求項 1 に記載の表示パネル装置。

40

【請求項 11】

さらに、

前記発光素子の第 1 電極と前記駆動素子のソース電極との導通及び非導通を切り換える第 2 スイッチング素子を備え、

前記駆動回路は、前記バイアス電圧線を介して前記所定のバイアス電圧を前記第 2 コン

50

デンサに書込み、前記第 1 コンデンサの第 1 電極に信号電圧を供給している間、

前記第 2 スwitchング素子をオフ状態にして前記発光素子の第 1 電極と前記駆動素子のソース電極とを非導通とする、

請求項 1 に記載の表示パネル装置。

【請求項 1 2】

前記バイアス電圧線は、さらに、前記駆動素子の閾値電圧より大きな電位差を前記第 1 コンデンサに生じさせるための第 2 逆バイアス電圧を前記第 2 コンデンサに供給し、

前記駆動回路は、

前記第 1 スwitchング素子をオン状態にして前記第 1 コンデンサの第 1 電極の電圧を固定するための固定電圧を供給しつつ、前記第 2 逆バイアス電圧を前記第 2 コンデンサに書込むことで、前記駆動素子の閾値電圧より大きな電位差を前記第 1 コンデンサに生じさせ、前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間に前記ドレイン電流を流し、

前記第 1 コンデンサの第 1 電極及び第 2 電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間を経過させる、

請求項 1 に記載の表示パネル装置。

【請求項 1 3】

さらに、

前記発光素子の第 1 電極と前記駆動素子のソース電極との導通及び非導通を切り換える第 2 スwitchング素子を備え、

前記駆動回路は、前記第 2 コンデンサに前記第 2 逆バイアス電圧の供給を開始してから、前記第 1 コンデンサの第 1 電極及び第 2 電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの間、前記第 2 スwitchング素子をオフ状態にして前記発光素子の第 1 電極と前記駆動素子のソース電極とを非導通とする、

請求項 1 2 に記載の表示パネル装置。

【請求項 1 4】

前記駆動回路は、

前記期間内に前記第 1 コンデンサに蓄積された電荷を放電させた後、

前記第 2 スwitchング素子をオン状態にして前記発光素子の第 1 電極と前記駆動素子のソース電極とを導通させ、前記第 1 コンデンサに保持された電位差に対応するドレイン電流を前記第 1 電源線と前記第 2 電源線との間に流す、

請求項 1 0、請求項 1 1 及び請求項 1 3 のいずれか 1 項に記載の表示パネル装置。

【請求項 1 5】

請求項 1 ~ 1 4 のうちいずれか 1 項に記載の表示パネル装置と、

前記第 1 及び第 2 電源線に電源を供給する電源と、を備え、

前記発光素子は、前記第 1 電極と、前記第 2 電極と、前記第 1 電極及び前記第 2 電極に挟まれた発光層とを含み、

前記発光素子は、少なくとも複数個マトリクス状に配置されている表示装置。

【請求項 1 6】

請求項 1 ~ 1 4 のうちいずれか 1 項に記載の表示パネル装置と、

前記第 1 及び第 2 電源線に電源を供給する電源と、を備え、

前記発光素子は、前記第 1 電極と、前記第 2 電極と、前記第 1 電極及び前記第 2 電極に挟まれた発光層とを含み、

前記発光素子、前記第 1 コンデンサ、前記駆動素子、前記第 1 スwitchング素子、及び前記第 2 スwitchング素子は単位画素の画素回路を構成し、

前記画素回路は、複数個マトリクス状に配置されている表示装置。

【請求項 1 7】

前記発光素子は、有機エレクトロルミネッセンス発光素子である、

10

20

30

40

50

請求項 15 または 16 に記載の表示装置。

【請求項 18】

第 1 電極と第 2 電極とを有する発光素子と、
電圧を保持するための第 1 コンデンサと、
ゲート電極が前記第 1 コンデンサの第 1 電極に接続され、ソース電極が前記第 1 コンデンサの第 2 電極に接続され、前記第 1 コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、
前記駆動素子のドレイン電極の電位を決定するための第 1 電源線と、
前記発光素子の第 2 電極に電氣的に接続された第 2 電源線と、
信号電圧を供給するためのデータ線と、

10

一方の端子が前記データ線に接続され、他方の端子が前記第 1 コンデンサの第 1 電極に接続され、前記データ線と前記第 1 コンデンサの第 1 電極との導通及び非導通を切り換える第 1 スwitching 素子と、

前記第 1 コンデンサの第 1 電極に信号電圧が供給された状態で、前記第 1 コンデンサの第 1 電極と第 2 電極間の電位差が前記駆動素子の閾値電圧以下となる所定のバイアス電圧を前記第 1 コンデンサの第 2 電極に供給するためのバイアス電圧線と、

前記第 1 コンデンサの第 2 電極と前記バイアス電圧線との間に設けられた第 2 コンデンサとを具備した表示装置の制御方法であって、

前記バイアス電圧線を介して前記所定のバイアス電圧を前記第 2 コンデンサに書込むことで、前記第 1 コンデンサの第 1 電極に信号電圧を供給する状態となっても前記第 1 コンデンサの第 2 電極に対する第 1 電極の電位が前記駆動素子の閾値電圧以下となるような電圧を前記第 1 コンデンサの第 2 電極に供給し、これにより前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間に前記ドレイン電流が流れない状態とし、

20

前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間に前記ドレイン電流が流れない状態で、前記第 1 スwitching 素子をオン状態にして前記第 1 コンデンサの第 1 電極に前記信号電圧を供給し、

前記第 1 コンデンサの第 1 電極に前記信号電圧が供給されている間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第 2 コンデンサに書込むことで、前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間に前記ドレイン電流を流し、

30

前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極とを導通させてから予め定められた期間の経過後に、前記第 1 スwitching 素子をオフ状態にして前記第 1 コンデンサの第 1 電極への前記信号電圧の供給を停止させ、前記期間内に前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間を流れる電流により前記第 1 コンデンサに蓄積された電荷を放電させる、

表示装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示パネル装置、表示装置及びその制御方法に関し、特に電流駆動型の発光素子を用いた表示パネル装置、表示装置及びその制御方法に関する。

40

【背景技術】

【0002】

電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス (EL) 素子を用いた画像表示装置が知られている。この自発光する有機 EL 素子を用いた有機 EL 表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機 EL 表示装置に用いられる有機 EL 素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルが、そこに印加される電圧により制御されるのとは異なる。

50

【 0 0 0 3 】

有機 E L 表示装置では、通常、画素を構成する有機 E L 素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機 E L 素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機 E L 素子を駆動するものをパッシブマトリクス型の有機 E L 表示装置と呼ぶ。

【 0 0 0 4 】

一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（T F T : Thin Film Transistor）を設け、このスイッチング T F T に駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチング T F T をオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機 E L 素子を駆動するものをアクティブマトリクス型の有機 E L 表示装置と呼ぶ。

10

【 0 0 0 5 】

アクティブマトリクス型の有機 E L 表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機 E L 素子が発光するパッシブマトリクス型の有機 E L 表示装置とは異なり、次の走査（選択）まで有機 E L 素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機 E L 表示装置は、低電圧で駆動でき、低消費電力化が可能となる。しかしながら、アクティブマトリクス型の有機 E L 表示装置では、駆動トランジスタの特性のばらつきに起因して、同じデータ信号を与えても、各画素において有機 E L 素子の輝度が異なり、輝度ムラが発生するという欠点がある。

20

【 0 0 0 6 】

この問題に対し、例えば、特許文献 1 では、駆動トランジスタの特性のばらつきによる輝度ムラの補償方法として、簡単な画素回路で、画素ごとの特性ばらつきを補償する方法が開示されている。

【 0 0 0 7 】

図 1 4 は、特許文献 1 に記載された従来の表示装置における画素部の回路構成図である。同図における表示装置 5 0 0 は、画素アレイ部 5 0 1 と、水平セレクタ 5 0 3 と、ライトスキャナ 5 0 4 と、バイアススキャナ 5 0 5 とを備える。画素アレイ部 5 0 1 は、2 次元状に配置された画素部 5 0 2 を備える。

【 0 0 0 8 】

画素部 5 0 2 は、カソードが負電源線 5 1 2 に接続された発光素子 5 0 8、ドレインが正電源線 5 1 1 に接続されソースが発光素子 5 0 8 のアノードに接続された駆動トランジスタ 5 0 7、駆動トランジスタ 5 0 7 のゲート - ソース間に接続された保持容量 5 0 9、駆動トランジスタ 5 0 7 のソースとバイアス線 B S との間に接続された補助容量 5 1 0、ゲートが走査線 W S に接続され信号線 S L から映像信号を選択的に駆動トランジスタ 5 0 7 のゲートに印加するためのサンプリングトランジスタ 5 0 6、という簡単な回路素子により構成される。

30

【 0 0 0 9 】

ライトスキャナ 5 0 4 は、走査線 W S に制御信号を供給する一方、水平セレクタ 5 0 3 は信号線 S L に基準電圧 V r e f を供給し、以って駆動トランジスタ 5 0 7 の閾値電圧 V t h に相当する電圧を保持容量 5 0 9 の保持する補正動作を行い、続いて映像信号の信号電位 V s i g を保持容量 5 0 9 に書き込む書き込み動作を行う。

40

【 0 0 1 0 】

バイアススキャナ 5 0 5 は、補正動作の前にバイアス線 B S の電位を切り換えて補助容量 5 1 0 を介してカップリング電圧を駆動トランジスタ 5 0 7 のソースに加え、以って駆動トランジスタ 5 0 7 のゲート - ソース間電圧 V g s を閾値電圧 V t h より大きくなるように初期化する準備動作を行う。

【 0 0 1 1 】

画素部 5 0 2 は、信号電圧 V s i g の書き込み動作の中で、駆動トランジスタ 5 0 7 のドレイン電流を保持容量 5 0 9 に負帰還し、以って信号電圧 V s i g に対して駆動トラン

50

ジスタ507の移動度に応じた補正をかける。

【0012】

図15は、特許文献1に記載された従来の表示装置の動作タイミングチャートである。同図は1画素行に対する表示装置の動作を表し、1フレーム期間は非発光期間と発光期間から構成されている。また、非発光期間において、駆動トランジスタ507の閾値電圧 V_{th} 及び移動度の補正動作を行っている。

【0013】

まず時刻 T_1 において、当該フレーム期間に入ると走査線 WS に短い制御パルスが印加され、サンプリングトランジスタ506が一旦オン状態となる。このとき、信号線 SL は、基準電圧 V_{ref} であるため、駆動トランジスタ507のゲート電極に当該基準電圧が書き込まれ、駆動トランジスタ507の V_{gs} は V_{th} 以下となり、駆動トランジスタ507はカットオフする。よって、発光素子508は非発光状態となり、当該時刻より、表示装置500は、非発光期間に入る。

【0014】

次に、時刻 T_2 において、走査線 WS に制御信号パルスを印加し、サンプリングトランジスタ506をオン状態にする。

【0015】

その直後の時刻 T_3 において、バイアス線 BS を高電位から低電位に切り換える。これにより、補助容量510を介して駆動トランジスタ507の電位が低下する。これにより、 $V_{gs} > V_{th}$ となり、駆動トランジスタ507をオン状態とする。このとき、発光素子508は逆バイアス状態なので電流は通らず、駆動トランジスタ507のソース電位が上昇していく。やがて、 $V_{gs} = V_{th}$ となったところで駆動トランジスタ507がカットオフし、閾値電圧補正動作が完了する。

【0016】

次に、時刻 T_4 において、信号線 SL の電位が基準電圧 V_{ref} から信号電圧 V_{sig} に切り換わる。このとき、サンプリングトランジスタ506は導通状態にあるので、駆動トランジスタ507のゲート電位は V_{sig} となる。ここで、発光素子508は、始めカットオフ状態にあるので、駆動トランジスタ507のドレイン電流である放電電流 I_{ds} は、専ら保持容量509に流れ込み放電を開始する。この後、サンプリングトランジスタ506がオフ状態となる時刻 T_5 までに、駆動トランジスタ507のソース電位は V だけ上昇する。このようにして、信号電位 V_{sig} が V_{th} に足し込まれる形で保持容量509に書き込まれると共に、移動度補正用の電圧 V が、保持容量509に保持された電圧から差し引かれる。以上の時刻 T_4 ～時刻 T_5 までの期間は、信号書き込み期間であり移動度補正期間でもある。 V_{sig} が高いほど放電電流 I_{ds} は大きくなり V の絶対値も大きくなる。

【0017】

図16は、移動度補正期間における保持容量の放電電流の特性を表すグラフである。横軸は、信号電圧 V_{sig} を書き込んだ後の時間の経過、つまり、時刻 T_4 からの時間の経過を表し、縦軸は、放電電流値を表す。上述したように、時刻 T_4 において基準電圧 V_{ref} から信号電圧 V_{sig} に駆動トランジスタ507のゲート電位が変化すると、放電電流 I_{ds} は、 V_{sig} の大きさによりA1、B1及びC1のような、放電曲線を描く。ここで、A1とA2とはゲートに印加される V_{sig} の大きさは同じであるが、移動度に関する特性パラメータの異なる駆動トランジスタの放電曲線である。B1とB2、ならびに、C1とC2も上記A1とA2との関係と同様である。これらの放電曲線より、同じ信号電位を与えても、移動度に関する特性パラメータが異なると、放電電流 I_{ds} の初期値は異なるが、放電時間が経過すると放電電流 I_{ds} がほぼ一致するようになる。例えば、A1とA2との間では、時刻aにおいて放電電流 I_{ds} がほぼ一致し、B1とB2の間では、時刻bにおいて放電電流 I_{ds} がほぼ一致し、C1とC2の間では、時刻cにおいて放電電流 I_{ds} がほぼ一致するようになる。つまり、画素アレイ部501において、移動度に関する特性パラメータの異なる駆動トランジスタが存在しても、上述した移

10

20

30

40

50

動度補正期間において、発光素子508を発光させないようなゲートバイアスを与えながら駆動トランジスタ507のドレイン電流を放電させることにより、駆動トランジスタの移動度に関する特性ばらつきを考慮した補正がなされる。

【0018】

次に、時刻T5において、走査線WSが低レベル側に遷移し、サンプリングトランジスタ506はオフ状態となる。これにより、駆動トランジスタ507のゲートは信号線SLから切り離され、同時に駆動トランジスタ507のドレイン電流が発光素子508を流れ始める。以降、Vgsは、保持容量509により一定に保持され、その値は信号電圧Vsigに閾値電圧Vth及び移動度の補正をかけたものとなっている。

【0019】

最後に、時刻T6において、バイアス線BSの電位を低電位から高電位に戻し、次のフレーム動作に備える。

【0020】

以上のようにして、特許文献1に係る表示装置500は、閾値電圧Vthや移動度のばらつきに伴う輝度ムラの発生を抑制している。

【先行技術文献】

【特許文献】

【0021】

【特許文献1】特開2008-203657号公報

【発明の概要】

【発明が解決しようとする課題】

【0022】

特許文献1に記載された表示装置500では、適切な移動度補正期間の設定が重要となる。図15に記載された表示装置500の動作タイミングチャートでは、信号線SLが基準電圧Vrefから信号電圧Vsigへ変化する時刻T4で、放電電流Idsによる移動度補正を開始し、サンプリングトランジスタ506がオフ状態となる時刻T5で移動度補正を終了させている。

【0023】

しかしながら、特許文献1に記載された表示装置500では走査線WSの配線遅延により、画素アレイ部501内で移動度補正期間が変動してしまう。以下、この移動度補正期間の変動について図17を用いて説明する。

【0024】

図17は、特許文献1に記載された表示装置における移動度補正期間の変動を説明する図である。同図に記載された、図15における領域Rの拡大図において、移動度補正期間の開始時刻T4は、信号線SLにおける信号電位Vsigの立ち上がり時である。一方、移動度補正期間の終了時刻T5は、走査線WSの電圧立ち下がり時である。しかし、走査線WSの配線遅延により、ライトスキャナ504に近い位置Pでの走査線WSの電圧波形がライトスキャナ504の駆動電圧を反映した矩形波(図17における破線)となるのに対し、ライトスキャナ504から遠い位置Qでの走査線WSの電圧波形は、その立ち上がり及び立ち下がりにおいて、時定数に依存した波形なまり(図17における実線)が生じる。開始時刻T4はVsigの立ち上がり時であり、Vsigは画素列ごとに配置された走査線SLごとに与えられるので、走査線SLの配線遅延により移動度補正開始時刻は画素部ごとに変動しない。これに対し、終了時刻T5は、サンプリングトランジスタ506のゲート-ソース間電圧が、サンプリングトランジスタ506の閾値電圧に到達した時である。当該時刻は、例えば、サンプリングトランジスタ506のゲートに印加される走査電圧Vwsが、サンプリングトランジスタ506のソース電位であるVsigとサンプリングトランジスタ506の閾値電圧との和の電位まで降下したときである。よって、移動度補正終了時刻は、P点とQ点とで差異が生じ、移動度補正期間T4~T5は、P点では図17に記載されたT0となるのに対し、Q点では図17に記載されたTとなる。このP点における移動度補正期間T0とQ点における移動度補正期間Tとの差は、走査線WSの

10

20

30

40

50

立ち下がり時における電圧波形なまりに相当する T である。以上のように、走査線 WS の配線遅延により、移動度補正期間 T が、実際には補正時間設計値 T_0 とはならず、画素部間でばらつきを有してしまう。

【0025】

また、上述したように、移動度補正終了時刻は、例えば、サンプリングトランジスタ 506 のゲートに印加される走査電圧 V_{ws} が、サンプリングトランジスタ 506 のソース電位である V_{sig} とサンプリングトランジスタ 506 の閾値電圧との和の電位まで降下したときである。これにより、信号電圧 V_{sig} の大きさにより、移動度補正期間 T が変化する。よって、走査線 WS の配線遅延が存在すると、映像信号である信号電圧 V_{sig} の変動による上記移動度補正期間のばらつき方が画素部ごとに変動してしまうという問題が存在する。つまり、移動度補正期間 T の変動量は、表示階調の変動に対し画素部間で一定とならず、パネル面内の電流ばらつきとなるので、シェーディング不良発生の原因となる。

10

【0026】

上記課題に鑑み、本発明は、配線遅延に起因する移動度補正ばらつきを、全書き込み電圧に対して抑制する表示パネル装置、表示装置及びその制御方法を提供することを目的とする。

【課題を解決するための手段】

【0027】

上記目的を達成するために、本発明の一態様に係る表示パネル装置は、第 1 電極と第 2 電極とを有する発光素子と、電圧を保持するための第 1 コンデンサと、ゲート電極が前記第 1 コンデンサの第 1 電極に接続され、ソース電極が前記第 1 コンデンサの第 2 電極に接続され、前記第 1 コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第 1 電源線と、前記発光素子の第 2 電極に電氣的に接続された第 2 電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記第 1 コンデンサの第 1 電極に接続され、前記データ線と前記第 1 コンデンサの第 1 電極との導通及び非導通を切り換える第 1 スwitching 素子と、前記第 1 コンデンサの第 1 電極に信号電圧が供給された状態で、前記第 1 コンデンサの第 1 電極と第 2 電極間の電位差が前記駆動素子の閾値電圧以下となる所定のバイアス電圧を前記第 1 コンデンサの第 2 電極に供給するためのバイアス電圧線と、前記第 1 コンデンサの第 2 電極と前記バイアス電圧線との間に設けられた第 2 コンデンサと、前記第 1 スwitching 素子の制御、前記バイアス電圧線による前記所定のバイアス電圧の供給制御、及び前記データ線による信号電圧の供給制御を実行する駆動回路と、を具備し、前記駆動回路は、前記バイアス電圧線を介して前記所定のバイアス電圧を前記第 2 コンデンサに書込むことで、前記第 1 コンデンサの第 1 電極に信号電圧を供給する状態となっても前記第 1 コンデンサの第 2 電極に対する第 1 電極の電位が前記駆動素子の閾値電圧以下となるような前記所定のバイアス電圧を前記第 1 コンデンサの第 2 電極に供給し、これにより前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間に前記ドレイン電流が流れない状態とし、前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間に前記ドレイン電流が流れない状態で、かつ、前記第 1 スwitching 素子がオン状態で前記第 1 コンデンサの第 1 電極に前記信号電圧を供給し、前記第 1 コンデンサの第 1 電極に前記信号電圧が供給されている間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第 2 コンデンサに書込むことで、前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間に前記ドレイン電流を流し、前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間に前記ドレイン電流を流してから予め定められた期間の経過後に、前記第 1 スwitching 素子をオフ状態にして前記第 1 コンデンサの第 1 電極への前記信号電圧の供給を停止させ、前記期間内に前記駆動素子のソース電極と前記第 1 コンデンサの第 2 電極との間を流れるドレイン電流により前記第 1 コンデンサに蓄積された電荷を放電させることを特徴とする。

20

30

40

50

【発明の効果】

【0028】

本発明の表示パネル装置、表示装置及びその制御方法によれば、表示階調による移動度補正時間のばらつきを、移動度補正開始時にも発生させることにより配線遅延の影響を緩和できるので、移動度補正ばらつきを全階調で抑制することが可能となる。

【図面の簡単な説明】

【0029】

【図1】図1は、本発明の表示パネル装置の電気的な構成を示すブロック図である。

【図2】図2は、本発明の実施の形態1に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。

【図3】図3は、本発明の実施の形態1に係る表示パネル装置の制御方法の動作タイミングチャートである。

【図4】図4は、本発明の実施の形態1に係る表示パネル装置の有する画素回路の状態遷移図である。

【図5】図5は、本発明の表示パネル装置の移動度補正期間を説明する図である。

【図6A】図6Aは、バイアス電圧の立ち下がりにおける過渡応答特性を表すグラフである。

【図6B】図6Bは、バイアス電圧の立ち下がりにおける過渡応答特性の傾き特性を表すグラフである。

【図7】図7は、従来の方法による移動度補正期間の算出パラメータを説明する図である。

【図8A】図8Aは、従来移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。

【図8B】図8Bは、本発明の実施の形態1に係る表示パネル装置の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。

【図9】図9は、本発明の実施の形態2に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。

【図10】図10は、本発明の実施の形態2に係る表示パネル装置の制御方法の動作タイミングチャートである。

【図11】図11は、本発明の実施の形態2に係る表示パネル装置の有する画素回路の状態遷移図である。

【図12A】図12Aは、従来移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。

【図12B】図12Bは、本発明の実施の形態2に係る表示パネル装置の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。

【図13】図13は、本発明の表示パネル装置を内蔵した薄型フラットTVの外観図である。

【図14】図14は、特許文献1に記載された従来表示装置における画素部の回路構成図である。

【図15】図15は、特許文献1に記載された従来表示装置の動作タイミングチャートである。

【図16】図16は、移動度補正期間における保持容量の放電電流の特性を表すグラフである。

【図17】図17は、特許文献1に記載された表示装置における移動度補正期間の変動を説明する図である。

【発明を実施するための形態】

【0030】

本発明の一態様に係る表示パネル装置は、第1電極と第2電極とを有する発光素子と、電圧を保持するための第1コンデンサと、ゲート電極が前記第1コンデンサの第1電極に接続され、ソース電極が前記第1コンデンサの第2電極に接続され、前記第1コンデンサ

10

20

30

40

50

に保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第1電源線と、前記発光素子の第2電極に電氣的に接続された第2電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記第1コンデンサの第1電極に接続され、前記データ線と前記第1コンデンサの第1電極との導通及び非導通を切り換える第1スイッチング素子と、前記第1コンデンサの第1電極に信号電圧が供給された状態で、前記第1コンデンサの第1電極と第2電極間の電位差が前記駆動素子の閾値電圧以下となる所定のバイアス電圧を前記第1コンデンサの第2電極に供給するためのバイアス電圧線と、前記第1コンデンサの第2電極と前記バイアス電圧線との間に設けられた第2コンデンサと、前記第1スイッチング素子の制御、前記バイアス電圧線による前記所定のバイアス電圧の供給制御、及び前記データ線による信号電圧の供給制御を実行する駆動回路と、を具備し、前記駆動回路は、前記バイアス電圧線を介して前記所定のバイアス電圧を前記第2コンデンサに書込むことで、前記第1コンデンサの第1電極に信号電圧を供給する状態となっても前記第1コンデンサの第2電極に対する第1電極の電位が前記駆動素子の閾値電圧以下となるような前記所定のバイアス電圧を前記第1コンデンサの第2電極に供給し、これにより前記駆動素子のソース電極と前記第1コンデンサの第2電極との間に前記ドレイン電流が流れない状態とし、前記駆動素子のソース電極と前記第1コンデンサの第2電極との間に前記ドレイン電流が流れない状態で、かつ、前記第1スイッチング素子がオン状態で前記第1コンデンサの第1電極に前記信号電圧を供給し、前記第1コンデンサの第1電極に前記信号電圧が供給されている間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第2コンデンサに書込むことで、前記駆動素子のソース電極と前記第1コンデンサの第2電極との間に前記ドレイン電流を流し、前記駆動素子のソース電極と前記第1コンデンサの第2電極との間に前記ドレイン電流を流してから予め定められた期間の経過後に、前記第1スイッチング素子をオフ状態にして前記第1コンデンサの第1電極への前記信号電圧の供給を停止させ、前記期間内に前記駆動素子のソース電極と前記第1コンデンサの第2電極との間を流れるドレイン電流により前記第1コンデンサに蓄積された電荷を放電させるものである。

【0031】

本態様によると、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第2コンデンサに書込むことで前記駆動素子のソース電極と前記第1コンデンサの第2電極に前記駆動素子のドレイン電流である放電電流を流す。これにより、上記放電電流による駆動素子の移動度補正を開始させる。

【0032】

そして、前記駆動素子のソース電極と前記第1コンデンサの第2電極との間に上記放電電流を流してから予め定められた期間の経過後に、前記第1スイッチング素子を制御して前記第1コンデンサの第1電極への前記信号電圧の供給を停止させる。これにより、自己放電電流による駆動素子の移動度補正を終了させる。

【0033】

従って、上記放電電流による駆動素子の移動度補正の開始制御を、前記逆バイアス電圧を前記第2コンデンサに書込む制御により行い、第1コンデンサへの前記信号電圧の供給制御とは別個の制御としている。一方、上記放電電流による駆動素子の移動度補正の終了制御を、第1コンデンサへの前記信号電圧の供給停止制御により行っている。即ち、上記放電電流による駆動素子の移動度補正の開始制御と、上記放電電流による駆動素子の移動度補正の終了制御とを別個の制御により行っている。そのため、上記放電電流が流れ始める時刻の、前記駆動回路から前記逆バイアス電圧を出力した時刻からの遅延量と、上記放電電流が停止する時刻の、前記駆動回路から前記第1スイッチング素子をオフ状態にするための走査信号を出力した時刻からの遅延量とが対応して相殺される。よって、移動度補正終了時刻のみ遅延量を有する従来の移動度補正期間に比べ、上記移動度補正期間を精度よく制御できる。その結果、前記駆動素子の移動度を精度よく補正できる。

【0034】

また、本発明の一態様に係る表示パネル装置は、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第2コンデンサに書込む際、前記所定のバイアス電圧から前記逆バイアス電圧に向けて段階的に電圧を変化させるものである。

【0035】

表示パネル装置が大画面化すると、多くの画素部が配線に接続されるため、配線の抵抗及び寄生容量が増大する。前記逆バイアス電圧を前記第2コンデンサに書込むことにより前記駆動素子のソース電極と前記第1コンデンサの第2電極との間に放電電流を流す際、例えば、駆動回路に近い表示パネル装置の端部領域の画素部では、バイアス電圧線の電圧は急峻に変化する。そのため、上記放電電流が流れ始めるときに、前記バイアス電圧線はほぼ逆バイアス電圧に到達している。一方、例えば、駆動回路から遠い表示パネル装置の中央領域の画素部では、前記バイアス電圧線の制御に遅延量が発生するため、表示パネルの端部領域の場合に比べて、前記バイアス電圧線の電圧は所定の時定数に従い、なだらかに変化する。そのため、上記放電電流が流れ始めた後、前記バイアス電圧線が逆バイアス電圧となるまでには、表示パネルの端部領域と中央領域とで時間差が発生する。前記駆動素子のソース電極と前記第1コンデンサの第2電極との導通開始から前記バイアス電圧線が逆バイアス電圧に到達するまでの時間のばらつきにより、表示パネルの端部領域と中央領域では、バイアス電圧の過渡応答に差異が生じる。その結果、上記放電電流が流れる期間に差異が生じ放電量が変化してしまう。これは、表示パネル装置の端部領域と中央領域とで、発光ムラが生じる原因となる。なお、表示パネル装置の中央領域の画素部とは、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素部の一例である。前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素部において、配線の抵抗及び寄生容量が増大する。従って、画素回路が前記表示パネルの一方の端部領域に配置されている場合は、前記表示パネル装置の他方の端部領域に配置された画素部において、上記と同様の問題が生ずる。

【0036】

本態様によると、前記バイアス電圧線を介して逆バイアス電圧を前記第2コンデンサに書込む際、前記所定のバイアス電圧から前記逆バイアス電圧に向けて段階的に電圧を変化させる。

【0037】

これにより、例えば、表示パネル装置の端部領域と中央領域とで、前記バイアス電圧線が逆バイアス電圧に到達するまでの時間を可能な限り揃えることが可能となる。つまり、バイアス電圧の過渡応答特性を可能な限り揃えることにより、放電量を揃える。このため、例えば、表示パネル装置の端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、表示パネル装置の中央領域の画素部とは、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素部の一例である。画素回路が前記表示パネルの一方の端部領域に配置されている場合は、前記表示パネル装置の、一方の端部領域と他方の端部領域とに配置された画素部において、発光量が不均一になるのを防止できる。

【0038】

また、本発明の一態様に係る表示パネル装置は、さらに、前記第1スイッチング素子のゲート電極に走査信号電圧を供給して前記第1スイッチング素子の導通及び非導通を切り換える走査線を備え、前記駆動回路は、前記駆動素子のソース電極と前記第1コンデンサの第2電極とを導通させてから予め定められた期間の経過後に、前記第1スイッチング素子をオフ状態にする際、前記走査線から第1スイッチング素子へ前記走査信号電圧を段階的に変化させて出力するものである。

【0039】

本態様によれば、移動度補正の終了時期についても、例えば、表示パネル装置の端部領域と中央領域とで、前記走査線が第1スイッチング素子をオフ状態にするまでの時間を可能な限り揃えることが可能となる。つまり、走査信号電圧の過渡応答特性を可能な限り揃えることにより、放電量を揃える。そのため、上記開始遅延量と、上記終了遅延量とがよ

10

20

30

40

50

り精確に対応して相殺される。

【0040】

また、本発明の一態様に係る表示パネル装置は、前記所定のバイアス電圧から前記逆バイアス電圧に向けての段階的な電圧変化の度合いと、前記第1スイッチング素子へ供給する走査信号電圧の段階的な変化の度合いは同じである。

【0041】

本態様によれば、移動度補正の開始時期のばらつきを緩和するためのバイアス電圧の段階的な電圧変化と、移動度補正の終了時期のばらつきを緩和するための走査信号電圧の段階的な電圧変化との度合いを揃えることにより、さらに上記開始遅延量と上記終了遅延量とが高精度に対応して相殺される。

10

【0042】

また、本発明の一態様に係る表示パネル装置において、前記発光素子は、第1電極と、第2電極と、前記第1電極及び前記第2電極に挟まれた発光層とを含み、少なくとも前記発光素子、前記第1コンデンサ、前記駆動素子及び前記第2コンデンサは単位画素の画素回路を構成し、前記駆動回路が前記所定のバイアス電圧から前記逆バイアス電圧に向けて出力させる電圧の段階的な変化は、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素回路において、前記第2コンデンサへの前記逆バイアス電圧の書込み開始から書込み終了までの電圧の書込み量の変化に対応している。

【0043】

本態様によると、前記所定のバイアス電圧から前記逆バイアス電圧に向けて変化する電圧の段階的な変化は、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素回路において、前記第2コンデンサへの前記逆バイアス電圧の書込み開始から書込み終了までの電圧の書込み量の変化に対応している。

20

【0044】

これにより、表示パネル装置の中央領域での上記放電電流の開始タイミングを基準に、表示パネル装置の他の領域での放電電流の開始タイミングを設定するので、表示パネル装置の端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、表示パネル装置の中央領域の画素部とは、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素部の一例である。画素回路が前記表示パネルの一方の端部領域に配置されている場合は、前記表示パネル装置の、一方の端部領域と他方の端部領域とに配置された画素部において、発光量が不均一になるのを防止できる。

30

【0045】

また、本発明の一態様に係る表示パネル装置は、さらに、前記第1スイッチング素子のゲート電極に走査信号電圧を供給して前記第1スイッチング素子の導通及び非導通を切り換える走査線を備え、前記駆動回路が、前記駆動素子のソース電極と前記第1コンデンサの第2電極とを導通させてから予め定められた期間の経過後に、前記第1スイッチング素子をオフ状態にする際、前記駆動回路が前記第1スイッチング素子のゲート電極へ出力する走査信号電圧の段階的な変化は、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素回路における前記第1スイッチング素子のゲート電極の電圧の変化に対応している。

40

【0046】

本態様によれば、移動度補正の終了時期についても、例えば、表示パネル装置の中央領域での上記放電電流の終了タイミングを基準に、表示パネル装置の他の領域での放電電流の終了タイミングを設定するので、上記開始遅延量と、上記終了遅延量とがより高精度に対応して相殺される。

【0047】

また、本発明の一態様に係る表示パネル装置は、さらに、前記第1コンデンサの第2電極に基準電圧を供給する第3電源線と、前記第1コンデンサの第2電極と前記第3電源線との導通及び非導通を切り換える第2スイッチング素子とを備え、前記基準電圧は、前記

50

駆動素子の閾値電圧より大きな電位差を前記第1コンデンサに生じさせるための電圧であり、前記駆動回路は、前記第2スイッチング素子をオン状態にして前記第1コンデンサの第2電極に前記基準電圧を供給し、前記第1スイッチング素子をオン状態にして前記第1コンデンサの第1電極の電圧を固定するための固定電圧を供給し、前記第1コンデンサの第1電極及び第2電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間を経過させる。

【0048】

本態様によると、前記第2スイッチング素子を制御して前記第1コンデンサの第2電極に前記基準電圧を供給し、前記第1スイッチング素子を制御して前記第1コンデンサの第1電極の電圧を固定するための固定電圧を供給し、前記第1コンデンサの第1電極と第2電極との電位差が前記駆動素子の閾値電圧に到達するまでの時間が経過するのを待つ。即ち、前記第1コンデンサに前記駆動素子の閾値電圧を保持させる。

10

【0049】

その状態で、前記バイアス電圧線を介して前記所定のバイアス電圧を供給して前記駆動素子のソース電極と前記第1コンデンサの第2電極との間に前記ドレイン電流が流れない状態とする。その上で、前記第1コンデンサの第1電極に前記信号電圧の供給を開始する。これにより、前記第1コンデンサには、前記駆動電圧の閾値電圧が補償された前記信号電圧に対応する電荷が蓄積されることになる。

【0050】

このように、前記第1コンデンサに前記駆動素子の閾値電圧を保持させた上で、前記第1コンデンサの第1電極に前記信号電圧を供給するので、前記第1コンデンサに所望の電位差を蓄積できる。換言すれば、前記第1コンデンサに前記信号電圧を書き込み終わるまで、前記駆動素子はオン状態とはならないので、前記第1コンデンサに所望の電位差を蓄積できる。

20

【0051】

その結果、発光期間において所望の電位差に対応する電流を前記第1電源線と前記第2電源線との間に流し、前記発光素子の発光量を精度よく制御できる。

【0052】

また、本発明の一態様に係る表示パネル装置において、前記所定のバイアス電圧の電圧値は、前記第1コンデンサの第1電極及び第2電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間が経過した際に、前記発光素子の第1電極と前記発光素子の第2電極との電位差が、前記発光素子が発光を開始する前記発光素子の閾値電圧より低い電圧となるように予め設定されている。

30

【0053】

本態様によると、前記所定のバイアス電圧は、前記第1コンデンサの第1電極に前記信号電圧を供給している間、前記発光素子の第1電極と前記発光素子の第2電極との電位差が、前記発光素子が発光を開始する前記発光素子の閾値電圧より低い電圧となるように設定されるものである。換言すれば、前記所定のバイアス電圧は、前記第1コンデンサに前記信号電圧を書き込み終わるまで前記駆動素子がオン状態となるのを防止する機能を果たすとともに、前記第1コンデンサに前記信号電圧を書き込み終わるまで前記第1コンデンサの第2電極から前記発光素子を介して前記第2電源線に漏れ電流が流れるのを防止する機能を果たす。これにより、前記第1コンデンサに前記信号電圧を書き込む間に前記第1コンデンサの電位差が変動するのを防止でき、前記第1コンデンサに所望の電位差を保持できる。その結果、発光期間において所望の電位差に対応する電流を前記第1電源線と前記第2電源線との間に流し、前記発光素子の発光量を精度よく制御できる。

40

【0054】

また、本発明の一態様に係る表示パネル装置において、前記第3電源線は、前記第1スイッチング素子のゲート電極に走査信号電圧を供給して前記第1スイッチング素子の導通及び非導通を切り換える走査線と共用されており、前記基準電圧は、前記第1スイッチング素子をオフ状態にするときの前記走査線の電圧である。

50

【 0 0 5 5 】

本態様によると、駆動素子の閾値電圧を検出する前段階として前記第1コンデンサの第2電極に印加される前記基準電圧を、前記第1スイッチング素子を制御する走査線の電圧で共用する。このとき、前記基準電圧は、データ線から供給される固定電圧により、前記第1コンデンサには、前記駆動素子の閾値電圧より大きな電位差を生じさせる。ここで、前記基準電圧としては、前記第1スイッチング素子をオフ状態にする時の前記走査線の電圧が用いられる。これにより、所望の電位差に対応するドレイン電流を前記第1電源線と前記第2電源線との間に流し、前記発光素子の発光量を精度よく制御できるとともに、画素回路の簡素化が図られる。

【 0 0 5 6 】

また、本発明の一態様に係る表示パネル装置は、さらに、前記発光素子の第1電極と前記駆動素子のソース電極との導通及び非導通を切り換える第2スイッチング素子を備え、前記駆動回路は、前記期間において、前記第2スイッチング素子をオフ状態にして前記発光素子の第1電極と前記駆動素子のソース電極とを非導通とする。

【 0 0 5 7 】

前記第1スイッチング素子を制御して前記第1コンデンサの第1電極に前記信号電圧を供給している間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第2コンデンサに書込むことで、前記駆動素子のソース電極と前記第1コンデンサの第2電極との間に上記放電電流を流してから、前記第1スイッチング素子を制御して前記第1コンデンサの第1電極への前記信号電圧の供給を停止するまでの間、上記放電電流による移動度補正を行う。

【 0 0 5 8 】

一方で、前記第1スイッチング素子を制御して前記第1コンデンサの第1電極に前記信号電圧を供給している間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第2コンデンサに書込むことで、前記駆動素子の移動度補正が終わる前に、前記発光素子に電流が流れて前記発光素子が発光した場合、前記移動度補正の結果得たい所望の電位差が前記第1コンデンサに蓄積できず、このため、画素間での前記発光素子の発光ムラを精度よく補正出来ない。

【 0 0 5 9 】

本態様によると、前記期間において、前記発光素子の第1電極と前記駆動素子のソース電極とを非導通とする。これによると、前記第1コンデンサの第1電極に前記信号電圧を供給しても、前記発光素子の第1電極と前記駆動素子のソース電極とが非導通であるので、前記発光素子に上記ドレイン電流は流れない。

【 0 0 6 0 】

そのため、前記第1スイッチング素子を制御して前記第1コンデンサの第1電極に前記信号電圧を供給している間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第2コンデンサに書込むことで、前記駆動素子の移動度補正が終わる前に前記発光素子に電流が流れて前記発光素子が発光するのを防止できる、その結果、画素間での前記発光素子の発光ムラを精度よく補正できる。

【 0 0 6 1 】

また、本発明の一態様に係る表示パネル装置は、さらに、前記発光素子の第1電極と前記駆動素子のソース電極との導通及び非導通を切り換える第2スイッチング素子を備え、前記駆動回路は、前記バイアス電圧線を介して前記所定のバイアス電圧を前記第2コンデンサに書込み、前記第1コンデンサの第1電極に信号電圧を供給している間、前記第2スイッチング素子をオフ状態にして前記発光素子の第1電極と前記駆動素子のソース電極とを非導通とする。

【 0 0 6 2 】

前記第1コンデンサの第1電極に信号電圧を供給している間、前記第2コンデンサの第1電極の電位によっては、前記第2コンデンサの第1電極から前記発光素子に電流が流れる場合が想定される。その結果、前記信号電圧書き込み時に、前記第1コンデンサに設定

10

20

30

40

50

した前記駆動素子の閾値電圧が変動するという問題がある。

【0063】

本態様によると、前記バイアス電圧線を介して前記所定のバイアス電圧を前記第2コンデンサに書込み、前記第1コンデンサの第1電極に信号電圧を供給している間、前記第2スイッチング素子を制御して前記発光素子の第1電極と前記駆動素子のソース電極との間にドレイン電流を流さない。これにより、前記信号電圧を前記第1電極に供給している間、前記第2コンデンサの第1電極から前記発光素子に、電流が流れるのを防止できるので、前記第1コンデンサに設定された閾値電圧が変動するのを防止できる。その結果、前記第1コンデンサには、前記駆動電圧の閾値電圧が補償された前記信号電圧に対応する電荷が正確に蓄積され、所望の電位差に対応する電流を前記第1電源線と前記第2電源線との間に流し、前記発光素子の発光量を精度よく制御できる。

10

【0064】

また、本発明の一態様に係る表示パネル装置において、前記バイアス電圧線は、さらに、前記駆動素子の閾値電圧より大きな電位差を前記第1コンデンサに生じさせるための第2逆バイアス電圧を前記第2コンデンサに供給し、前記駆動回路は、前記第1スイッチング素子をオン状態にして前記第1コンデンサの第1電極の電圧を固定するための固定電圧を供給しつつ、前記第2逆バイアス電圧を前記第2コンデンサに書込むことで、前記駆動素子の閾値電圧より大きな電位差を前記第1コンデンサに生じさせ、前記駆動素子のソース電極と前記第1コンデンサの第2電極との間に前記ドレイン電流を流し、前記第1コンデンサの第1電極及び第2電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間を経過させる。

20

【0065】

本態様によると、前記第1スイッチング素子を制御して前記第1コンデンサの第1電極の電圧を固定するための固定電圧を供給しつつ、前記第2逆バイアス電圧を前記第2コンデンサに書込む。前記第2逆バイアス電圧は、前記駆動素子の閾値電圧より大きな電位差を前記第1コンデンサに生じさせるものである。そして、前記第1コンデンサの第1電極及び第2電極の電位差が前記駆動素子の閾値電圧に到達するまでの時間以上の時間を経過するのを待つ。これにより、前記第1コンデンサに前記駆動素子の閾値電圧が保持される。

【0066】

前記第1コンデンサに前記駆動素子の閾値電圧が保持されると、前記駆動素子のドレイン電流の流れは停止する。この状態で、前記第1コンデンサの第1電極に前記信号電圧の供給を開始する。これにより、前記第1コンデンサには、前記駆動電圧の閾値電圧が補償された前記信号電圧に対応する電荷が蓄積されることになる。

30

【0067】

このように、前記第1コンデンサに前記駆動素子の閾値電圧を保持させた上で、前記第1コンデンサの第1電極に前記信号電圧を供給するので、前記第1コンデンサに所望の電位差を蓄積できる。その結果、発光期間において所望の電位差に対応する電流を前記第1電源線と前記第2電源線との間に流し、前記発光素子の発光量を精度よく制御できる。

【0068】

また、本発明の一態様に係る表示パネル装置は、さらに、前記発光素子の第1電極と前記駆動素子のソース電極との導通及び非導通を切り換える第2スイッチング素子を備え、前記駆動回路は、前記第2コンデンサに前記第2逆バイアス電圧の供給を開始してから、前記第1コンデンサの第1電極及び第2電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの間、前記第2スイッチング素子をオフ状態にして前記発光素子の第1電極と前記駆動素子のソース電極とを非導通とする。

40

【0069】

前記第1コンデンサに前記駆動素子の閾値電圧を保持するために、前記第2コンデンサに前記第2逆バイアス電圧を供給する際、前記第2のコンデンサに印加する前記第2逆バイアス電圧の値は、前記第1のコンデンサに加え前記発光素子に蓄積された容量から影響

50

を受ける。

【0070】

この場合、前記第2のコンデンサの第1電極に印加される電圧の値は、前記発光素子に蓄積された容量の影響を受け、所望の電圧値より小さなものになる。その結果、前記第2のコンデンサの第1電極に所望の電圧値を印加するために、前記第2逆バイアス電圧を余分に印加する必要があり、消費電力が高くなるという問題がある。

【0071】

本態様によると、前記第2コンデンサに前記第2逆バイアス電圧の供給を開始してから、前記第1コンデンサの第1電極及び第2電極の電位差が前記駆動素子の閾値電圧に到達するまでの間、前記発光素子の第1電極と前記駆動素子のソース電極とを非導通とする。これにより、前記駆動素子に閾値電圧を設定している間、前記第2のコンデンサの第1電極に印加される電圧値が前記発光素子の容量の影響を受けることを防止でき、前記第2のコンデンサの第1電極に印加される電圧を前記所望の値に設定できる。その結果、前記第2逆バイアス電圧を余分に印加する必要がなくなり、低消費電力化を図ることができる。

10

【0072】

また、本発明の一態様に係る表示パネル装置において、前記駆動回路は、前記期間内に前記第1コンデンサに蓄積された電荷を放電させた後、前記第2スイッチング素子をオン状態にして前記発光素子の第1電極と前記駆動素子のソース電極とを導通させ、前記第1コンデンサに保持された電位差に対応するドレイン電流を前記第1電源線と前記第2電源線との間に流す。

20

【0073】

本態様によると、前記期間内に前記第1コンデンサに蓄積された電荷を放電させた後、前記第1コンデンサの第1電極への前記信号電圧の供給を停止させ、前記発光素子の第1電極と前記駆動素子のソース電極とを導通させ、前記第1コンデンサに蓄積された電位差に対応する電流を前記第1電源線と前記第2電源線との間に流す。これにより、所望の電位差に対応する電流を前記第1電源線と前記第2電源線との間に流し、前記発光素子の発光量を精度よく制御できる。

【0074】

また、本発明の一態様に係る表示装置は、上記記載の表示パネル装置と、前記第1及び第2電源線に電源を供給する電源と、を備え、前記発光素子は、前記第1電極と、前記第2電極と、前記第1電極及び前記第2電極に挟まれた発光層とを含み、前記発光素子は、少なくとも複数個マトリクス状に配置されている。

30

【0075】

また、本発明の一態様に係る表示装置は、上記記載の表示パネル装置と、前記第1及び第2電源線に電源を供給する電源と、を備え、前記発光素子は、前記第1電極と、前記第2電極と、前記第1電極及び前記第2電極に挟まれた発光層とを含み、前記発光素子、前記第1コンデンサ、前記駆動素子、前記第1スイッチング素子、及び前記第2スイッチング素子は単位画素の画素回路を構成し、前記画素回路は、複数個マトリクス状に配置されている。

【0076】

また、本発明の一態様に係る表示装置において、前記発光素子は、有機エレクトロルミネッセンス発光素子である。

40

【0077】

また、本発明の一態様に係る表示装置の制御方法は、第1電極と第2電極とを有する発光素子と、電圧を保持するための第1コンデンサと、ゲート電極が前記第1コンデンサの第1電極に接続され、ソース電極が前記第1コンデンサの第2電極に接続され、前記第1コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第1電源線と、前記発光素子の第2電極に電氣的に接続された第2電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記第

50

1 コンデンサの第1電極に接続され、前記データ線と前記第1コンデンサの第1電極との導通及び非導通を切り換える第1スイッチング素子と、前記第1コンデンサの第1電極に信号電圧が供給された状態で、前記第1コンデンサの第1電極と第2電極間の電位差が前記駆動素子の閾値電圧以下となる所定のバイアス電圧を前記第1コンデンサの第2電極に供給するためのバイアス電圧線と、前記第1コンデンサの第2電極と前記バイアス電圧線との間に設けられた第2コンデンサとを具備した表示装置の制御方法であって、前記バイアス電圧線を介して前記所定のバイアス電圧を前記第2コンデンサに書込むことで、前記第1コンデンサの第1電極に信号電圧を供給する状態となっても前記第1コンデンサの第2電極に対する第1電極の電位が前記駆動素子の閾値電圧以下となるような電圧を前記第1コンデンサの第2電極に供給し、これにより前記駆動素子のソース電極と前記第1コンデンサの第2電極との間に前記ドレイン電流が流れない状態とし、前記駆動素子のソース電極と前記第1コンデンサの第2電極との間に前記ドレイン電流が流れない状態で、前記第1スイッチング素子をオン状態にして前記第1コンデンサの第1電極に前記信号電圧を供給し、前記第1コンデンサの第1電極に前記信号電圧が供給されている間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第2コンデンサに書込むことで、前記駆動素子のソース電極と前記第1コンデンサの第2電極との間に前記ドレイン電流を流し、前記駆動素子のソース電極と前記第1コンデンサの第2電極とを導通させてから予め定められた期間の経過後に、前記第1スイッチング素子をオフ状態にして前記第1コンデンサの第1電極への前記信号電圧の供給を停止させ、前記期間内に前記駆動素子のソース電極と前記第1コンデンサの第2電極との間を流れる電流により前記第1コンデンサに蓄積された電荷を放電させるものである。

10

20

【0078】

以下、本発明の好ましい実施の形態を図に基づき説明する。なお、以下では、全ての図を通じて同一又は相当する要素には同じ符号を付して、その重複する説明を省略する。

【0079】

(実施の形態1)

本実施の形態における表示パネル装置は、有機EL素子と、第1コンデンサと、第1コンデンサに保持された電圧に応じたドレイン電流を有機EL素子に流す駆動トランジスタと、信号電圧を供給するためのデータ線と、データ線とコンデンサの第1電極との導通及び非導通を切り換える選択トランジスタと、所定のバイアス電圧及び逆バイアス電圧を第1コンデンサの第2電極に供給するためのバイアス電圧線と、第1コンデンサの第2電極とバイアス電圧線との間に設けられた第2コンデンサと、第1コンデンサの第2電極に基準電圧を印加するタイミングを供給する第2スイッチング素子と、駆動回路とを備える。

30

【0080】

上記駆動回路は、(1)駆動トランジスタのドレイン電流が流れない状態となるようにバイアス電圧線を介して所定のバイアス電圧を第2コンデンサに書込み、(2)第1コンデンサの第1電極に信号電圧を供給するように第1スイッチング素子をオン状態にし、(3)駆動トランジスタのソース電極と第1コンデンサの第2電極との間に放電電流を流すようにバイアス電圧線を介して逆バイアス電圧を第2コンデンサに書込み、(4)上記放電電流を流してから予め定められた期間の経過後に、第1コンデンサの第1電極への信号電圧の供給を停止させるように第1スイッチング素子をオフ状態にする。これにより、上記期間内に上記放電電流により第1コンデンサに蓄積された電荷を放電させる。

40

【0081】

よって、逆バイアス電圧を出力した時刻から上記放電電流が流れ始める時刻までの移動度補正開始の遅延量と、前記駆動回路が第1スイッチング素子へ走査信号を出力した時刻から上記放電電流が停止するまでの移動度補正終了の遅延量とが対応する。よって、上記移動度補正期間を精度よく制御できる。その結果、前記駆動素子の移動度を精度よく補正できる。

【0082】

以下、本発明の実施の形態1について、図面を参照しながら説明する。

50

【 0 0 8 3 】

図 1 は、本発明の表示パネル装置の電氣的な構成を示すブロック図である。同図における表示パネル装置 1 は、制御回路 2 と、バイアス線駆動回路 3 と、走査線駆動回路 4 と、データ線駆動回路 5 と、表示部 6 とを備える。表示部 6 は、複数の発光画素 1 0 がマトリクス状に配置されている。

【 0 0 8 4 】

また、図 2 は、本発明の実施の形態 1 に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素 1 0 は、駆動トランジスタ 1 1 と、選択トランジスタ 1 2 と、有機 E L 素子 1 3 と、コンデンサ 1 4 及び 1 5 と、スイッチングトランジスタ 1 6 と、データ線 2 0 と、走査線 2 1 及び 2 2 と、バイアス線 2 3 と、正電源線 2 4 と、負電源線 2 5 とを備える。また、周辺回路は、バイアス線駆動回路 3 と、走査線駆動回路 4 と、データ線駆動回路 5 とを備える。

10

【 0 0 8 5 】

図 1 及び図 2 に記載された構成要素について、以下、その接続関係および機能を説明する。

【 0 0 8 6 】

制御回路 2 は、バイアス線駆動回路 3、走査線駆動回路 4 及びデータ線駆動回路 5 の制御を行う機能を有する。制御回路 2 は、外部から入力された映像信号を、補正データ等に基づいて電圧信号に変換して、データ線駆動回路 5 へと出力する。

【 0 0 8 7 】

走査線駆動回路 4 は、走査線 2 1 及び 2 2 に接続されており、走査線 2 1 及び 2 2 に走査信号を出力することにより、発光画素 1 0 の有する選択トランジスタ 1 2 及びスイッチングトランジスタ 1 6 の導通及び非導通を切り換える機能を有する駆動回路である。走査線駆動回路 4 は、駆動トランジスタ 1 1 のソース電極とコンデンサ 1 4 の第 2 電極との間に上記放電電流を流してから予め定められた期間の経過後に、選択トランジスタ 1 2 を制御してコンデンサ 1 4 の第 1 電極への信号電圧の供給を停止させる。これにより、上記放電電流による駆動素子の移動度補正を終了させる。

20

【 0 0 8 8 】

データ線駆動回路 5 は、データ線 2 0 に接続されており、映像信号に基づいた信号電圧を発光画素 1 0 へ出力する機能を有する駆動回路である。

30

【 0 0 8 9 】

バイアス線駆動回路 3 は、バイアス線 2 3 に接続されており、バイアス線 2 3 を介して、コンデンサ 1 5 に所定のバイアス電圧及び当該バイアス電圧に対応する逆バイアス電圧を印加する機能を有する駆動回路である。バイアス線駆動回路 3 は、バイアス線 2 3 を介して逆バイアス電圧をコンデンサ 1 5 に書込むことで駆動トランジスタ 1 1 のソース電極とコンデンサ 1 4 の第 2 電極にドレイン電流である放電電流を流す。これにより、バイアス線駆動回路 3 は、上記放電電流による駆動素子の移動度補正を開始させる。

【 0 0 9 0 】

表示部 6 は、複数の発光画素 1 0 を備え、外部から表示パネル装置 1 へ入力された映像信号に基づいて画像を表示する。

40

【 0 0 9 1 】

なお、バイアス線駆動回路 3 と走査線駆動回路 4 とは、表示部 6 に対して、同じ側に配置されていることが好ましい。

【 0 0 9 2 】

また、バイアス線駆動回路 3 と走査線駆動回路 4 とは、互いに独立した駆動回路でなく、バイアス線駆動回路 3 の機能及び走査線駆動回路 4 の機能を併せ持つ一つの駆動回路であってもよい。

【 0 0 9 3 】

駆動トランジスタ 1 1 は、ゲートが選択トランジスタ 1 2 のソース電極に接続され、ドレイン電極が第 1 電源線である正電源線 2 4 に接続され、ソース電極が有機 E L 素子 1 3

50

のアノード電極及びコンデンサ14の第2電極に接続された駆動素子である。駆動トランジスタ11は、ゲート-ソース間に印加された電圧を、当該電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機EL素子13に供給する。あるいは、このドレイン電流を放電電流としてコンデンサ14の第2電極に供給する。駆動トランジスタ11は、例えば、n型の薄膜トランジスタ(n型TFT)で構成される。

【0094】

選択トランジスタ12は、ゲート電極が走査線21に接続され、ドレイン電極がデータ線20に接続され、ソース電極がコンデンサ14の第1電極に接続された第1スイッチング素子である。選択トランジスタ12は、データ線20の信号電圧及び固定電圧をコンデンサ14の第1電極に印加するタイミングを決定する機能を有する。

【0095】

有機EL素子13は、カソード電極が第2電源線である負電源線25に接続された発光素子であり、駆動トランジスタ11により上記信号電流が流れることにより発光する。

【0096】

コンデンサ14は、第1電極が駆動トランジスタ11のゲート電極に接続され、第2電極が駆動トランジスタ11のソース電極に接続された第1コンデンサである。コンデンサ14は、データ線20から供給された信号電圧または固定電圧に対応した電圧を保持し、例えば、選択トランジスタ12がオフ状態となった後に、駆動トランジスタ11のゲート-ソース間電圧を安定的に保持し、駆動トランジスタ11から有機EL素子13へ供給するドレイン電流を安定化する機能を有する。また、コンデンサ14は、データ線20から供給された固定電圧により駆動トランジスタ11の閾値電圧を保持する機能を有する。これにより、その後データ線20から供給された信号電圧は閾値電圧補正される。また、駆動トランジスタ11のソース電極を介してコンデンサ14の第2電極へ流れ込む放電電流により、データ線20から供給され上記閾値電圧補正された信号電圧は、移動度補正される。コンデンサ14は、データ線20から供給され、閾値電圧補正及び移動度補正された信号電圧を保持する機能を有する。

【0097】

コンデンサ15は、コンデンサ14の第2電極とバイアス線23との間に接続された第2コンデンサである。コンデンサ15は、バイアス線23からの電圧印加により、コンデンサ14の第2電極の電位を確定させ、また、駆動トランジスタ11のソース電位を確定させる機能を有する。

【0098】

スイッチングトランジスタ16は、コンデンサ14の第2電極と走査線21との間に接続された第2スイッチング素子である。スイッチングトランジスタ16は、走査線21のLOWレベルの走査信号電圧である基準電圧 V_{gL} をコンデンサ14の第2電極に印加するタイミングを決定する機能を有する。また、基準電圧 V_{gL} がコンデンサ14の第2電極に印加されることにより、駆動トランジスタ11のソース電位を確定させる機能を有する。この機能により、データ線20から印加される電圧が、信号電圧でない固定電圧 V_{reset} であっても走査線21からスイッチングトランジスタ16を介して基準電圧 V_{gL} を予め印加しておくことにより、閾値電圧補正期間内に駆動トランジスタ11の閾値電圧より大きな電位差をコンデンサ14に生じさせることが可能となる。

【0099】

また、コンデンサ14の第2電極に基準電圧 V_{gL} を予め設定しておいてコンデンサ14の第1電極に固定電圧 V_{reset} を供給してから所定時間経過までの閾値電圧検出期間において、駆動トランジスタ11のソース電極と有機EL素子13の第1電極とのノードの電圧が、有機EL素子13の閾値電圧より低い電圧となるように、予め固定電圧 V_{reset} が設定されている。よって上記期間では、有機EL素子13には駆動トランジスタ11のドレイン電流は流れない。これにより、有機EL素子13が発光する発光期間の前に、駆動トランジスタ11の閾値電圧を補正する期間を設けることが可能となる。

【0100】

10

20

30

40

50

データ線 20 は、データ線駆動回路 5 に接続され、発光画素 10 を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧 V_{data} 及び固定電圧 V_{reset} を供給する機能を有する。

【0101】

また、表示パネル装置 1 は、画素列数分のデータ線 20 を備える。

【0102】

走査線 21 は、走査線駆動回路 4 に接続され、発光画素 10 を含む画素行に属する各発光画素に接続されている。これにより、走査線 21 は、発光画素 10 を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能、及び当該発光画素の有する駆動トランジスタ 11 のゲートに固定電圧 V_{reset} を印加するタイミングを供給する機能を有する。また、走査線 21 は、スイッチングトランジスタ 16 を介してコンデンサ 14 の第 2 電極に接続されている。これにより、走査線 21 は、スイッチングトランジスタ 16 をオン状態とすることにより、コンデンサ 14 の第 2 電極に走査信号電圧である基準電圧 V_{gl} を印加する機能を有する。

10

【0103】

走査線 22 は、走査線駆動回路 4 に接続され、コンデンサ 14 の第 2 電極の電位に走査線 21 の LOW レベルの走査信号である基準電圧 V_{gl} を印加するタイミングを供給する機能を有する。

【0104】

バイアス線 23 は、バイアス線駆動回路 3 に接続され、バイアス線駆動回路 3 から供給された電圧を、コンデンサ 15 を介して、コンデンサ 14 の第 2 電極に印加する機能を有するバイアス電圧線である。

20

【0105】

また、表示パネル装置 1 は、画素行数分の走査線 21、22 及びバイアス線 23 を備える。

【0106】

なお、第 1 電源線である正電源線 24 及び第 2 電源線である負電源線 25 は、それぞれ、他の発光画素にも接続されており、電圧源に接続されている。

【0107】

なお、本実施の形態に係る表示パネル装置 1 と、上記電圧源とを備えた表示装置も、本発明の実施の形態における一態様である。

30

【0108】

次に、本実施の形態に係る表示装置の制御方法について図 3 及び図 4 を用いて説明する。

【0109】

図 3 は、本発明の実施の形態 1 に係る表示装置の制御方法の動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、走査線 21、走査線 22、バイアス線 23、コンデンサ 14 の第 1 電極の電位 V_1 、コンデンサ 14 の第 2 電極の電位 V_2 、及びデータ線 20 に発生する電圧の波形図が示されている。同図は 1 画素行に対する表示装置の動作を表し、1 フレーム期間は非発光期間と発光期間から構成されている。また、非発光期間において、駆動トランジスタ 11 の閾値電圧 V_{th} 及び移動度 の補正動作を行っている。

40

【0110】

また、図 4 は、本発明の実施の形態 1 に係る表示装置の有する画素回路の状態遷移図である。

【0111】

まず、時刻 t_{01} において、走査線駆動回路 4 は、走査線 21 の電圧レベルを LOW から HIGH に変化させ、選択トランジスタ 12 をオン状態とする。これにより、駆動トランジスタ 11 のゲート電極 (V_1) には、データ線 20 を介して固定電圧 V_{reset} が印加される。また、このとき、スイッチングトランジスタ 16 はオフ状態である。これに

50

より、前フレームでの発光期間が終了する。時刻 t_{01} ~ 時刻 t_{02} の期間は発光停止状態であり、図 4 におけるリセット 1 の状態に対応している。

【 0 1 1 2 】

次に、時刻 t_{02} において、走査線駆動回路 4 は、走査線 2 1 の電圧レベルを HIGH から LOW に変化させ、選択トランジスタ 1 2 をオフ状態とする。また、同時に、走査線 2 2 の電圧レベルを LOW から HIGH に変化させ、スイッチングトランジスタ 1 6 を介して、コンデンサ 1 4 の第 2 電極に走査線 2 1 の LOW レベルの走査信号である基準電圧 V_{gL} を印加する。基準電圧 V_{gL} は、有機 EL 素子 1 3 のアノード - カソード間電圧が、有機 EL 素子 1 3 の閾値電圧より低い電圧となるように予め設定されるものである。ここで、駆動トランジスタ 1 1 の閾値電圧 V_{th} を検出する前段階としてコンデンサ 1 4 の第 2 電極に印加される基準電圧を、選択トランジスタ 1 2 をオフ状態にする走査線 2 1 の電圧 V_{gL} で共用している。これにより、画素回路の簡素化が図られる。

10

【 0 1 1 3 】

次に、時刻 t_{03} において、走査線駆動回路 4 は、走査線 2 2 の電圧レベルを HIGH から LOW に変化させ、コンデンサ 1 4 の第 2 電極への上記基準電圧 V_{gL} の印加を停止する。時刻 t_{02} ~ 時刻 t_{03} の期間は、コンデンサ 1 4 の第 2 電極及び駆動トランジスタ 1 1 のソース電極に基準電圧 V_{gL} が印加された状態であり、図 4 におけるリセット 2 の状態に対応している。

【 0 1 1 4 】

次に、時刻 t_{04} において、走査線駆動回路 4 は、走査線 2 1 の電圧レベルを LOW から HIGH に変化させ、コンデンサ 1 4 の第 1 電極 (V_1) にデータ線 2 0 を介して固定電圧 V_{reset} を印加する。このとき、コンデンサ 1 4 の第 1 電極に印加された固定電圧 V_{reset} と、時刻 t_{02} ~ 時刻 t_{03} において既にコンデンサ 1 4 の第 2 電極に印加された基準電圧 V_{gL} とにより、コンデンサ 1 4 には、駆動トランジスタ 1 1 の閾値電圧 V_{th} より大きな電位差が生じる。よって、駆動トランジスタ 1 1 がオン状態となり、正電源線 2 4、駆動トランジスタ 1 1 のソース電極及びコンデンサ 1 4 の第 2 電極という電流パスにおいて、駆動トランジスタ 1 1 のドレイン電流が流れる。時刻 t_{04} ~ 時刻 t_{08} の期間は、上記ドレイン電流が流れ、やがて、コンデンサ 1 4 の保持電圧が V_{th} となると上記ドレイン電流は停止する。これにより、コンデンサ 1 4 には、閾値電圧 V_{th} に相当する電荷が蓄積される。また、この期間の終了時には、駆動トランジスタ 1 1 のソース電極は、上記ドレイン電流により ($V_{reset} - V_{th}$) となるが、固定電圧 V_{reset} は有機 EL 素子 1 3 の閾値電圧より低い電圧となるように予め設定されているので、有機 EL 素子 1 3 には上記ドレイン電流は流れない。時刻 t_{04} ~ 時刻 t_{08} の期間は、図 4 における V_{th} 検出の状態に対応している。

20

30

【 0 1 1 5 】

次に、時刻 t_{08} において、バイアス線駆動回路 3 は、バイアス線 2 3 の電圧レベルを逆バイアス電圧 V_{bL} から所定のバイアス電圧 V_{bH} に変化させる。ここで、所定のバイアス電圧 V_{bH} は、時刻 t_{09} においてコンデンサ 1 4 の第 1 電極に信号電圧 V_{data} を供給する状態となってもコンデンサ 1 4 の第 2 電極に対する第 1 電極の電位が閾値電圧以下 V_{th} 以下となるような電圧である。よって、駆動トランジスタ 1 1 のソース電極とコンデンサ 1 4 の第 2 電極との間にドレイン電流が流れない状態となっている。さらに、所定のバイアス電圧 V_{bH} は、有機 EL 素子 1 3 アノード - カソード間電圧が有機 EL 素子 1 3 の閾値電圧以下になるような電圧に設定されている。これにより、時刻 t_{08} において、コンデンサ 1 4 の第 2 電極から負電源線 2 5 に漏れ電流が流れるのを防止できる。

40

【 0 1 1 6 】

次に、時刻 t_{09} において、データ線駆動回路 5 は、駆動トランジスタ 1 1 のソース電極とコンデンサ 1 4 の第 2 電極との間に上記ドレイン電流が流れていない状態で、かつ、選択トランジスタ 1 2 がオン状態でコンデンサ 1 4 の第 1 電極に信号電圧 V_{data} を供給する。ここで、上述したように、コンデンサ 1 4 の第 2 電極に対する第 1 電極の電位 ($V_1 - V_2$) は閾値電圧以下 V_{th} 以下となっているので、時刻 t_{09} においても、駆動

50

トランジスタ 11 のソース電極とコンデンサ 14 の第 2 電極との間にはドレイン電流が流れない状態を継続している。時刻 t_{08} ~ 時刻 t_{10} の期間は、図 4 における書き込みの状態に対応している。

【0117】

次に、時刻 t_{10} ~ 時刻 t_{11} において、バイアス線駆動回路 3 は、バイアス線 23 の電圧レベルを所定のバイアス電圧 V_{bH} から逆バイアス電圧 V_{bL} へと、段階的に変化させる。ここで、バイアス線 23 の電圧の段階的变化とは、例えば、時刻 t_{10} における所定のバイアス電圧 V_{bH} が時刻 t_{10} より後の時刻 t_{11} において逆バイアス電圧 V_{bL} となるように、時刻 t_{10} ~ 時刻 t_{11} までの時間に渡ってバイアス線 23 の電圧を段階的に変化させて出力することである。換言すれば、時刻 t_{04} という同一時刻において走査線駆動回路 4 が走査信号電圧を LOW レベル電圧 V_{gL} から HIGH レベル電圧 V_{gH} へ切り換えて出力しているように、時刻 t_{10} において、バイアス線駆動回路 3 が所定のバイアス電圧 V_{bH} から逆バイアス電圧 V_{bL} に向けて電圧を同一時刻において瞬間的に変化させるものではない。

10

【0118】

なお、本実施の形態では、バイアス線駆動回路 3 から最も遠い領域に配置された発光画素におけるバイアス線 23 の時定数に対応した遷移期間をかけて、バイアス線駆動回路 3 が所定のバイアス電圧 V_{bH} から逆バイアス電圧 V_{bL} までを直線的に変化させて出力している。つまり、所定のバイアス電圧 V_{bH} から逆バイアス電圧 V_{bL} に向けて変化する電圧の段階的な変化は、バイアス線駆動回路 3 から最も遠い位置に配置された発光画素において、コンデンサ 15 への逆バイアス電圧 V_{bL} の書き込み開始から書き込み終了までの電圧の書き込み量の変化に対応している。

20

【0119】

これにより、表示パネル装置の中央領域での上記放電電流の開始タイミングを基準に、表示パネル装置の他の領域での放電電流の開始タイミングを設定するので、表示パネル装置の端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、表示パネル装置の中央領域の発光画素とは、バイアス線駆動回路 3 から最も遠い位置に配置された発光画素の一例である。バイアス線駆動回路 3 が表示パネルの一方の端部領域に配置されている場合は、表示パネル装置の、一方の端部領域と他方の端部領域とに配置された発光画素において、発光量が不均一になるのを防止できる。

30

【0120】

上述したバイアス線駆動回路 3 が出力するバイアス電圧の段階的な変化は、例えば、バイアス線駆動回路 3 の内部に配置されたバイアス電圧波形形成部により実現される。バイアス線駆動回路 3 には、例えば、バイアス電圧波形形成部を介してバイアス電圧が出力される第 1 信号パスと、バイアス電圧波形形成部を介さずバイアス電圧が出力される第 2 信号パスとが形成されており、これらの信号パスをスイッチ素子により選択することが可能となっている。例えば、図 3 における時刻 t_{08} において、逆バイアス電圧 V_{bL} から所定のバイアス電圧 V_{bH} へ瞬時に電圧変化させる場合には、第 2 信号パスを選択してバイアス電圧を出力させる。一方、図 3 における時刻 t_{10} ~ 時刻 t_{11} において、所定のバイアス電圧 V_{bH} から逆バイアス電圧 V_{bL} へ所定の時間をかけて段階的に電圧変化させる場合には、第 1 信号パスを選択してバイアス電圧を出力させる。本実施の形態では、図 3 における時刻 t_{10} ~ 時刻 t_{11} において、バイアス電圧をランプ波形としているので、バイアス電圧波形形成部にはランプ波形発生回路が内蔵されている。

40

【0121】

また、上記バイアス電圧波形形成部の内部インピーダンスを有限値に設定しておくことで、バイアス電圧の波形に傾斜をもたせることも可能である。

【0122】

この時刻 t_{10} ~ 時刻 t_{11} において、コンデンサ 14 の第 1 電極の電位 V_1 は、信号電圧 V_{data} が選択トランジスタ 12 を介して供給され続けているので、変化せず V_d

50

a t a を保持している。一方、コンデンサ 1 4 の第 2 電極の電位 V_2 は、バイアス線 2 3 の段階的な電圧降下に応じて、段階的に降下する。時刻 t_{10} ~ 時刻 t_{11} において、上記 V_1 及び V_2 の時間変化により、コンデンサ 1 4 の第 2 電極に対する第 1 電極の電位である ($V_1 - V_2$) が V_{th} 以上となる時刻 t_{st} が存在する。この時刻 t_{st} において、駆動トランジスタ 1 1 のソース電極とコンデンサ 1 4 の第 2 電極との間に駆動トランジスタ 1 1 のドレイン電流である放電電流が流れ始め、時刻 t_{st} が駆動トランジスタ 1 1 の移動度補正の開始時刻となる。

【 0 1 2 3 】

次に、時刻 t_{12} ~ 時刻 t_{13} において、走査線駆動回路 4 は、走査線 2 1 の電圧レベルを第 2 電圧である V_{gH} から第 1 電圧である V_{gL} へと段階的に変化させる。ここで、走査線 2 1 の電圧の段階的な変化とは、例えば、時刻 t_{12} における HIGH レベル V_{gH} が時刻 t_{12} より後の時刻 t_{13} において LOW レベル V_{gL} となるように、時刻 t_{12} ~ 時刻 t_{13} までの時間に渡って段階的に電圧を変化させることである。換言すれば、時刻 t_{04} という同一時刻において走査線駆動回路 4 が走査信号電圧を LOW レベル電圧 V_{gL} から HIGH レベル電圧 V_{gH} へ切り換えて出力しているように、時刻 t_{12} において、走査線駆動回路 4 が HIGH レベル電圧 V_{gH} から LOW レベル V_{gL} に向けて電圧を同一時刻において瞬間的に変化させるものではない。

【 0 1 2 4 】

なお、本実施の形態では、走査線駆動回路 4 から最も遠い領域に配置された発光画素における走査線 2 1 の時定数を有する走査信号電圧の変化に対応した遷移期間をかけて、走査線駆動回路 4 が走査信号電圧を V_{gH} から V_{gL} まで直線的に変化させて出力している。つまり、走査信号電圧 V_{gH} から V_{gL} に向けて変化する電圧の段階的な変化は、走査線駆動回路 4 から最も遠い位置に配置された発光画素において、選択トランジスタ 1 2 ゲート電極に印加される電圧の変化に対応している。

【 0 1 2 5 】

これにより、表示パネル装置の中央領域での上記放電電流の終了タイミングを基準に、表示パネル装置の他の領域での放電電流の終了タイミングを設定するので、表示パネル装置の端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、表示パネル装置の中央領域の発光画素とは、走査線駆動回路 4 から最も遠い位置に配置された発光画素の一例である。走査線駆動回路 4 が表示パネルの一方の端部領域に配置されている場合は、表示パネル装置の、一方の端部領域と他方の端部領域とに配置された発光画素において、発光量が不均一になるのを防止できる。

【 0 1 2 6 】

また、移動度補正の開始時期についても、例えば、表示パネル装置の中央領域での上記放電電流の開始タイミングを基準に、表示パネル装置の他の領域での放電電流の開始タイミングを設定するので、移動度補正の開始遅延量と終了遅延量とがより精確に対応して相殺される。

【 0 1 2 7 】

上述した走査線駆動回路 4 が出力する走査信号電圧の段階的な変化を実現する構成は、上述したバイアス線駆動回路 3 のバイアス電圧出力波形に段階的な変化をもたせる場合と同様の構成を走査線駆動回路 4 に持たせることにより実現される。

【 0 1 2 8 】

この時刻 t_{12} ~ 時刻 t_{13} において、選択トランジスタ 1 2 のソース電極電位である電位 V_1 は、信号電圧 V_{data} であり、選択トランジスタ 1 2 のゲート電極が V_{gH} から V_{gL} に段階的に変化していく間に、選択トランジスタ 1 2 のゲートソース間電圧が、選択トランジスタ 1 2 の閾値電圧となった時刻 t_{end} のとき、選択トランジスタ 1 2 はオフ状態となる。この時刻 t_{end} において、駆動トランジスタ 1 1 のゲート電極はデータ線 2 0 から電氣的に切り離され、駆動トランジスタ 1 1 のゲートとソースの電極の間には閾値と が補正された電圧が保持される。従って、時刻 t_{end} が駆動トランジスタ 1

10

20

30

40

50

1の移動度補正の終了時刻となる。

【0129】

よって、上記放電電流が流れ始める時刻 t_{st} は、従来のように信号電圧 V_{data} が駆動トランジスタのゲート電極に印加された時点ではなく、バイアス線駆動回路3からバイアス線23を介して各発光画素に印加された逆バイアス電圧により決定される。よって、移動度補正の開始時刻である t_{st} は、バイアス線駆動回路3からの発光画素の位置に依存して開始遅延量を有する。一方、上記放電電流が停止する時刻 t_{end} は、従来と同様に、走査線駆動回路4から走査線21を介して各発光画素に印加された走査信号電圧により決定される。よって、移動度補正の終了時刻である t_{end} は、走査線駆動回路4からの発光画素の位置に依存して終了遅延量を有する。

10

【0130】

以上より、従来の表示装置では、移動度補正の終了時期のみについて走査線の時定数に応じた終了遅延量が発生するので、これに起因した移動度補正期間のばらつきが発生する。一方、本発明の実施の形態に係る表示装置では、移動度補正の開始時期についてはバイアス線23の時定数に応じた開始遅延量が発生し、また、移動度補正の終了時期については走査線21の時定数に応じた終了遅延量が発生する。よって、移動度補正期間は、各々の発光画素において上記開始遅延量と上記終了遅延量とが相殺され、駆動回路からの距離に応じた移動度補正期間のばらつきが低減される。その結果、駆動トランジスタ11の移動度を精度よく補正できる。時刻 t_{10} ～時刻 t_{13} の間は、図4における移動度補正の状態に対応している。

20

【0131】

さらに、本実施の形態では、バイアス線23を介して逆バイアス電圧をコンデンサ15に書込む際、所定のバイアス電圧から逆バイアス電圧に向けて段階的に電圧を変化させている。

【0132】

これにより、表示パネル装置の、例えば、端部領域と中央領域とで、各発光画素の有するコンデンサ15の書き込み電圧が逆バイアス電圧に到達するまでの時間を揃えることで、放電電流の過渡応答を揃え、上記放電電流の放電量を揃えることが可能となる。このため、表示パネル装置の、例えば、端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、バイアス線駆動回路3がバイアス線23の電圧を段階的に変化させることで移動度補正開始時期を決定し、走査線駆動回路4が走査線21の電圧を段階的に変化させることで移動度補正終了時期を決定することにより、移動度補正期間を精度よく制御できる理由は、図5を用いて後述する。

30

【0133】

最後に、時刻 t_{13} において、走査線21の電圧レベルが逆バイアス電圧 V_{gl} となる。また、時刻 t_{end} から、電圧($V_1 - V_2$)に対応したドレイン電流が有機EL素子13に流れ、有機EL素子13が発光を開始する。このとき、コンデンサ14に保持された電圧($V_1 - V_2$)は、信号電圧 V_{data} を閾値電圧 V_{th} 及び移動度で補正した値となっている。

40

【0134】

次に、本発明の表示パネル装置及び表示装置において、本発明の実施の形態1により、移動度補正期間を精度よく制御できる理由を説明する。

【0135】

前述したように、従来の方法による移動度補正期間では、移動度補正期間の開始時期は、図17において、サンプリングトランジスタ506が予めオン状態でデータ線が固定電圧 V_{ref} から信号電圧 V_{sig} に切り換わり、信号電圧 V_{sig} が駆動トランジスタのゲート電極に印加され始めた時である。一方、移動度補正期間の終了時期は、所定の放電がなされた後、選択トランジスタがオン状態からオフ状態に切り換わる時である。

【0136】

50

図17に記載されているように、移動度補正期間の終了時期は、走査線の配線遅延により、ライトスキャナ504に近い位置Pでの走査線WSの電圧波形は、ライトスキャナ504の駆動電圧を反映した矩形波(図17中の破線)となる。これに対し、ライトスキャナ504から遠い位置Qでの走査線WSの電圧波形は、その立ち上がり及び立ち下がりにおいて、時定数に依存した波形なまり(図17中の実線)が生じる。この状態において、従来の方法による移動度補正終了時期は、例えば、図14に記載された画素回路において、サンプリングトランジスタ506のゲート-ソース間電圧が、サンプリングトランジスタ506の閾値電圧 V_{th} に到達した時となる。つまり、サンプリングトランジスタ506のゲート電極に印加される走査電圧 V_{ws} が、サンプリングトランジスタ506のソース電位と閾値電圧 V_{th} との和の電位まで降下したときである。よって、移動度補正終了時期は、P点とQ点とで差異が生じ、移動度補正期間の最大値は、P点では図17に記載された T_0 となるのに対し、Q点では図17に記載された $T_0 + T$ となる。また、Q点では、表示階調の変動による移動度補正期間のばらつきが発生する。これは、表示階調の変動により信号電圧 V_{sig} が、例えば、1V~7Vの間で変動し、6Vの変動幅を有する場合に、サンプリングトランジスタ506のソース電位も6Vの変動幅を有することによるものである。一方、P点では、表示階調の変動による移動度補正期間のばらつきは、ほぼ0である。このQ点における移動度補正期間のばらつきは、ライトスキャナ504からの距離、つまり走査線の遅延量により異なる。よって、発光画素ごとに、表示階調の変動による移動度補正期間のばらつきが異なる。

【0137】

図5は、本発明の表示パネル装置の移動度補正期間を説明する図である。

【0138】

本発明の実施の形態1に係る表示パネル装置及びその制御方法では、移動度補正の開始時期についてはバイアス線23の時定数に応じた開始遅延量が発生し、また、移動度補正の終了時期については走査線21の時定数に応じた終了遅延量が発生する。

【0139】

図5の上段に記載されているように、移動度補正期間の開始時期は、バイアス線23の配線遅延により、バイアス線駆動回路3に近い位置Pでのバイアス線23の電圧波形は、バイアス線駆動回路3の駆動電圧を反映したランプ波(図5中の実線)となる。これに対し、バイアス線駆動回路3から遠い位置Qでのバイアス線23の電圧波形は、その立ち上がり及び立ち下がりにおいて、時定数に依存した波形なまり(図5中の破線)が生じる。この状態において、移動度補正開始時期は、バイアス線23の電圧が所定のバイアス電圧 V_{bH} から逆バイアス電圧 V_{bL} へと変化する遷移期間において、図2に記載された駆動トランジスタ11のゲート-ソース間電圧($V_1 - V_2$)が閾値電圧 V_{th} まで増加した時刻である。このとき、駆動トランジスタ11がオン状態となり、駆動トランジスタ11のソース電極からコンデンサ14の第2電極へ放電電流が流れ始める。この移動度補正開始時刻は、所定の信号電圧に対し、P点ではほぼ時刻 t_{st0} であるのに対し、Q点では t_{st} である。つまり、Q点における移動度補正開始時刻 t_{st} は、バイアス線駆動回路3がバイアス線23に与える電圧変化に対応した移動度補正開始時刻の設計値である時刻 t_{st0} から、遅延時間 T_b ($t_{st} - t_{st0}$)だけ遅延量を有している。

【0140】

一方、図5の下段に記載されているように、移動度補正期間の終了時期は、走査線21の配線遅延により、走査線駆動回路4に近い位置Pでの走査線21の電圧波形は、走査線駆動回路4の駆動電圧を反映したランプ波(図5中の実線)となる。これに対し、走査線駆動回路4から遠い位置Qでの走査線21の電圧波形は、その立ち上がり及び立ち下がりにおいて、時定数に依存した波形なまり(図5中の破線)が生じる。この状態において、移動度補正終了時期は、走査線21の電圧が走査信号電圧 V_{gH} から走査信号電圧 V_{gL} へと変化する遷移期間において、選択トランジスタ12のゲート-ソース間電圧が、選択トランジスタ12の閾値電圧 V_{th21} に到達した時刻である。このとき、駆動トランジスタ11のゲート電極はデータ線20から電氣的に切り離され、駆動トランジスタのゲ-

10

20

30

40

50

トとソースの電極間の電圧が確定し、その電圧が保持される。この移動度補正終了時刻は、所定の信号電圧に対し、P点ではほぼ時刻 t_{end0} であるのに対し、Q点では t_{end} である。つまり、Q点における移動度補正終了時刻 t_{end} は、走査線駆動回路4が走査線21に与える電圧変化に対応した移動度補正終了時刻の設計値である時刻 t_{end0} から、遅延時間 Tg ($t_{end} - t_{end0}$) だけ遅延量を有している。

【0141】

上述した移動度補正開始時刻及び終了時刻より、Q点での移動度補正期間 T は、($t_{end} - t_{st}$) であり、遅延時間が発生しないP点での移動度補正期間を $T0$ とすると、 $T = T0 + Tg - Tb$ である。バイアス線23と走査線21とはほぼ同様の信号遅延特性を有するので、 Tg と Tb とは、互いに相殺し合う。よって、本発明の実施の形態1に係る表示装置及びその制御方法によれば、従来の表示装置で発生した、移動度補正終了期間のみに依存した発光画素位置による移動度補正期間のばらつきを低減することが可能となる。

10

【0142】

なお、所定のバイアス電圧 VbH から逆バイアス電圧 VbL に向けての段階的な電圧変化の度合いと、選択トランジスタ12へ供給する走査信号電圧の VgH から VgL への段階的な変化の度合いは同じであることが好ましい。これにより、さらに上記開始遅延量 Tb と上記終了遅延量 Tg とが高精度に対応して相殺される。

【0143】

また、本実施の形態では、移動度補正開始時期を決定するバイアス線23のバイアス電圧と、移動度補正終了時期を決定する走査線21の走査信号電圧とを、ランプ波形にして段階的に変化させている。

20

【0144】

図6Aは、バイアス電圧の立ち下がりにおける過渡応答特性を表すグラフである。また、図6Bは、バイアス電圧の立ち下がりにおける過渡応答特性の傾き特性を表すグラフである。図6Aは、バイアス線駆動回路3が遷移期間 $1\mu sec$ 、 $VbH = 14V$ 、 $VbL = 0V$ のランプ波形をバイアス線23に出力したときの、バイアス線23の各点におけるバイアス電位の時間変位を表している。時定数が小さいほど、バイアス線駆動回路3が出力したランプ波形との差異が小さく、時定数が大きいほど、当該ランプ波形との差異が大きくなまりが発生していることがわかる。この傾きが、図6Bに表されている。補正期間の前半では、時定数により、立ち下がりの傾きの差異が大きい、補正期間の後半では、時定数が異なっても、立ち下がりの傾きが一致する傾向にある。

30

【0145】

以上の立ち下がりの過渡応答特性により、バイアス線駆動回路3からバイアス線23に出力されるバイアス電圧を、所定の遷移期間をかけて段階的に変化させるランプ波形とすることにより、各発光画素の有するコンデンサ15に保持される書き込み電圧の遅延特性の傾きを揃えることが可能となる。また、走査線駆動回路4から走査線21に出力される走査信号電圧を所定の遷移期間をかけて段階的に変化させるランプ波形とする場合においても、図6A及び図6Bに記載されたグラフと同様の特性が得られる。

【0146】

移動度補正開始時刻 t_{st} 及び移動度補正終了時刻 t_{end} は、いずれも、信号電圧 $Vdata$ の大きさにより変動するが、上記遅延特性の傾きを揃えることにより、信号電圧 $Vdata$ の変動幅に起因する移動度補正期間の変動ばらつきを、発光画素間で低減することが可能となる。

40

【0147】

本発明の表示パネル装置、表示装置及びその制御方法によれば、表示階調による移動度補正時間のばらつきを軽減して配線遅延の影響を緩和できるので、移動度補正ばらつきを全階調で抑制することが可能となる。

【0148】

なお、本実施の形態では、バイアス線駆動回路3からバイアス線23に出力されるバイ

50

アス電圧、及び、走査線駆動回路 4 から走査線 2 1 に出力される走査信号電圧をランプ波形としたが、これに限られない。例えば、遷移期間において直線的に電圧変化させず、2 次曲線としてもよい。

【 0 1 4 9 】

次に、バイアス電圧及び走査信号電圧の過渡特性から移動度補正期間を算出することにより、本発明の実施の形態 1 に係る表示パネル装置、表示装置及びその制御方法により得られる効果について説明する。

【 0 1 5 0 】

図 7 は、従来の方法による移動度補正期間の算出パラメータを説明する図である。図 1 5 に記載されたタイミングチャートのように、走査線 2 1 に相当する走査線 W S は予め時刻 T 2 においてオン状態となっており、その後、時刻 T 4 においてデータ線 2 0 から信号電圧 V d a t a が駆動トランジスタ 1 1 のゲート電極に印加された時が、移動度補正期間の開始時期となる。また、上述したように、従来の移動度補正終了期間は、選択トランジスタ 1 2 (図 1 4 ではサンプリングトランジスタ 5 0 6 に相当する) のソース電極の電位と走査信号 V 1 (t) との電位差が、選択トランジスタ 1 2 の閾値電圧 V t h 2 1 まで小さくなることにより、オン状態からオフ状態へと切り換わる時である。よって、選択トランジスタ 1 2 の時定数により、移動度補正終了時期の設計値に対し、 T 1 だけ遅れることとする。よって、従来の表示装置における移動度補正期間 T は、

【 数 1 】

$$T = T_0 + \Delta T_{1\downarrow} \quad (\text{式1})$$

で表される。また、選択トランジスタ 1 2 がオフ状態へと切り換わる時、つまり、走査線 2 1 の走査信号がハイレベルである V 1 H からローレベルである V 1 L へと変化するときの、選択トランジスタ 1 2 のゲート電極における電圧の過渡特性 V 1 (t) は、

【 数 2 】

$$V_{1\downarrow}(t) = (V_{1L} - V_{1H}) \cdot \left(1 - \exp\left(-\frac{t}{\tau_1}\right) \right) + V_{1H} \quad (\text{式2})$$

で表される。ここで、上記式 2 は、走査線駆動回路 4 が走査信号 V 1 L を走査線 2 1 に印加した時点をも t = 0 としている。ここで、選択トランジスタ 1 2 が走査信号によりオン状態からオフ状態へと切り換わるのは、上記式 2 における、選択トランジスタ 1 2 のゲート電極における電圧 V 1 (t) と、選択トランジスタ 1 2 のソース電極の電位である V d a t a との電位差が、選択トランジスタ 1 2 の閾値電圧 V t h 2 1 となったときである。この状態は、

【 数 3 】

$$V_{gs} = (V_{1L} - V_{1H}) \cdot \left(1 - \exp\left(-\frac{\Delta T_{1\downarrow}}{\tau_1}\right) \right) + V_{1H} - V_{data} = V_{th21} \quad (\text{式3})$$

で表される。

【 0 1 5 1 】

図 8 A は、従来の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。横軸は、選択トランジスタ 1 2 のオンオフを切り換えるための時定数 1 であり、縦軸は、移動度補正期間設計値 T 0 に対する移動度補正期間の遅延時間 T 1 の割合である。つまり、横軸は、時定数 1 が大きいほど、画素回路が走査線駆動回路から遠い位置にあることを示している。同図に記載されたグラフは、V d a t a を 1 . 5 V、3 . 5 V、5 V 及び 7 V としたときの、上記式 3 から算出した、時定数 1 と T 1 / T 0 の関係を示している。同図より、時定数 1 の増加に従い、T 1 / T 0 は単調に増加していることがわかる。つまり、走査線駆動回路からの距離が大きくなるほど、移動度補正期間は設計値からずれていくことがわかる。また、V d a t a が小さいほど、移動度補正期間は設計値からずれていくことがわかる。

【 0 1 5 2 】

本発明の表示パネル装置による移動度補正期間の算出パラメータを、図5を用いて説明する。前述したように、Q点における移動度補正期間Tは、遅延時間が発生しないP点での移動度補正期間をT₀、バイアス線駆動回路3がバイアス線23に与える電圧変化に対応した移動度補正開始時刻の設計値である時刻t_{st0}から、遅延時間T_b(t_{st}-t_{st0})だけ遅延量を有しており、走査線駆動回路4が走査線21に与える電圧変化に対応した移動度補正終了時刻の設計値である時刻t_{end0}から、遅延時間T_g(t_{end}-t_{end0})だけ遅延量を有しているとする、

【数4】

$$T = T_0 + \Delta T_{g\downarrow} - \Delta T_{b\downarrow} = T_0 + (T_{\text{end}} - T_{\text{end}0}) - (T_{\text{st}} - T_{\text{st}0}) \quad (\text{式4})$$

10

で表される。

【 0 1 5 3 】

また、コンデンサ15の書き込み電圧が所定のバイアス電圧V_{bH}から逆バイアス電圧V_{bL}へと段階的に切り換わる時の、コンデンサ15とバイアス線23との接続点における電圧の過渡特性V_b(t)は、近似的にバイアス線駆動回路3からバイアス線23へ出力されるランプ波形の傾きをK_b、バイアス線駆動回路3から発光画素までの距離により規定されるバイアス線23の時定数をτ_bとすると、

【数5】

$$V_{b\downarrow}(t) = V_{bH} - K_b \cdot t + K_b \cdot \tau_b \cdot \left(1 - \exp\left(-\frac{t}{\tau_b}\right)\right) \quad (\text{式5})$$

20

で表される。

【 0 1 5 4 】

また、選択トランジスタ12のゲート電圧が走査信号電圧V_{gH}からV_{gL}へと段階的に切り換わる時の、選択トランジスタ12のゲート電圧の過渡特性V_g(t)は、近似的に走査線駆動回路4から走査線21へ出力されるランプ波形の傾きをK_g、走査線駆動回路4から発光画素までの距離により規定される走査線21の時定数をτ_gとすると、

【数6】

$$V_{g\downarrow}(t) = V_{gH} - K_g \cdot t + K_g \cdot \tau_g \cdot \left(1 - \exp\left(-\frac{t}{\tau_g}\right)\right) \quad (\text{式6})$$

30

で表される。

【 0 1 5 5 】

ここで、Q点における移動度補正開始時刻t_{st}においては、コンデンサ15とバイアス線23との接続点における電圧は、コンデンサ15の静電容量をC₂、有機EL素子13の有する静電容量をC_{el}とすると、

【数7】

$$V_{bH} - K_g \cdot t_{\text{st}} + K_b \cdot \tau_b \cdot \left(1 - \exp\left(-\frac{t_{\text{st}}}{\tau_b}\right)\right) = V_{bL} + \frac{C_2 + C_{\text{el}}}{C_2} \cdot (V_{\text{data}} - V_{\text{reset}}) \quad (\text{式7})$$

40

のように表すことができる。

【 0 1 5 6 】

上記式7より、バイアス線23の時定数τ_b及び信号電圧V_{data}を変化させたときの移動度補正開始時刻t_{st}が算出される。

【 0 1 5 7 】

一方、移動度補正終了時刻t_{end}は、走査線駆動回路4が、走査線21に対し走査信号電圧V_{gH}からV_{gL}への段階的な出力変化を開始した時刻をt_{set}、また時刻t_s

50

t_{end} から移動度補正終了時刻 t_{end} までの時間を t_{end} とすると、

【数 8】

$$t_{end} = t_{set} + \Delta t_{end} \quad (\text{式8})$$

となる。この t_{end} を用いて、時刻 t_{end} における選択トランジスタ 12 のゲート電圧の過渡特性 $V_{g1}(t)$ は、選択トランジスタ 12 のソース電圧と閾値電圧 V_{th21} との和であるので、

【数 9】

$$V_{gH} - K_g \cdot \Delta t_{end} + K_g \cdot \tau_g \cdot \left(1 - \exp\left(-\frac{\Delta t_{end}}{\tau_g}\right)\right) = V_{data} + V_{th21} \quad (\text{式9}) \quad 10$$

で表される。

【0158】

上記式 9 より、走査線 21 の時定数 τ_g 及び信号電圧 V_{data} を変化させたときの移動度補正開始時刻 t_{end} が算出され、式 8 より t_{end} が算出される。

【0159】

さらに、バイアス電圧及び走査信号電圧のランプ波形より、近似的に

【数 10】

$$t_{st0} = \frac{V_{bH} - K_{bL} - V_{data} + V_{reset}}{K_b} \quad t_{end0} = \frac{V_{gH} - V_{data} - V_{th}}{K_g} + t_{set} \quad (\text{式10}) \quad 20$$

が導出される。

【0160】

以上、式 7、式 9 及び式 10 より、 τ_b 、 τ_g 及び V_{data} を変化させたときの t_{st} 、 t_{st0} 、 t_{end} 及び t_{end0} が算出され、これらを式 4 に代入することにより、Q 点における移動度補正期間 T が算出される。

【0161】

図 8 B は、本発明の実施の形態 1 に係る表示パネル装置の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。横軸は、コンデンサ 15 の書き込む電圧及び選択トランジスタ 12 のゲート電圧を切り換えるための時定数 2 である。また、縦軸は、移動度補正期間設計値 T_0 に対する移動度補正期間 T の遅延時間 T_2 の割合であり、 T_2 は $(T_g - T_b)$ である。つまり、横軸は、時定数 2 が大きいほど、画素回路が走査線駆動回路から遠い位置にあることを示している。同図に記載されたグラフは、 V_{data} を 1 V、3 V、5 V 及び 6.5 V としたときの、上記式 7、式 9 及び式 10 から算出した、時定数 2 ($= \tau_b = \tau_g$) と T_2 / T_0 の関係を示している。同図より、時定数 2 の増加に従い、 T_2 / T_0 は単調に増加していることがわかる。つまり、走査線駆動回路からの距離が大きくなるほど、移動度補正期間は設計値からずれていくことがわかる。

【0162】

しかしながら、図 8 A に記載された従来の移動度補正期間の特性と、図 8 B に記載された本発明の表示パネル装置に係る移動度補正期間の特性とを比較すると、図 8 B に記載された本発明の表示パネル装置に係る T_2 / T_0 の方が、小さいことがわかる。

【0163】

また、図 8 B に記載された本発明の表示パネル装置に係る T_2 / T_0 は、特に、低信号電圧から中信号電圧の変動により、変動幅が抑制されていることが解る。

【0164】

以上の評価結果より、従来の表示装置では、移動度補正の終了時期のみについて走査線の時定数に応じた終了遅延量が発生するので、これに起因した移動度補正期間のばらつきが発生する。一方、本発明の実施の形態 1 に係る表示装置では、移動度補正の開始時期に

30

40

50

についてはバイアス線 23 の時定数に応じた開始遅延量が発生し、また、移動度補正の終了時期については走査線 21 の時定数に応じた終了遅延量が発生する。よって、移動度補正期間は、各々の発光画素において上記開始遅延量と上記終了遅延量とが相殺され、駆動回路からの距離に応じた移動度補正期間のばらつきが低減される。その結果、駆動トランジスタ 11 の移動度を精度よく補正できる。

【0165】

さらに、バイアス線 23 を介して逆バイアス電圧をコンデンサ 15 に書込む際、所定のバイアス電圧から逆バイアス電圧に向けて段階的に電圧を変化させて出力している。これにより、信号電圧の変動の影響及び配線遅延の影響を緩和できるので移動度補正ばらつきを全階調で抑制することが可能となる。このため、表示パネル装置の、例えば、端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを全階調で防止できる。

10

【0166】

(実施の形態 2)

本実施の形態における表示パネル装置は、実施の形態 1 における表示パネル装置と比較して、画素回路の構成及びその駆動タイミングが異なる。本実施の形態における画素回路 30 は、実施の形態 1 における画素回路 10 と比較して、スイッチングトランジスタ 16 の配置が異なり駆動トランジスタ 11 のソース電極と有機 EL 素子 13 のアノード電極との間に挿入され、走査線 21 の走査信号電圧がコンデンサ 14 の第 2 電極に印加されない点が、画素回路構成として異なる。以下、実施の形態 1 の回路構成と同じ点は説明を省略し、異なる点のみ説明する。

20

【0167】

図 9 は、本発明の実施の形態 2 に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素 30 は、駆動トランジスタ 11 と、選択トランジスタ 12 と、有機 EL 素子 13 と、コンデンサ 14 及び 15 と、スイッチングトランジスタ 16 と、データ線 20 と、走査線 21 及び 22 と、バイアス線 23 と、正電源線 24 と、負電源線 25 とを備える。また、周辺回路は、バイアス線駆動回路 3 と、走査線駆動回路 4 と、データ線駆動回路 5 とを備える。

【0168】

図 9 に記載された構成要素について、以下、その接続関係および機能を説明する。

30

【0169】

駆動トランジスタ 11 は、ゲート電極が選択トランジスタ 12 のソース電極に接続され、ドレイン電極が正電源線 24 に接続され、ソース電極がスイッチングトランジスタ 16 のドレイン電極及びコンデンサ 14 の第 2 電極に接続された駆動素子である。駆動トランジスタ 11 は、ゲート - ソース間に印加された電圧を、当該電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機 EL 素子 13 に供給する。あるいは、このドレイン電流を放電電流としてコンデンサ 14 の第 2 電極に供給する。駆動トランジスタ 11 は、例えば、n 型の薄膜トランジスタ (n 型 TFT) で構成される。

【0170】

スイッチングトランジスタ 16 は、ゲート電極が走査線 22 に接続され、ドレイン電極が駆動トランジスタ 11 のソース電極に接続され、ソース電極が有機 EL 素子 13 のアノード電極に接続され、駆動トランジスタ 11 のソース電極と有機 EL 素子 13 のアノード電極との導通及び非導通を切り換える第 2 スwitching 素子である。

40

【0171】

駆動トランジスタ 11 の移動度補正が終わる前に、有機 EL 素子 13 のアノード電位によっては、有機 EL 素子 13 に電流が流れて発光する可能性がある。この場合、移動度補正の結果得たい所望の電位差がコンデンサ 14 に蓄積されず、このため、画素間での輝度ムラを精度よく補正出来ない。これに対し、移動度補正期間にスイッチングトランジスタ 16 をオフ状態にして有機 EL 素子 13 のアノード電極と駆動トランジスタ 11 のソース電極とを非導通とする。これによると、コンデンサ 14 の第 1 電極に信号電圧が印加され

50

ても、有機EL素子13に駆動トランジスタ11のドレイン電流は流れない。よって、上記移動度補正が終わる前に有機EL素子13が発光するのを防止できる。その結果、画素間での前記発光素子の発光ムラを精度よく補正できる。また、コンデンサ14の第2電極及び駆動トランジスタ11のソース電極に適切な電圧を印加するためのバイアス電圧を、有機EL素子13が発光してしまう条件を考慮せずに設定できるので、バイアス電圧の設定自由度が増加する。

【0172】

走査線21は、走査線駆動回路4に接続され、発光画素30を含む画素行に属する各発光画素に接続されている。これにより、走査線21は、発光画素30を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能、及び当該発光画素の

10

【0173】

走査線22は、走査線駆動回路4に接続され、駆動トランジスタ11のソース電極と有機EL素子13のアノード電極との導通及び非導通を切り換えるタイミングを供給する機能を有する。

【0174】

なお、第1電源線である正電源線24及び第2電源線である負電源線25は、それぞれ、他の発光画素にも接続されており、電圧源に接続されている。

【0175】

なお、本実施の形態に係る表示パネル装置と、上記電圧源とを備えた表示装置も、本発明の実施の形態における一態様である。

20

【0176】

次に、本実施の形態に係る表示装置の制御方法について図10及び図11を用いて説明する。

【0177】

図10は、本発明の実施の形態2に係る表示装置の制御方法の動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、走査線21、走査線22、バイアス線23、コンデンサ14の第1電極の電位V1、コンデンサ14の第2電極の電位V2、及びデータ線20に発生する電圧の波形図が示されている。同図は1画素行に対する表示装置の動作を表し、1フレーム期間は非発光期間と発光期間から構成されている。また、非発光期間において、駆動トランジスタ11の閾値電圧V_{th}及び移動度の補正動作を行っている。

30

【0178】

また、図11は、本発明の実施の形態2に係る表示装置の有する画素回路の状態遷移図である。

【0179】

まず、時刻t₂₁において、走査線駆動回路4は、走査線21の電圧レベルをLOWからHIGHに変化させ、選択トランジスタ12をオン状態とする。これにより、駆動トランジスタ11のゲート電極(V₁)には、データ線20を介して固定電圧V_{reset}が

40

【0180】

次に、時刻t₂₂において、走査線駆動回路4は、走査線21の電圧レベルをHIGHからLOWに変化させ、駆動トランジスタ11のソース電極と有機EL素子13のアノード電極とを非導通とする。これにより、以降の閾値電圧補正期間および移動度補正期間において、コンデンサ14の第2電極に印加される電圧によらず、有機EL素子13には駆動トランジスタ11のドレイン電流は流れない。時刻t₂₂～時刻t₂₃の期間は発光停止状態であり、図11におけるリセット2の状態に対応している。

【0181】

50

次に、時刻 t_{24} において、バイアス線駆動回路 3 は、バイアス線 23 を介して、コンデンサ 15 に第 2 逆バイアス電圧を印加する。このとき、コンデンサ 14 の第 1 電極にはデータ線 20 から継続して固定電圧 V_{reset} が供給されており、これと上記第 2 逆バイアス電圧とにより、コンデンサ 14 の両端電極には、駆動トランジスタ 11 の閾値電圧 V_{th} より大きな電位差が生じる。よって、駆動トランジスタ 11 がオン状態となり、正電源線 24、駆動トランジスタ 11 のソース電極及びコンデンサ 14 の第 2 電極という電流パスにおいて、放電電流が流れる。時刻 t_{24} ~ 時刻 t_{28} の期間は、上記放電電流が流れ、やがて、コンデンサ 14 の保持電圧が V_{th} となると駆動トランジスタ 11 のドレイン電流である放電電流は停止する。これにより、コンデンサ 14 には、閾値電圧 V_{th} に相当する電荷が蓄積される。また、この期間では、スイッチングトランジスタ 16 はオフ状態であるので、有機 EL 素子 13 には上記ドレイン電流は流れない。また、時刻 t_{24} ~ 時刻 t_{28} の期間は、図 11 における V_{th} 検出の状態に対応している。

10

【0182】

次に、時刻 t_{28} において、バイアス線駆動回路 3 は、バイアス線 23 の電圧レベルを第 2 逆バイアス電圧から所定のバイアス電圧 V_{bH} に変化させる。ここで、所定のバイアス電圧 V_{bH} は、時刻 t_{29} においてコンデンサ 14 の第 1 電極に信号電圧 V_{data} を供給する状態となってもコンデンサ 14 の第 2 電極に対する第 1 電極の電位が閾値電圧以下 V_{th} 以下となるような電圧である。よって、時刻 t_{28} では、駆動トランジスタ 11 のソース電極とコンデンサ 14 の第 2 電極との間にドレイン電流が流れない状態となっている。

20

【0183】

次に、時刻 t_{29} において、データ線駆動回路 5 は、駆動トランジスタ 11 のソース電極とコンデンサ 14 の第 2 電極との間に上記ドレイン電流が流れていない状態で、かつ、選択トランジスタ 12 がオン状態でコンデンサ 14 の第 1 電極に信号電圧 V_{data} を供給する。ここで、上述したように、コンデンサ 14 の第 2 電極に対する第 1 電極の電位 ($V_1 - V_2$) は閾値電圧以下 V_{th} 以下となっているので、時刻 t_{29} においても、駆動トランジスタ 11 のソース電極とコンデンサ 14 の第 2 電極との間にはドレイン電流が流れない状態を継続している。時刻 t_{28} ~ 時刻 t_{30} の期間は、図 11 における書き込みの状態に対応している。

【0184】

30

次に、時刻 t_{30} ~ 時刻 t_{31} において、バイアス線駆動回路 3 は、バイアス線 23 の電圧レベルを所定のバイアス電圧 V_{bH} から逆バイアス電圧 V_{bL} へと、段階的に変化させる。ここで、バイアス線 23 の電圧の段階的变化とは、例えば、時刻 t_{21} において走査線駆動回路 4 が走査信号電圧を LOW レベル電圧 V_{gL} から HIGH レベル電圧 V_{gH} へ切り換えて出力しているように、時刻 t_{30} において、バイアス線駆動回路 3 が所定のバイアス電圧 V_{bH} から逆バイアス電圧 V_{bL} に向けて電圧を瞬間的に変化させるものではなく、時刻 t_{30} における所定のバイアス電圧 V_{bH} が時刻 t_{31} において逆バイアス電圧 V_{bL} となるように、時刻 t_{30} ~ 時刻 t_{31} までの時間に渡ってバイアス線 23 の電圧を段階的に変化させることである。

【0185】

40

なお、本実施の形態では、バイアス線駆動回路 3 から最も遠い領域に配置された発光画素におけるバイアス線 23 の時定数に対応した遷移期間をかけて、バイアス線駆動回路 3 が所定のバイアス電圧 V_{bH} から逆バイアス電圧 V_{bL} までを直線的に変化させて出力している。

【0186】

これにより、表示パネル装置の中央領域での上記放電電流の開始タイミングを基準に、表示パネル装置の他の領域での放電電流の開始タイミングを設定するので、表示パネル装置の端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、表示パネル装置の中央領域の発光画素とは、バイアス線駆動回路 3 から最も遠い位置に配置された発光画素

50

の一例である。バイアス線駆動回路3が表示パネルの一方の端部領域に配置されている場合は、表示パネル装置の、一方の端部領域と他方の端部領域とに配置された発光画素において、発光量が不均一になるのを防止できる。

【0187】

上述したバイアス線駆動回路3が出力するバイアス電圧の段階的な変化を実現する構成は、実施の形態1で説明したバイアス線駆動回路3のバイアス電圧出力波形に段階的な変化をもたせる場合と同様の構成を本実施の形態におけるバイアス線駆動回路3にも持たせることにより実現される。

【0188】

この時刻 t_{30} ～時刻 t_{31} において、コンデンサ14の第1電極の電位 V_1 は、信号電圧 V_{data} が選択トランジスタ12を介して供給され続けているので、変化せず V_{data} を保持している。一方、コンデンサ14の第2電極の電位 V_2 は、バイアス線23の段階的な電圧降下に応じて降下する。時刻 t_{30} ～時刻 t_{31} において、上記 V_1 及び V_2 の時間変化により、コンデンサ14の第2電極に対する第1電極の電位である($V_1 - V_2$)が V_{th} 以上となる時刻 t_{st} が存在する。この時刻 t_{st} において、駆動トランジスタ11のソース電極とコンデンサ14の第2電極との間に駆動トランジスタ11のドレイン電流である放電電流が流れ始め、時刻 t_{st} が駆動トランジスタ11の移動度補正の開始時刻となる。

【0189】

次に、時刻 t_{32} ～時刻 t_{33} において、走査線駆動回路4は、走査線21の電圧レベルを第2電圧である V_{gH} から第1電圧である V_{gL} へと段階的に変化させる。ここで、走査線21の電圧の段階的な変化とは、例えば、時刻 t_{21} において走査線駆動回路4が走査信号電圧をLOWレベル電圧 V_{gL} からHIGHレベル電圧 V_{gH} へ切り換えて出力しているように、時刻 t_{32} において、走査線駆動回路4がHIGHレベル電圧 V_{gH} からLOWレベル V_{gL} に向けて電圧を瞬間的に変化させるものではなく、時刻 t_{32} におけるHIGHレベル V_{gH} が時刻 t_{33} においてLOWレベル V_{gL} となるように、時刻 t_{32} ～時刻 t_{33} までの時間に渡って段階的に電圧を変化させることである。

【0190】

なお、本実施の形態では、走査線駆動回路4から最も遠い領域に配置された発光画素における走査線21の時定数を有する走査信号電圧の変化に対応した遷移期間をかけて、走査線駆動回路4が V_{gH} から V_{gL} までを直線的に変化させて出力している。

【0191】

これにより、表示パネル装置の中央領域での上記放電電流の終了タイミングを基準に、表示パネル装置の他の領域での放電電流の終了タイミングを設定するので、表示パネル装置の端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、表示パネル装置の中央領域の発光画素とは、走査線駆動回路4から最も遠い位置に配置された発光画素の一例である。走査線駆動回路4が表示パネルの一方の端部領域に配置されている場合は、表示パネル装置の、一方の端部領域と他方の端部領域とに配置された発光画素において、発光量が不均一になるのを防止できる。

【0192】

また、移動度補正の開始時期についても、例えば、表示パネル装置の中央領域での上記放電電流の開始タイミングを基準に、表示パネル装置の他の領域での放電電流の開始タイミングを設定するので、移動度補正の開始遅延量と終了遅延量とがより精確に対応して相殺される。

【0193】

上述した走査線駆動回路4が出力する走査信号電圧の段階的な変化を実現する構成は、実施の形態1で説明した走査線駆動回路4の走査信号電圧出力波形に段階的な変化をもたせる場合と同様の構成を本実施の形態における走査線駆動回路4にも持たせることにより実現される。

10

20

30

40

50

【 0 1 9 4 】

この時刻 t_{32} ~ 時刻 t_{33} において、選択トランジスタ 1 2 のソース電極電位である電位 V_1 は、信号電圧 V_{data} であり、選択トランジスタ 1 2 のゲート電極が V_{gH} から V_{gL} に段階的に変化していく間に、選択トランジスタ 1 2 のゲートソース間電圧が、選択トランジスタ 1 2 の閾値電圧となった時刻 t_{end} のとき、選択トランジスタ 1 2 はオフ状態となる。この時刻 t_{end} において、駆動トランジスタ 1 1 のゲート電極はデータ線 2 0 から電氣的に切り離される。これと同時に、駆動トランジスタ 1 1 のソース電極とコンデンサ 1 4 の第 2 電極との間に駆動トランジスタ 1 1 のドレイン電流である放電電流が停止し、時刻 t_{end} が駆動トランジスタ 1 1 の移動度補正の終了時刻となる。

【 0 1 9 5 】

よって、上記放電電流が流れ始める時刻 t_{st} は、従来のように信号電圧 V_{data} が駆動トランジスタのゲート電極に印加された時点ではなく、バイアス線駆動回路 3 からバイアス線 2 3 を介して各発光画素に印加された逆バイアス電圧により決定される。よって、移動度補正の開始時刻である t_{st} は、バイアス線駆動回路 3 からの発光画素の位置に依存して開始遅延量を有する。一方、上記放電電流が停止する時刻 t_{end} は、従来と同様に、走査線駆動回路 4 から走査線 2 1 を介して各発光画素に印加された走査信号電圧により決定される。よって、移動度補正の終了時刻である t_{end} は、走査線駆動回路 4 からの発光画素の位置に依存して終了遅延量を有する。

【 0 1 9 6 】

以上より、従来の表示装置では、移動度補正の終了時期のみについて走査線の時定数に応じた終了遅延量が発生するので、これに起因した移動度補正期間のばらつきが発生する。一方、本発明の実施の形態に係る表示装置では、移動度補正の開始時期についてはバイアス線 2 3 の時定数に応じた開始遅延量が発生し、また、移動度補正の終了時期については走査線 2 1 の時定数に応じた終了遅延量が発生する。よって、移動度補正期間は、各々の発光画素において上記開始遅延量と上記終了遅延量とが相殺され、駆動回路からの距離に応じた移動度補正期間のばらつきが低減される。その結果、駆動トランジスタ 1 1 の移動度を精度よく補正できる。時刻 t_{30} ~ 時刻 t_{33} の期間は、図 1 1 における移動度補正の状態に対応している。

【 0 1 9 7 】

さらに、本実施の形態では、バイアス線 2 3 を介して逆バイアス電圧をコンデンサ 1 5 に書込む際、所定のバイアス電圧から逆バイアス電圧に向けて段階的に電圧を変化させている。

【 0 1 9 8 】

これにより、例えば、表示パネル装置の端部領域と中央領域とで、コンデンサ 1 5 の書き込み電圧が逆バイアス電圧に到達するまでの時間を可能な限り揃えることで、放電電流の過渡応答を揃え、上記放電電流の放電量を揃えることが可能となる。このため、表示パネル装置の、端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、バイアス線駆動回路 3 がバイアス線 2 3 の電圧を段階的に変化させることで移動度補正開始時期を決定し、走査線駆動回路 4 が走査線 2 1 の電圧を段階的に変化させることで移動度補正終了時期を決定することにより、移動度補正期間を精度よく制御できる理由は、実施の形態 1 において図 5 を用いて説明した理由と同様である。

【 0 1 9 9 】

最後に、時刻 t_{34} において、走査線駆動回路 4 は、走査線 2 2 の電圧レベルを LOW から HIGH に変化させ、スイッチングトランジスタ 1 6 をオン状態とする。同時に駆動トランジスタ 1 1 の電圧 ($V_1 - V_2$) に対応したドレイン電流が有機 EL 素子 1 3 に流れ、有機 EL 素子 1 3 が発光を開始する。このとき、コンデンサ 1 4 に保持された電圧 ($V_1 - V_2$) は、信号電圧 V_{data} を閾値電圧 V_{th} 及び移動度 で精度良く補正した値となっている。時刻 t_{34} 以降の期間は、図 1 1 における発光の状態に対応している。

【 0 2 0 0 】

10

20

30

40

50

なお、時刻 t_{28} ~ 時刻 t_{33} における信号電圧の書き込み及び移動度補正の期間において、有機 EL 素子 13 のアノード電位によっては、有機 EL 素子 13 に電流が流れて発光する可能性がある。この場合、移動度補正の結果得たい所望の電位差がコンデンサ 14 に蓄積されず、このため、画素間での輝度ムラを精度よく補正出来ない。これに対し、上記期間にスイッチングトランジスタ 16 をオフ状態にして有機 EL 素子 13 のアノード電極と駆動トランジスタ 11 のソース電極とを非導通とする。これによると、コンデンサ 14 の第 1 電極に信号電圧が印加されても、有機 EL 素子 13 に駆動トランジスタ 11 のドレイン電流は流れない。よって、上記期間に有機 EL 素子 13 が発光するのを防止できる、その結果、画素間での前記発光素子の発光ムラを精度よく補正できる。

【0201】

10

次に、バイアス電圧及び走査信号電圧の過渡特性から移動度補正期間を算出することにより、本発明の実施の形態 2 に係る表示パネル装置、表示装置及びその制御方法により得られる効果について説明する。

【0202】

従来の方法による移動度補正期間の算出については、実施の形態 1 において式 1 ~ 式 3 を用いて説明した通りである。

【0203】

図 12A は、従来 of 移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。同図に記載されたグラフは、 V_{data} を 1.5V、3.5V、5V 及び 7V としたときの、式 3 から算出した、時定数 1 と T_1 / T_0 の関係を示している。同図より、時定数 1 の増加に従い、 T_1 / T_0 は単調に増加していることがわかる。つまり、走査線駆動回路からの距離が大きくなるほど、移動度補正期間は設計値からずれていくことがわかる。また、 V_{data} が小さいほど、移動度補正期間は設計値からずれていくことがわかる。

20

【0204】

本発明の表示パネル装置による移動度補正期間の算出パラメータを、図 5 を用いて説明する。前述したように、Q 点における移動度補正期間 T は、遅延時間が発生しない P 点での移動度補正期間を T_0 、バイアス線駆動回路 3 がバイアス線 23 に与える電圧変化に対応した移動度補正開始時刻の設計値である時刻 t_{st0} から、遅延時間 T_b ($t_{st} - t_{st0}$) だけ遅延量を有しており、走査線駆動回路 4 が走査線 21 に与える電圧変化に対応した移動度補正終了時刻の設計値である時刻 t_{end0} から、遅延時間 T_g ($t_{end} - t_{end0}$) だけ遅延量を有しているとする、

30

【数 11】

$$T = T_0 + \Delta T_{g\downarrow} - \Delta T_{b\downarrow} = T_0 + (t_{end} - t_{end0}) - (t_{st} - t_{st0}) \quad (\text{式11})$$

で表される。

【0205】

また、コンデンサ 15 の書き込み電圧が所定のバイアス電圧 V_{bH} から逆バイアス電圧 V_{bL} へと段階的に切り換わる時の、コンデンサ 15 とバイアス線 23 との接続点における電圧の過渡特性 $V_b(t)$ は、近似的にバイアス線駆動回路 3 からバイアス線 23 へ出力されるランプ波形の傾きを K_b 、バイアス線駆動回路 3 から発光画素までの距離により規定されるバイアス線 23 の時定数を τ_b とすると、

40

【数 12】

$$V_{b\downarrow}(t) = V_{bH} - K_b \cdot t + K_b \cdot \tau_b \cdot \left(1 - \exp\left(-\frac{t}{\tau_b}\right)\right) \quad (\text{式12})$$

で表される。

【0206】

また、選択トランジスタ 12 のゲート電圧が走査信号電圧 V_{gH} から V_{gL} へと段階的に切り換わる時の、選択トランジスタ 12 のゲート電圧の過渡特性 $V_g(t)$ は、近似

50

的に走査線駆動回路4から走査線21へ出力されるランプ波形の傾きを K_g 、走査線駆動回路4から発光画素までの距離により規定される走査線21の時定数を τ_g とすると、

【数13】

$$V_{g\downarrow}(t) = V_{gH} - K_g \cdot t + K_g \cdot \tau_g \cdot \left(1 - \exp\left(-\frac{t}{\tau_g}\right)\right) \quad (\text{式13})$$

で表される。

【0207】

ここで、Q点における移動度補正開始時刻 t_{st} においては、逆バイアス電圧 V_{bL} 、信号電圧 V_{data} 及び固定電圧 V_{reset} により、

10

【数14】

$$V_{bH} - K_b \cdot t_{st} + K_b \cdot \tau_b \cdot \left(1 - \exp\left(-\frac{t_{st}}{\tau_b}\right)\right) = V_{bL} + V_{data} - V_{reset} \quad (\text{式14})$$

のように表すことができる。

【0208】

上記式14より、バイアス線23の時定数 τ_b 及び信号電圧 V_{data} を変化させたときの移動度補正開始時刻 t_{st} が算出される。

【0209】

一方、移動度補正終了時刻 t_{end} は、走査線駆動回路4が、走査線21に対し走査信号電圧 V_{gH} から V_{gL} への段階的な出力変化を開始した時刻を t_{set} 、また時刻 t_{set} から移動度補正終了時刻 t_{end} までの時間を Δt_{end} とすると、

20

【数15】

$$t_{end} = t_{set} + \Delta t_{end} \quad (\text{式15})$$

となる。この t_{end} を用いて、時刻 t_{end} における選択トランジスタ12のゲート電圧の過渡特性 $V_{g\uparrow}(t)$ は、選択トランジスタ12のソース電圧と閾値電圧 V_{th21} との和であるので、

【数16】

$$V_{gH} - K_g \cdot \Delta t_{end} + K_g \cdot \tau_g \cdot \left(1 - \exp\left(-\frac{\Delta t_{end}}{\tau_g}\right)\right) = V_{data} + V_{th21} \quad (\text{式16})$$

30

で表される。

【0210】

上記式16より、走査線21の時定数 τ_g 及び信号電圧 V_{data} を変化させたときの移動度補正開始時刻 t_{end} が算出され、式8より t_{end} が算出される。

【0211】

さらに、バイアス電圧及び走査信号電圧のランプ波形より、近似的に

【数17】

$$t_{st0} = \frac{V_{bH} - K_{bL} - V_{data} + V_{reset}}{K_b} \quad t_{end0} = \frac{V_{gH} - V_{data} - V_{th}}{K_g} + t_{set}$$

40

(式17)

が導出される。

【0212】

以上、式14、式16及び式17より、 τ_b 、 τ_g 及び V_{data} を変化させたときの t_{st} 、 t_{st0} 、 t_{end} 及び t_{end0} が算出され、これらを式11に代入することにより、Q点における移動度補正期間 T が算出される。

【0213】

50

図12Bは、本発明の実施の形態2に係る表示パネル装置の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。横軸は、コンデンサ15の書き込む電圧及び選択トランジスタ12のゲート電圧を切り換えるための時定数2である。また、縦軸は、移動度補正期間設計値 T_0 に対する移動度補正期間 T の遅延時間 T_2 の割合であり、 T_2 は $(T_g - T_b)$ である。つまり、横軸は、時定数2が大きいほど、画素回路が走査線駆動回路から遠い位置にあることを示している。同図に記載されたグラフは、 V_{data} を1V、3V、5V及び6.5Vとしたときの、上記式14、式16及び式17から算出した時定数2($=b=g$)と T_2/T_0 の関係を示している。同図より、時定数2の増加に従い、 T_2/T_0 は単調に増加していることがわかる。つまり、走査線駆動回路からの距離が大きくなるほど、移動度補正期間は設計値からずれていくことがわかる。

10

【0214】

しかしながら、図12Aに記載された従来の移動度補正期間の特性と、図12Bに記載された本発明の表示パネル装置に係る移動度補正期間の特性とを比較すると、図12Bに記載された本発明の表示パネル装置に係る T_2/T_0 の方が、全ての時定数において小さいことがわかる。

【0215】

また、図12Bに記載された本発明の表示パネル装置に係る T_2/T_0 は、信号電圧の変動に対する変動が大幅に抑制されていることが解る。

【0216】

以上の評価結果より、従来の表示装置では、移動度補正の終了時期のみについて走査線の時定数に応じた終了遅延量が発生するので、これに起因した移動度補正期間のばらつきが発生する。一方、本発明の実施の形態2に係る表示装置では、移動度補正の開始時期についてはバイアス線23の時定数に応じた開始遅延量が発生し、また、移動度補正の終了時期については走査線21の時定数に応じた終了遅延量が発生する。よって、移動度補正期間は、各々の発光画素において上記開始遅延量と上記終了遅延量とが相殺され、駆動回路からの距離に応じた移動度補正期間のばらつきが低減される。その結果、駆動トランジスタ11の移動度を精度よく補正できる。

20

【0217】

さらに、バイアス線23を介して逆バイアス電圧をコンデンサ15に書き込む際、所定のバイアス電圧から逆バイアス電圧に向けて段階的に電圧を変化させて出力している。これにより、信号電圧の変動の影響及び配線遅延の影響を緩和できるので移動度補正ばらつきを全階調で抑制することが可能となる。このため、表示パネル装置の、例えば、端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを前階調で防止できる。

30

【0218】

以上、実施の形態1及び2について説明してきたが、本発明に係る表示パネル装置、表示装置及びその制御方法は、上述した実施の形態に限定されるものではない。実施の形態1及び2における任意の構成要素を組み合わせる別の実施の形態や、実施の形態1及び2に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示パネル装置を内蔵した各種機器も本発明に含まれる。

40

【0219】

例えば、実施の形態1または2に係る表示パネル装置と、正電源線24及び負電源線25に電源を供給する電源とを備え、有機EL素子が、アノード及びカソードに挟まれた発光層とを含み、発光画素が少なくとも複数個マトリクス状に配置されている表示装置も、本発明に含まれる。

【0220】

なお、実施の形態1及び2において、駆動回路は、移動度補正開始時期を決定するバイアス電圧及び移動度補正終了時期を決定する走査信号電圧を、所定の遷移時間をかけて段

50

階的に変化させて出力しているが、上記バイアス電圧及び上記走査信号電圧を段階的に変化させず、瞬時変化させて出力してもよい。つまり、移動度補正期間を決定する出力電圧の遷移時間を、走査線駆動回路4がV_{gL}からV_{gH}へと走査信号電圧を瞬時に変化させて出力する場合と同様の遷移時間としてもよい。この場合においても、駆動回路からの距離に依存して発生するバイアス線の時定数による移動度補正の開始遅延量と、走査線の時定数による移動度補正の終了遅延量とが相関関係をもって発生するので、移動度補正期間として相殺される。よって、移動度補正終了時刻のみ遅延量を有する従来の移動度補正期間に比べ、上記移動度補正期間を精度よく制御できる。その結果、前記駆動素子の移動度を精度よく補正できる。

【0221】

なお、実施の形態1では、スイッチングトランジスタ16のオンオフ状態を制御する走査線21の走査信号電圧V_{gL}を、基準電圧として利用しているが、当該基準電圧を走査線21と異なる走査線または制御線の信号電圧としてもよい。この場合、上記基準電圧は、選択トランジスタ12をオンオフするための走査信号電圧の値に制限されないので、基準電圧値設定の自由度が向上する。

【0222】

なお、以上述べた実施の形態では、選択トランジスタ及びスイッチングトランジスタのゲートの電圧レベルがHIGHの場合にオン状態になるn型トランジスタとして記述しているが、これらをp型トランジスタで形成し、走査線の極性を反転させた表示パネル装置及び表示装置でも、上述した各実施の形態と同様の効果を奏する。

【0223】

また、例えば、本発明に係る表示パネル装置、表示装置及びその制御方法は、図13に記載されたような薄型フラットTVに内蔵される。本発明に係る表示パネル装置及び表示装置が内蔵されることにより、閾値電圧V_{th}や移動度のばらつきに伴う輝度ムラの発生が抑制された薄型フラットTVが実現される。

【産業上の利用可能性】

【0224】

本発明の表示パネル装置、表示装置及びその制御方法は、特に、表示階調に応じた画素信号電流により、発光画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ELフラットパネルディスプレイに有用である。

【符号の説明】

【0225】

- 1 表示パネル装置
- 2 制御回路
- 3 バイアス線駆動回路
- 4 走査線駆動回路
- 5 データ線駆動回路
- 6 表示部
- 10、30 発光画素
- 11 駆動トランジスタ
- 12 選択トランジスタ
- 13 有機EL素子
- 14、15 コンデンサ
- 16 スwitchingトランジスタ
- 20 データ線
- 21、22 走査線
- 23 バイアス線
- 24、511 正電源線
- 25、512 負電源線
- 500 表示装置

10

20


30

40


50

- 5 0 1 画素アレイ部
- 5 0 2 画素部
- 5 0 3 水平セレクタ
- 5 0 4 ライトスキャナ
- 5 0 5 バイアススキャナ
- 5 0 6 サンプリングトランジスタ
- 5 0 7 駆動トランジスタ
- 5 0 8 発光素子
- 5 0 9 保持容量
- 5 1 0 補助容量


【図 1】




【図 2】




【図3】




【図4】




【図5】




【図6 B】




【図6 A】




【図7】




【図 8 A】




【図 8 B】




【図 9】




【図 10】




【図 11】




【図12A】




【図12B】




【図13】




【図14】




【図15】



【図16】



【図17】



フロントページの続き

(51)Int.Cl.

F I

G 0 9 G	3/20	6 4 2 A
G 0 9 G	3/20	6 2 2 C
G 0 9 G	3/20	6 2 2 D
G 0 9 G	3/20	6 1 2 E
H 0 5 B	33/14	A

(56)参考文献 特開2008-203657(JP,A)

特開2009-204979(JP,A)

特開2008-032866(JP,A)

特開2008-009198(JP,A)

(58)調査した分野(Int.Cl., DB名)

G09G 3/30

G09G 3/20

H01L 51/50

专利名称(译)	显示面板装置，显示装置和控制方法		
公开(公告)号	JP5192042B2	公开(公告)日	2013-05-08
申请号	JP2010518189	申请日	2009-11-19
[标]申请(专利权)人(译)	松下电器产业株式会社		
申请(专利权)人(译)	松下电器产业株式会社		
当前申请(专利权)人(译)	松下电器产业株式会社		
[标]发明人	松井雅史 小野晋也		
发明人	松井 雅史 小野 晋也		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
CPC分类号	G09G3/3233 G09G2300/0819 G09G2300/0852 G09G2300/0861 G09G2300/0876 G09G2310/0262 G09G2320/0223		
FI分类号	G09G3/30.J G09G3/20.641.D G09G3/20.624.B G09G3/20.611.J G09G3/20.611.H G09G3/20.642.A G09G3/20.622.C G09G3/20.622.D G09G3/20.612.E H05B33/14.A		
代理人(译)	新居 広守		
其他公开文献	JPWO2011061800A1		
外部链接	Espacenet		

摘要(译)

一种显示面板装置，包括：有机EL元件（13）；电容器（14）；驱动晶体管（11），使漏极电流通过有机EL元件（13）；数据线（20），向电容器（14）提供信号电压；选择晶体管（12），可切换地互连数据线（20）和电容器（14）；和控制器。控制器被配置为：将预定的偏置电压施加到第二电容器电极以防止漏极电流的流动；接通选择晶体管（12）以将信号电压提供给第一电容器电极；向第二电容器电极施加反向偏压，以在驱动晶体管（11）的源极和第二电容器电极之间流动放电电流；在使放电电流流过预定时间之后，关闭选择晶体管（12），以停止向第一电容器电极提供信号电压。

この状態は、
【数3】

$$V_{gs} = (V_{1L} - V_{1H}) \cdot \left(1 - \exp\left(-\frac{\Delta T_{1L}}{\tau_1}\right) \right) + V_{1H} - V_{data} = V_{th21}$$