

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-128601
(P2009-128601A)

(43) 公開日 平成21年6月11日(2009.6.11)

(51) Int. Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K107
G09G 3/20 (2006.01)	G09G 3/20 624B	5C080
HO1L 51/50 (2006.01)	G09G 3/20 622G	
	G09G 3/20 612E	
	G09G 3/20 670D	

審査請求 未請求 請求項の数 5 O L (全 11 頁) 最終頁に続く

(21) 出願番号 特願2007-303063 (P2007-303063)
(22) 出願日 平成19年11月22日(2007.11.22)

(71) 出願人 000001007
キヤノン株式会社
東京都大田区下丸子3丁目30番2号
(74) 代理人 100090538
弁理士 西山 恵三
(74) 代理人 100096965
弁理士 内尾 裕一
(72) 発明者 中村 恒一
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
(72) 発明者 井関 正己
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

最終頁に続く


(54) 【発明の名称】 表示装置および集積回路

(57) 【要約】

【課題】複数の電源配線をもつ表示装置において、電源の起動順序と電源OFF時の立ち下がり順序による表示装置の誤動作を防止する。

【解決手段】表示装置は、複数の電気光学素子(EL素子)と、電気光学素子を駆動する画素回路とが行方向および列方向にマトリクス状に配置された画像表示部と、画像表示部に第1の電位を供給する第1の電源供給線と、画像表示部に列毎に接続され、画素回路にデータ信号を供給する複数のデータ線と、データ線と交差する複数の走査線と、複数のデータ線を駆動するデータ線駆動回路と、複数の走査線を駆動する走査線駆動回路とを有する。走査線駆動回路は、第2の電源供給線により第2の電位が供給される。第1の電位と第2の電位の電位差に応じて、複数の走査線の電位を第1の電位にする素子(スイッチング素子)を備える。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

複数の電気光学素子と、
 前記電気光学素子を駆動する画素回路とが行方向および列方向にマトリクス状に配置された画像表示部と、
 前記画像表示部に第 1 の電力を供給する第 1 の電源供給線と、
 前記画像表示部に列毎に接続され、前記画素回路にデータ信号を供給する複数のデータ線と、
 前記データ線と交差する複数の走査線と、
 前記複数のデータ線を駆動するデータ線駆動回路と、
 前記複数の走査線を駆動する走査線駆動回路と、
 を有する表示装置において、
 前記走査線駆動回路は、第 2 の電源供給線により第 2 の電力が供給され、
 前記第 1 の電位と前記第 2 の電位の電位差に応じて、前記複数の走査線の電位を前記第 1 の電位にする素子を備えたことを特徴とする表示装置。

10

【請求項 2】

前記素子は、前記第 2 の電位が前記第 1 の電位より低電位であるときに前記複数の走査線の電位を前記第 1 の電位にすることを特徴とする請求項 1 に記載の表示装置。

【請求項 3】

前記素子は、前記第 1 の電源供給線と前記複数の走査線との間に設けられるスイッチング素子で構成され、

20

前記スイッチング素子は、その制御端子が前記第 2 の電源供給線に接続されていることを特徴とする請求項 2 に記載の表示装置。

【請求項 4】

前記電気光学素子は、エレクトロルミネセンス素子であることを特徴とする請求項 1 から請求項 3 のいずれか 1 項に記載の表示装置。

【請求項 5】

第 1 の電源供給線と、
 第 2 の電源供給線と、
 前記第 1 の電源供給線に接続される第 1 の回路部と、
 前記第 2 の電源供給線に接続される第 2 の回路部と、
 を有する集積回路において、
 前記第 1 の回路部の入力は、前記第 2 の回路部の出力に接続され、
 前記第 1 の電源供給線と前記第 2 の電源供給線の電位差に応じて、前記第 2 の回路部の出力を前記第 1 の電源供給線の電位にする素子を備えたことを特徴とする集積回路。

30

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置および集積回路に係り、特に電気光学素子をマトリクス状に配置した表示装置に関する。

40

【背景技術】

【0002】

近年、エレクトロルミネセンス素子（以下、EL素子）を用いた表示装置がCRT（Cathode Ray Tube）やLCD（liquid crystal Display）に替わる表示装置として注目されている。その中でも、素子に流れる電流によって発光輝度が制御される電流制御型の発光素子である有機EL素子の応用開発が活発に行われている。とくに、周辺回路を含んだ有機ELディスプレイでは、表示領域に限らず、周辺回路においても薄膜トランジスタ（TFT：Thin Film Transistor）が用いられている。

【0003】

図5は、従来例の表示装置（有機ELディスプレイ）の全体構成例を示す。同図におい

50

て、20は、複数のEL素子7と、そのEL素子7を駆動する画素回路6とが行方向および列方向にマトリクス状に配置された画像表示部（表示領域）である。また、21は、画像表示部20に列毎に接続され、画素回路6にデータ信号を供給する複数のデータ線5を駆動するデータ線駆動回路である。さらに、3は、データ線5と交差する複数の走査線2を駆動する走査線駆動回路である。この構成では、画素回路6毎に、各列の走査線2の信号により、各行のデータ線5を介してEL素子7へ供給する電圧、電流、時間等を制御する。こうすることで、EL素子7の輝度を調節し、階調表示を行う。

【0004】

図4に従来例の表示装置の回路構成図を示す。図4で示した回路構成は、電流設定方式の画素回路を持つ構成であり、これを用いて回路動作を説明する。

10

【0005】

図4において、3は走査線駆動回路、4は走査線駆動回路3により駆動される走査線、5はデータ線駆動回路（非図示）により駆動されるデータ線である。また、6は画像表示部を構成する画素回路、7は画素回路6により駆動されるEL素子、9は画素回路6内の保持容量である。さらに、1は画像表示部に第1の電力（電位）V1を供給する第1の電源供給線、2は走査線駆動回路3に第2の電力（電位）V2を供給する第2の電源供給線である。

【0006】

走査線駆動回路3は、第2の電源供給線2と接地線GNDとの間に直列に接続された1段目のp型及びn型トランジスタTr1、Tr2と、2段目のp型及びn型トランジスタTr3、Tr4とを有する2段のインバータ回路を備える。これにより、走査線駆動回路3は、入力された信号S1に応じて、Low/Highレベルの信号S2を走査線4に出力する。

20

【0007】

画素回路6は、駆動トランジスタ（p型TFT）M1と、走査線4の信号に応じてON/OFF動作が制御されるスイッチング素子としてのn型トランジスタ（n型TFT）M2、M3、及びp型トランジスタ（n型TFT）M4とを有する。駆動トランジスタM1は、ソース端子が第1の電源供給線1、ドレイン端子がトランジスタM4のソース-ドレイン端子間を介してEL素子7にそれぞれ接続されている。駆動トランジスタM1のゲート端子と第1の電源供給線1の間には、保持容量9が接続されている。駆動トランジスタM1のゲート端子とドレイン端子の間には、トランジスタM2が配置されている。駆動トランジスタM1のドレイン端子とトランジスタM4との接続点は、トランジスタM3を介してデータ線5に接続されている。

30

【0008】

この構成において、画素回路6に電流信号を設定する時、データ線5からEL素子7に入力される電流信号Idataを伝送する。このとき、走査線4の信号S2はHighレベルである。よって、トランジスタM2、M3はON、トランジスタM4はOFFであり、駆動トランジスタM1とEL素子7は非接続の状態であるため、EL素子7には電流は流れない。これにより、入力された電流信号Idataによって、駆動トランジスタM1の電流駆動能力に応じた電圧が、駆動トランジスタM1のゲート端子と第1の電源供給線1に配置された保持容量9に生じる。

40

【0009】

次に、走査線4の信号S2がLowレベルになり、トランジスタM2、M3がOFF、トランジスタM4がONになる。保持容量9に保持された電圧に応じた電流が駆動トランジスタM1により生成され、その電流がEL素子7に供給される。これにより、供給された電流Idataに応じた輝度でEL素子7が発光する。

【0010】

ここで、図4に示した回路構成をもつ表示装置において、電源投入時に画素回路6の第1の電源供給線1、走査線駆動回路3の第2の電源供給線2の順序で電源投入してしまう場合を考える。この場合、第1の電源供給線1が立ち上がっていて、第2の電源供給線2

50

が立ち上がっていない期間、走査線 4 の信号 S 2 の電位レベルは Low である。よって、トランジスタ M 2、M 3 は OFF、トランジスタ M 4 は ON である。このとき、保持容量 9 の両端に不定の電位差があると、その電位差に応じた電流が駆動トランジスタ M 1 により生成される。さらにトランジスタ M 4 は ON であるため、駆動トランジスタ M 1 と EL 素子 7 は接続されており、駆動トランジスタ M 1 によって生成された電流が EL 素子 7 に供給されてしまい発光してしまう。

【 0 0 1 1 】

また、電源 OFF 時に、第 2 の電源供給線 2、第 1 の電源供給線 1 の順序で OFF してしまう場合を考える。この場合、第 2 の電源供給線 2 が立ち下がっていて、第 1 の電源供給線 2 が立ち下がっていない期間、走査線 4 の信号 S 2 の電位レベルは Low であり、トランジスタ M 2、M 3 が OFF、トランジスタ M 4 は ON となる。このとき、駆動トランジスタ M 1 と EL 素子 7 は接続されているため、保持容量 9 の両端の電位差に応じた電流が駆動トランジスタ M 1 により生成され、EL 素子 7 に流れてしまう。結果として、EL 素子 7 は、第 1 の電源供給線 1 が立ち下がるまでの期間、駆動トランジスタ M 1 で生成された電流に応じた輝度で発光してしまう。

10

【 0 0 1 2 】

電源起動時の誤動作を防ぐ手段として、特許文献 1 がある。特許文献 1 には、電源投入順序をコントロールする電源シーケンス制御手段を備えた表示駆動集積回路が記載されている。

20

【特許文献 1】特許第 3 8 0 0 8 2 6 号公報

【発明の開示】

【発明が解決しようとする課題】

【 0 0 1 3 】

特許文献 1 の発明では、電源供給線に電源接続スイッチを設けることで電源シーケンス制御を行う構成である。しかしながら、電流を多く流す電源供給線であると、電源接続スイッチを大きくしてスイッチ自体を低抵抗化する必要があり、回路面積の増大という問題を引き起こす。

【 0 0 1 4 】

本発明は、上記課題に鑑みてなされたもので、複数の電源供給線を備える表示装置において、簡易な回路構成で、かつ回路面積を増大させることなく、上述のような電源起動時及び電源 OFF 時の誤動作を防止する表示装置を提供することを目的とする。すなわち、本発明は、電源起動時の電源投入順序による EL 素子の無制御発光等の誤動作と、電源 OFF 時の立ち下がり順序による EL 素子の無制御発光等の誤動作を防止することを目的とする。

30

【課題を解決するための手段】

【 0 0 1 5 】

上記目的を達成するため、本発明に係る表示装置は、複数の電気光学素子と、前記電気光学素子を駆動する画素回路とが行方向および列方向にマトリクス状に配置された画像表示部と、前記画像表示部に第 1 の電位を供給する第 1 の電源供給線と、前記画像表示部に列毎に接続され、前記画素回路にデータ信号を供給する複数のデータ線と、前記データ線と交差する複数の走査線と、前記複数のデータ線を駆動するデータ線駆動回路と、前記複数の走査線を駆動する走査線駆動回路と、を有する表示装置において、前記走査線駆動回路は第 2 の電源供給線により第 2 の電位が供給され、前記第 1 の電位と前記第 2 の電位の電位差に応じて、前記複数の走査線の電位を前記第 1 の電位にする素子を備えたことを特徴とする。

40

【 0 0 1 6 】

本発明において、前記素子は、前記第 2 の電位が前記第 1 の電位より低電位であるときに前記複数の走査線の電位を前記第 1 の電位にする構成でもよい。

【 0 0 1 7 】

本発明において、前記素子は、前記第 1 の電源供給線と前記複数の走査線との間に設け

50

られるスイッチング素子で構成され、前記スイッチング素子は、その制御端子が前記第2の電源供給線に接続する構成でもよい。

【0018】

また、前記電気光学素子は、エレクトロルミネセンス素子であってもよい。

【発明の効果】

【0019】

本発明によると、複数の電源供給線を備える表示装置において、電源起動時の電源投入順序、および電源OFF時の電源立ち下がり順序によらず、EL素子の無制御発光等の誤動作を防止することが可能である。

【発明を実施するための最良の形態】

【0020】

以下、本発明に係る表示装置を実施するための最良の形態について、図面を参照して具体的に説明する。

【0021】

本実施の形態は、電気光学素子として、入力された電流により発光輝度が制御されるEL素子を用いたアクティブマトリクス型表示装置に適用される。すなわち、この表示装置は、EL素子と、EL素子に入力される電流を制御するためのTFT素子から構成された画素回路とを含む画素がマトリクス状に配置された表示領域を有する。また、表示領域の外側に配置される周辺回路として、各列の画素毎に配置され、画素回路に入力される電流を制御するデータ信号をデータ線に出力するデータ線駆動回路と、画素回路に入力される走査信号を走査線に出力する走査線駆動回路と、を有する。

【0022】

また、画素回路は第1の電源供給線により電力を供給され、走査線駆動回路は第2の電源供給線により電力を供給される。第1の電源供給線と走査線の間にはスイッチング素子を設け、スイッチング素子の制御端子は第2の電源供給線に接続される。

【0023】

本実施の形態によれば、複数の電源供給線を備える表示装置において電源投入の順序および電源立ち下がり順序によって起きうるEL素子の無制御発光等の誤動作を防止することができる。

【実施例1】

【0024】

まず、図1を参照して、本発明の第1の実施例について説明する。

【0025】

図1は、本実施例の電流設定方式の画素回路をもつ表示装置の回路構成の一例である。なお、表示装置の全体構成、すなわちEL素子と画素回路とを行方向および列方向にマトリクス状に配置してなる画像表示部と、その周辺回路を構成する走査線駆動回路及びデータ線駆動回路とについては、図5に示すものと同様であるため、その詳細は省略する。

【0026】

図1に示す本実施例の表示装置は、図4に示す従来例の表示装置と比べると、第1の電源供給線1と走査線2の間にp型トランジスタ(p型TFT)から成るスイッチング素子8が設けられている点が相違している。スイッチング素子8は、ゲート端子(制御端子)が第2の電源供給線2、ソース端子が第1の電源供給線1、ドレイン端子が走査線2にそれぞれ接続されている。その他の構成は従来例のものと同様であるため、その説明は省略する。

【0027】

次に、本実施例の動作について説明する。なお、通常時の回路動作については、従来例のものと同じであるため、その説明を省略する。

【0028】

まず、電源起動時について説明する。

【0029】

10

20

30

40

50

電源起動時には、第1の電源供給線1が起動し、第2の電源供給線2が起動されていない場合、スイッチング素子8がONになり、走査線4の電位レベルが第1の電源供給線1の電位 V_1 になる。このとき、トランジスタM2、M3はON、トランジスタM4はOFFとなる。よって、EL素子7には電流が流れないので、EL素子7の発光は起きない。
【0030】

また、駆動トランジスタM1は、トランジスタM2がONであるため、ゲート端子とドレイン端子とが接続されたダイオード接続となる。データ線5は電源起動直後であるため、データ線駆動回路(非図示)は動作しておらず、フローティング状態である。よって、駆動トランジスタM1のゲートソース間の電位差 V_{GS} は、駆動トランジスタM1のしきい値電圧 V_{th} となる。これにより、駆動トランジスタM1のドレイン電流は0となり、EL素子7の黒色表示時の V_{GS} に設定できる。

10

【0031】

次に、第2の電源供給線2の電位 V_2 が立ち上がりはじめると、第1の電源供給線1と第2の電源供給線2の電位差($V_1 - V_2$)が小さくなる。そして、第1の電源供給線1と第2の電源供給線2との電位差がスイッチング素子8のしきい値より小さくなると、スイッチング素子8はオフになる。これにより、走査線4は、第1の電源供給線1と非接続となり、通常の動作が可能となる。

【0032】

次に、電源OFF時について説明する。

【0033】

20

電源OFF時には、第2の電源供給線2、第1の電源供給線1の順序でOFFした時、スイッチング素子8がONとなり、走査線4は第1の電源供給線1に接続される。よって、走査線4の電位はHighレベルとなる。このとき、トランジスタM2、M3がON、トランジスタM4がOFFである。これにより、画素回路6とEL素子7は非接続となり、EL素子7は発光せず、電源OFF時の誤動作が防止できる。

【0034】

以上説明したように、本実施例では、スイッチング素子8により、第1の電源供給線1側の第1の電位 V_1 と第1の電源供給線2側の第2の電位 V_2 の電位差に応じて、走査線4の信号 S_2 の電位を第1の電位 V_1 にするように構成している。より具体的には、スイッチング素子8により、第2の電位 V_2 が第1の電位 V_1 より低電位であるときに走査線4の電位を第1の電位 V_1 にするように構成している。このため、簡易な回路構成で、かつ回路面積を増大させることなく、電源起動時の電源投入順序、および電源OFF時の電源立ち下がり順序によらず、EL素子の無制御発光等の誤動作を防止することが可能である。

30

【実施例2】

【0035】

次に、図2を参照して、本発明の第2の実施例について説明する。

【0036】

図2は、本実施例の走査線が複数ある場合の回路構成の一例である。本実施例の表示装置では、行走査を行う走査線は2本、すなわち第1の走査線4と第2の走査線10とを用いている。

40

【0037】

第1の走査線4は、入力された信号 S_{1a} に応じて、データ線5より伝送された電流信号 $data$ を画素回路6に設定するための信号 S_{2a} をn型トランジスタM2、M3のゲート端子に印加する信号線である。また、第2の走査線10は、入力された信号 S_{1b} に応じて、EL素子7の発光を制御するための信号 S_{2b} をp型トランジスタM4のゲート端子に印加する信号線である。本実施例では、第1の走査線4と第1の電源供給線1の間と、第2の走査線10と第1の電源供給線1の間とにそれぞれ図1と同様のスイッチング素子8を配置する。2つのスイッチング素子8のゲート端子(制御端子)はともに第2の電源供給線2に接続される。

50

【0038】

次に、本実施例の動作について説明する。

【0039】

まず、電源起動時には、第1の電源供給線1が起動し、第2の電源供給線2が起動されていない場合、スイッチング素子8がONになり、第1の走査線4及び第2の走査線10の電位レベルが第1の電源供給線1の電位V1になる。このとき、トランジスタM2、M3はON、トランジスタM4はOFFとなる。よって、EL素子7には電流が流れないので、EL素子7の発光は起きない。

【0040】

また、駆動トランジスタM1は、トランジスタM2がONであるため、ゲート端子とドレイン端子とが接続されたダイオード接続となる。データ線5は電源起動直後であるため、データ線駆動回路（非図示）は動作しておらず、フローティング状態である。よって、駆動トランジスタM1のゲートソース間の電位差VGSは、駆動トランジスタM1のしきい値電圧Vthとなる。これにより、駆動トランジスタM1のドレイン電流は0となり、EL素子7の黒色表示時のVGSに設定できる。

10

【0041】

次に、データ線5より伝送された電流信号Idataを画素回路6に設定する時、第1の走査線4の信号S2aと第2の走査線10の信号S2bの電位レベルはともにHighであり、トランジスタM2、M3はON、トランジスタM4はOFFである。発光時は、第1の走査線4と第2の走査線10の電位レベルはLowであり、トランジスタM2、M3はOFF、トランジスタM4はONである。よって、駆動トランジスタM1により生成された電流に応じた輝度でEL素子7は発光する。

20

【0042】

次に、電源OFF時には、第2の電源供給線2、第1の電源供給線1の順序でOFFした時、スイッチング素子8がONとなり、第1の走査線4及び第2の走査線10は第1の電源供給線1に接続される。よって、第1の走査線4及び第2の走査線10の電位はHighレベルとなる。このとき、トランジスタM2、M3がON、トランジスタM4がOFFである。これにより、画素回路6とEL素子7は非接続となり、EL素子7は発光せず、電源OFF時の誤動作が防止できる。

【0043】

従って、本実施例でも、スイッチング素子8を設けることにより、図1のときと同様に簡易な回路構成で、かつ回路面積を増大させることなく、電源投入時と電源OFF時におけるEL素子7の無制御発光等の誤動作を防止することが可能である。また、第1の電源供給線1が起動され、第2の電源供給線2が起動されていない時、駆動トランジスタM1は、ゲート端子とドレイン端子とがトランジスタM2を介して互いに接続したダイオード接続となる。このため、駆動トランジスタM1のソース-ゲート間の電位差はしきい値電圧に設定できる。

30

【0044】

なお、本実施例では、図2において、走査線を2本としたがそれに限定されない。例えば、3本でもよく、図2中のトランジスタM2、M3、M4の制御端子それぞれに走査線を設ける構成でもよい。

40

【実施例3】

【0045】

次に、図3を参照して、本発明の第3の実施例について説明する。

【0046】

図3は、本実施例の電圧設定方式の画素回路をもつ表示装置の回路構成の一例である。

【0047】

図3に示す本実施例の表示装置は、図1に示すスイッチング素子としてのn型トランジスタM2、M3の代わりに、データ線5と駆動トランジスタのゲート端子との間に、スイッチング素子としてのn型トランジスタ（n型TFT）M5が設けられている。その他の

50

構成は図 1 に示すものと同様である。

【 0 0 4 8 】

次に、本実施例の動作について説明する。

【 0 0 4 9 】

まず、電源起動時には、第 1 の電源供給線 1 が立ち上がっていて、第 2 の電源供給線 2 が立ち上がっていない時、スイッチング素子 8 は ON となる。よって、走査線 4 は、第 1 の電源供給線 1 に接続され、その信号 S 2 の電位レベルは High であり、トランジスタ M 4 が OFF、トランジスタ M 5 が ON である。これにより、トランジスタ M 4 が OFF であるため、駆動トランジスタ M 1 と EL 素子 7 は非接続であり、EL 素子 7 は発光しない。

10

【 0 0 5 0 】

次に、通常動作の際は、第 1 の電源供給線 1 と第 2 の電源供給線 2 がともに立ち上がり、その電位差がスイッチング素子 8 のしきい値を下回るため、スイッチング素子 8 は OFF である。よって、走査線 4 は第 1 の電源供給線 1 と非接続となり、通常動作が可能となる。

【 0 0 5 1 】

次に、電源 OFF 時には、第 1 の電源供給線 1 が立ち上がり、第 2 の電源供給線 2 が立ち下がっている場合、スイッチング素子 8 が ON となる。よって、走査線 4 の信号 S 2 の電位レベルが High となり、トランジスタ M 5 が ON、トランジスタ M 4 が OFF となる。これにより、駆動トランジスタ M 1 と EL 素子 7 は非接続であるため、EL 素子 7 の無制御発光は起こらない。

20

【 0 0 5 2 】

従って、本実施例でも、第 1 の実施例と同様に、簡易な回路構成で、かつ回路面積を増大させることなく、電源投入時と電源 OFF 時における EL 素子 7 の無制御発光等の誤動作を防止することが可能である。

【 0 0 5 3 】

以上、説明したように複数の電源系（第 1 の電源供給線、第 2 の電源供給線）を備える表示装置において、電源投入順序、電源 OFF の順序によらず EL 素子の無制御発光等の誤動作を防止することが可能である。

【 0 0 5 4 】

なお、本発明の電源供給線について、第 1 の電源供給線 1 の電位に対して、第 2 の電源供給線 2 の電位の方が大きいことが望ましいが、それに限定されない。例えば、第 1 の電源供給線 1 の電位の方が第 2 の電源供給線 2 の電位よりも大きい場合、その電位差がスイッチング素子 8 のしきい値よりも小さければ、本発明は適用できる。

30

【 0 0 5 5 】

また、上記実施例では、画素回路の構成として電流設定方式、電圧設定方式の 2 種類について図 1 ~ 図 3 の回路構成で説明したが、本発明はこの回路構成に限定されない。

【 0 0 5 6 】

また、上記実施例の表示装置では、電気光学素子に EL 素子を用いた例を挙げたが、これに限るものではなく、本発明が適用できるならば、他の表示装置であってもよい。

40

【 0 0 5 7 】

本発明は、集積回路から成る論理回路の電源供給線が給電されていてよい状態で、論理回路の出力が High レベルを出力する必要がある場合に有効である。

【 0 0 5 8 】

例えば、本発明は、第 1 の電源供給線と、第 2 の電源供給線と、第 1 の電源供給線に接続される第 1 の回路部と、第 2 の電源供給線に接続される第 2 の回路部と、を有する集積回路（論理回路）に適用できる。この集積回路では、第 1 の回路部の入力第 2 の回路部の出力に接続され、第 1 の電源供給線と第 2 の電源供給線の電位差に応じて、第 2 の回路部の出力を第 1 の電源供給線の電位にする。

【 産業上の利用可能性 】

50

【 0 0 5 9 】

上記の表示装置を用いて情報表示装置を構成できる。この情報表示装置は、例えば携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラのいずれかの形態をとる。もしくは、それらの各機能の複数を実現する装置である。情報表示装置は、情報入力部を備えている。例えば、情報表示装置が携帯電話の場合には、情報入力部はアンテナを含んで構成される。情報表示装置が P D A (Personal Digital Assistant) や携帯パソコンの場合には、情報入力部はネットワークに対するインターフェース部を含んで構成される。情報表示装置がスチルカメラやムービーカメラの場合には、情報入力部は C C D (Charge Coupled Device) などによるセンサ部を含んで構成される。この場合、センサ部は C M O S (Complementary Metal Oxide Semiconductor) を用いたものでもよい。

10

【 図面の簡単な説明 】

【 0 0 6 0 】

【 図 1 】 本発明の第 1 の実施例に係る表示装置の回路構成の一例を示す図である。

【 図 2 】 本発明の第 2 の実施例に係る表示装置の回路構成の一例を示す図である。

【 図 3 】 本発明の第 3 の実施例に係る表示装置の回路構成の一例を示す図である。

【 図 4 】 従来例に係る表示装置の回路構成の一例を示す図である。

【 図 5 】 従来例に係る表示装置の全体構成の一例を示す図である。

【 符号の説明 】


【 0 0 6 1 】

- 1 第 1 の電源配線
- 2 第 2 の電源配線
- 3 走査線駆動回路
- 4 走査線 (第 1 の走査線)
- 5 データ線
- 6 画素回路
- 7 電気光学素子
- 8 スイッチング素子
- 9 保持容量
- 1 0 走査線 (第 2 の走査線)
- M 1 駆動トランジスタ
- M 2、M 3、M 4、M 5 トランジスタ


20

30


【 図 1 】




【 図 3 】




【 図 2 】



【 図 4 】



【 図 5 】



フロントページの続き

(51)Int.Cl. F I テーマコード(参考)
G 0 9 G 3/20 6 1 2 G
H 0 5 B 33/14 A

(72)発明者 川野 藤雄

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

Fターム(参考) 3K107 AA01 BB01 CC31 CC36 EE03 EE57 HH05
5C080 AA06 BB05 DD06 DD09 DD25 EE25 EE29 FF03 FF11 HH09
JJ02 JJ03 KK07 KK43

专利名称(译)	显示装置和集成电路		
公开(公告)号	JP2009128601A	公开(公告)日	2009-06-11
申请号	JP2007303063	申请日	2007-11-22
[标]申请(专利权)人(译)	佳能株式会社		
申请(专利权)人(译)	佳能公司		
[标]发明人	中村恒一 井関正己 川野藤雄		
发明人	中村 恒一 井関 正己 川野 藤雄		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
CPC分类号	G09G3/325 G09G2300/0465 G09G2300/0842 G09G2300/0861 G09G2310/0245 G09G2320/0238 G09G2330/021		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.622.G G09G3/20.612.E G09G3/20.670.D G09G3/20.612.G H05B33/14.A G09G3/325 G09G3/3266 G09G3/3283 G09G3/3291		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC31 3K107/CC36 3K107/EE03 3K107/EE57 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD06 5C080/DD09 5C080/DD25 5C080/EE25 5C080/EE29 5C080/FF03 5C080/FF11 5C080/HH09 5C080/JJ02 5C080/JJ03 5C080/KK07 5C080/KK43 5C380/AA01 5C380/AB06 5C380/AC08 5C380/AC09 5C380/AC11 5C380/AC12 5C380/CA12 5C380/CA13 5C380/CB14 5C380/CB17 5C380/CC01 5C380/CC13 5C380/CC26 5C380/CC33 5C380/CC39 5C380/CC53 5C380/CC62 5C380/CD013 5C380/CD014 5C380/CF23 5C380/DA02 5C380/DA39 5C380/DA40		
代理人(译)	雄一Uchio		
外部链接	Espacenet		

摘要(译)

要解决的问题：为了防止具有多个电源布线的显示装置由于上电启动顺序和断电下降顺序而发生故障。显示装置包括图像显示单元和图像显示单元，在图像显示单元中，多个电光元件（EL元件）和用于驱动电光元件的像素电路以矩阵形式布置在行方向和列方向上。第一电源线，用于提供第一电位，多条数据线，每行连接至图像显示单元，并将数据信号提供至像素电路，多条扫描线与数据线相交，它具有驱动多条数据线的数据线驱动电路和驱动多条扫描线的扫描线驱动电路。第二电势由第二电源线提供给扫描线驱动器电路。提供一种元件（开关元件），该元件（开关元件）根据第一电势和第二电势之间的电势差将多条扫描线的电势设置为第一电势。[选型图]图1

