

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-171918

(P2007-171918A)

(43) 公開日 平成19年7月5日(2007.7.5)

(51) Int. Cl.	F I	テーマコード (参考)
<b>G09G 3/30 (2006.01)</b>	G09G 3/30 J	3K107
<b>G09G 3/20 (2006.01)</b>	G09G 3/20 612F	5C080
<b>H01L 51/50 (2006.01)</b>	G09G 3/20 621L	
	G09G 3/20 623H	
	G09G 3/20 623F	
審査請求 有 請求項の数 23 O L (全 24 頁) 最終頁に続く		

(21) 出願番号	特願2006-233264 (P2006-233264)	(71) 出願人	590002817
(22) 出願日	平成18年8月30日 (2006.8.30)		三星エスディアイ株式会社
(31) 優先権主張番号	10-2005-0127233		大韓民国京畿道水原市靈通区▲しん▼洞5
(32) 優先日	平成17年12月21日 (2005.12.21)		75番地
(33) 優先権主張国	韓国 (KR)	(74) 代理人	100072349
			弁理士 八田 幹雄
		(74) 代理人	100110995
			弁理士 奈良 泰男
		(74) 代理人	100114649
			弁理士 宇谷 勝幸
		(72) 発明者	崔 相 武
			大韓民国京畿道水原市靈通区靈通洞102
			7-5, 303
		Fターム(参考)	3K107 AA01 BB01 CC31 EE03 HH04
			5C080 AA06 BB05 DD03 EE29 JJ02
			JJ03


(54) 【発明の名称】 データ駆動部及びこれを用いた有機発光表示装置とその駆動方法

(57) 【要約】

【課題】 画質を向上できるようにした有機発光表示装置用データ駆動部データ駆動部を提供する。

【解決手段】 データの上位ビットに対応して、外部から供給される多数の基準電圧のうち2つの基準電圧を選択して第1ラインL1及び第2ラインL2に供給するための第1デジタル-アナログ変換部と、前記第1デジタル-アナログ変換部(第1DAC)と前記第1ライン及び第2ラインで接続される第2デジタル-アナログ変換部(第2DAC)302の間に含まれ、前記第1ライン及び第2ラインの間に設けられ、前記2つの基準電圧を分圧して複数の階調電圧を生成するための分圧抵抗器(R11~R58)を少なくとも一つ有する分圧抵抗器部と、前記第1ライン及び第2ラインのいずれか一つと前記少なくとも一つの分圧抵抗器間、及び、前記分圧抵抗器を構成する複数の抵抗器間の、それぞれの間設けられるスイッチと、前記データの下位ビットに対応して、前記スイッチのターンオン及びターンオフを制御するためのデコーダ部304とを備える。

【選択図】 図6



## 【特許請求の範囲】

## 【請求項 1】

データの上位ビットに対応して、外部から供給される多数の基準電圧のうち 2 つの基準電圧を選択して第 1 ライン及び第 2 ラインに供給するための第 1 デジタル - アナログ変換部と、

前記第 1 デジタル - アナログ変換部と前記第 1 ライン及び第 2 ラインで接続される第 2 デジタル - アナログ変換部に含まれ、前記第 1 ライン及び第 2 ラインの間に設けられ、前記 2 つの基準電圧を分圧して複数の階調電圧を生成するための分圧抵抗器を少なくとも一つ有する分圧抵抗器部と、

前記第 1 ライン及び第 2 ラインのいずれか一つと前記少なくとも一つの分圧抵抗器間、及び、前記分圧抵抗器を構成する複数の抵抗器間の、それぞれの間に設けられるスイッチと、

前記データの下位ビットに対応して、前記スイッチのターンオン及びターンオフを制御するためのデコーダ部とを備えることを特徴とする有機発光表示装置用データ駆動部。

10

## 【請求項 2】

前記デコーダ部は、前記第 1 基準電圧及び第 2 基準電圧の間の中間階調の階調電圧が出力される時の前記第 1 ライン及び第 2 ラインの間の抵抗値が、前記第 1 基準電圧及び第 2 基準電圧が出力される時の前記第 1 ライン及び第 2 ラインの間の抵抗値より小さく設定されるように、前記スイッチのターンオン及びターンオフを制御することを特徴とする請求項 1 に記載の有機発光表示装置用データ駆動部。

20

## 【請求項 3】

前記デコーダ部は、前記第 1 基準電圧から前記中間階調の電圧にいくほど前記第 1 ライン及び第 2 ラインの間の抵抗値が小さくなるように、前記スイッチを制御しながら前記階調電圧を出力することを特徴とする請求項 2 に記載の有機発光表示装置用データ駆動部。

## 【請求項 4】

前記デコーダ部は、前記第 2 基準電圧から前記中間階調の電圧にいくほど前記第 1 ライン及び第 2 ラインの間の抵抗値が小さくなるように、前記スイッチを制御しながら前記階調電圧を出力することを特徴とする請求項 2 に記載の有機発光表示装置用データ駆動部。

## 【請求項 5】

前記第 1 分圧抵抗器それぞれのノードと出力端子との間に位置し、前記デコーダ部の制御によりターンオンされ、前記出力端子に前記階調電圧を供給するための第 2 スwitchを備えることを特徴とする請求項 1 に記載の有機発光表示装置用データ駆動部。

30

## 【請求項 6】

前記分圧抵抗器部は、

前記第 1 ライン及び第 2 ラインの間に位置する第 1 分圧抵抗器、第 2 分圧抵抗器、第 3 分圧抵抗器、第 4 分圧抵抗器及び第 5 分圧抵抗器を備えることを特徴とする請求項 1 に記載の有機発光表示装置用データ駆動部。

## 【請求項 7】

前記スイッチは、

前記第 1 ライン及び第 2 ラインのいずれか一つと前記第 1 分圧抵抗器との間に位置し、常時ターンオンさせた状態にある第 1 スwitchと、

40

前記第 1 ライン及び第 2 ラインのいずれか一つと前記第 2 分圧抵抗器との間に位置する第 2 スwitchと、

前記第 1 ライン及び第 2 ラインのいずれか一つと前記第 3 分圧抵抗器との間に位置する第 3 スwitchと、

前記第 1 ライン及び第 2 ラインのいずれか一つと前記第 4 分圧抵抗器との間に位置する第 4 スwitchと、

前記第 1 ライン及び第 2 ラインのいずれか一つと前記第 5 分圧抵抗器との間に位置する第 5 スwitchとを備えることを特徴とする請求項 6 に記載の有機発光表示装置用データ駆動部。

50

## 【請求項 8】

前記第 1 分圧抵抗器それぞれのノードと前記第 2 分圧抵抗器それぞれのノード毎に設けられ、前記第 2 スイッチと同時にターンオンされる第 20 スイッチと、

前記第 2 分圧抵抗器それぞれのノードと前記第 3 分圧抵抗器それぞれのノード毎に設けられ、前記第 3 スイッチと同時にターンオンされる第 30 スイッチと、

前記第 3 分圧抵抗器それぞれのノードと前記第 4 分圧抵抗器それぞれのノード毎に設けられ、前記第 4 スイッチと同時にターンオンされる第 40 スイッチと、

前記第 4 分圧抵抗器それぞれのノードと前記第 5 分圧抵抗器それぞれのノード毎に設けられ、前記第 5 スイッチと同時にターンオンされる第 50 スイッチとをさらに備えることを特徴とする請求項 7 に記載の有機発光表示装置用データ駆動部。

10

## 【請求項 9】

前記第 2 分圧抵抗器、第 3 分圧抵抗器、第 4 分圧抵抗器及び第 5 分圧抵抗器のそれぞれに含まれる抵抗器の数は、前記第 1 分圧抵抗器に含まれる抵抗器の数と等しく設定されることを特徴とする請求項 6 に記載の有機発光表示装置用データ駆動部。

## 【請求項 10】

外部から供給されるタイミング信号を基に順次サンプリング信号を作成し、供給するためのシフトレジスタ部と、

前記サンプリング信号に応答して前記データを保存するためのサンプリングラッチ部と、

前記サンプリングラッチ部に保存されたデータを、外部から供給されるタイミング制御信号に対応して保存するためのホールディングラッチ部と、

前記ホールディングラッチ部から前記データを供給され、前記データ信号を生成するためのデータ信号生成部とを備え、

前記データ信号生成部それぞれのチャンネルには、前記第 1 デジタル - アナログ変換部及び第 2 デジタル - アナログ変換部が備えられることを特徴とする請求項 1 に記載の有機発光表示装置用データ駆動部。

20

## 【請求項 11】

前記ホールディングラッチ部と前記データ信号生成部との間に位置し、前記データの電圧レベルを上昇させるためのレベルシフト部と、

前記データ信号生成部から前記データ信号を供給されるバッファ部とをさらに備えることを特徴とする請求項 10 に記載の有機発光表示装置用データ駆動部。

30

## 【請求項 12】

走査線及びデータ線と接続される複数の画素を含む画素部と、

前記走査線を駆動するための走査駆動部と、

前記データ線を駆動するためのデータ駆動部とを含み、

前記データ駆動部は、

データの上位ビットに対応して、外部から供給される多数の基準電圧のうち 2 つの基準電圧を選択して第 1 ライン及び第 2 ラインに供給するための第 1 デジタル - アナログ変換部と、

前記第 1 デジタル - アナログ変換部と前記第 1 ライン及び第 2 ラインで接続される第 2 デジタル - アナログ変換部に含まれ、前記第 1 ライン及び第 2 ラインの間に設けられ、前記 2 つの基準電圧を分圧して複数の階調電圧を生成するための分圧抵抗器を少なくとも一つ有する分圧抵抗器部と、

40

前記第 1 ライン及び第 2 ラインのいずれか 1 つと前記少なくとも 1 つの分圧抵抗器間、及び、前記分圧抵抗器を構成する複数の抵抗器間の、それぞれの間設けられるスイッチと、

前記データの下位ビットに対応して、前記スイッチのターンオン及びターンオフを制御するためのデコーダ部とを備えることを特徴とする有機発光表示装置。

## 【請求項 13】

前記デコーダ部は、前記第 1 基準電圧及び第 2 基準電圧の間の中間階調の階調電圧が出

50

力される時の前記第 1 ライン及び第 2 ラインの間の抵抗値が、前記第 1 基準電圧及び第 2 基準電圧が出力される時の前記第 1 ライン及び第 2 ラインの間の抵抗値より小さく設定されるように、前記スイッチのターンオン及びターンオフを制御することを特徴とする請求項 1 2 に記載の有機発光表示装置。

【請求項 1 4】

前記デコーダ部は、前記第 1 基準電圧から前記中間階調の電圧にいくほど前記第 1 ライン及び第 2 ラインの間の抵抗値が小さくなるように、前記スイッチを制御しながら前記階調電圧を出力することを特徴とする請求項 1 3 に記載の有機発光表示装置。

【請求項 1 5】

前記デコーダ部は、前記第 2 基準電圧から前記中間階調の電圧にいくほど前記第 1 ライン及び第 2 ラインの間の抵抗値が小さくなるように、前記スイッチを制御しながら前記階調電圧を出力することを特徴とする請求項 1 3 に記載の有機発光表示装置。

10

【請求項 1 6】

前記第 1 分圧抵抗器それぞれのノードと出力端子との間に位置し、前記デコーダ部の制御によりターンオンされ、前記出力端子に前記階調電圧を供給するための第 2 スwitchを備えることを特徴とする請求項 1 2 に記載の有機発光表示装置。

【請求項 1 7】

前記分圧抵抗器部は、

前記第 1 ライン及び第 2 ラインの間に位置する第 1 分圧抵抗器、第 2 分圧抵抗器、第 3 分圧抵抗器、第 4 分圧抵抗器及び第 5 分圧抵抗器を備えることを特徴とする請求項 1 2 に記載の有機発光表示装置。

20

【請求項 1 8】

前記スイッチは、

前記第 1 ライン及び第 2 ラインのいずれか 1 つと前記第 1 分圧抵抗器との間に位置し、常時ターンオンさせた状態にある第 1 スwitchと、

前記第 1 ライン及び第 2 ラインのいずれか 1 つと前記第 2 分圧抵抗器との間に位置する第 2 スwitchと、

前記第 1 ライン及び第 2 ラインのいずれか 1 つと前記第 3 分圧抵抗器との間に位置する第 3 スwitchと、

前記第 1 ライン及び第 2 ラインのいずれか 1 つと前記第 4 分圧抵抗器との間に位置する第 4 スwitchと、

30

前記第 1 ライン及び第 2 ラインのいずれか 1 つと前記第 5 分圧抵抗器との間に位置する第 5 スwitchとを備えることを特徴とする請求項 1 7 に記載の有機発光表示装置。

【請求項 1 9】

前記第 1 分圧抵抗器それぞれのノードと前記第 2 分圧抵抗器それぞれのノード毎に設けられ、前記第 2 スwitchと同時にターンオンされる第 2 0 スwitchと、

前記第 2 分圧抵抗器それぞれのノードと前記第 3 分圧抵抗器それぞれのノード毎に設けられ、前記第 3 スwitchと同時にターンオンされる第 3 0 スwitchと、

前記第 3 分圧抵抗器それぞれのノードと前記第 4 分圧抵抗器それぞれのノード毎に設けられ、前記第 4 スwitchと同時にターンオンされる第 4 0 スwitchと、

40

前記第 4 分圧抵抗器それぞれのノードと前記第 5 分圧抵抗器それぞれのノード毎に設けられ、前記第 5 スwitchと同時にターンオンされる第 5 0 スwitchとをさらに備えることを特徴とする請求項 1 8 に記載の有機発光表示装置。

【請求項 2 0】

データの上位ビットに対応して、複数の基準電圧のうち 2 つの基準電圧を第 1 ライン及び第 2 ラインに供給する第 1 段階と、

前記 2 つの基準電圧を複数の階調電圧に分割し、前記データの下位ビットに対応して、前記第 1 ライン及び第 2 ラインの間の抵抗値を調節しながら前記階調電圧を出力する第 2 段階とを含むことを特徴とする有機発光表示装置の駆動方法。

【請求項 2 1】

50

前記第 2 段階では、前記第 1 基準電圧及び第 2 基準電圧の間の中間階調の階調電圧を出力する時の前記第 1 ライン及び第 2 ラインの間の抵抗値を、前記第 1 基準電圧及び第 2 基準電圧が前記階調電圧に出力される時より小さく設定することを特徴とする請求項 20 に記載の有機発光表示装置の駆動方法。

【請求項 22】

前記第 1 基準電圧から前記中間階調の階調電圧にいくほど前記第 1 ライン及び第 2 ラインの間の抵抗値が小さくなることを特徴とする請求項 21 に記載の有機発光表示装置の駆動方法。

【請求項 23】

前記第 2 基準電圧から前記中間階調の階調電圧にいくほど前記第 1 ライン及び第 2 ラインの間の抵抗値が小さくなることを特徴とする請求項 21 に記載の有機発光表示装置の駆動方法。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、データ駆動部及びこれを用いた有機発光表示装置とその駆動方法に関し、特に、画質を向上できるようにしたデータ駆動部及びこれを用いた有機発光表示装置とその駆動方法に関する。

【背景技術】

【0002】

最近、陰極線管 (Cathode Ray Tube) の短所である重量と体積を減らすことができる各種の平板表示装置が開発されている。平板表示装置には、液晶表示装置 (Liquid Crystal Display)、電界放出表示装置 (Field Emission Display)、プラズマ表示パネル (Plasma Display Panel) 及び有機発光表示装置 (Organic Light Emitting Display) などがある。

20

【0003】

平板表示装置のうち、有機発光表示装置は、電子と正孔との再結合により光を発生する有機発光ダイオードを用いて映像を表示する。このような有機発光表示装置は、速い応答速度を有するとともに低消費電力で駆動されるという長所がある。一般的な有機発光表示装置は、画素毎に形成される駆動薄膜トランジスタを用いてデータ信号に対応する電流を有機発光ダイオードに供給することにより、有機発光ダイオードで光を発光させる。

30

【0004】

このような有機発光表示装置は、外部から供給されるデータを用いてデータ信号を生成し、生成されたデータ信号を画素に供給することにより、所望の輝度の映像を表示する。ここで、外部から供給されるデータをデータ信号に変換するためのデータ駆動部が用いられる。

【0005】

データ駆動部には、外部のデータをデータ信号に変換するためにデータ信号生成部が含まれる。データ信号生成部には、それぞれのチャンネル毎に位置し、データをデータ信号に変換するためのデジタル - アナログ変換部 (Digital - Analog Converter: 以下、「DAC」という) が含まれる。ここで、DAC は、データの上位ビットに対応して電圧を生成する第 1 DAC と、データの下位ビットに対応して電圧を生成する第 2 DAC とに分けられる。

40

【0006】

図 1 は、従来の第 2 DAC を示す図である。

【0007】

図 1 を参照すると、従来の第 2 DAC 2 は、第 1 DAC から第 1 基準電圧  $ref1$  及び第 2 基準電圧  $ref2$  を供給される。実際、第 1 DAC は、外部から多数の基準電圧を供給され、データの上位ビットに対応して、多数の基準電圧のうち第 1 基準電圧  $ref1$  及

50

び第2基準電圧  $ref2$  を選択して第2DAC2に供給する。つまり、第1DACに含まれた第10スイッチ  $SW10$  及び第11スイッチ  $SW11$  は、データの上位ビットに対応してターンオンされる。以後、説明の便宜上、第1基準電圧  $ref1$  の電圧値が第2基準電圧  $ref2$  の電圧値より低く設定されると仮定する。

【0008】

第2DAC2は、第1基準電圧  $ref1$  と第2基準電圧  $ref2$  の電圧値を分圧するための複数の分圧抵抗器  $R1$  ないし  $R7$  と、分圧抵抗器  $R1$  ないし  $R7$  から分圧された電圧を出力端子  $out$  に供給するための複数のスイッチ  $SW1$  ないし  $SW8$  を備える。

【0009】

そして、第2DAC2は、第11スイッチ  $SW11$  と第7抵抗器  $R7$  との間に位置する第10抵抗器  $R10$  を備える。第10抵抗器  $R10$  は、分圧抵抗器  $R1$  ないし  $R7$  で均等に分割された電圧が生成できるように、第10スイッチ  $SW10$  及び第11スイッチ  $SW11$  のスイッチ抵抗値を補償する。

10

【0010】

分圧抵抗器  $R1$  ないし  $R7$  は、第1基準電圧  $ref1$  と第2基準電圧  $ref2$  との間に直列に設けられ、第1基準電圧  $ref1$  と第2基準電圧  $ref2$  の電圧値を分圧する。このために、分圧抵抗器  $R1$  ないし  $R7$  それぞれの抵抗値は、等しく設定される。そして、図1では、データの下位ビットを3ビットと仮定して7つの分圧抵抗器  $R1$  ないし  $R7$  を示しているが、分圧抵抗器  $R1$  ないし  $R7$  の数は、データの下位ビットのビット数に対応して多様に設定され得る。

20

【0011】

スイッチ  $SW1$  ないし  $SW8$  は、分圧抵抗器  $R1$  ないし  $R7$  それぞれのノード毎に設けられ、分圧抵抗器  $R1$  ないし  $R7$  で分圧された電圧を出力端子  $out$  に供給する。

【0012】

第1スイッチ  $SW1$  は、第1ノード  $N1$  と出力端子  $out$  との間に設けられ、第2基準電圧  $ref2$  を出力端子  $out$  に供給する。第2スイッチ  $SW2$  は、第2ノード  $N2$  と出力端子  $out$  との間に設けられ、第2ノード  $N2$  の電圧値を出力端子  $out$  に供給する。第3スイッチ  $SW3$  は、第3ノード  $N3$  と出力端子  $out$  との間に設けられ、第3ノード  $N3$  の電圧値を出力端子  $out$  に供給する。第4スイッチ  $SW4$  は、第4ノード  $N4$  と出力端子  $out$  との間に設けられ、第4ノード  $N4$  の電圧値を出力端子  $out$  に供給する。第5スイッチ  $SW5$  は、第5ノード  $N5$  と出力端子  $out$  との間に設けられ、第5ノード  $N5$  の電圧値を出力端子  $out$  に供給する。第6スイッチ  $SW6$  は、第6ノード  $N6$  と出力端子  $out$  との間に設けられ、第6ノード  $N6$  の電圧値を出力端子  $out$  に供給する。第7スイッチ  $SW7$  は、第7ノード  $N7$  と出力端子  $out$  との間に設けられ、第7ノード  $N7$  の電圧値を出力端子  $out$  に供給する。第8スイッチ  $SW8$  は、第8ノード  $N8$  と出力端子  $out$  との間に設けられ、第1基準電圧  $ref1$  を出力端子  $out$  に供給する。

30

【0013】

ここで、スイッチ  $SW1$  ないし  $SW8$  がターンオンされるかどうかは、データの下位ビットにより決定される。つまり、スイッチ  $SW1$  ないし  $SW8$  のいずれか1つがデータの下位ビットに対応してターンオンされることにより、所定の電圧値が出力端子  $out$  に供給される。そして、出力端子  $out$  に供給された電圧値は、データ信号として画素に供給される。

40

【0014】

しかし、このような従来の第2DAC2は、データ信号として第1基準電圧  $ref1$  と第2基準電圧  $ref2$  との間の中間階調の電圧（例えば、 $N4$  または  $N5$  ノードの電圧）を供給する時、駆動能力が低下するという問題が発生する。つまり、中間階調の電圧は、多くの抵抗器を経て出力端子  $out$  に供給されるため、画素で長い充電時間が必要となり、これにより、画素で所望の電圧が充電されないという問題がある。つまり、第1基準電圧  $ref1$  及び第2基準電圧  $ref2$  に近い階調電圧（例えば、 $N1$ 、 $N2$ 、 $N6$  及び  $N7$  ノードの電圧）は、短時間で画素に充電可能であるが、中間階調の電圧は、長時間が費

50

やされる。

【0015】

このような問題を克服するために、第1基準電圧  $r_{e f 1}$  及び第2基準電圧  $r_{e f 2}$  の間の分圧抵抗器  $R_1$  ないし  $R_7$  の抵抗値を小さくする方法が考えられる。実際、第1基準電圧  $r_{e f 1}$  及び第2基準電圧  $r_{e f 2}$  の間の抵抗値が小さくなると、中間階調の駆動能力が向上して画素に短時間で所望の電圧を充電することができる。しかし、第1基準電圧  $r_{e f 1}$  及び第2基準電圧  $r_{e f 2}$  の間の抵抗値が小さくなると、分圧抵抗器  $R_1$  ないし  $R_7$  に流れる定電流値が大きくなり、電圧降下現象が発生する。このように電圧降下現象が発生すると、図2に示されるように、第1基準電圧  $r_{e f 1}$  及び第2基準電圧  $r_{e f 2}$  に近い階調電圧の電圧値が変化し、所望のデータ信号が供給されないという問題が発生する。ここで、中間階調の電圧値は、電圧降下に関わらず、ほぼ同様の値を維持する。

10

【0016】

すなわち、従来の有機発光表示装置は、第1基準電圧  $r_{e f 1}$  及び第2基準電圧  $r_{e f 2}$  の間の分圧抵抗器  $R_1$  ないし  $R_7$  の抵抗値を大きくする場合、中間階調の駆動能力が低下し、分圧抵抗器  $R_1$  ないし  $R_7$  の抵抗値を小さくする場合、第1基準電圧  $r_{e f 1}$  及び第2基準電圧  $r_{e f 2}$  近辺の階調電圧値が変化するという問題がある。階調電圧を作成する方式に関しては、以下の文献に記載されているものがある。

【0017】

【特許文献1】大韓民国公開特許10-2004-0062052号明細書

20

【特許文献2】大韓民国公開特許10-2005-0116098号明細書

【特許文献3】特開2004-29845号公報

【発明の開示】

【発明が解決しようとする課題】

【0018】

したがって、本発明の目的は、画質を向上できるようにしたデータ駆動部及びこれを用いた有機発光表示装置とその駆動方法を提供することである。

【課題を解決するための手段】

【0019】

前記目的を達成するために、本発明の第1側面は、データの上位ビットに対応して、外部から供給される多数の基準電圧のうち2つの基準電圧を選択して第1ライン及び第2ラインに供給するための第1デジタル-アナログ変換部と、前記第1デジタル-アナログ変換部と前記第1ライン及び第2ラインで接続される第2デジタル-アナログ変換部に含まれ、前記第1ライン及び第2ラインの間に設けられ、前記2つの基準電圧を分圧して複数の階調電圧を生成するための分圧抵抗器を少なくとも一つ有する分圧抵抗器部と、前記第1ライン及び第2ラインのいずれか一つと前記少なくとも一つの分圧抵抗器間、及び、前記分圧抵抗器を構成する複数の抵抗器間の、それぞれの間に設けられるスイッチと、前記データの下位ビットに対応して、前記スイッチのターンオン及びターンオフを制御するためのデコーダ部とを備えることを特徴とする有機発光表示装置用データ駆動部を提供する。

30

40

【0020】

好ましくは、前記デコーダ部は、前記第1基準電圧及び第2基準電圧の間の中間階調の階調電圧が出力される時の前記第1ライン及び第2ラインの間の抵抗値が、前記第1基準電圧及び第2基準電圧が出力される時の前記第1ライン及び第2ラインの間の抵抗値より小さく設定されるように、前記スイッチのターンオン及びターンオフを制御する。前記デコーダ部は、前記第1基準電圧から前記中間階調の電圧にいくほど前記第1ライン及び第2ラインの間の抵抗値が小さくなるように、前記スイッチを制御しながら前記階調電圧を出力する。前記デコーダ部は、前記第2基準電圧から前記中間階調の電圧にいくほど前記第1ライン及び第2ラインの間の抵抗値が小さくなるように、前記スイッチを制御しながら前記階調電圧を出力する。

50

## 【0021】

本発明の第2側面は、走査線及びデータ線と接続される複数の画素を含む画素部と、前記走査線を駆動するための走査駆動部と、前記データ線を駆動するためのデータ駆動部とを含み、前記データ駆動部は、データの上位ビットに対応して、外部から供給される多数の基準電圧のうち2つの基準電圧を選択して第1ライン及び第2ラインに供給するための第1デジタル-アナログ変換部と、前記第1デジタル-アナログ変換部と前記第1ライン及び第2ラインで接続される第2デジタル-アナログ変換部に含まれ、前記第1ライン及び第2ラインの間に設けられ、前記2つの基準電圧を分圧して複数の階調電圧を生成するための分圧抵抗器を少なくとも一つ有する分圧抵抗器部と、前記第1ライン及び第2ラインのいずれか一つと前記少なくとも一つの分圧抵抗器間、及び、前記分圧抵抗器を構成する複数の抵抗器間の、それぞれの間に設けられるスイッチと、前記データの下位ビットに対応して、前記スイッチのターンオン及びターンオフを制御するためのデコーダ部とを備えることを特徴とする有機発光表示装置を提供する。

10

## 【0022】

好ましくは、前記デコーダ部は、前記第1基準電圧及び第2基準電圧の間の中間階調の階調電圧が出力される時の前記第1ライン及び第2ラインの間の抵抗値が、前記第1基準電圧及び第2基準電圧が出力される時の前記第1ライン及び第2ラインの間の抵抗値より小さく設定されるように、前記スイッチのターンオン及びターンオフを制御する。

## 【0023】

本発明の第3側面は、データの上位ビットに対応して、複数の基準電圧のうち2つの基準電圧を第1ライン及び第2ラインに供給する第1段階と、前記2つの基準電圧を複数の階調電圧に分割し、前記データの下位ビットに対応して、前記第1ライン及び第2ラインの間の抵抗値を調節しながら前記階調電圧を出力する第2段階とを含むことを特徴とする有機発光表示装置の駆動方法を提供する。

20

## 【0024】

好ましくは、前記第2段階では、前記第1基準電圧及び第2基準電圧の間の中間階調の階調電圧を出力する時の前記第1ライン及び第2ラインの間の抵抗値を、前記第1基準電圧及び第2基準電圧が前記階調電圧に出力される時より小さく設定する。

## 【発明の効果】

## 【0025】

上述のように、本発明の実施形態によるデータ駆動部及びこれを用いた有機発光表示装置とその駆動方法によると、第1基準電圧及び第2基準電圧をデータ信号として出力する時、第1ラインと第2ラインとの間の抵抗値を高く設定して所望の電圧値を有するデータ信号が出力端子に供給されるようにする。また、本発明では、第1基準電圧と第2基準電圧との間の中間階調電圧を出力する時、第1ラインと第2ラインとの間の抵抗値を小さく設定して画素で短時間で中間階調の電圧が充電されるようにし、駆動能力を向上する。そして、第1基準電圧から中間階調の電圧にいくほど第1ライン及び第2ラインの間の抵抗値を徐々に小さく設定して階調電圧を生成することにより、駆動能力及び電圧降下のないデータ信号を生成することができる。同じく、第2基準電圧から中間階調の電圧にいくほど第1ライン及び第2ラインの間の抵抗値を徐々に小さく設定して階調電圧を生成することにより、駆動能力及び電圧降下のないデータ信号を生成することができる。

30

40

## 【発明を実施するための最良の形態】

## 【0026】

以下、本発明の属する技術分野における通常の知識を有する者が本発明を容易に実施することができる好ましい実施形態を、添付された図3ないし図7を参照して詳細に説明する。

## 【0027】

図3は、本発明の実施形態による有機発光表示装置を示す図である。

## 【0028】

図3を参照すると、本発明の実施形態による有機発光表示装置は、走査線S1ないしS

50

n 及びデータ線 D 1 ないし D m の交差領域に形成された画素 2 4 0 を含む画素部 2 3 0 と、走査線 S 1 ないし S n を駆動するための走査駆動部 2 1 0 と、データ線 D 1 ないし D m を駆動するためのデータ駆動部 2 2 0 と、走査駆動部 2 1 0 及びデータ駆動部 2 2 0 を制御するためのタイミング制御部 2 5 0 とを備える。

【0029】

走査駆動部 2 1 0 は、タイミング制御部 2 5 0 からの走査駆動制御信号 S C S に応答して走査信号を生成し、生成された走査信号を走査線 S 1 ないし S n に順次供給する。また、走査駆動部 2 1 0 は、走査駆動制御信号 S C S に応答して発光制御信号を生成し、生成された発光制御信号を発光制御線 E 1 ないし E n に順次供給する。

【0030】

データ駆動部 2 2 0 は、タイミング制御部 2 5 0 からのデータ駆動制御信号 D C S に応答してデータ信号を生成し、生成されたデータ信号をデータ線 D 1 ないし D m に供給する。このために、データ駆動部 2 2 0 は、少なくとも1つのデータ駆動回路 2 2 2 を備える。データ駆動回路 2 2 2 は、外部から供給されるデータ D a t a をデータ信号に変換してデータ線 D 1 ないし D m に供給する。データ駆動回路 2 2 2 の詳細な構成は後述する。

【0031】

タイミング制御部 2 5 0 は、外部から供給される同期信号に対応して、データ駆動制御信号 D C S 及び走査駆動制御信号 S C S を生成する。タイミング制御部 2 5 0 で生成されたデータ駆動制御信号 D C S は、データ駆動部 2 2 0 に供給され、走査駆動制御信号 S C S は、走査駆動部 2 1 0 に供給される。そして、タイミング制御部 2 5 0 は、外部から供給されるデータ D a t a を再整列してデータ駆動部 2 2 0 に供給する。

【0032】

画素部 2 3 0 は、外部から第1電源 E L V D D 及び第2電源 E L V S S を供給される。画素部 2 3 0 に供給された第1電源 E L V D D 及び第2電源 E L V S S は、それぞれの画素 2 4 0 に供給される。第1電源 E L V D D 及び第2電源 E L V S S を供給された画素 2 4 0 は、データ駆動回路 2 2 2 から供給されるデータ信号に対応する画像を表示する。

【0033】

図 4 a は、図 3 に示されたデータ駆動回路を詳細に示すブロック図である。図 4 a では、説明の便宜上、データ駆動回路 2 2 2 が i 個のチャンネルを有すると仮定する。

【0034】

図 4 a を参照すると、本発明の実施形態によるデータ駆動回路 2 2 2 は、サンプリング信号を順次供給するためのシフトレジスタ部 2 2 3 と、サンプリング信号に応答してデータ D a t a を順次保存するためのサンプリングラッチ部 2 2 4 と、サンプリングラッチ部 2 2 4 に保存されたデータ D a t a を一時保存するとともに、保存されたデータ D a t a をレベルシフト部 2 2 6 に供給するためのホールディングラッチ部 2 2 5 と、データ D a t a の電圧レベルを上昇させるためのレベルシフト部 2 2 6 と、データ D a t a のビット値に対応するデータ信号を生成するためのデータ信号生成部 2 2 7 とを備える。

【0035】

シフトレジスタ部 2 2 3 は、タイミング制御部 2 5 0 からソースシフトクロック S S C 及びソーススタートパルス S S P を供給される。ソースシフトクロック S S C 及びソーススタートパルス S S P を供給されたシフトレジスタ部 2 2 3 は、ソースシフトクロック S S C に対応して、ソーススタートパルス S S P をシフトさせながら順次 i 個のサンプリング信号を生成する。このために、シフトレジスタ部 2 2 3 は、i 個のシフトレジスタ 2 2 3 1 ないし 2 2 3 i を備える。

【0036】

サンプリングラッチ部 2 2 4 は、シフトレジスタ部 2 2 3 から順次供給されるサンプリング信号に対応してデータ D a t a を順次保存する。このために、サンプリングラッチ部 2 2 4 は、i 個のデータ D a t a を保存するための i 個のサンプリングラッチ 2 2 4 1 ないし 2 2 4 i を備える。ここで、サンプリングラッチ 2 2 4 1 ないし 2 2 4 i それぞれの大きさは、k ビットのデータ D a t a を保存できるように設定される。以後、説明の便宜

10

20

30

40

50

上、kビットを6ビットと仮定する。

【0037】

ホールディングラッチ部225は、タイミング制御部250から供給されるソース出力インーブルS O E信号に 응답してサンプリングラッチ部224からデータDataを入力されて保存し、保存されたデータDataをレベルシフト部226に供給する。このために、ホールディングラッチ部225は、i個のホールディングラッチ2251ないし225iを備える。そして、ホールディングラッチ2251ないし225iのそれぞれは、データを保存できるようにkビットで構成される。

【0038】

レベルシフト部226は、ホールディングラッチ部225から供給されるデータDataの電圧レベルを上昇させてデータ信号生成部227に供給する。外部からデータ駆動部220に高い電圧を有するデータDataを供給するためには、高い電圧レベルに対応する回路部品が設けられなければならないため、製造コストが増加する。したがって、データ駆動部220の外部では、低い電圧レベルを有するデータDataを供給し、この低い電圧レベルを有するデータDataをレベルシフト部226で高い電圧レベルに昇圧する。一方、レベルシフト部226は、必要に応じて省略されることができる。この場合、ホールディングラッチ部225は、データ信号生成部227と直接接続される。

10

【0039】

データ信号生成部227は、データDataのビット値(または階調値)に対応するデータ信号を生成し、生成されたデータ信号をデータ線D1ないしDiに供給する。実際、データ信号生成部227は、ガンマ電圧部229から基準電圧refsを供給され、供給された基準電圧refsを用いてデータ信号を生成する。このようなデータ信号生成部227の詳細な構造は後述する。

20

【0040】

ガンマ電圧部229は、複数の基準電圧refsをデータ信号生成部227に供給する。このようなガンマ電圧部229は、データ駆動回路222の内部または外部に設けられる。

【0041】

一方、本発明では、図4bのように、データ信号生成部227とデータ線D1ないしDiとの間に接続されるバッファ部228をさらに備えることができる。バッファ部228は、データ信号生成部227から供給されるデータ信号をデータ線D1ないしDiに伝達する。

30

【0042】

図5は、図4a及び図4bに示されたデータ信号生成部を示す図である。

【0043】

図5を参照すると、本発明の実施形態によるデータ信号生成部227は、それぞれのチャンネル毎に設けられる第1DAC300、第2DAC302及びデコーダ部304を備える。

【0044】

第1DAC300は、レベルシフト部226またはホールディングラッチ部225から供給されるデータの上位ビットに対応して、ガンマ電圧部229から供給される基準電圧refsのうち第1基準電圧ref1及び第2基準電圧ref2を選択する。そして、第1DAC300は、第1ラインL1及び第2ラインL2を通して第1基準電圧ref1及び第2基準電圧ref2を第2DAC302に供給する。つまり、第1DAC300は、データDataの上位3ビットのビット値に対応して、多数の基準電圧refsのうち2つの基準電圧を抽出し、抽出された2つの基準電圧を第1基準電圧ref1及び第2基準電圧ref2として第2DAC302に供給する。以後、説明の便宜上、第2基準電圧ref2の電圧値が第1基準電圧ref1の電圧値より低く設定されると仮定する。

40

【0045】

第2DAC302は、第1基準電圧ref1及び第2基準電圧ref2を複数の基準電

50

圧に分圧する。そして、第2DAC302は、データの下位3ビットに対応して、第1基準電圧ref1、第2基準電圧ref2及び分圧された電圧のいずれか1つの電圧をデータ信号として出力端子outに供給する。

【0046】

デコーダ部304は、データの下位3ビットに対応して、第2DAC302に含まれるスイッチのターンオン及びターンオフを制御する。ここで、デコーダ部304は、データの下位3ビットに対応して、第1ラインL1と第2ラインL2との間に抵抗値が可変的に制御されるようにスイッチのターンオン及びターンオフを制御する。

【0047】

図6は、本発明の第1実施形態による第2DAC302を示す図である。

10

【0048】

図6を参照すると、本発明の実施形態による第2DAC302は、第1ラインL1と第2ラインL2との間に設けられる第1分圧抵抗器R11ないしR18、第2分圧抵抗器R21ないしR28、第3分圧抵抗器R31ないしR38、第4分圧抵抗器R41ないしR48及び第5分圧抵抗器R51ないしR58を備える。なお、これらの分圧抵抗器で構成される部分を分圧抵抗器部という。

【0049】

第1分圧抵抗器R11ないしR18は、第1ラインL1と第2ラインL2との間に直列に設けられ、第1基準電圧ref1と第2基準電圧ref2の電圧値を分圧する。ここで、第1基準電圧ref1及び第2基準電圧ref2が均等に分圧できるように、第1分圧抵抗器R11ないしR18それぞれの抵抗値は、等しく設定される。

20

【0050】

そして、第1分圧抵抗器R11ないしR18と第1ラインL1の間には、第1スイッチSW1が設けられる。このような第1スイッチSW1は、常にターンオン状態を維持しながら第1ラインL1と第1分圧抵抗器R11ないしR18とを電氣的に接続させる。このような第1スイッチSW1は、以下説明する第2スイッチSW2、第3スイッチSW3、第4スイッチSW4及び第5スイッチSW5のターンオン抵抗値を補償するために設けられる。

【0051】

第2分圧抵抗器R21ないしR28は、第1ラインL1と第2ラインL2との間で第1分圧抵抗器R11ないしR18と並列に設けられる。そして、第2分圧抵抗器R21ないしR28と第1ラインL1の間には、第2スイッチSW2が設けられる。第2スイッチSW2は、デコーダ部304から第1制御信号CS1が供給される時ターンオンされ、第2分圧抵抗器R21ないしR28と第1ラインL1とを電氣的に接続させる。ここで、第2分圧抵抗器R21ないしR28が第1ラインL1と接続されると、第1ラインL1と第2ラインL2との間の抵抗値が第1分圧抵抗器R11ないしR18が設けられた場合より小さくなる。一方、第2分圧抵抗器R21ないしR28の数は、第1分圧抵抗器R11ないしR18の数と等しく設定される。

30

【0052】

第3分圧抵抗器R31ないしR38は、第1ラインL1と第2ラインL2との間で第2分圧抵抗器R21ないしR28と並列に設けられる。そして、第3分圧抵抗器R31ないしR38と第1ラインL1の間には、第3スイッチSW3が設けられる。第3スイッチSW3は、デコーダ部304から第2制御信号CS2が供給される時ターンオンされる第3分圧抵抗器R31ないしR38と第1ラインL1とを電氣的に接続させる。ここで、第3分圧抵抗器R31ないしR38が第1ラインL1と接続されると、第1ラインL1と第2ラインL2との間の抵抗値が第1分圧抵抗器R11ないしR18及び第2分圧抵抗器R21ないしR28が設けられた場合より小さくなる。一方、第3分圧抵抗器R31ないしR38の数は、第1分圧抵抗器R11ないしR18の数と等しく設定される。

40

【0053】

第4分圧抵抗器R41ないしR48は、第1ラインL1と第2ラインL2との間で第3

50

分圧抵抗器 R 3 1 ないし R 3 8 と並列に設けられる。そして、第 4 分圧抵抗器 R 4 1 ないし R 4 8 と第 1 ライン L 1 との間には、第 4 スイッチ S W 4 が設けられる。第 4 スイッチ S W 4 は、デコーダ部 3 0 4 から第 3 制御信号 C S 3 が供給される時ターンオンされ、第 4 分圧抵抗器 R 4 1 ないし R 4 8 と第 1 ライン L 1 とを電氣的に接続させる。ここで、第 4 分圧抵抗器 R 4 1 ないし R 4 8 が第 1 ライン L 1 と接続されると、第 1 ライン L 1 と第 2 ライン L 2 との間の抵抗値が第 1 分圧抵抗器 R 1 1 ないし R 1 8、第 2 分圧抵抗器 R 2 1 ないし R 2 8 及び第 3 分圧抵抗器 R 3 1 ないし R 3 8 が設けられた場合より小さくなる。一方、第 4 分圧抵抗器 R 4 1 ないし R 4 8 の数は、第 1 分圧抵抗器 R 1 1 ないし R 1 8 の数と等しく設定される。

**【 0 0 5 4 】**

10

第 5 分圧抵抗器 R 5 1 ないし R 5 8 は、第 1 ライン L 1 と第 2 ライン L 2 との間で第 4 分圧抵抗器 R 4 1 ないし R 4 8 と並列に設けられる。そして、第 5 分圧抵抗器 R 5 1 ないし R 5 8 と第 1 ライン L 1 との間には、第 5 スイッチ S W 5 が設けられる。第 5 スイッチ S W 5 は、デコーダ部 3 0 4 から第 4 制御信号 C S 3 が供給される時ターンオンされ、第 5 分圧抵抗器 R 5 1 ないし R 5 8 と第 1 ライン L 1 とを電氣的に接続させる。ここで、第 5 分圧抵抗器 R 5 1 ないし R 5 8 が第 1 ライン L 1 と接続されると、第 1 ライン L 1 と第 2 ライン L 2 との間の抵抗値が第 1 分圧抵抗器 R 1 1 ないし R 1 8、第 2 分圧抵抗器 R 2 1 ないし R 2 8、第 3 分圧抵抗器 R 3 1 ないし R 3 8 及び第 4 分圧抵抗器 R 4 1 ないし R 4 8 が設けられた場合より小さくなる。一方、第 5 分圧抵抗器 R 5 1 ないし R 5 8 の数は、第 1 分圧抵抗器 R 1 1 ないし R 1 8 の数と等しく設定される。

20

**【 0 0 5 5 】**

本発明では、説明の便宜上、第 1 分圧抵抗器 R 1 1 ないし R 1 8 と並列に 4 つの分圧抵抗器列 R 2 1 ないし R 2 8、R 3 1 ないし R 3 8、R 4 1 ないし R 4 8、R 5 1 ないし R 5 8 を示しているが、本発明はこれに限定されない。実際、本発明では、第 1 分圧抵抗器 R 1 1 ないし R 1 8 と並列に位置するように、少なくとも 1 つの分圧抵抗器列が設けられる。

**【 0 0 5 6 】**

本発明の実施形態による第 2 D A C 3 0 2 は、第 1 0 スイッチ S W 1 1 ないし S 1 8、第 2 0 スイッチ S W 2 1 ないし S W 2 7、第 3 0 スイッチ S W 3 1 ないし S W 3 7、第 4 0 スイッチ S W 4 1 ないし S W 4 7 及び第 5 0 スイッチ S W 5 1 ないし S W 5 7 をさらに

30

**【 0 0 5 7 】**

第 1 0 スイッチ S W 1 1 ないし S W 1 8 は、第 1 分圧抵抗器 R 1 1 ないし R 1 8 それぞれのノード毎に設けられ、第 1 分圧抵抗器 R 1 1 ないし R 1 8 で分圧された電圧を出力端子 o u t に供給する。

**【 0 0 5 8 】**

第 1 1 スイッチ S W 1 1 は、第 1 ノード N 1 と出力端子 o u t との間に設けられ、第 2 基準電圧 r e f 2 を出力端子 o u t に供給する。第 1 2 スイッチ S W 1 2 は、第 2 ノード N 2 と出力端子 o u t との間に設けられ、2 ノード N 2 の電圧値を出力端子 o u t に供給する。第 1 3 スイッチ S W 1 3 は、第 3 ノード N 3 と出力端子 o u t との間に設けられ、第 3 ノード N 3 の電圧値を出力端子 o u t に供給する。第 1 4 スイッチ S W 1 4 は、第 4 ノード N 4 と出力端子 o u t との間に設けられ、第 4 ノード N 4 の電圧値を出力端子 o u t に供給する。第 1 5 スイッチ S W 1 5 は、第 5 ノード N 5 と出力端子 o u t との間に設けられ、第 5 ノード N 5 の電圧値を出力端子 o u t に供給する。第 1 6 スイッチ S W 1 6 は、第 6 ノード N 6 と出力端子 o u t との間に設けられ、第 6 ノード N 6 の電圧値を出力端子 o u t に供給する。第 1 7 スイッチ S W 1 7 は、第 7 ノード N 7 と出力端子 o u t との間に設けられ、第 7 ノード N 7 の電圧値を出力端子 o u t に供給する。第 1 8 スイッチ S W 1 8 は、第 8 ノード N 8 と出力端子 o u t との間に設けられ、第 8 ノード N 8 の電圧値を出力端子 o u t に供給する。

40

**【 0 0 5 9 】**

50

ここで、第10スイッチSW11ないしSW18は、データの下位3ビットに対応して、デコーダ部304でターンオン及びターンオフが制御される。つまり、デコーダ部304は、データの下位ビットに対応して、第10スイッチSW11ないしSW18のいずれか1つをターンオンさせることにより、所定の電圧値を出力端子outに供給する。そして、出力端子outに供給された電圧値は、データ信号として画素240に供給される。ここで、データ信号は、バッファ部228を経て画素240に供給されることもできる。

【0060】

第20スイッチSW21ないしSW27は、第1分圧抵抗器R11ないしR18それぞれのノードと第2分圧抵抗器R21ないしR28それぞれのノード毎に設けられる。このような第20スイッチSW21ないしSW27は、デコーダ部304から供給される第1制御信号CS1に应答して第2スイッチSW2と同時にターンオンされる。すると、第1分圧抵抗器R11ないしR18と第2分圧抵抗器R21ないしR28のそれぞれのノードが電氣的に接続される。

10

【0061】

第30スイッチSW31ないしSW37は、第2分圧抵抗器R21ないしR28それぞれのノードと第3分圧抵抗器R31ないしR38それぞれのノード毎に設けられる。このような第30スイッチSW31ないしSW37は、デコーダ部304から供給される第2制御信号CS2に应答して第3スイッチSW3と同時にターンオンされる。すると、第2分圧抵抗器R21ないしR28と第3分圧抵抗器R31ないしR38のそれぞれのノードが電氣的に接続される。

20

【0062】

第40スイッチSW41ないしSW47は、第3分圧抵抗器R31ないしR38それぞれのノードと第4分圧抵抗器R41ないしR48それぞれのノード毎に設けられる。このような第40スイッチSW41ないしSW47は、デコーダ部304から供給される第3制御信号CS3に应答して第4スイッチSW4と同時にターンオンされる。すると、第3分圧抵抗器R31ないしR38と第4分圧抵抗器R41ないしR48のそれぞれのノードが電氣的に接続される。

【0063】

第50スイッチSW51ないしSW57は、第4分圧抵抗器R41ないしR48それぞれのノードと第5分圧抵抗器R51ないしR58それぞれのノード毎に設けられる。このような第50スイッチSW51ないしSW57は、デコーダ部304から供給される第4制御信号CS4に应答して第5スイッチSW5と同時にターンオンされる。すると、第4分圧抵抗器R41ないしR48と第5分圧抵抗器R51ないしR58のそれぞれのノードが電氣的に接続される。

30

【0064】

このような本発明の実施形態による第2DAC302の動作過程を、表1と結びつけて詳細に説明する。

【0065】

【表1】

Data			スイッチ											
D2	D1	D0	SW11	SW12	SW13	SW14	SW15	SW16	SW17	SW18	SW2	SW3	SW4	SW5
0	0	0	on	off	off	off	off	off	off	off	off	off	off	off
0	0	1	off	on	off	off	off	off	off	off	on	off	off	off
0	1	0	off	off	on	off	off	off	off	off	on	on	off	off
0	1	1	off	off	off	on	off	off	off	off	on	on	on	off
1	0	0	off	off	off	off	on	off	off	off	on	on	on	on
1	0	1	off	off	off	off	off	on	off	off	on	on	on	off
1	1	0	off	off	off	off	off	off	on	off	on	on	off	off
1	1	1	off	off	off	off	off	off	off	on	on	off	off	off

40

【0066】

表1は、データDataの下位3ビットに対応して、デコーダ部304で制御するスイ

50

ッチのターンオン及びターンオフを示す図である。

【0067】

図6及び表1を結びつけて第2DAC302の動作過程を詳細に説明すると、まず、「000」の下位3ビットが入力される場合、デコーダ部304は、第11スイッチS11をターンオンさせる。すると、第1ノードN1に印加された第2基準電圧ref2が出力端子outに供給される。出力端子に供給された第2基準電圧ref2は、データ信号として画素240に供給される。ここで、第2基準電圧ref2が印加される場合、第1ラインL1と第2ラインL2との間は、第1分圧抵抗器R11ないしR18のみが接続されるため、高い抵抗値を有する。すなわち、第2基準電圧ref2を出力する場合、第1ラインL1と第2ラインL2との間の抵抗値が高く設定されるため、定電流による電圧降下を防止することができ、これにより、所望の電圧値を有するデータ信号を供給することができる。

10

【0068】

「100」の下位3ビットが入力される場合（すなわち、中間階調の電圧が出力される場合）、デコーダ部304は、第2スイッチSW2、第3スイッチSW3、第4スイッチSW4、第5スイッチSW5及び第15スイッチSW15をターンオンさせる。

【0069】

第2スイッチSW2、第3スイッチSW3、第4スイッチSW4及び第5スイッチSW4がターンオンされると、第2分圧抵抗器R21ないしR28、第3分圧抵抗器R31ないしR38、第4分圧抵抗器R41ないしR48及び第5分圧抵抗器R51ないしR58のそれぞれが第1分圧抵抗器R11ないしR18と並列に接続される。このように第2分圧抵抗器R21ないしR28、第3分圧抵抗器R31ないしR38、第4分圧抵抗器R41ないしR48及び第5分圧抵抗器R51ないしR58のそれぞれが第1分圧抵抗器R11ないしR18と並列に接続されると、第1ラインL1と第2ラインL2との間の抵抗値が、「000」の下位3ビットが入力される場合より小さくなる。

20

【0070】

一方、デコーダ部304は、第2スイッチSW2と同時に第20スイッチSW21ないしSW27をターンオンさせ、第3スイッチSW3と同時に第30スイッチSW31ないしSW37をターンオンさせる。そして、デコーダ部304は、第4スイッチSW4と同時に第40スイッチSW41ないしSW47をターンオンさせ、第5スイッチSW5と同時に第50スイッチSW51ないしSW57をターンオンさせる。すると、第1ないし第5分圧抵抗器R11ないしR18、R21ないしR28、R31ないしR38、R41ないしR48、R51ないしR58のそれぞれのノードが電氣的に接続される。

30

【0071】

第15スイッチSW15がターンオンされると、第5ノードN5に印加された電圧値がデータ信号として出力端子outに供給される。すなわち、「100」の下位3ビットが入力される場合、中間階調の電圧が出力端子outに供給される。ここで、中間階調の電圧が出力端子outに供給される時の第1ラインL1と第2ラインL2との間の抵抗値は、第2基準電圧ref2が出力される時より小さく設定される。このように第1ラインL2と第2ラインL2との間の抵抗値が小さく設定されると、データ信号として中間階調の電圧が出力される場合には、画素240に充電される充電速度が向上する。

40

【0072】

一方、「000」ないし「100」の間における「001」、「010」、「011」の階調を表現する時は、第1ラインL1と第2ラインL2との間の抵抗値が順次小さくなるように設定する。つまり、第2階調電圧ref2から中間階調にいくほど第1ラインL1と第2ラインL2との間の抵抗値を順次小さくなるように、設定しながら階調電圧を供給するようになる。つまり、下位3ビットに「001」が入力される場合、デコーダ部304は、第2スイッチSW2をターンオンし、第2分圧抵抗器R21ないしR28と第1分圧抵抗器R11ないしR18とを並列に接続させる。そして、下位3ビットに「010」が入力される場合、デコーダ部304は、第2スイッチSW3及び第3スイッチSW3

50

をターンオンし、第1分圧抵抗器R11ないしR18、第2分圧抵抗器R21ないしR28及び第3分圧抵抗器R31ないしR38を並列に接続させる。また、下位3ビットに「011」が入力される場合、デコーダ部304は、第2スイッチSW2、第3スイッチSW3及び第4スイッチSW4をターンオンし、第1分圧抵抗器R11ないしR18、第2分圧抵抗器R21ないしR28、第3分圧抵抗器R31ないしR38及び第4分圧抵抗器R41ないしR48を並列に接続させる。

【0073】

同じく、デコーダ部304は、第1階調電圧ref1から中間階調にいくほど第1ラインL1と第2ラインL2との間の抵抗値が順次小さくなるように設定しながら階調電圧を供給する。

10

【0074】

つまり、下位3ビットに「111」が入力される場合、デコーダ部304は、第2スイッチSW2をターンオンし、第2分圧抵抗器R21ないしR28と第1分圧抵抗器R11ないしR18とを並列に接続させる。そして、下位3ビットに「110」が入力される場合、デコーダ部304は、第2スイッチSW2及び第3スイッチSW3をターンオンし、第1分圧抵抗器R11ないしR18、第2分圧抵抗器R21ないしR28及び第3分圧抵抗器R31ないしR38を並列に接続させる。また、下位3ビットに「101」が入力される場合、デコーダ部304は、第2スイッチSW2、第3スイッチSW3及び第4スイッチSW4をターンオンし、第1分圧抵抗器R11ないしR18、第2分圧抵抗器R21ないしR28、第3分圧抵抗器R31ないしR38及び第4分圧抵抗器R41ないしR48を並列に接続させる。

20

【0075】

図7は、本発明の第2実施形態による第2DACを示す図である。図7において、図6と同様の構成については、詳細な説明を省略する。

【0076】

図7を参照すると、本発明の第2実施形態による第2DAC302における第1スイッチSW1は、第1分圧抵抗器R11ないしR18と第2ラインL2との間に位置し、第2スイッチSW2は、第2分圧抵抗器R21ないしR28と第2ラインL2との間に位置する。そして、第3スイッチSW3は、第3分圧抵抗器R31ないしR38と第2ラインL2との間に位置し、第4スイッチSW4は、第4分圧抵抗器R41ないしR48と第2ラインL2との間に位置する。また、第5スイッチSW5は、第5分圧抵抗器R51ないしR58と第2ラインL2との間に位置する。このような本発明の第2実施形態では、第1ないし第5スイッチSW1ないしSW5の設置位置が変更されるだけで、駆動過程を、図6に示された本発明の第1実施形態による第2DAC302と同様に設定される。

30

【産業上の利用可能性】

【0077】

このように、本発明によると、駆動能力を有し、かつ、電圧降下のないデータ信号を生成することができ、このようなデータ信号を画素に供給することにより、有機発光表示装置の画質の向上を実現できる。

【0078】

前記発明の詳細な説明と図面は、本発明の例示的なものであって、これは、単に本発明を説明するための目的で使用されたものであり、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するものではない。そのため、以上説明した内容を通じて、当業者なら本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることは明らかである。したがって、本発明の技術的な保護範囲は、明細書の詳細な説明に記載された内容に限定されるのではなく、特許請求の範囲により決定されなければならない。

40

【図面の簡単な説明】

【0079】

【図1】従来のデジタル-アナログ変換部を示す図である。

【図2】図1に示された分圧抵抗器の抵抗値が小さくなる時の定電流による電圧降下を示

50

す図である。

【図3】本発明の実施形態による有機発光表示装置を示す図である。

【図4a】図3に示されたデータ駆動回路を詳細に示すブロック図である。

【図4b】図3に示されたデータ駆動回路を詳細に示すブロック図である。

【図5】図4に示されたデータ信号生成部を示す図である。

【図6】図5に示された第2デジタル-アナログ変換部の第1実施形態を示す図である。

【図7】図5に示された第2デジタル-アナログ変換部の第2実施形態を示す図である。

【符号の説明】


10

【0080】


- 2、300、302 DAC、
- 210 走査駆動部、
- 220 データ駆動部、
- 222 データ駆動回路、
- 223 シフトレジスタ部、
- 224 サンプリングラッチ部、
- 225 ホールディングラッチ部、
- 226 レベルシフタ部、
- 227 データ信号生成部、
- 228 バッファ部、
- 229 ガンマ電圧部、
- 230 画素部、
- 240 画素、
- 250 タイミング制御部。

20


【図1】



【 図 2 】




【図3】




【 図 4 a 】


222




【 図 4 b 】




【 図 5 】



【 図 6 】



【 図 7 】



---

フロントページの続き

(51) Int.Cl.

F I

テーマコード(参考)

G 0 9 G	3/20	6 2 3 E
G 0 9 G	3/20	6 2 3 L
G 0 9 G	3/20	6 4 1 C
G 0 9 G	3/20	6 4 2 C
H 0 5 B	33/14	A

专利名称(译)	数据驱动单元和使用它的有机发光显示设备		
公开(公告)号	<a href="#">JP2007171918A</a>	公开(公告)日	2007-07-05
申请号	JP2006233264	申请日	2006-08-30
[标]申请(专利权)人(译)	三星斯笛爱股份有限公司		
申请(专利权)人(译)	三星エスディアイ株式会社		
[标]发明人	崔相武		
发明人	崔相武		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
CPC分类号	G09G3/2011 G09G3/3208 G09G2310/027 G09G2320/0223 G09G2320/0252 G09G2330/021 H03M1/68 H03M1/765		
FI分类号	G09G3/30.J G09G3/20.612.F G09G3/20.621.L G09G3/20.623.H G09G3/20.623.F G09G3/20.623.E G09G3/20.623.L G09G3/20.641.C G09G3/20.642.C H05B33/14.A G09G3/3225 G09G3/3266 G09G3/3275		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC31 3K107/EE03 3K107/HH04 5C080/AA06 5C080/BB05 5C080/DD03 5C080/EE29 5C080/JJ02 5C080/JJ03 5C380/AA01 5C380/AB06 5C380/BA20 5C380/BA24 5C380/CA04 5C380/CA22 5C380/CA26 5C380/CA33 5C380/CB01 5C380/CB17 5C380/CE05 5C380/CE06 5C380/CE07 5C380/CF07 5C380/CF09 5C380/CF22 5C380/CF24 5C380/CF41 5C380/CF48 5C380/CF64 5C380/DA38		
代理人(译)	宇谷 胜幸		
优先权	1020050127233 2005-12-21 KR		
其他公开文献	JP4754442B2		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

要解决的问题：为有机发光显示器提供数据驱动器和数据驱动器，以提高图像质量。ZOLUTION：数据驱动器包括一个分压电阻器单元，它包含在第一个数模转换器之间，选择从外部提供的对应于高阶数据位的许多参考电压中的两个，并将它们提供给第一行L1和第二线路L2和第二数字-模拟转换器（第二DAC）302通过第一线路和第二线路连接到第一数模转换器（第一DAC）并且具有至少一个分压电阻器（R11至R58）在第一线L2和第二线L2之间提供并通过划分两个参考电压产生多个灰度电压，在第一线和第二线之一与至少一个分压电阻之间以及在多个电阻之间提供开关构成分压电阻器的解码器单元304和解码器单元304，解码器单元304控制开关以对应于数据的低位比特导通和截止。Z

