

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-38963

(P2006-38963A)

(43) 公開日 平成18年2月9日(2006.2.9)

(51) Int. Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K007
G09G 3/20 (2006.01)	G09G 3/20 611H	5C080
H01L 51/50 (2006.01)	G09G 3/20 622G	
	G09G 3/20 624B	
	G09G 3/20 641D	
審査請求 未請求 請求項の数 8 O L (全 16 頁) 最終頁に続く		

(21) 出願番号	特願2004-215056 (P2004-215056)	(71) 出願人	000002185 ソニー株式会社 東京都品川区北品川6丁目7番35号
(22) 出願日	平成16年7月23日 (2004.7.23)	(74) 代理人	100092336 弁理士 鈴木 晴敏
		(72) 発明者	内野 勝秀 東京都品川区北品川6丁目7番35号 ソニー株式会社内
		(72) 発明者	山下 淳一 東京都品川区北品川6丁目7番35号 ソニー株式会社内
		Fターム(参考)	3K007 AB02 AB11 AB17 BA06 DB03 GA00 GA04 5C080 AA06 BB05 DD04 DD05 DD28 DD29 EE28 FF11 JJ02 JJ03 JJ04 JJ05


(54) 【発明の名称】 画素回路及び表示装置とこれらの駆動方法

(57) 【要約】

【課題】 発光素子の経時的な輝度劣化を補償可能な画素回路を提供する。

【解決手段】 サプリングトランジスタTr1は走査線WSによって選択された時動作し、信号線DLから入力信号Vsigをサンプリングして保持容量Csに保持する。ドライブトランジスタTr2は、保持容量Csに保持された信号電位に応じて発光素子ELに駆動電流Idsを供給する。発光素子ELの経時変化による輝度低下を補うための補償回路7が組み込まれており、発光素子ELの経時変化に応じて増大する電圧降下を出力ノードB側から検出し、検出された電圧降下のレベルに応じた信号電位を入力ノードA側にフィードバックする。ドライブトランジスタTr2は、フィードバックされた信号電位に応じて発光素子ELの輝度低下を補うに足る駆動電流を供給する。

【選択図】 図8



【特許請求の範囲】

【請求項 1】

走査線と信号線とが交差する部分に配されており、少なくとも発光素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、

該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、

該発光素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、

該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、

該保持容量は、該入力ノードに接続しており、

前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、 10

前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該発光素子に駆動電流を供給し、

前記発光素子は、該駆動電流により生じる電圧降下を伴って発光する画素回路において

、
該発光素子の経時的変化による輝度低下を補うための補償回路が組み込まれており、

前記補償回路は、該発光素子の経時的変化に応じて増大する該電圧降下を該出力ノード側から検出し、該検出された電圧降下のレベルに応じた信号電位を該入力ノード側にフィードバックし、

前記ドライブトランジスタは、該フィードバックされた信号電位に応じて該発光素子の輝度低下を補うに足る駆動電流を供給することを特徴とする画素回路。 20

【請求項 2】

前記補償回路は、該出力ノードと該入力ノードとの間に直列接続された 2 個の検出容量を含み、

前記直列接続された 2 個の検出容量は、該発光素子に生じる電圧降下を該出力ノード側から検出し且つ夫々容量分割比に従って保持するとともに、該入力ノード側に位置する検出容量に保持された分の該電圧降下のレベルを該信号電位としてフィードバックすることを特徴とする請求項 1 記載の画素回路。

【請求項 3】

前記補償回路は、該直列接続された 2 個の検出容量の内該出力ノード側に位置する一方の検出容量と並列に挿入されたスイッチングトランジスタと、 30

該入力ノード側に位置する他方の検出容量と所定の接地電位との間に挿入されたスイッチングトランジスタと、

同じく該入力ノード側に位置する他方の検出容量と該入力ノードとの間に挿入されたスイッチングトランジスタと、

該保持容量と所定の接地電位との間に挿入されたスイッチングトランジスタと、

同じく該保持容量と該出力ノードとの間に挿入されたスイッチングトランジスタとで構成されていることを特徴とする請求項 2 記載の画素回路。

【請求項 4】

行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、 40

前記画素回路は、少なくとも発光素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、

該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、

該発光素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、

該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、

該保持容量は、該入力ノードに接続しており、

前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、

前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該発光素子に駆動電流を供給し、

前記発光素子は、該駆動電流により生じる電圧降下を伴って発光する画像表示装置において、

前記画素回路には、該発光素子の経時的変化による輝度低下を補うための補償回路が組み込まれており、

前記補償回路は、該発光素子の経時的変化に応じて増大する該電圧降下を該出力ノード側から検出し、該検出された電圧降下のレベルに応じた信号電位を該入力ノード側にフィードバックし、

前記ドライブトランジスタは、該フィードバックされた信号電位に応じて該発光素子の輝度低下を補うに足る駆動電流を供給することを特徴とする画像表示装置。 10

【請求項 5】

前記補償回路は、該出力ノードと該入力ノードとの間に直列接続された 2 個の検出容量を含み、

前記直列接続された 2 個の検出容量は、該発光素子に生じる電圧降下を該出力ノード側から検出し且つ夫々容量分割比に従って保持するとともに、該入力ノード側に位置する検出容量に保持された分の該電圧降下のレベルを該信号電位としてフィードバックすることを特徴とする請求項 4 記載の画像表示装置。

【請求項 6】

前記補償回路は、該直列接続された 2 個の検出容量の内該出力ノード側に位置する一方の検出容量と並列に挿入されたスイッチングトランジスタと、 20

該入力ノード側に位置する他方の検出容量と所定の接地電位との間に挿入されたスイッチングトランジスタと、

同じく該入力ノード側に位置する他方の検出容量と該入力ノードとの間に挿入されたスイッチングトランジスタと、

該保持容量と所定の接地電位との間に挿入されたスイッチングトランジスタと、

同じく該保持容量と該出力ノードとの間に挿入されたスイッチングトランジスタとで構成されていることを特徴とする請求項 5 記載の画像表示装置。

【請求項 7】

走査線と信号線とが交差する部分に配されており、少なくとも発光素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該発光素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続されている画素回路の駆動方法であって、 30

前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、

前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該発光素子に駆動電流を供給し、

前記発光素子は、該駆動電流により生じる電圧降下を伴って発光し、更に、 40

該発光素子の経時的変化による輝度低下を補うため、該発光素子の経時的変化に応じて増大する該電圧降下を該出力ノード側から検出し、該検出された電圧降下のレベルに応じた信号電位を該入力ノード側にフィードバックし、

前記ドライブトランジスタは、該フィードバックされた信号電位に応じて該発光素子の輝度低下を補うに足る駆動電流を供給することを特徴とする画素回路の駆動方法。

【請求項 8】

行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少なくとも発光素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、 50

該発光素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続されている表示装置の駆動方法において、

前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、

前記ドライプトランジスタは、該保持容量に保持された信号電位に応じて該発光素子に駆動電流を供給し、

前記発光素子は、該駆動電流により生じる電圧降下を伴って発光し以って表示を行なう際、

該発光素子の経時的変化による輝度低下を補うため、該発光素子の経時的変化に応じて増大する該電圧降下を該出力ノード側から検出し、該検出された電圧降下のレベルに応じた信号電位を該入力ノード側にフィードバックし、

前記ドライプトランジスタは、該フィードバックされた信号電位に応じて該発光素子の輝度低下を補うに足る駆動電流を供給することを特徴とする画像表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画素毎に配した負荷素子を電流駆動する画素回路に関する。又この画素回路がマトリクス状に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機EL発光素子などの負荷素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。

【背景技術】

【0002】

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。

【0003】

有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ，TFT）によって制御するものであり、以下の特許文献に記載がある。

【特許文献1】特開2003-255856

【特許文献2】特開2003-271095

【発明の開示】

【発明が解決しようとする課題】

【0004】

従来画素回路は、行状の走査線と列状の信号線とが交差する部分に各々配されている。各画素回路は、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライプトランジスタと発光素子などの負荷素子とを含んでいる。サンプリングトランジスタは、そのゲートが走査線によって選択された時ソース/ドレイン間が導通して信号線から映像信号をサンプリングする。サンプリングされた信号は保持容量に書き込まれ保持される。ドライプトランジスタは、そのゲートが保持容量に接続され、ソース/ドレインの片方が発光素子などの負荷素子に接続している。ドライプトランジスタのゲートは、保持容

10

20

30

40

50

量に保持された信号電位によってソース基準のゲート電圧を受ける。ドライブトランジスタはこのゲート電圧に応じてソース/ドレイン間に電流を流し、発光素子に通電する。一般に発光素子の輝度は通電量に比例している。更にドライブトランジスタの通電量はゲート電圧即ち保持容量に書き込まれた信号電位によって制御される。従って、発光素子は映像信号に応じた輝度で発光することになる。

【0005】

ドライブトランジスタの動作特性は以下の式で表わされる。

$$I_{ds} = (1/2) \mu (W/L) C_{ox} (V_{gs} - V_{th})^2$$

このトランジスタ特性式において、 I_{ds} はドレイン電流を表わしている。 V_{gs} はソースを基準としてゲートに印加される電圧を表わしている。 V_{th} はトランジスタの閾電圧である。その他 μ はトランジスタのチャンネルを構成する半導体薄膜の移動度を表わし、 W はチャンネル幅を表わし、 L はチャンネル長を表わし、 C_{ox} はゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧 V_{gs} が閾電圧 V_{th} を超えて大きくなると、オン状態となってドレイン電流 I_{ds} が流れる。

10

【0006】

上記のトランジスタ特性式から明らかなように、ゲート電圧 V_{gs} が一定であれば、常に同じ量のドレイン電流 I_{ds} が発光素子に流れ、常に一定の輝度で発光するはずである。しかしながら有機EL素子などの発光素子は経時的な劣化により、駆動電流が同じであっても発光輝度が低下していく傾向にある。発光素子の輝度が経時的に低下していく傾向は画素ごとに異なる為、画面のユニフォーミティが損なわれるという課題がある。

20

【課題を解決するための手段】

【0007】

上述した従来技術の課題に鑑み、本発明は発光素子の経時的な輝度劣化を補償可能な画素回路及び画像表示装置とこれらの駆動方法を提供することを目的とする。かかる目的を達成する為に以下の手段を講じた。即ち本発明は、走査線と信号線とが交差する部分に配されており、少なくとも発光素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該発光素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続しており、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該発光素子に駆動電流を供給し、前記発光素子は、該駆動電流により生じる電圧降下を伴って発光する画素回路において、該発光素子の経時変化による輝度低下を補うための補償回路が組み込まれており、前記補償回路は、該発光素子の経時変化に応じて増大する該電圧降下を該出力ノード側から検出し、該検出された電圧降下のレベルに応じた信号電位を該入力ノード側にフィードバックし、前記ドライブトランジスタは、該フィードバックされた信号電位に応じて該発光素子の輝度低下を補うに足る駆動電流を供給することを特徴とする。

30

40

【0008】

具体的には、前記補償回路は、該出力ノードと該入力ノードとの間に直列接続された2個の検出容量を含み、前記直列接続された2個の検出容量は、該発光素子に生じる電圧降下を該出力ノード側から検出し且つ夫々容量分割比に従って保持するとともに、該入力ノード側に位置する検出容量に保持された分の該電圧降下のレベルを該信号電位としてフィードバックする。より具体的には、前記補償回路は、該直列接続された2個の検出容量の内該出力ノード側に位置する一方の検出容量と並列に挿入されたスイッチングトランジスタと、該入力ノード側に位置する他方の検出容量と所定の接地電位との間に挿入されたスイッチングトランジスタと、同じく該入力ノード側に位置する他方の検出容量と該入力ノードとの間に挿入されたスイッチングトランジスタと、該保持容量と所定の接地電位との

50

間に挿入されたスイッチングトランジスタと、同じく該保持容量と該出力ノードとの間に挿入されたスイッチングトランジスタとで構成されている。

【0009】

又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少なくとも発光素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該発光素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続しており、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該発光素子に駆動電流を供給し、前記発光素子は、該駆動電流により生じる電圧降下を伴って発光する画像表示装置において、前記画素回路には、該発光素子の経時的変化による輝度低下を補うための補償回路が組み込まれており、前記補償回路は、該発光素子の経時的変化に応じて増大する該電圧降下を該出力ノード側から検出し、該検出された電圧降下のレベルに応じた信号電位を該入力ノード側にフィードバックし、前記ドライブトランジスタは、該フィードバックされた信号電位に応じて該発光素子の輝度低下を補うに足る駆動電流を供給することを特徴とする。

10

【0010】

具体的には、前記補償回路は、該出力ノードと該入力ノードとの間に直列接続された2個の検出容量を含み、前記直列接続された2個の検出容量は、該発光素子に生じる電圧降下を該出力ノード側から検出し且つ夫々容量分割比に従って保持するとともに、該入力ノード側に位置する検出容量に保持された分の該電圧降下のレベルを該信号電位としてフィードバックする。より具体的には、前記補償回路は、該直列接続された2個の検出容量の内該出力ノード側に位置する一方の検出容量と並列に挿入されたスイッチングトランジスタと、該入力ノード側に位置する他方の検出容量と所定の接地電位との間に挿入されたスイッチングトランジスタと、同じく該入力ノード側に位置する他方の検出容量と該入力ノードとの間に挿入されたスイッチングトランジスタと、該保持容量と所定の接地電位との間に挿入されたスイッチングトランジスタと、同じく該保持容量と該出力ノードとの間に挿入されたスイッチングトランジスタとで構成されている。

20

30

【0011】

本発明は又、走査線と信号線とが交差する部分に配されており、少なくとも発光素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該発光素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続されている画素回路の駆動方法であって、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該発光素子に駆動電流を供給し、前記発光素子は、該駆動電流により生じる電圧降下を伴って発光し、更に、該発光素子の経時的変化による輝度低下を補うため、該発光素子の経時的変化に応じて増大する該電圧降下を該出力ノード側から検出し、該検出された電圧降下のレベルに応じた信号電位を該入力ノード側にフィードバックし、前記ドライブトランジスタは、該フィードバックされた信号電位に応じて該発光素子の輝度低下を補うに足る駆動電流を供給することを特徴とする。

40

【0012】

更に本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少なくとも発光素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが

50

入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該発光素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続されている表示装置の駆動方法において、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該発光素子に駆動電流を供給し、前記発光素子は、該駆動電流により生じる電圧降下を伴って発光し以って表示を行なう際、該発光素子の経時的変化による輝度低下を補うため、該発光素子の経時的変化に応じて増大する該電圧降下を該出力ノード側から検出し、該検出された電圧降下のレベルに応じた信号電位を該入力ノード側にフィードバックし、前記ドライブトランジスタは、該フィードバックされた信号電位に応じて該発光素子の輝度低下を補うに足る駆動電流を供給することを特徴とする。

10

【発明の効果】**【0013】**

本発明によれば、画素回路は補償回路を組み込んであり、発光素子の経時的変化による輝度低下を画素単位で回路的に補うようにしている。併せて、画素ごとに現れる発光素子の初期的な輝度ばらつきも補うことができる。この補償回路は、発光素子の経時的変化に応じて、発光素子に生じる電圧降下が増大する事実を原理に用いている。すなわち、発光素子が計時劣化で輝度が徐々に低下していくと、これに応じて電圧降下は逆に増大する傾向がある。この増大する電圧降下を出力ノード側から検出し、これに応じた信号電位を入力ノード側にフィードバックしている。ドライブトランジスタは、フィードバックされた信号電位に応じて発光素子の輝度低下を埋める方向で常に駆動電流を出力ノードから供給する。これにより発光素子の輝度劣化を防止でき画面のユニフォーミティを長期間に渡り維持することが可能である。併せて、画素ごとに現れる発光素子の初期的な輝度ばらつきを補い、画面のユニフォーミティを改善することもできる。

20

【発明を実施するための最良の形態】**【0014】**

以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにする為、図1を参照してアクティブマトリクス表示装置及びこれに含まれる画素回路の一般的な構成を参考例として説明する。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ1と周辺の回路群とで構成されている。周辺の回路群は水平セクタ2、ドライブスキャナ3、ライトスキャナ4などを含んでいる。

30

【0015】

画素アレイ1は行状の走査線WSと列状の信号線DLと両者の交差する部分にマトリクス状に配列した画素回路5とで構成されている。信号線DLは水平セクタ2によって駆動される。走査線WSはライトスキャナ4によって走査される。尚、走査線WSと平行に別の走査線DSも配線されており、これはドライブスキャナ3によって走査される。各画素回路5は、走査線WSによって選択された時信号線DLから信号をサンプリングする。更に走査線DSによって選択された時、該サンプリングされた信号に応じて負荷素子を駆動する。この負荷素子は各画素回路5に形成された電流駆動型の発光素子などである。

40

【0016】

図2は、図1に示した画素回路5の基本的な構成を示す参考図である。本画素回路5は、サンプリング用薄膜トランジスタ(サンプリングトランジスタTr1)、ドライブ用薄膜トランジスタ(ドライブトランジスタTr2)、スイッチング用薄膜トランジスタ(スイッチングトランジスタTr3)、保持容量Cs、負荷素子(有機EL発光素子)などで構成されている。

【0017】

サンプリングトランジスタTr1は走査線WSによって選択された時導通し、信号線DLから映像信号をサンプリングして保持容量Csに保持する。ドライブトランジスタTr2は保持容量Csに保持された信号電位に応じて発光素子ELに対する通電量を制御する

50

。スイッチングトランジスタ $T r 3$ は走査線 $D S$ によって制御され、発光素子 $E L$ に対する通電をオン/オフする。すなわち、ドライブトランジスタ $T r 2$ は通電量に応じて発光素子 $E L$ の発光輝度(明るさ)を制御する一方、スイッチングトランジスタ $T r 3$ は発光素子 $E L$ の発光時間を制御している。これらの制御により、各画素回路 5 に含まれる発光素子 $E L$ は映像信号に応じた輝度を呈し、画素アレイ 1 に所望の表示が映し出される。

【0018】

図 3 は、図 2 に示した画素アレイ 1 及び画素回路 5 の動作説明に供するタイミングチャートである。1 フィールド期間 (1 f) の先頭で、1 水平期間 (1 H) の間 1 行目の画素回路 5 に走査線 $W S$ を介して選択パルス $w s [1]$ が印加され、サンプリングトランジスタ $T r 1$ が導通する。これにより信号線 $D L$ から映像信号がサンプリングされ、保持容量 $C s$ に書き込まれる。保持容量 $C s$ の一端はドライブトランジスタ $T r 2$ のゲートに接続している。従って、映像信号が保持容量 $C s$ に書き込まれると、ドライブトランジスタ $T r 2$ のゲート電位が、書き込まれた信号電位に応じて上昇する。この時、他の走査線 $D S$ を介してスイッチングトランジスタ $T r 3$ に選択パルス $d s [1]$ が印加される。この間発光素子 $E L$ は発光を続ける。1 フィールド期間 1 f の後半は $d s [1]$ がローレベルになるので発光素子 $E L$ は非発光状態となる。パルス $d s [1]$ のデューティを調整することで、発光期間と非発光期間の割合を調整でき、所望の画面輝度が得られる。次の水平期間に移行すると、2 行目の画素回路に対し、各走査線 $W S$, $D S$ からそれぞれ走査用の信号パルス $w s [2]$, $d s [2]$ が印加される。

10

【0019】

図 4 は、発光素子として画素回路 5 に組み込まれる有機 $E L$ 素子の電流 - 電圧 ($I - V$) 特性の経時変化を示すグラフである。グラフにおいて、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機 $E L$ 素子の $I - V$ 特性は、グラフに示す様に時間が経過すると劣化してしまう。図 2 に示した参考例の画素回路はドライブトランジスタがソースフォロワ構成となっており、 $E L$ 素子の $I - V$ 特性の経時変化に対処できず、発光輝度の劣化が生じるという問題がある。

20

【0020】

図 5 の (A) は、初期状態におけるドライブトランジスタ $T r 2$ と発光素子 $E L$ の動作点を示すグラフである。図において、縦軸はドライブトランジスタ $T r 2$ のドレイン・ソース間電圧 $V d s$ を示し、縦軸はドレイン・ソース間電流 $I d s$ を示している。図示する様に、ソース電位はドライブトランジスタ $T r 2$ と発光素子 $E L$ との動作点で決まり、その電圧値はゲート電圧によって異なる値を持つ。ドライブトランジスタ $T r 2$ は飽和領域で動作するので、動作点のソース電圧に対応した $V g s$ に関し、前述のトランジスタ特性式で規定された電流値の駆動電流 $I d s$ を流す。

30

【0021】

しかしながら発光素子 $E L$ の $I - V$ 特性は図 4 に示した様に経時劣化する。図 5 の (B) に示す様に、この経時劣化により動作点が変わってしまい、同じゲート電圧を印加してもトランジスタのソース電圧は変化してしまう。これによりドライブトランジスタ $T r 2$ のゲート・ソース間電圧 $V g s$ は変化してしまい、流れる電流値が変動する。同時に発光素子 $E L$ に流れる電流値も変化する。この様に発光素子 $E L$ の $I - V$ 特性が変化すると、図 2 に示した参考例のソースフォロワ構成の画素回路では、発光素子 $E L$ の輝度が経時的に変化してしまうという問題がある。

40

【0022】

図 6 は画素回路の他の参考例を表わしており、図 2 に示した先の参考例の問題点に対処したものである。理解を容易にする為、図 2 の参考例と対応する部分には対応する参照符号を付けてある。改良点は、スイッチングトランジスタ $T r 3$ の結線を代えたことであり、これによりブートストラップ機能を実現している。具体的には、スイッチングトランジスタ $T r 3$ のソースは接地され、ドレインはドライブトランジスタ $T r 2$ のソース (S) と保持容量 $C s$ の一方の電極とに接続され、ゲートには走査線 $D S$ が接続している。尚保持容量 $C s$ の他方の電極はドライブトランジスタ $T r 2$ のゲート (G) に接続されている

50

。

【0023】

図7は、図6に示した画素回路5の動作説明に供するタイミングチャートである。フィールド期間1fのうち最初の水平期間1Hで、ライトスキャナ4から走査線WSを介して1行目の画素回路5に選択パルス $w_s[1]$ が送られる。尚[]の中の数字は、マトリクス配置された画素回路の行番号に対応している。選択パルスが印加されるとサンプリングトランジスタ T_{r1} が導通し、信号線DLから入力信号 V_{in} がサンプリングされ、保持容量 C_s に書き込まれる。この時スイッチングトランジスタ T_{r3} にはドライブスキャナ3から走査線DSを介して選択パルス $d_s[1]$ が印加されており、オン状態となっている。従って保持容量 C_s の片方の電極並びにドライブトランジスタ T_{r2} のソース(S)はGNDレベルとなっている。このGNDレベルを基準として保持容量 C_s に入力信号 V_{in} が書き込まれる為、ドライブトランジスタ T_{r2} のゲート電位(G)は V_{in} になる。

10

【0024】

この後サンプリングトランジスタ T_{r1} に対する選択パルス $w_s[1]$ が解除され、続いてスイッチングトランジスタ T_{r3} に対する選択パルス $d_s[1]$ も解除される。これによりサンプリングトランジスタ T_{r1} 及びスイッチングトランジスタ T_{r3} はオフする。従ってドライブトランジスタ T_{r2} のソース(S)はGNDから切り離され、発光素子ELのアノードに対する接続ノードとなる。

20

【0025】

ドライブトランジスタ T_{r2} は保持容量 C_s に保持された入力信号 V_{in} をゲートに受け、その値に応じてドレイン電流を V_{cc} 側からGND側に向かって流す。この通電により発光素子ELは発光を行なう。その際、発光素子ELに対する通電により電圧降下が生じるが、その分だけソース電位(S)がGND側から V_{cc} 側に向かって上昇する。図7のタイミングチャートではこの上昇分をVで表わしている。保持容量 C_s の一端は T_{r2} のソース(S)に接続され、他端はハイインピーダンスのゲート(G)に接続されている。従ってソース電位(S)がVだけ上昇するとその分だけゲート電位(G)も持ち上がり、正味の入力信号 V_{in} はそのまま維持される。従って、発光素子ELの電流-電圧特性に応じてソース電位(S)がVだけ変動しても、常にゲート電圧 $V_{gs} = V_{in}$ が成立し、ドレイン電流は一定に保たれる。すなわちドライブトランジスタ T_{r2} はソースフォロワ構成であるにも関わらず、上述したブートストラップ機能により、発光素子ELに対し定電流源として機能する。

30

【0026】

この後選択パルス $d_s[1]$ がハイレベルに復帰するとスイッチングトランジスタ T_{r3} が導通し、発光素子ELに供給されるべき電流はバイパスされるので非発光状態になる。この様にしてフィールド期間1fが終了すると、次のフィールド期間に入り、再びサンプリングトランジスタ T_{r1} に選択パルス $w_s[1]$ が印加され入力映像信号 V_{in}^* のサンプリングが行なわれる。先のフィールド期間と今回のフィールド期間ではサンプリングされる映像信号のレベルが異なる場合があるので、これを区別する為入力映像信号 V_{in} に*印を付してある。尚、このような映像信号の書き込み及び発光動作は線順次(行単位)で行なわれる。この為画素の各行に対し選択パルス $w_s[1]$ 、 $w_s[2]$ ・・・が順次印加されることになる。同様に選択パルス $d_s[1]$ 、 $d_s[2]$ ・・・も順次印加されることになる。

40

【0027】

以上のように図6の画素回路は、ドライブトランジスタ T_{r2} がNチャネル型であっても発光素子ELを定電流駆動でき、発光素子ELのI-V特性の計時変化による輝度劣化を防ぐ事ができた。しかしながら、発光素子ELは定電流駆動しても、徐々に輝度が低下していく傾向にある。この経時的な輝度劣化は、図6の画素回路で定電流駆動しても解決できない。そこで本発明は、図6に示した画素回路を改良して、発光素子の経時的な輝度劣化を補償する機能を組み込んだ。以下、本発明にかかる画素回路の実施形態を詳細に説

50

明する。なお、この画素回路は図 1 に示した画像表示装置の画素回路として組み込むことができる。

【0028】

図 8 は本発明にかかる画素回路の実施形態を示す模式的な回路図である。理解を容易にするため図 6 に示した参考例にかかる画素回路と対応する部分については可能な限り対応する参照符号を用いている。図示するように本画素回路 5 は走査線と信号線とが交差する部分に配されている。信号線 DL は 1 本であるが、走査線は WS, X, Y および Z の 4 本を束ねて平行に配列してある。画素回路 5 は基本的な構成要素として発光素子 EL とドライブトランジスタ Tr 2 とサンプリングトランジスタ Tr 1 と保持容量 Cs とを備えている。ドライブトランジスタ Tr 2 は、そのゲート G が入力ノード A につながり、そのソース S が出力ノード B につながり、そのドレインが所定の電源電位 Vcc に接続している。発光素子 EL は例えば有機 EL 素子などのダイオード型二端子素子であり、その一端アノードが出力ノード B に接続し、他端カソードが所定の電位 Vcath に接続している。サンプリングトランジスタ Tr 1 は、入力ノード A と信号線 DL との間に接続し、そのゲートは走査線 WS に接続している。保持容量 Cs は入力ノード A に接続している。かかる構成において、サンプリングトランジスタ Tr 1 は走査線 WS によって選択されたとき動作し、信号線 DL から入力信号 Vsig をサンプリングして保持容量 Cs に保持する。ドライブトランジスタ Tr 2 は、保持容量 Cs に保持された信号電位に応じて発光素子 EL に駆動電流を供給する。図示の例では、ドライブトランジスタ Tr 2 は出力ノード B からドレイン電流 Ids を出力し、これを駆動電流として発光素子 EL に供給している。発光素子 EL は駆動電流 Ids により生じる電圧降下を伴って発光する。

10

20

【0029】

本発明の特徴事項として、画素回路 5 は発光素子 EL の経時的変化による輝度低下を補うための補償回路 7 が組み込まれている。この補償回路 7 は、発光素子 EL の経時的変化に応じて増大する電圧降下を出力ノード B 側から検出し、この検出された電圧降下のレベルに応じた信号電位を入力ノード A 側にフィードバックする。ドライブトランジスタ Tr 2 は、このフィードバックされた信号電位に応じて発光素子 EL の輝度低下を補うに足る駆動電流 Ids を供給する。このように、本発明は発光素子が一般的な傾向として輝度劣化に伴い電圧降下が増大する傾向に着目し、これを利用して発光素子の経時的な輝度低下を補償している。すなわち、輝度劣化が進むと発光素子内部の電圧降下が増大する。これを検出し、信号電位として入力ノード側にフィードバックすることで、輝度劣化を埋める。すなわち輝度劣化が進むと電圧降下が増大するが、これをドライブトランジスタにフィードバックすることで、駆動電流が増大する。この駆動電流の増大は常に輝度劣化を埋める方向に作用する。

30

【0030】

具体的な構成であるが、補償回路 7 は 2 個の検出容量 C1, C2 と 5 個のスイッチングトランジスタ Tr 3 ないし Tr 7 とで構成されている。2 個の検出容量 C1, C2 は、出力ノード B と入力ノード A との間に直列接続されている。図では、2 個の検出容量 C1, C2 の相互接続点を中間ノード C で表してある。直列接続された 2 個の検出容量 C1, C2 は、発光素子 EL に生じる電圧降下を出力ノード B 側から検出しかつそれぞれ容量分割比に従って保持するとともに、入力ノード A 側に位置する検出容量 C2 に保持された分の電圧降下のレベルを信号電位として入力ノード A 側にフィードバックする。

40

【0031】

上述したシーケンスで 2 個の検出容量 C1, C2 を動作させるため、5 個のスイッチングトランジスタ Tr 3 ないし Tr 7 が配されており、対応する走査線によってオンオフ制御されている。具体的に見ると、スイッチングトランジスタ Tr 5 は、直列接続された 2 個の検出容量 C1, C2 のうち、出力ノード B 側に位置する一方の検出容量 C1 と並列に挿入されている。換言すると、スイッチングトランジスタ Tr 5 は出力ノード B と中間ノード C との間に接続されており、そのゲートは走査線 Y に接続している。スイッチングトランジスタ Tr 7 は、入力ノード A 側に位置する他方の検出容量 C2 と所定の接地電位 V

50

s s との間に挿入されており、そのゲートは走査線 X に接続している。スイッチングトランジスタ Tr 6 は、同じく入力ノード A 側に位置する他方の検出容量 C 2 と入力ノード A との間に挿入されており、そのゲートは走査線 Y に接続している。スイッチングトランジスタ Tr 3 は、保持容量 C s と所定の接地電位 V s s との間に挿入され、そのゲートは走査線 Z に接続している。残りのスイッチングトランジスタ Tr 4 は、保持容量 C s と出力ノード B との間に挿入されており、そのゲートは走査線 X に接続している。

【 0 0 3 2 】

図 9 のタイミングチャートを参照して、図 8 に示した画素回路を詳細に説明する。図示のタイミングチャートは、タイミング T 1 で 1 フィールド (1 f) がスタートし、タイミング T 6 で 1 フィールドが終わるように表してある。時間軸 T に沿って走査線 W S に印加されるパルス w s、走査線 X に印加されるパルス x、走査線 Y に印加されるパルス y 及び走査線 Z に印加されるパルス z の波形を表している。また同じ時間軸 T にそって、入力ノード A、中間ノード C 及び出力ノード B の電位変化を表してある。入力ノード A の電位変化と中間ノード C の電位変化は実線で表し、これと区別するため出力ノード B の電位変化は鎖線で表してある。当該フィールドに入る前のタイミング T 0 で、走査線 W S、Z、X がローレベルにある一方、走査線 Y はハイレベルにある。したがってサンプリングトランジスタ Tr 1 とスイッチングトランジスタ Tr 3、Tr 4、Tr 7 がオフ状態にある一方、スイッチングトランジスタ Tr 5 及び Tr 6 はオン状態にある。

【 0 0 3 3 】

前のフィールドの上記した状態から当該フィールドに入ると、タイミング T 1 で走査線 Z 及び X がローレベルからハイレベルに立ち上がる。これにより、スイッチングトランジスタ Tr 3、Tr 4 及び Tr 7 もオンするため、画素回路 5 に含まれるスイッチングトランジスタ Tr 3 ないし Tr 7 はすべてオンすることになる。したがって保持容量 C s 及び検出容量 C 1、C 2 の各端子は全て短絡し、前のフィールドで充電されていた電荷は全てディスチャージされる。したがってタイミング T 1 の時点で、保持容量 C s と検出容量 C 1、C 2 の電荷がクリアされ、当該フィールドの新たな動作に備えてリセットがかけられたことになる。

【 0 0 3 4 】

また全スイッチングトランジスタ Tr 3 ないし Tr 7 が導通することで、入力ノード A、出力ノード B 及び中間ノード C は接地電位 V s s に落とされる。入力ノード A と出力ノード B との間の電位差は 0 となるので、ドライブトランジスタ Tr 2 にはドレイン電流 I d s は流れず、発光素子 E L は非発光状態におかれる。

【 0 0 3 5 】

タイミング T 1 からわずかに時間が進んだタイミング T 1 ' で走査線 Y がハイレベルからローレベルに切り替わり、スイッチングトランジスタ Tr 5 及び Tr 6 がオフする。したがって直列接続された検出容量 C 1、C 2 は入力ノード A 側から切り離され、後に行う電圧降下検出の待機状態となる。

【 0 0 3 6 】

タイミング T 2 に進むと走査線 W S に選択パルス w s が印加され、サンプリングトランジスタ W S がオンする。これにより信号線 D L から供給された入力信号 V s i g が保持容量 C s にサンプリングされ、信号電位 V i n が保持容量 C s に保持される。すなわち入力ノード A の電位が接地電 V s s を基準として丁度信号電位 V i n になる。入力ノード A と出力ノード B との間に信号電位 V i n が印加され、これに応じてドライブトランジスタ Tr 2 はドレイン電流 I d s を流し始める。

【 0 0 3 7 】

入力信号 V s i g のサンプリングに割り当てられた 1 水平期間 (1 H) が経過すると、タイミング T 3 で選択パルス w s が解除され、サンプリングトランジスタ Tr 1 がオフ状態に戻る。このとき同時に走査線 Z がハイレベルからローレベルに切り替わるので、スイッチングトランジスタ Tr 3 がオフし、保持容量 C s 及び出力ノード B が接地電位 V s s から切り離される。ドライブトランジスタ Tr 2 から供給されたドレイン電流 I d s は発光

10

20

30

40

50

素子 E L に流れ込み、これに応じて電圧降下 V_{e1} が生じる。この電圧降下 V_{e1} の分だけ出力ノード B の電位が接地電位 V_{ss} に対して上昇する。このとき保持容量 C_s は接地電位 V_{ss} から切り離されているので、ブートストラップ動作により入力ノード A の電位も出力ノード B の電位と連動して上昇する。その際、ブートストラップ動作により、入力ノード A と出力ノード B との間の電位差 V_{in} は一定に維持される。

【0038】

タイミング T 3 の時点でスイッチングトランジスタ T_{r5} がオフ状態にある一方、スイッチングトランジスタ T_{r7} はオン状態にある。したがって一対の検出容量 C_1 , C_2 は出力ノード B と接地電位 V_{ss} との間に直列接続されている。出力ノード B から供給されたドレイン電流 I_{ds} は直列接続された検出容量 C_1 , C_2 にも流れ込み、ちょうど出力ノード B に表れる電圧降下分 V_{e1} が、それぞれの容量分割比にしたがって2個の検出容量 C_1 , C_2 に保持される。因みに、検出容量 C_2 に保持された電圧降下分 V は容量分割比にしたがって $V = V_{e1} \times C_1 / (C_1 + C_2)$ となる。この V は、図 9 のタイミングチャート上で、丁度接地電位 V_{ss} に対する中間ノード C の電位となって表れている。このようにして、容量カップリングにより、検出容量 C_2 に発光素子 E L の電圧降下 V_{e1} に応じた信号電位 V が保持される。

10

【0039】

続いてタイミング T 4 になると、走査線 X が再びローレベルとなり、スイッチングトランジスタ T_{r4} 及び T_{r7} がオフする。この結果保持容量 C_s が出力ノード B から切り離されるとともに、検出容量 C_2 も接地電位 V_{ss} から切り離される。

20

【0040】

さらにタイミング T 5 に進むと、走査線 Y がローレベルからハイレベルに切り替わり、スイッチングトランジスタ T_{r5} 及び T_{r6} がオンする。これにより、出力ノード B と入力ノード A との間に検出容量 C_2 が直結することになる。したがって検出容量 C_2 に保持された信号電位 V が入力ノード A と出力ノード B との間に印加される。この信号電位 V に応じてドライブトランジスタ T_{r2} はドレイン電流 I_{ds} を発光素子 E L に供給する。発光素子 E L はこれにより発光状態となり画像を表示する。図 9 のタイミングチャートに示すように、タイミング T 5 以降に印加される信号電圧 V は $V_{e1} \times C_1 / (C_1 + C_2)$ で表される。前述したように発光素子 E L は経時的に輝度が低下していくと、これに伴って電圧降下 V_{e1} が上昇する。信号電圧 V は比例係数 $C_1 / (C_1 + C_2)$ で V_{e1} に比例している。この信号電圧 V を入力ノード A 側にフィードバックすることで、電圧降下 V_{e1} が大きい程ドレイン電流 I_{ds} が大きくなり、発光素子 E L の輝度の低下を補う作用をする。

30

【0041】

この後タイミング T 6 にいたると走査線 Z 及び X が再びハイレベルとなり、全てのスイッチングトランジスタ T_{r3} ないし T_{r7} がオンし、次のフレームに備えたりセット動作が行われることになる。

【図面の簡単な説明】

【0042】

【図 1】アクティブマトリクス表示装置及び画素回路の一般的な構成を示すブロック図である。

40

【図 2】画素回路の参考例を示す回路図である。

【図 3】図 2 に示した画素回路の動作説明に供するタイミングチャートである。

【図 4】有機 E L 素子の I - V 特性の経時変化を示すグラフである。

【図 5】ドライブトランジスタと有機 E L 素子の動作点の経時変化を示すグラフである。

【図 6】画素回路の他の参考例を示す回路図である。

【図 7】図 6 に示した画素回路の動作説明に供するタイミングチャートである。

【図 8】本発明に係る画素回路の実施形態を示す回路図である。

【図 9】図 8 に示した実施形態の動作説明に供するタイミングチャートである。


【符号の説明】

50


【0043】

1・・・画素アレイ、2・・・水平セレクタ、3・・・ドライブスキヤナ、4・・・ライトスキヤナ、5・・・画素回路、7・・・補償回路


【図1】



【図2】




【図3】




【図4】

EL素子のI-V特性の経時変化




【図5】

(A)




—— ドライブTr
 - - - - EL素子

(B)




—— ドライブTr
 - - - - EL素子


【図6】




【図7】



【図8】



【図9】



フロントページの続き

(51) Int. Cl.

F I

テーマコード(参考)

G 0 9 G 3/20 6 4 2 P

G 0 9 G 3/20 6 7 0 J

H 0 5 B 33/14 A

专利名称(译)	像素电路和显示装置及其驱动方法		
公开(公告)号	JP2006038963A	公开(公告)日	2006-02-09
申请号	JP2004215056	申请日	2004-07-23
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	内野 勝秀 山下 淳一		
发明人	内野 勝秀 山下 淳一		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
FI分类号	G09G3/30.J G09G3/20.611.H G09G3/20.622.G G09G3/20.624.B G09G3/20.641.D G09G3/20.642.P G09G3/20.670.J H05B33/14.A G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	3K007/AB02 3K007/AB11 3K007/AB17 3K007/BA06 3K007/DB03 3K007/GA00 3K007/GA04 5C080/AA06 5C080/BB05 5C080/DD04 5C080/DD05 5C080/DD28 5C080/DD29 5C080/EE28 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 3K107/AA01 3K107/BB01 3K107/CC02 3K107/CC21 3K107/CC33 3K107/EE03 3K107/HH03 3K107/HH04 3K107/HH05 5C380/AA01 5C380/AB06 5C380/AC04 5C380/BA36 5C380/BB02 5C380/BB21 5C380/BB22 5C380/BD02 5C380/BD05 5C380/CA08 5C380/CA12 5C380/CB01 5C380/CB18 5C380/CB27 5C380/CC01 5C380/CC27 5C380/CC30 5C380/CC33 5C380/CC37 5C380/CC39 5C380/CC52 5C380/CC61 5C380/CC63 5C380/CC65 5C380/CD013 5C380/CD037 5C380/CE20 5C380/DA02 5C380/DA06 5C380/DA19 5C380/DA47 5C380/DA50		
其他公开文献	JP4831393B2		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供能够补偿发光元件的亮度的时间劣化的像素电路。
 解决方案：采样晶体管Tr1在由扫描线WS选择时操作，从信号线DL采样输入信号Vsig，并将其保持在保持电容器Cs中。驱动晶体管Tr2根据保持电容Cs保持的信号电位向发光元件EL提供驱动电流Ids。包含补偿电路7以补偿由于发光元件EL的时间变化引起的亮度降低，并且从输出节点B侧检测随着发光元件EL的时间变化而增加的检测电压。对应于液滴水平的信号电位被反馈到输入节点A侧。驱动晶体管Tr2提供足以根据反馈的信号电位补偿发光元件EL的亮度降低的驱动电流。 [选择图]图8

