

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-31643

(P2005-31643A)

(43) 公開日 平成17年2月3日(2005.2.3)

(51) Int. Cl.<sup>7</sup>

G09G 3/30  
G09G 3/20  
H05B 33/08  
H05B 33/14

F I

G09G 3/30 J  
G09G 3/30 H  
G09G 3/20 611J  
G09G 3/20 621F  
G09G 3/20 624B

テーマコード(参考)

3K007  
5C080

審査請求 未請求 請求項の数 9 O L (全 14 頁) 最終頁に続く

(21) 出願番号 特願2004-170835 (P2004-170835)  
(22) 出願日 平成16年6月9日(2004.6.9)  
(31) 優先権主張番号 特願2003-177267 (P2003-177267)  
(32) 優先日 平成15年6月20日(2003.6.20)  
(33) 優先権主張国 日本国(JP)

(71) 出願人 000001889  
三洋電機株式会社  
大阪府守口市京阪本通2丁目5番5号  
(74) 代理人 100075258  
弁理士 吉田 研二  
(74) 代理人 100096976  
弁理士 石田 純  
(72) 発明者 佐野 景一  
大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内  
Fターム(参考) 3K007 AB17 AB18 BA06 DB03 GA00  
GA04  
5C080 AA06 BB05 DD08 DD24 EE29  
FF11 JJ03 JJ04


(54) 【発明の名称】 発光装置及び表示装置

(57) 【要約】

【課題】 簡易な回路で時分割デジタル階調表示を可能とする。

【解決手段】 表示装置の各画素は有機EL素子40、駆動TFT36、制御TFT32、制御容量38を有し、駆動TFT36はEL素子40とEL電源との間に設けられ素子40への電力供給を制御する。制御TFT32は定電圧源と駆動TFT36のゲートとの間に接続され、ゲートにデジタルデータ信号を受け駆動TFT36のゲート電圧を固定するかどうか制御する。制御ラインにはEL素子40の発光期間を指定する制御パルス信号が印加され、制御ラインと駆動TFT36のゲートとの間に制御容量38が接続されている。制御パルス信号が指定する発光期間中、制御TFT32がオフで駆動TFT36のゲート電圧V2が非固定なら、V2は制御パルス信号に応じた電圧にシフトする。駆動TFT36のオンを制御パルス信号のレベルで制御でき、データ信号は制御TFT32のオンオフを制御すればよい。

【選択図】 図2



## 【特許請求の範囲】

## 【請求項 1】

発光素子と電源との間に設けられ、前記発光素子に対する前記電源からの電力供給を制御して該発光素子を駆動する駆動トランジスタと、

デジタルデータ信号をゲートに受け、該デジタルデータ信号に応じて、前記駆動トランジスタのゲートを所定電位に固定するかどうかを制御する制御トランジスタと、

前記駆動トランジスタのゲートと、前記発光素子の発光期間を制御するための制御パルス信号が印加される制御ラインと、の間に接続された制御容量と、を備え、

前記制御パルス信号によって指定される素子動作期間中に、前記駆動トランジスタのゲート電位を前記制御パルス信号に応じた電位にシフトさせるかどうかを、前記制御トランジスタのゲートに供給するデジタルデータ信号に応じて制御し、前記駆動トランジスタの前記発光素子に対する電力供給動作を制御することを特徴とする発光装置。

10

## 【請求項 2】

表示素子に第 1 導電領域が接続され、電源に第 2 導電領域が接続された駆動トランジスタと、

デジタルデータ信号をゲートに受け、前記電源と前記駆動トランジスタのゲートとの電氣的接続を制御する制御トランジスタと、

前記表示素子の素子動作期間を制御するための制御パルス信号が印加される制御ラインと、前記駆動トランジスタのゲート及び前記制御トランジスタと、の間に電氣的に接続された制御容量と、

20

を備え、

前記制御パルス信号によって指定される素子動作期間中に、前記駆動トランジスタのゲート電位を前記制御パルス信号に応じた電位にシフトさせるかどうかを、前記制御トランジスタのゲートに供給するデジタルデータ信号に応じて制御し、前記駆動トランジスタの前記表示素子に対する電力供給動作を制御することを特徴とする表示装置。

## 【請求項 3】

請求項 1 又は請求項 2 に記載の装置において、

前記制御トランジスタのゲートには、供給される前記デジタルデータ信号を所定期間保持するための保持容量が接続されていることを特徴とする発光装置又は表示装置。

## 【請求項 4】

30

請求項 1 ~ 請求項 3 のいずれか 1 項に記載の装置において、

前記デジタルデータ信号は複数ビットのデジタル信号からなり、

装置の 1 フレーム期間は、前記デジタルデータ信号のビット数に応じた数のサブフィールド期間に分割され、

各サブフィールド期間において、前記デジタルデータ信号の対応するビットのデジタル信号が、順次、前記制御トランジスタに供給されることを特徴とする発光装置又は表示装置。

## 【請求項 5】

請求項 4 に記載の装置において、

前記サブフィールド期間は、それぞれ、

40

前記制御トランジスタのゲートに対して前記デジタルデータ信号の対応するビットのデジタル信号を書き込む期間と、

書き込まれたデジタル信号に応じて、前記発光素子又は前記表示素子への電力供給を制御する素子動作期間と、

を有することを特徴とする発光装置又は表示装置。

## 【請求項 6】

請求項 4 又は請求項 5 に記載の装置において、

前記制御ラインには、前記制御パルス信号として、前記各サブフィールド期間中の素子動作期間に応じたパルス幅の信号が出力されることを特徴とする発光装置又は表示装置。

## 【請求項 7】

50

請求項 6 に記載の装置において、

前記制御パルス信号の前記各サブフィールド期間中の素子動作期間に応じたパルス幅は、前記デジタルデータ信号の対応するビットに応じて異なることを特徴とする発光装置又は表示装置。

【請求項 8】

複数の画素を有する表示装置であって、

各画素には、

選択信号が供給される選択ラインと、デジタルデータ信号が供給されるデータラインとに接続された選択トランジスタと、

発光素子と、

前記発光素子と電源との間に設けられ、前記発光素子に対する前記電源からの電力供給を制御して該発光素子を駆動する駆動トランジスタと、

前記選択トランジスタを介して、前記デジタルデータ信号をゲートに受け、該デジタルデータ信号に応じて、前記駆動トランジスタのゲートを所定電位に固定するかどうかを制御する制御トランジスタと、

前記駆動トランジスタのゲートと、前記発光素子の素子動作期間を制御するための制御パルス信号が印加される制御ラインと、の間に接続された制御容量と、を備え、

前記制御パルス信号によって指定される素子動作期間中に、前記駆動トランジスタのゲート電位を前記制御パルス信号に応じた電位にシフトさせるかどうかを、前記制御トランジスタのゲートに供給するデジタルデータ信号に応じて制御し、前記駆動トランジスタの前記発光素子に対する電力供給動作を制御することを特徴とする表示装置。

10

20

【請求項 9】

請求項 8 に記載の表示装置において、

1 フレーム期間は、前記デジタルデータ信号のビット数に応じた数の複数のサブフィールド期間を有し、

前記制御ラインには、前記複数のサブフィールド期間のそれぞれにおいて所定パルス幅の前記制御パルス信号が供給され、

前記各サブフィールド期間中における前記制御パルス信号のパルス幅は、前記デジタルデータ信号の対応するビットに応じた幅に設定されていることを特徴とする表示装置。

【発明の詳細な説明】

30

【技術分野】

【0001】

本発明は表示装置、特に各画素に発光素子などの表示素子を備え、この素子をデジタル信号によって動作させ、かつ階調を表現するデジタル表示装置に関する。

【背景技術】

【0002】

表示素子として、例えば発光素子であるエレクトロルミネッセンス (Electroluminescence: 以下 E L) 素子を各画素に用いた E L 表示装置は、自発光型であると共に、薄く消費電力が小さい等の有利な点があり、液晶表示装置 (LCD) や CRT などの表示装置に代わる表示装置として注目されている。

40

【0003】

特に、E L 素子を個別に制御する薄膜トランジスタ (TFT) などのスイッチ素子を各画素に設け、画素毎に E L 素子を制御するアクティブマトリクス型 E L 表示装置では、高精細な表示が可能である。

【0004】

このアクティブマトリクス型 E L 表示装置では、基板上に、複数の画素と、水平走査方向 (行方向) に延びる複数本の選択ライン (ゲートライン) と、垂直走査方向 (列方向) に延びる複数本のデータライン及び電源ラインが設けられている。また、各画素は有機 E L 素子と、選択 TFT、駆動 TFT 及び保持容量を備えている。選択ラインに選択信号を出力することでこのラインに接続された選択 TFT をオンさせ、保持容量及び駆動 TFT

50

に、データラインに出力されているデータ信号（アナログ電圧信号）を供給し、保持容量で、データ信号に応じた電圧を所定期間保持すると共に、駆動TFTを動作させて電源ラインから有機EL素子に供給する電流を制御する。

【0005】

また、アナログのデータ信号によって各有機EL素子を駆動する方式の他に、図1に示すように、デジタルデータ信号によって各有機EL素子を駆動する方式（デジタル駆動）が報告されている。図1に示す画素回路では、上記のようなアナログ信号によりEL素子を駆動する回路構成において、EL電源と有機EL素子28の間に接続されこの有機EL素子28への供給電流を制御する駆動TFT22と、該有機EL素子28との間に、さらに電流のオンオフ用のTFT26を追加した構成となっている。ゲートラインに選択信号が出力されて、選択TFT20がオンしたときに、データラインに出力されているデジタル信号がこの選択TFT20を介して、保持容量24に保持されると共に、駆動TFT22のゲートに印加される。

10

【0006】

駆動TFT22は、そのゲートに印加されるデジタルデータ信号に応じてオンかオフのいずれかの状態となり、電流オンオフ用TFT26によって、この駆動TFT22が流す電流を有機EL素子28に供給して発光させるかどうかを制御する。このオンオフ用TFT26は、1フレーム期間（1画面表示期間）に、デジタルデータのビット数に応じて、複数回、時分割でオンオフ制御され、これにより、有機EL素子28の1フィールド期間中のトータルの発光期間が制御される。1フレーム期間中の発光期間の長さに応じて、観察者に認識される発光強度が異なるため、このような時分割の発光制御によって階調を表現できる。即ち、発光階調を1フレーム期間中における有機EL素子28の発光期間の制御だけで表現することができる。

20

【0007】

図1に示すような画素回路を用い、時分割デジタル階調駆動方式によって階調を表現すれば、駆動TFT22は、階調表示のために有機EL素子28に供給する電流量をアナログ的に制御する必要が無く、デジタル的にオン・オフ動作して有機EL素子28に電流を供給するかしないかを制御するだけでよい。このため、駆動TFT22から有機EL素子28に電流を供給すべき時に、駆動TFT22のオン抵抗が十分小さくなるような大きな電圧を駆動TFT22のゲートに印加するようにデータ信号電圧を設定することで、各画素の有機EL素子28の発光強度に及ぼす各TFT特性のばらつきの影響を小さくできる。よって、デジタル表示方式では、表示輝度の画素毎のばらつき、つまり表示ムラを抑制することが容易となる。

30

【0008】

【特許文献1】特開2002-149112号公報

【発明の開示】

【発明が解決しようとする課題】

【0009】

しかし、上記図1に示すような回路構成の場合、上述のように駆動TFT22のオンオフ動作をこのTFT22のゲートに印加するデータ信号によって直接制御しなければならない。よって、データ信号はデジタル信号ではあるものの、駆動TFT22のオンオフ抵抗比を十分確保することのできる大きな振幅とし、これを駆動TFT22のゲートに供給しなければならない。

40

【0010】

ここで、マトリクス型の表示装置では、図1のような回路構造の画素が複数マトリクス状に形成され、この複数の画素のうち、各列方向に並んだ画素に対して1本のデータラインが接続され、このデータラインを介して上記のようなデータ信号が各画素に供給される。つまり、1本のデータラインに対しては、列方向に並んだ複数の画素が接続されており、これら接続された画素は、各データラインに印加されるデータ信号からすると、非常に大きな寄生容量（容量負荷）がデータラインに並列に接続されていることと等しい。従っ

50

て、このような大きな容量負荷が接続されているデータラインに対し、各画素の駆動TFT22のオンオフを十分に制御可能な振幅のデータ信号を供給するには、駆動能力の高い回路を採用しなければならない。

【0011】

さらに、時分割デジタル階調駆動方式の場合、1フレーム期間を表示階調数に応じて決められたデータビット数に等しい回数で除したサブフィールド期間を設け、各サブフィールド期間においてそれぞれデータ信号を出力しなければならない。従って、アナログ信号により階調表示を行う方式などと比較して、データ信号の伝送速度が大きくなり、表示階調数が増えれば増えるほど、高速伝送が必要となる。しかし、上記のように、データ信号を出力するデータラインに接続された寄生容量は大きく、大きな寄生容量の接続されたデータラインに対し、高速でかつ各駆動TFT22を十分オンオフ制御させるための大きな振幅のデータ信号を出力することは難しい。従って、表示階調数を増加させるためにデータラインを高速駆動することができず、表示可能な階調数が制限されてしまう。

10

【0012】

本発明は、簡易な駆動回路を利用可能なデジタル発光装置又は表示装置や、高速駆動が可能でかつ多階調表示も容易なデジタル発光装置又は表示装置に関する。

【課題を解決するための手段】

【0013】

本発明は、発光装置に関し、発光素子と電源との間に設けられ、前記発光素子に対する前記電源からの電力供給を制御して該発光素子を駆動する駆動トランジスタと、デジタルデータ信号をゲートに受け、該デジタルデータ信号に応じて、前記駆動トランジスタのゲートを所定電位に固定するどうかを制御する制御トランジスタと、前記駆動トランジスタのゲートと、前記発光素子の発光期間を制御するための制御パルス信号が印加される制御ラインと、の間に接続された制御容量と、を備え、前記制御パルス信号によって指定される素子動作期間中に、前記駆動トランジスタのゲート電位を前記制御パルス信号に応じた電位にシフトさせるかどうかを、前記制御トランジスタのゲートに供給するデジタルデータ信号に応じて制御し、前記駆動トランジスタの前記発光素子に対する電力供給動作を制御する。

20

【0014】

本発明の他の態様によれば、表示装置において、表示素子に第1導電領域が接続され、電源に第2導電領域が接続された駆動トランジスタと、デジタルデータ信号をゲートに受け、前記電源と前記駆動トランジスタのゲートとの電氣的接続を制御する制御トランジスタと、前記表示素子の表示期間を制御するための制御パルス信号が印加される制御ラインと、前記駆動トランジスタのゲート及び前記制御トランジスタと、の間に電氣的に接続された制御容量と、を備え、前記制御パルス信号によって指定される素子動作期間中に、前記駆動トランジスタのゲート電位を前記制御パルス信号に応じた電位にシフトさせるかどうかを、前記制御トランジスタのゲートに供給するデジタルデータ信号に応じて制御し、前記駆動トランジスタの前記表示素子に対する電力供給動作を制御する。

30

【0015】

本発明の他の態様によれば、複数の画素を有する表示装置であって、各画素には、選択信号が供給される選択ラインと、デジタルデータ信号が供給されるデータラインとに接続された選択トランジスタと、発光素子と、前記発光素子と電源との間に設けられ、前記発光素子に対する前記電源からの電力供給を制御して該発光素子を駆動する駆動トランジスタと、前記選択トランジスタを介して、前記デジタルデータ信号をゲートに受け、該デジタルデータ信号に応じて、前記駆動トランジスタのゲートを所定電位に固定するどうかを制御する制御トランジスタと、前記駆動トランジスタのゲートと、前記発光素子の素子動作期間を制御するための制御パルス信号が印加される制御ラインと、の間に接続された制御容量と、を備える。また、前記制御パルス信号によって指定される素子動作期間中に、前記駆動トランジスタのゲート電位を前記制御パルス信号に応じた電位にシフトさせるかどうかを、前記制御トランジスタのゲートに供給するデジタルデータ信号に応じて制御し

40

50

、前記駆動トランジスタの前記発光素子に対する電力供給動作を制御する。

【0016】

以上のように本発明によれば、デジタルデータ信号によって、例えば有機EL素子などの表示素子への電力供給を制御する駆動トランジスタの動作（電力供給動作）を直接制御しなくてよい。本発明において、デジタルデータ信号は、制御トランジスタの動作、つまり、そのオンオフを制御して、駆動トランジスタのゲート電位を電源などの固定電位とするかしないかを制御すればよい。つまり、デジタルデータ信号はこの制御トランジスタのオンオフを制御するのに必要な振幅があれば良く、駆動トランジスタの動作を直接制御する場合と比較して小さい振幅とすることができる。よって、データ信号の処理・出力部に簡略な回路を採用することができ消費電力を低減することも可能となる。

10

【0017】

また、小さい振幅のデジタルデータ信号を用いて駆動ができるため、このデジタルデータ信号の信号供給経路に配置される例えば各画素の選択トランジスタの耐圧や、電荷供給能力をそれほど大きくしなくても良く、また、一定期間デジタルデータ信号に応じた電圧を保持する保持容量を設ける場合にも、小さな容量を採用することができる。これらのトランジスタや、保持容量などは、データラインに電氣的に接続される寄生容量（容量負荷）に相当するが、本発明によれば、この寄生容量を小さくすることができ、この点からも簡易な駆動回路を採用でき、またデータ信号の転送速度の高速化が容易となる。このため、表示階調数の増加も容易となる。

【0018】

本発明の他の態様では、上記発光装置又は表示装置において、前記デジタルデータ信号は複数ビットのデジタル信号からなり、1画面表示期間に相当する1フレーム期間は、前記デジタルデータ信号のビット数に応じた数のサブフィールド期間に分割され、各サブフィールド期間において、前記デジタルデータ信号の各ビットのデジタル信号が、順次前記制御トランジスタに供給される。

20

【0019】

また、このサブフィールド期間は、デジタルデータ信号の各ビットに対応付け、制御ラインに対しては、この各サブフィールド期間中の素子動作期間に応じたパルス幅の信号を制御パルス信号として供給することができる。ここで、デジタルデータの各ビットに重み付けをすれば、多階調を効果的に表現できるが、その場合には、各サブフィールド期間、特に各期間の素子動作期間（発光期間）、すなわち制御パルス信号のパルス幅を、デジタルデータ信号のビット、より具体的にはビットの桁に応じた幅に設定することで対応することができる。

30

【0020】

また、制御パルス信号の振幅（特にパルス信号のレベル）については、制御トランジスタによって電位が固定されていない場合に、駆動トランジスタのゲート電位をシフトさせ、かつ、そのシフト前後で、該駆動トランジスタの発光素子への電力供給動作をオン又はオフさせるために必要な振幅とすればよい。またこの制御パルス信号は、全画素に対して共通で、各サブフィールド期間に1回出力すれば良く、その振幅が大きい場合であっても、パルス信号としての周波数が低いので、消費電力の上昇を抑制することができる。

40

【発明の効果】

【0021】

以上説明したように、本発明によれば、デジタルデータに基づいて発光或いは表示を行う装置において、最小限の振幅のデジタルデータ信号を寄生容量が低く抑えられたデータラインに供給すればよく、簡易な駆動回路を採用することができる。このため、装置の低消費電力化を図ることもできる。

【0022】

また、デジタルデータ信号を高速で出力することができるため、多階調表示が可能であり、階調数をさらに増加することも可能となる。

【発明を実施するための最良の形態】

50

## 【0023】

以下、本発明の実施形態について、図面に基づいて説明する。

## 【0024】

図2は、実施形態に係る表示領域にマトリクス状に配置された複数の画素の1画素当たりの等価回路を示している。

## 【0025】

1画素は、図2の例では、それぞれ有機EL素子40を有し、この有機EL素子40の発光動作を制御するために、選択トランジスタ(スイッチングトランジスタ;以下選択TF T)30、保持容量34、制御トランジスタ(制御TF T)32、駆動トランジスタ(駆動TF T)36、制御容量38を備える。また、基板上には、垂直走査方向に延びデジタルデータ信号に対応する画素に供給するデータラインDLと、水平走査方向に延び、水平走査方向に並ぶ画素を選択するための選択信号(ゲート信号)を出力する選択ライン(ゲートライン)、及び有機EL素子40の発光時間を制御するための制御パルス信号が供給される制御ラインCPLを有する。また、ダイオード構造を有する各有機EL素子40の陽極側には、駆動TF T36を介してEL電源Pvddが接続されている。このEL電源は、例えば、ここでは、データラインと平行して垂直走査方向に延びる電源ラインとして形成され、有機EL素子40の陰極が接続されるカソード電源Cvよりも十分に高い電圧に設定されている。カソード電源Cvは、例えば複数の画素において共通電極として形成された有機EL素子40の陰極に接続され、各有機EL素子40の陰極電位を決めている。

10

20

## 【0026】

駆動TF T36は、有機EL素子40のアノードとEL電源との間に接続され、EL電源からの有機EL素子40に対して電流を供給するかどうかをそのゲートに印加される電圧に応じて制御する。ここで、本実施形態では、駆動TF T36は、pチャネル型TF Tで構成されており、ソース(第1導電領域)は、EL電源に接続され、ドレイン(第2導電領域)は有機EL素子40の陽極側に接続されている。

## 【0027】

制御TF T32は、ここではpチャネル型TF Tで構成されており、選択TF T30を介して供給されるデジタルデータ信号、つまり“1”又は“0”に応じた電圧がそのゲートに供給される。制御TF T32のソース(第1導電領域)は、所定の定電圧電源に接続され、ドレイン(第2導電領域)は、駆動TF T36のゲート(制御端)に接続されている。このため、制御TF T32がオンした際には、制御TF T32のソースドレインを介して駆動TF T36のゲートがこの定電圧電源に接続され、駆動TF T36のゲート電圧V2は、その定電圧に固定される。この定電圧は、駆動TF T34をオン状態かオフ状態(ここでは、オフ状態)に固定する一定の電圧であれば良い。図2の構成では、この定電圧電源として、十分高い電圧に設定されているEL電源Pvddを採用しており、制御TF T32のソースはこのEL電源Pvddに接続されている。従って、制御TF T32がオンしたときには、駆動TF T36は、そのゲートとソースとが共にEL電源Pvddに接続されてショート状態となり、オフ状態を維持する。

30

40

## 【0028】

制御TF T32のゲートには、そのゲート電圧V1を所定期間(少なくとも、後述する1サブフィールド期間)供給されるデジタルデータ信号の電圧に維持するための保持容量34が接続されている。より具体的には、図2の例では、保持容量34の一方の端子が制御TF T32のゲートに接続され、他方の端子はソース及びEL電源Pvddに接続されている。

## 【0029】

選択TF T30はこの例ではnチャネルTF Tで構成され、ゲートはゲートラインGLに接続され、ドレインはデータラインDLに接続され、ソースは前記制御TF T32のゲートと保持容量34に接続される。

## 【0030】

50

さらに、制御TFT32のドレイン及び駆動TFT36のゲートと、制御ラインCPLとの間には、制御容量38が接続されている。この制御容量38は、制御TFT32がオンして駆動TFT36のゲートがEL電源Pvddに接続された際には、この駆動TFT36のゲート、つまりEL電源Pvddと制御ラインCPLとの電位差を維持する(制御ラインCPLが、EL電源とショートするのを防止する)。制御TFT32がオフして駆動TFT36のゲートがEL電源Pvddから切り離され、ゲート電圧V2が非固定状態となった時には、そのゲート電圧V2を制御ラインCPLの電位、つまり制御パルス信号に応じた電圧とする。よって、有機EL素子40の発光期間を規定するパルス幅の制御パルス信号が制御ラインCPLに出力されると、ゲート電圧V2はそのパルス信号の振幅に応じた分だけシフトされ、次にパルス信号の電圧が変化するまで維持される。

10

#### 【0031】

以下、本実施形態の画素回路の動作を上記図2と合わせてさらに図3に示すタイムチャートを参照して説明する。なお、ここでは、表示装置の階調は、16とし、これを実現するためデジタルデータ信号は4ビットとしている。また、この16階調を時分割のデジタル表示で実現するために、1フィールド期間は、デジタルデータ信号のビット数に応じた4つのサブフィールド期間(SF1、SF2、SF3、SF4)に分割している。また、着目する画素の有機EL素子40の1フィールド期間における表示階調(発光強度)は、16階調のうちの下から5番目の階調(以下第5階調という)で、この画素に供給されるデジタルデータ信号は、“0101”の場合を例に説明する。なお、“0000”はここでは0番目の階調としている。

20

#### 【0032】

図3は、着目画素に各ラインから供給される制御パルス信号、選択信号、データ信号と、制御TFT32のゲート電圧V1と、駆動TFT36のゲート電圧V2の波形をそれぞれ示す。ここで、上記のように16階調を得るために1フィールド期間は、4つのサブフィールド期間に分割され、各サブフィールド期間には、対応するデジタルデータ信号のビットの桁位置に応じた重み付けがなされ、その結果、各サブフィールド期間の長さは対応するビットに応じて異なる。図3の例では、データラインに出力されるデジタルデータ信号をその下位ビット側(1ビット目)から順に出力しており、対応するサブフィールド期間SF1~SF4は、後ろのサブフィールドほどその期間が長い。デジタルデータ信号の出力順が上位ビット側からであれば、対応するサブフィールド期間は後ろのサブフィールド期間ほど短くすればよい。

30

#### 【0033】

各サブフィールド期間は、各画素に対してそれぞれ対応するビットのデジタルデータ信号を書き込む期間WPと、書き込んだデータを表示する(発光する)期間DPとを有し、書き込み期間WPは、どのサブフィールド期間でも一定で、表示期間DPの長さが対応するビットに応じて設定されている。

#### 【0034】

図3(a)に示されるように、制御ラインに出力される制御パルス信号は、各サブフィールドにおけるこの書き込み期間WP、表示期間DPの長さに対応しており、ここでは、制御パルス信号のLレベル期間が各サブフィールド期間の表示期間DPに相当する。さらに、各サブフィールド期間の表示時間DP(制御パルス信号のLレベル期間)は、ここでは、第1サブフィールドSF1での長さを「1」単位期間とすると、第2,第3,第4サブフィールド期間SF2,SF3,SF4は、それぞれ「2」、「4」、「8」の長さに設定されている。

40

#### 【0035】

時分割デジタル階調表示は、人の目の残像効果を利用しており、具体的には、上述したように1フィールド期間内でのトータルの発光期間を変えることで、発光期間の長さに応じて認識される輝度が制御される。上位ビットほどサブフィールド期間の発光期間DPを長くすることで、1フィールド期間中に複数回書き込み期間を設ける必要があり、その分トータルの表示期間が制限されていても、明るく、かつ十分な輝度差のある階調を表現す

50

ることを可能とする。

【0036】

まず、第1サブフィールド期間SF1において、着目画素に接続されているゲートラインGLの選択信号が、ここでは1水平走査期間だけ、図3(b)に示すようにHレベルとなると、そのゲートライン(行)に接続された各画素のnチャンネル型で構成された選択TF T 30がオンとなる。その際、図3(c)に示すように、対応するデータラインに出力されているデジタルデータ信号が、選択TF T 30を介して制御TF T 32のゲートに供給される。図3(c)の例では、SF1期間においてデジタルデータ信号がHレベル“1”であるので、制御TF T 32のゲート電圧V1もHレベルとなる。このゲート電圧V1は、選択信号がLレベルとなって選択TF T 30がオフし、データラインと制御TF T 32のゲートとが遮断された後も、少なくとも、次に選択信号がHレベルになって、次のビットのデジタルデータ信号が書き込まれるまで保持容量34によって保持される。

10

【0037】

なお、デジタルデータ信号は、対応するゲートラインに選択信号(ここではHレベル)が出力されている間(1水平走査期間)ずっと、対応する画素に書き込むべき“1”又は“0”のレベルを維持していても良いし、1水平走査線(1ゲートライン)に接続された画素に対し列順にデータを書き込む場合は、順番に対応するデータラインにデジタルデータ信号を出力する。

【0038】

また、デジタルビデオ信号は例えば、所望のフレームメモリなどにより、各画素の1フレーム分のデータが記憶され、ここでは下位ビットからそれぞれ対応するデータラインに出力される。

20

【0039】

着目画素について話を戻すと、以上のようにして、デジタルデータ信号が書き込まれると、図3(d)に示すように、このデジタルデータ信号に対応する電圧が保持容量34に制御TF T 32のゲート電圧V1として1サブフィールド期間(SF1)保持される。ここで、保持されるゲート電圧V1は対応するデジタルデータ信号が“1”であるから、所定のHレベルを維持する。このため、pチャンネルTF Tで構成される制御TF T 32はオフ状態を維持し、駆動TF T 36のゲートはEL電源Pvddから切り離されている。駆動TF T 36のゲートに制御容量38を介して接続されている制御ラインCPLは、図3(a)に示すように、書き込み期間WP中は、Hレベルに維持されており、このときEL電源Pvddと切り離されている駆動TF T 36のゲート電圧V2は、制御パルス信号のレベルに応じたHレベルに維持される。上述のように駆動TF T 36はpチャンネル型で構成されている。従って、制御TF T 32がオフし、駆動TF T 36のゲート電圧V2がHレベルに固定された期間中は、この駆動TF T 36はオフ状態を維持し、有機EL素子40にはEL電源からの電流は供給されない。

30

【0040】

第1サブフィールド(SF1)期間の書き込み期間WPが終了し、制御ラインCPLの制御パルス信号がLレベルに変化すると、上記のように、それまで制御パルス信号のHレベルに応じたHレベルに固定されていた駆動TF T 36のゲート電圧V2は、制御パルス信号のレベル変化に追随してLレベルとなる。これにより駆動TF T 36はオン状態となり、EL電源Pvddから駆動トランジスタ36のソース-ドレインを介して有機EL素子40に電流が供給され、有機EL素子40が発光する。発光期間DPが完了すると、次のサブフィールド(SF2)期間に移行し、制御ラインCPLの制御パルス信号がHレベルに戻り、駆動TF T 36のゲート電圧V2はこれに応じて所望のHレベルとなり、駆動TF T 36がオフして有機EL素子40での発光は停止する。

40

【0041】

仮に供給されるデジタルデータ信号が“0”の場合、制御TF T 32のゲート電圧V1がLレベルとなり、制御TF T 32がオンして駆動TF T 36はゲートとソースが短絡され、共にEL電源電圧Pvddになる。よって、駆動TF T 36のゲート電圧V2は、表示

50

期間 D P において制御パルス信号が L レベルとなっても、H レベルを維持し維持し、オフ状態が継続するため、有機 E L 素子 4 0 は発光しない。

【 0 0 4 2 】

従って、“ 1 ” のデジタルデータ信号が供給された画素のみ、制御ライン C P L の制御パルス信号が L レベルとなった期間、つまり素子動作期間を指定する制御パルス信号のパルス幅に応じた期間だけ、この制御パルス信号の L レベルに応じて駆動 T F T 3 6 がオン制御され、有機 E L 素子 4 0 が発光することになる。

【 0 0 4 3 】

ここで、一例として、選択信号および制御パルス信号の H レベルは 8 V、L レベルは - 4 V に設定され、一方、デジタルデータ信号の H レベル “ 1 ” は、5 V、L レベル “ 0 ” は 0 V とすることができる。図 1 に関して説明したように駆動 T F T のゲート電圧をデジタルデータ信号によって直接制御する場合には、従来の駆動 T F T の特性が本実施形態の駆動 T F T と同等であると仮定し、単純に比較した場合、デジタルデータ信号として、制御パルス信号と同等以上の 8 V ~ - 4 V の 1 2 V 振幅信号を採用しなければならない。しかし、本実施形態のようにデジタルデータ信号によって、制御 T F T 3 2 のオンオフを制御するだけとすることで、上記のように例えば 5 V の振幅のデジタルデータ信号を採用することが可能となる。

【 0 0 4 4 】

次に、第 2 サブフィールド ( S F 2 ) 期間に移行して、H レベルの選択信号がゲートラインに印加された時、着目画素に対する 2 ビット目のデジタルデータ信号は “ 0 ” であるから、選択 T F T 3 0 を介して印加され保持容量 3 4 に保持されるデジタルデータ信号の電圧は “ 0 ” に対応する所定 L レベルとなる。従って、第 2 サブフィールド期間 S F 2 の間、つまり、次の第 3 サブフィールド S F 3 期間で、ゲートラインが H レベルとなつて次のビットのデジタルデータ信号が書き込まれるまで、制御 T F T 3 2 のゲート電圧 V 1 は L レベルに維持され、制御 T F T 3 2 はオン状態を維持する。このため、駆動 T F T 3 6 のゲートは E L 電源と同電位に固定される。

【 0 0 4 5 】

従って、この状態で、制御ライン C P L の制御パルス信号が L レベルとなつても駆動 T F T 3 6 のゲートは、E L 電源と接続されているので、ゲート電圧 V 2 は H レベルのまま変わらない。このため、駆動 T F T 3 6 はオフ状態を維持し、有機 E L 素子 4 0 には電流が供給されず、有機 E L 素子 4 0 は発光しない。

【 0 0 4 6 】

次に、第 3 サブフィールド ( S F 3 ) 期間に移行し、再び H レベルの選択信号がゲートラインに印加されたとき、S F 1 期間と同様に、着目画素に対する 3 ビット目のデジタルデータ信号は、“ 1 ” である。よつてこの S F 3 期間中、保持容量 3 4 によつて制御 T F T 3 2 のゲート電圧 V 1 は、H レベルに維持され、制御 T F T 3 2 がオフ状態を維持する。このため、制御ライン C P L の制御パルス信号が S F 3 に応じた期間、L レベルとなると、その期間中 ( D P )、駆動 T F T 3 6 はオンし、有機 E L 素子 4 0 は発光する。ここで S F 3 期間の表示期間 D P、つまり制御パルス信号の L レベル期間は、上述のように S F 1 期間の表示期間 D P の 4 倍の長さには設定されている。従つて、有機 E L 素子 4 0 の発光期間は、S F 1 期間の発光期間の 4 倍の長さである。

【 0 0 4 7 】

次に、第 4 サブフィールド ( S F 4 ) 期間に移行し、再度 H レベルの選択信号がゲートラインに印加されたとき、S F 2 期間と同様に、4 ビット目のデジタルデータ信号は “ 0 ” であり、制御 T F T 3 2 がオン状態を維持し、制御パルス信号が L レベルに変化しても駆動 T F T 3 6 はオフ状態を維持し、有機 E L 素子 4 0 は発光しない。

【 0 0 4 8 】

以上、“ 0 1 0 1 ” のデジタルデータ信号が供給された画素は、S F 1 ~ S F 4 期間からなる 1 フィールド期間において、その有機 E L 素子 4 0 が 5 単位期間、発光する。供給されるデジタルデータ信号が “ 1 1 1 1 ” であれば、S F 1 ~ S F 4 の全表示期間 D P 中

10

20

30

40

50

、有機EL素子40が発光し、最高輝度である15番目の階調が表現され、データ信号が“0000”なら全く発光せず、最低輝度(非発光)である0番目の階調が表現される。このように、本実施形態によれば各画素は1フレーム期間で16階調(16通りの輝度の表示)のいずれかの階調を表示でき、図3で説明した着目画素では、低輝度側から5番目の階調(発光輝度)が表示されることとなる。

#### 【0049】

本実施形態によれば、デジタルデータ信号によりオンオフするのは、制御TFT32である。この制御TFT32は、制御容量38が接続された駆動TFT36のゲート電位を非常に高いEL電源Pvddに固定するか、固定しないか、また図2の回路例では、駆動TFT36のゲートソースをショートさせるかオープンとするかを制御するだけでよい。従って、制御TFT32が流さなければならない電流量は非常に微少でよく、電流能力の小さなTFTを採用できる。また、制御TFT32がオンしたときに、制御容量38がリークなどにより多少放電されており、V2の電圧が低下していても、EL電源Pvddからこの制御容量38を充電するのに必要な電流さえ流すことができれば良く、必ずしもフルオンする必要もない。つまり、制御TFT32が駆動TFT36のゲートに流す電流量が仮にその特性ばらつきに起因して、画素毎に多少ばらついていても、どの画素の駆動TFT36のゲート電圧V2についても、これをEL電源Pvddとすることができる。従って、データラインに出力するデジタルデータ信号の振幅は、制御TFT32のオンオフを制御できれば十分であり、直接駆動TFT36を制御する場合と比較してその要求精度を低くすることも、振幅を小さくすることもできる。従って、表示階調数を更に増大させることで、駆動がより高速となった場合にも容易に対応することができる。また、デジタルデータ信号を処理・出力する回路も振幅を小さくすることができるため、駆動負荷が小さく簡易な回路で確実な駆動が可能となる。

10

20

#### 【0050】

また、制御ラインCPLに印加する制御パルス信号の振幅を十分な大きさとすれば、駆動TFT36を十分にオフさせ、或いはオンさせることができる。特に、制御パルス信号の表示期間を規定するLレベルの電圧を、EL電源電圧に対して十分低い電圧に設定することで、駆動TFT36をそのオン抵抗が十分小さい電圧領域(飽和領域)でフルオンさせることができる。よって、駆動TFT36の各画素毎の動作しきい値のばらつきの影響を受けず、有機EL素子40の発光量を制御できる。なお、上述のように制御ラインCPLは、全画素共通とでき、全画素に対して、各サブフィールド期間の書き込み期間と表示(発光)期間を規定する制御パルス信号を出力すればよい。

30

#### 【0051】

また、この制御パルス信号の振幅はデータ信号と比較すると比較的大きくなる可能性があるが、制御パルス信号は、各サブフィールド期間において書き込み期間と表示期間との切り替わり時にそのレベルが反転すればよく、反転周期が長い。よって、制御パルス信号の出力回路の負荷は小さく、簡易構成の回路を採用することができる。

#### 【0052】

本実施形態では駆動TFT36としてpチャンネルTFTを採用したが、nチャンネルTFTを採用しても良い。この場合には、制御TFT32のソースに接続される電源を、一定の低い電源電圧(例えばカソード電源)とし、制御パルス信号の極性を逆にして、表示期間にHレベルとなるパルス信号とすればよい。また、制御トランジスタ32をnチャンネルTFTとすることもできる。その場合、データ信号の極性を“1”“0”とで逆にすればよい。また、選択TFT30としてnチャンネルTFTを採用したが、pチャンネルTFTを採用しても良い。その場合、選択信号の極性を逆にすれば良い。

40

#### 【0053】

以上、本実施形態では、各画素の表示素子として有機EL素子40を採用したいわゆる有機EL表示装置を例に説明したが、有機EL素子40の他、無機EL素子などの他の発光素子や、その他の表示素子を各画素に用いたアクティブマトリクス型表示装置において、各画素に同様の構成を採用することで同様の効果を得ることができる。

50

【図面の簡単な説明】

【0054】

【図1】時分割デジタル階調表示方式の従来の表示装置の画素構成を示す等価回路図である。

【図2】本発明の実施形態にかかるデジタル階調表示方式の表示装置の画素構成を示す等価回路図である。


【図3】本発明の実施形態にかかる表示装置の着目画素を駆動するための信号のタイミングチャートである。

【符号の説明】


【0055】

30 選択TFT(スイッチングトランジスタ)、32 制御TFT、34 保持容量、36 駆動TFT、38 制御容量、40 有機EL素子。


【図1】



【図2】



【 図 3 】



---

フロントページの続き

(51) Int.Cl.<sup>7</sup>

F I

テーマコード(参考)

G 0 9 G	3/20	6 4 1 A
G 0 9 G	3/20	6 4 1 E
G 0 9 G	3/20	6 4 1 K
H 0 5 B	33/08	
H 0 5 B	33/14	A

【要約の続き】

专利名称(译)	发光装置和显示装置		
公开(公告)号	<a href="#">JP2005031643A</a>	公开(公告)日	2005-02-03
申请号	JP2004170835	申请日	2004-06-09
[标]申请(专利权)人(译)	三洋电机株式会社		
申请(专利权)人(译)	三洋电机株式会社		
[标]发明人	佐野景一		
发明人	佐野 景一		
IPC分类号	H05B33/08 G09G3/20 G09G3/30 G09G3/32 G09G5/00 H01L51/50 H05B33/00 H05B33/14		
CPC分类号	G09G3/3233 G09G3/2022 G09G2300/0852 G09G2300/0861 G09G2300/0876 G09G2310/06 G09G2320/043 G09G2330/021		
FI分类号	G09G3/30.J G09G3/30.H G09G3/20.611.J G09G3/20.621.F G09G3/20.624.B G09G3/20.641.A G09G3/20.641.E G09G3/20.641.K H05B33/08 H05B33/14.A G09G3/3225 G09G3/3266 G09G3/3275		
F-TERM分类号	3K007/AB17 3K007/AB18 3K007/BA06 3K007/DB03 3K007/GA00 3K007/GA04 5C080/AA06 5C080/BB05 5C080/DD08 5C080/DD24 5C080/EE29 5C080/FF11 5C080/JJ03 5C080/JJ04 3K107/AA01 3K107/BB01 3K107/CC14 3K107/CC31 3K107/EE03 3K107/HH02 3K107/HH04 3K107/HH05 5C380/AA01 5C380/AA02 5C380/AB06 5C380/BA01 5C380/BB05 5C380/CA08 5C380/CA14 5C380/CB01 5C380/CB17 5C380/CC26 5C380/CC27 5C380/CC33 5C380/CC37 5C380/CC39 5C380/CC63 5C380/CD013 5C380/CF02 5C380/DA09		
代理人(译)	吉田健治 石田 纯		
优先权	2003177267 2003-06-20 JP		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

要解决的问题：通过简单的电路实现时间共享数字灰度显示。  
 ΣSOLUTION：显示装置的每个像素具有有机EL元件40，驱动TFT 36，控制TFT 32和控制电容器38。驱动TFT 36设置在EL元件40和EL电源之间并控制控制TFT 32连接在恒压源和驱动TFT 36的栅极之间，接收栅极中的数字数据信号并控制驱动TFT 36的栅极电压。固定与否。指定EL元件40的发光周期的控制脉冲信号被施加到控制线，并且控制电容器38连接在控制线和驱动TFT 36的栅极之间。驱动TFT 36的栅极电压V2移位。当控制TFT 32断开并且在由控制脉冲信号指定的发光时段期间V2不固定时，控制脉冲信号对应于控制脉冲信号。驱动TFT 36是否接通可以由控制脉冲信号的电平控制，仅需要数据信号来控制控制TFT 32的接通和断开。

