

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2005-513536
(P2005-513536A)

(43) 公表日 平成17年5月12日(2005.5.12)

(51) Int. Cl. ⁷	F I	テーマコード (参考)
G09G 3/30	G09G 3/30 J	3K007
G09G 3/20	G09G 3/20 624B	5C058
H04N 5/70	G09G 3/20 641C	5C080
H05B 33/14	G09G 3/20 641E	
	G09G 3/20 641K	
審査請求 未請求 予備審査請求 未請求 (全 13 頁) 最終頁に続く		

(21) 出願番号 特願2003-553541 (P2003-553541)
 (86) (22) 出願日 平成14年11月21日 (2002.11.21)
 (85) 翻訳文提出日 平成16年6月15日 (2004.6.15)
 (86) 国際出願番号 PCT/IB2002/004970
 (87) 国際公開番号 W02003/052729
 (87) 国際公開日 平成15年6月26日 (2003.6.26)
 (31) 優先権主張番号 0130176.1
 (32) 優先日 平成13年12月18日 (2001.12.18)
 (33) 優先権主張国 英国 (GB)


(71) 出願人 590000248
 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
 Koninklijke Philips Electronics N. V.
 オランダ国 5621 ペーアー アインドーフェン フルーネヴァウツウェッハ 1
 Groenewoudseweg 1, 5621 BA Eindhoven, The Netherlands
 (74) 代理人 100070150
 弁理士 伊東 忠彦
 (74) 代理人 100091214
 弁理士 大貫 進介

最終頁に続く

(54) 【発明の名称】 エレクトロルミネセンス表示装置

(57) 【要約】

エレクトロルミネセンス (EL) 表示装置は表示画素のレイを有し、各々の表示画素はEL表示素子と駆動回路とを有する。デジタル画素駆動信号は画素がオンまたはオフであることを決定し、複数の供給電圧の選択された1つはEL表示素子に対してスイッチングされる。このEL表示装置は、デジタル駆動スキームが実施されることを可能にするが、複数の異なる供給電圧の提供により、時間率システム又は面積率システムを用いる必要性を伴わずに、階調が実施される。又、本発明のEL表示装置は、時間率技術又は面積率技術が改善されることを可能にする。



【特許請求の範囲】

【請求項 1】

エレクトロルミネセンス（EL）表示装置であって：

各々の表示画素が EL 表示素子と駆動回路とを有する、表示画素のレイ；

を有し、

前記駆動回路は、画素駆動信号に応じて前記 EL 表示素子への供給電圧を選択的にスイッチングするため又は前記供給電圧から前記 EL 表示素子を実質的に絶縁するためのスイッチング装置を有し；

前記駆動回路は、複数の供給電圧の選択された 1 つが前記 EL 表示素子に対してスイッチングされることを可能にする；

ことを特徴とする EL 表示装置。

10

【請求項 2】

請求項 1 に記載の EL 表示装置であって、各々の画素は、複数の供給電圧線から前記画素駆動回路に前記選択された供給電圧を供給するためのマルチプレクサを有する、ことを特徴とする EL 表示装置。

【請求項 3】

請求項 1 または 2 に記載の EL 表示装置であって、前記スイッチング装置は供給電圧線と前記 EL 表示素子との間に結合された薄膜トランジスタを有し、前記薄膜トランジスタは前記画素駆動信号により実質的に十分にオン又はオフに駆動される、ことを特徴とする EL 表示装置。

20

【請求項 4】

請求項 1 乃至 3 のいずれか一項に記載の EL 表示装置であって、3 つの供給電圧線がある、ことを特徴とする EL 表示装置。

【請求項 5】

請求項 4 に記載の EL 表示装置であって、前記 3 つの供給電圧線における前記電圧は実質的に 1 : 2 : 4 の比率である、ことを特徴とする EL 表示装置。

【請求項 6】

請求項 1 乃至 5 のいずれか一項に記載の EL 表示装置であって、各々の画素は第 1 画素駆動信号導体と第 2 画素駆動信号導体とを有し、前記第 1 画素駆動信号導体は前記スイッチング装置を動作させるためのものであり、前記第 2 画素駆動信号導体は前記複数の供給電圧の 1 つを選択するためのものである、ことを特徴とする EL 表示装置。

30

【請求項 7】

請求項 1 乃至 4 のいずれか一項に記載の EL 表示装置であって、前記複数の供給電圧の 1 つは前記 EL 表示素子がオフであるようである、ことを特徴とする EL 表示装置。

【請求項 8】

請求項 7 に記載の EL 表示装置であって、複数の画素群が規定され、各々の群の全ての画素は共通の画素駆動信号導体を共有するが、供給電圧は前記群における各々の画素に対して独立して選択されることができる、ことを特徴とする EL 表示装置。

【請求項 9】

請求項 1 に記載の EL 表示装置であって、前記複数の供給電圧の前記選択された 1 つは、前記画素のレイの外部の駆動回路により前記表示の前記画素に供給される、ことを特徴とする EL 表示装置。

40

【請求項 10】

請求項 1 乃至 9 のいずれか一項に記載の EL 表示装置を有することを特徴とする携帯電子装置。

【請求項 11】

各々の画素がエレクトロルミネセンス（EL）表示素子と駆動回路とを有する、画素のレイを有するエレクトロルミネセンス（EL）表示装置を駆動する方法であって、EL 表示の各々の画素に対して：

供給電圧が前記 EL 表示素子に対してスイッチングされるように又は前記 EL 表示素子

50

から実質的に絶縁されるように、前記画素をオン又はオフに選択的にスイッチングするために前記画素に第1駆動信号を供給する段階；

を有し、

複数の供給電圧レベルから前記供給電圧のレベルを選択する段階；

を更に有することを特徴とするEL表示装置を駆動する方法。

【請求項12】

請求項11に記載のEL表示装置を駆動する方法であって、第2駆動信号が、前記複数の供給電圧レベルの1つを選択するために前記画素に供給される、ことを特徴とするEL表示装置を駆動する方法。

【請求項13】

請求項12に記載のEL表示装置を駆動する方法であって、前記第2駆動信号は前記画素の電力線選択回路に供給される、ことを特徴とするEL表示装置を駆動する方法。

【請求項14】

請求項11乃至13のいずれか一項に記載のEL表示装置を駆動する方法であって、前記第1駆動信号は、前記画素のアドレスタランジスタに供給され且つ前記画素の駆動トランジスタがオン又はオフにされるようにする、ことを特徴とするEL表示装置を駆動する方法。

【請求項15】

請求項12又は13に記載のEL表示装置を駆動する方法であって、共有された第1駆動信号は画素の群に供給され、個々の第2駆動信号は前記群の前記画素に供給される、ことを特徴とするEL表示装置を駆動する方法。

【請求項16】

請求項15に記載のEL表示装置を駆動する方法であって、前記複数の供給電圧レベルの1つは前記画素をオフにするためのものである、ことを特徴とするEL表示装置を駆動する方法。

【請求項17】

請求項11乃至16のいずれか一項に記載のEL表示装置を駆動する方法であって、前記表示の全ての画素はフレームにおいてアドレスされ、各々のフレームは多くのサブフレームを有する、ことを特徴とするEL表示装置を駆動する方法。

【請求項18】

請求項17に記載のEL表示装置を駆動する方法であって、異なる供給電圧レベルは異なるサブフレームのために選択される、ことを特徴とするEL表示装置を駆動する方法。

【請求項19】

請求項18に記載のEL表示装置を駆動する方法であって、前記サブフレームは同じ期間を有する、ことを特徴とするEL表示装置を駆動する方法。

【請求項20】

請求項17乃至19のいずれか一項に記載のEL表示装置を駆動する方法であって、前記サブフレームの数は3つである、ことを特徴とするEL表示装置を駆動する方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば、高分子LEDのような有機LED装置を用いるエレクトロルミネッセンス表示装置に関する。

【背景技術】

【0002】

エレクトロルミネッセンス発光装置を用いるマトリクス型表示装置は良く知られている。その表示素子は、例えば、高分子材料を用いる有機薄膜エレクトロルミネッセンス素子、あるいは、従来のIII-V族半導体化合物を用いる発光ダイオード(LED)を有することが可能である。有機エレクトロルミネッセンス材料、特に高分子材料における近年の研究は、映像表示装置に対して実際に使用される能力を示してきた。代表的には、それらの

10

20

30

40

50

材料は、一对の電極間に挟まれた半導体性共役系高分子の1層またはそれ以上の数の層を有し、それら電極の一方は透明であり、他方は高分子層にホールまたは電子を注入するために適する材料から成る。

【0003】

高分子材料層は、CVDプロセスを用いて形成することができ、または可溶性共役高分子の溶液を用いるスピンコーティング技術により簡単に形成することができる。有機エレクトロルミネセンス材料は、ダイオードのようなI-V族半導体材料の特性を示し、それ故、それら材料は表示機能およびスイッチング機能に両方を提供することができ、受動型表示装置において用いられることができる。また、それらの材料はアクティブマトリクス表示装置のために用いることが可能であり、各々の画素は表示素子を流れる電流を制御する

10

【0004】

この種類の表示装置は電流アドレス型表示素子を有し、それ故、従来のアナログ駆動スキームは表示素子に制御可能な電流を供給する。電流源トランジスタを画素構成の一部として備えることが知られており、このとき、電流源トランジスタに供給されるゲート電圧は表示素子を流れる電流を決定する。保持容量はアドレスフェーズの後、ゲート電圧を維持する。しかしながら、基板に亘る異なるトランジスタの特性は、ゲート電圧とソース-ドレイン間電流との間の異なる関係、および結果として得られる表示画像におけるアーチファクトをもたらす。

【0005】

デジタル駆動スキームがまた、提案されてきた。そのようなスキームにおいては、LED装置が2つの有効な電圧レベルに対して降下的に駆動される。これは、トランジスタが電流源としてもはや線形領域で動作する必要がないため、画素電流における電力消費を減少させる。その代わりに、全てのトランジスタは完全なオンまたは完全なオフにすることができ、このことは電力消費を低減させる。そのような駆動スキームは、同様の理由で、トランジスタ特有の変動に対してあまり敏感ではない。この方法のみが2つの有効な画素出力を与える。しかしながら、階調画素出力は多くの方法により達成されることができ

20

【0006】

1つの方法においては、画素はより大きい画素を形成するために群化されることができ

30

【0007】

他の方法においては、画素はフレームレートより速くオンおよびオフにされることができ、それ故、階調は、画素がオンにされるデューティサイクルの関数として実行される。以下の説明においては、これは時間率法と呼ぶ。例えば、フレーム期間を、比率が1:2:4(8つの均等に間隔をあげた階調値を与える)であるサブフレーム期間に分割することが可能である。これは、必要とされる駆動能力を増加させ(又は、フレームレートの減少を必要とし)、それ故、表示装置のコストを増加させる。

40

【発明の開示】**【課題を解決するための手段】****【0008】**

本発明の第1の特徴に従って、表示画素のアレイを有するエレクトロルミネセンス(EL)表示装置であって、各々の表示画素はEL表示素子と駆動回路を有する、表示装置であり、駆動回路は、画素駆動信号に応じて、EL表示素子に電源電圧を選択的にスイッチングするため又は電源電圧から表示素子を実質的に分離するためのスイッチング装置を有し、駆動回路は、複数の電源電圧の選択された1つがEL表示素子にスイッチングされることを可能にする、EL表示装置を提供する。

50

【0009】

このEL表示装置は、デジタル駆動スキームが実行されることを可能にし、EL表示素子は一定の電源電圧を供給し又はスイッチを切る。このことは、低電力駆動回路が実行されることを可能にし、又、表示装置の基板に亘る装置特性のスイッチングにおける変化を受けることはない。複数の異なる電源電圧を提供することにより、時間率システム又は面積率システムを用いることなく、階調が実行されることを可能にする。又、本発明のEI表示装置は、時間率技術又は面積率技術が改善されることを可能にする。

【0010】

各々の画素は、複数の電源電圧線から画素駆動回路に選択された電源電圧を供給するためのマルチプレクサを有することが可能である。

10

【0011】

好適には、スイッチング装置は、電源電圧線とEL表示素子との間に結合される薄膜トランジスタを有し、トランジスタは画素駆動信号により駆動され、実質的に十分オンまたはオフになる。

【0012】

例えば、比率が1:2:4である3つの電源電圧における電圧を有する、3つの電源電圧線を備えることが可能である。このことは、3つの異なる階調のみを提供する一方、これらの3つの電源電圧レベルは、更にペナルティ(解像度又は速度において)を伴うことなく、階調数を増加させるために時間率技術または面積率技術と関連して使用されることができる。

20

【0013】

各々の画素は、第1画素駆動信号導体及び第2画素駆動信号導体を有し、1つの導体はスイッチング装置を動作させ(即ち、デジタル画素駆動信号を供給する)、他の導体は好ましい電源電圧を選択する。

【0014】

他の実施形態においては、複数の電源電圧の1つは、EL表示素子がオフであるようにすることが可能である。このことは、複数の電源電圧の特徴を面積率技術と結合させるとき好適である。特に、複数の画素群が規定されることが可能であり、群における全ての画素は共通の画素駆動信号導体を共有する。それ故、画素群は、効果的には、単一の画素駆動信号により駆動される単一のサブ画素化された画素である。しかしながら、電源電圧は、その郡内の各々の画素に対して独立して選択されることができる。このように、サブ画素化により提供されることができる階調の数は増加する。

30

【0015】

本発明の表示装置は、携帯電話のような可搬型装置において使用されることが可能である。

【0016】

本発明はまた、画素のアレイを有するエレクトロルミネセンス(EL)表示装置を駆動する方法であって、各々の画素はエレクトロルミネセンス表示素子と駆動回路とを有し、前記方法は、表示装置の各々の画素に対して、電源電圧がEL表示素子にスイッチングされるか又はEL表示素子から実質的に絶縁されるように、選択的に画素をオン又はオフにスイッチングするために画素に第1駆動信号を供給する段階を有し、前記方法は、複数の電源電圧レベルから電源電圧レベルを選択する段階をさらに有する。

40

【0017】

本発明のこの方法においては、第1駆動信号が画素をオンまたはオフに切り替えるために、デジタル駆動スキームが実行され、輝度レベルの情報を符合化する必要はない。しかしながら、画素における電源レベルは階調を生成するために使用される。

【0018】

第2駆動信号は、好適には、複数の電源電圧レベルの1つを選択するために画素に供給される。このように、電力は、各々の画素に対して選択されることができる。又、全ての画素は、異なる電力に駆動されることが可能であり、それ故、時間率法が実施される。

50

【0019】

第1駆動信号は、好適には、画素のアドレスタランジスタに供給され、画素の駆動トランジスタがオン又はオフに切り替えられるようにし、それ故、デジタルモードで画素を動作させることができる。第2駆動信号は、好適には、電力線選択回路に供給される。

【0020】

このような方法は、従来の面積率法と組み合わせることが可能である。従って、共有される第1駆動信号は画素群に供給されることができ、個々の第2駆動信号はその群の画素に供給される。画素群は、効果的には、単一のマスター画素であり、その群の個々の画素は、それ故、効果的には、サブ画素である。群の全てのサブ画素が信号駆動信号によりアドレスされることが可能であるように（たとえ、一部のサブ画素はオンにされ、他のサブ画素は調子を合わせていずれのポイントにおいてオフにされる必要があるとしても）、複数の電源電圧レベルの1つは、好適には、画素をオフにするためのものである。このように、サブ画素は、たとえ、マスター画素群がアドレスされたとしても、オフにされることができる。このことは、サブ画素を駆動するために必要とされる導体の数を減少させる。

10

【0021】

本発明の方法は、更に、時間率法と組み合わせることが可能である。従って、表示装置の全ての画素は、一フレームにおいてアドレスされることが可能であり、各々のフレームは多くのサブフレームを有する。異なる電源電圧レベルは、それ故、異なるサブフレームに対して選択されることができる。このことは、従来の2進法のサブフレーム時間（例えば、1:2:4）が変化されるようにし、特に、非常に短い第1サブフレームに対する必要性を回避するようにする。例えば、サブフレームは等しい持続時間であることが可能である。

20

【0022】

本発明の方法が時間率法と組み合わされるとき、従来の画素デザインへの変化を伴うことなく、表示装置の全ての画素が一フレームにおいてアドレスされることが可能であり、全てのハードウェアの変化は、異なる電源電圧が異なる画素のサブフレームに対して生成されることを確実にするために、駆動回路内にあることとなる。

【発明を実施するための最良の形態】

【0023】

図1を参照するに、アクティブマトリクス・アドレス・エレクトロルミネセンス表示装置は、ブロック1により表され且つアドレススイッチング手段と共にエレクトロルミネセンス表示素子2を有し、行（選択）列（データ）アドレス導体4および6の交差点のインターセクションに位置される、一定間隔を置く画素、の行列マトリクスアレイを有する。簡単化のために、図1においては、幾らかの画素のみを示している。実際には、数百の画素の行および列が存在することが可能である。画素1は、それぞれ導体の集合の端部に接続される、走査のための行の駆動回路8と、データのための列の駆動回路9とを有する周辺駆動回路により、行および列のアドレス導体の集合を介してアドレスされる。

30

【0024】

エレクトロルミネセンス表示素子2は、ここではダイオード素子（LED）として表され、1層またはそれ以上の数の層の有機エレクトロルミネセンス材料の活性層が間に挟まれる一対の電極を有する、有機発光ダイオードを有する。アレイにおける表示素子は、絶縁基板の一方側に、関連するアクティブマトリクス回路と共に支持される。表示素子の陰極または陽極は透明導電材料を用いて形成される。基板はガラスのような透明材料から成り、基板に最も近い表示素子2の電極は透明導電材料から成り、それ故、基板の他の側から観測者が見ることができるよう、エレクトロルミネセンス層により生成される光は電極および基板を透過する。代表的には、有機エレクトロルミネセンス材料層の厚さは100nm乃至200nmの範囲内である。エレクトロルミネセンス表示素子2のために使用することができる、適切な有機エレクトロルミネセンス材料の代表的な例は、周知であり、欧州特許第0717446号明細書に説明されている。国際公開第96/36959号パンフレットに説明されているような共役高分子材料はまた、用いられることができる。

40

50

【0025】

図2は、既知の画素及び駆動回路配置を単純化した模式図に示している。各々の画素1は、EL表示素子2と関連する駆動回路とを有する。その駆動回路は、行の導体における行のアドレスパルスによりオンにされるアドレスタランジスタ16を有する。アドレスタランジスタ16がオンにされるとき、列の導体6の電圧は残りの画素に加えることができる。特に、アドレスタランジスタ16は、駆動トランジスタ22と保持容量24を有する電流源20に列の導体電圧を供給する。列の電圧は駆動トランジスタ22のゲートに供給され、行のアドレスパルスが終了した後に保持容量24によりゲートはこの電圧に保たれる。

【0026】

本発明に従って、このような画素構成は第1モード及び第2モードにおいて動作する。

10

【0027】

デジタル的に画素を駆動するために、電流源20に供給する電力レール26における電圧と組み合わせられる駆動トランジスタ22における有効なゲート電圧は、トランジスタが完全にオン又はオフに切り替えられるように選択される。トランジスタが完全にオンにされるとき、駆動トランジスタ22において殆ど電圧降下はなく、供給レール26における電圧は表示素子2に効率的に供給される。完全にオン又はオフである駆動トランジスタにアドレスするために、0V又は10Vのどちらかのゲート電圧が、例えば、コンデンサに加えられることが可能である。

【0028】

本発明に従って、多くの異なる電圧を電力レール26に加えることができる。それ故、電力レール電圧をLEDの輝度を変化させるために用いることができる。このことは、輝度の駆動TF特性に対する独立性と共に、完全にオン又はオフにされた駆動トランジスタの低電力消費が維持されることを可能にする。

20

【0029】

図3は、上記の動作を得るために、周辺回路の1つの可能な実施形態を示している。本発明の画素回路は図2の既知の画素デザインに対する改善として示され、同じ構成要素を表すために同じ参照番号を用いている。

【0030】

本発明の画素回路は、例えば、図3に示すような3つの、電圧供給線の群30を有する。選択された電圧供給線30の1つからの電圧は、EL表示素子2に駆動トランジスタ22によりスイッチングされる。デジタル駆動スキームが実施され、駆動トランジスタは完全にオン又はオフに駆動されるが、電圧供給線30の数に対応する多くの異なる出力レベルが選択されることができる。それ故、用いられる時間率システム又は面積率システムを必要とすることなく、階調が実施されることができる。又、下で説明するように、本発明の装置は、時間率技術又は面積率技術が改善されるようにすることができる。電圧供給ライン30における電圧は、表示装置の主基板の外部のハードウェアを用いて、非常に正確に且つ容易に生成されることができる。

30

【0031】

電圧供給線30の1つを選択するために、各々の画素は、制御線34を使用して制御されるマルチプレクサ32（又は、他の電力線選択回路）を有する。

40

【0032】

マルチプレクサ32は、多くの方法において実施されることができる。最も簡単な方法は、各々の電力供給線30に関連する1つのスイッチを用いて、電力線と駆動トランジスタとの間の並列状態の簡単なトランジスタスイッチアレイを使用することである。このことは、少数の電力線に対して現実的である各々のトランジスタのための制御線を必要とする（1つはオンにされ、他はオフにされるように）。

【0033】

異なる電力線に対して異なるタイプのトランジスタを使用することにより、選択線の数を減少させることができる。例えば、電力線は、駆動トランジスタに1つの電力線を結合す

50

る n 型トランジスタと駆動トランジスタに他の線を結合する p 型トランジスタとを用いて、対を成すことができる。例えば、単一の選択線は、それ故、2 つの電力線が存在する電力線 30 を制御することができる。

【0034】

1 つの例において、3 つの供給電圧線における電圧においては、その比率は 1 : 2 : 4 である。このことは、面積率技術又は時間率技術を必要とすることなく、3 つの階調を提供する。しかしながら、更にペナルティ（解像度又は速度において）を伴うことなく、階調の数の増加を提供するために、本発明の複数の電圧レベルの画素は、好適には、時間率技術又は面積率技術と組み合わせられる。

【0035】

図 4 は 3 つの画素を示し、各々の画素は、それぞれの第 2 駆動信号線 34 により制御されるマルチプレクサ回路 32 を備えている。それら 3 つの画素は、大きい画素のサブ画素を有し、それ故、結合される出力は階調レベル（従来の方法で）を規定することができる。しかしながら、複数の電圧レベルの 3 つのサブ画素デザインとの結合は、階調レベルの数を

10

3 から 11 に増加させる（結合電圧 1 乃至 10 及び 12 を得ることができるよう、供給線における電圧の比率が 1 : 2 : 4 である場合）。電圧供給線において異なる比が用いられる場合、更に多くの階調レベルを達成することができる。

【0036】

図 4 の例においては、各々のサブ画素は 2 つの画素駆動線 6、34 を備えており、それ故、各々のサブ画素は、効果的には、4 つのレベル（オフと 3 つの電圧レベル）を有する。

20

【0037】

図 5 の例においては、複数の供給電圧の 1 つが、EL 表示素子がオフであって、例えば 0 V であるようにすることが可能である。又、図 5 は、大きい画素の 3 つのサブ画素を示している。この例においては、群における全ての画素は共通の画素駆動信号導体 6 を共有し、それ故、全てのサブ画素は共にオン又はオフにされる。しかしながら、供給電圧は群における各々の画素に対して独立して選択されることができ、それ故、各々の画素は第 2 駆動信号導体 34 を有している。このことは、列の導体の数を減少させるが、各々のサブ画素のレベルの数を 3 つに減少させる（オフ及び他の 2 つの電圧レベル）。

30

【0038】

本発明は又、時間率法と組み合わせることが可能である。従って、表示装置の全ての画素は、共にフレームを構成する多くのサブフレームにアドレスすることが可能である。時間率法は、従来、一様に間隔を置いた階調の最大数を得るために比率 1 : 2 : 4 でサブフレーム期間を用いる。本発明は、非常に短い最初のサブフレーム期間と非常に長い最後のサブフレーム期間とを回避するために用いられることができる。特に、異なる供給電圧レベルを異なるサブフレームのために選択することができる。例えば、サブフレームは等しい期間とすることが可能であり、それ故、1 : 2 : 4 と同じ比率に電源電圧をステップングすることにより、同じ階調解像度を達成することができ、最初の短いサブフレームを回避することが可能である。最初のサブフレームの長さを大きくすることにより、ビューアにとって最も明らかである小さい輝度値をもつエラーの原因となるタイミングエラーに対して感度が小さくなる。

40

【0039】

更に多くの階調を生成するために、時間率スキーム及び面積率スキームの両方を組み合わせることが可能である。好適なデザインにおいては、3 つ（又はそれ以上）のサブ画素は、1 : 2 : 4 の比率でサブフレーム当たりの光出力電力を与えるためにステップングされる電力レールを用いて、等しい長さの 3 つ（又はそれ以上）のサブフレームと共に動作する。

【0040】

代表例においては、全ての画素の全ての 3 つのサブフレームのための電力は、共にスイ

50

ッティングされることができる。このことは、サブ画素を個別にスイッチングするフレキシビリティを有していない。しかしながら、システムが駆動ハードウェアにおいて全体的に実施されることができ、それ故、特定の画素回路を必要としないことは有利である。それに代えて、従来の画素回路を使用することができ、このとき、全体的な表示に対する電圧供給線は、特定のサブフレームのための好ましい電圧に対して駆動される。従って、選択された供給電圧は、画素アレイの外部の駆動回路により表示の画素に供給される。

【0041】

本発明の表示装置は、携帯電話のような携帯用装置において使用されることが可能である。図6は、本発明の表示装置42を組み込んだ携帯電話を示している。

【0042】

上記の画素回路は、本発明により改善することができる有効な画素構造の単なる例示である。特に、EL表示素子に固定電圧を供給するためのいずれの画素デザインは、画素に選択回路を組み込むことにより又は画素に供給電圧を供給することによって外部回路を修正することのどちらかにより、本発明の教示を用いて改善されることができる。他の有効な画素構成は当業者には周知であり、本発明は多くのそのような異なる構成において恩恵をもたらすことができる。

【0043】

上記のように、3つの電圧レベルを用いて特定の例について説明した。しかしながら、好適な一実施形態は、2つの電圧レベルのみを用いることである。画素レベルにおいて、上記の組み込んだ電力線の選択的スイッチングの例を示したが、例えば、時間率スキームに関連して上で説明したように、回路により表示をオフにスイッチングする電力供給ラインを提供すること及び単純な画素レイアウトを保つことは、多くの場合に好適である。例えば、フレーム期間を2つの等しいサブフレームに分割することが可能であり、電力線は各々に対して異なる値に設定されることが可能である。

【0044】

本発明の開示内容を読むことにより、他の修正が可能であることは当業者に理解されるであろう。そのような修正は、マトリクスエレクトロルミネセンス表示装置およびその構成部品の分野で既に周知である他の特徴を有することが可能であり、すでにここで説明した特徴に付加してまたはその代わりに用いられることが可能である。

【図面の簡単な説明】

【0045】

【図1】本発明に従ったEL表示装置を示す図である。

【図2】EL表示画素を電流アドレッシングするための画素回路の単純化された模式図である。

【図3】本発明に従った画素回路の第1の例を示す図である。

【図4】本発明の画素回路が面積率階調駆動スキームと組み合わせるとどのようにして用いられることができるかを示す図である。

【図5】図4を単純化した図である。

【図6】本発明の表示を用いた携帯電話を示す図である。

10

20

30

【 図 1 】




FIG.1

【 図 3 】




FIG.3

【 図 2 】




FIG.2

【 図 4 】




FIG.4

【 図 5 】




FIG.5

【 図 6 】




FIG.6

【 国際調査報告 】

INTERNATIONAL SEARCH REPORT

PCT/IB 02/04970

A. CLASSIFICATION OF SUBJECT MATTER IPC 7 G09G3/32		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) IPC 7 G09G		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practical, search terms used) EPO-Internal, WPI Data, PAJ		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category ^a	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	WO 01 73738 A (SEIKO EPSON CORP) 4 October 2001 (2001-10-04) the whole document -& EP 1 207 511 A (SEIKO EPSON CORP.) 22 May 2002 (2002-05-22) the whole document	1, 3-5, 8-11, 14
X	US 6 188 375 B1 (KAGEY DANNY R) 13 February 2001 (2001-02-13) the whole document	1, 3, 7-9, 11, 14, 17, 20
<input type="checkbox"/> Further documents are listed in the continuation of box C. <input checked="" type="checkbox"/> Patent family members are listed in annex.		
^a Special categories of cited documents :		
A document defining the general state of the art which is not considered to be of particular relevance *E* earlier document but published on or after the international filing date *L* document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) *O* document referring to an oral disclosure, use, exhibition or other means *P* document published prior to the international filing date but later than the priority date claimed		*T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art. *Z* document member of the same patent family
Date of the actual completion of the international search 17 February 2003		Date of mailing of the international search report 27/02/2003
Name and mailing address of the ISA European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016		Authorized officer Harke, M

INTERNATIONAL SEARCH REPORT

patent family members

PCT/IB 02/04970

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
WO 0173738	A	04-10-2001	CN 1381030 T 20-11-2002
			EP 1207511 A1 22-05-2002
			WO 0173738 A1 04-10-2001
			US 2002158855 A1 31-10-2002

US 6188375	B1	13-02-2001	NONE

フロントページの続き

(51) Int.Cl. ⁷	F I	テーマコード(参考)
	H 0 4 N 5/70	A
	H 0 5 B 33/14	A

(81) 指定国 AP(GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, N O, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW

(74) 代理人 100107766

弁理士 伊東 忠重

(72) 発明者 チャイルズ, マーク ジェイ

オランダ国, 5 6 5 6 アーアー アインドーフエン, プロフ・ホルストラーン 6

Fターム(参考) 3K007 AB05 AB17 AB18 BA06 DB03 GA00 GA04

5C058 AA12 BA02 BA07 BA25 BB01

5C080 AA06 BB05 DD03 DD22 DD26 DD27 DD28 EE29 FF11 JJ02

JJ03

专利名称(译)	电致发光显示装置		
公开(公告)号	JP2005513536A	公开(公告)日	2005-05-12
申请号	JP2003553541	申请日	2002-11-21
[标]申请(专利权)人(译)	皇家飞利浦电子股份有限公司		
申请(专利权)人(译)	皇家飞利浦电子股份有限公司的Vie		
[标]发明人	チャイルズマークジェイ		
发明人	チャイルズ, マーク ジェイ		
IPC分类号	H01L51/50 G09G3/20 G09G3/30 G09G3/32 H04N5/70 H05B33/14		
CPC分类号	G09G3/3258 G09G3/2011 G09G3/2022 G09G3/2074 G09G3/2077 G09G3/2081 G09G2300/0804 G09G2300/0828 G09G2300/0842		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.641.C G09G3/20.641.E G09G3/20.641.K H04N5/70.A H05B33/14.A		
F-TERM分类号	3K007/AB05 3K007/AB17 3K007/AB18 3K007/BA06 3K007/DB03 3K007/GA00 3K007/GA04 5C058/AA12 5C058/BA02 5C058/BA07 5C058/BA25 5C058/BB01 5C080/AA06 5C080/BB05 5C080/DD03 5C080/DD22 5C080/DD26 5C080/DD27 5C080/DD28 5C080/EE29 5C080/FF11 5C080/JJ02 5C080/JJ03		
代理人(译)	伊藤忠彦		
优先权	2001030176 2001-12-18 GB		
其他公开文献	JP4982702B2		
外部链接	Espacenet		

摘要(译)

电致发光 (EL) 显示装置具有显示像素阵列, 每个显示像素具有EL显示元件和驱动电路。数字像素驱动信号确定像素开启或关闭, 并且多个电源电压中选定的一个切换到EL显示元件。虽然这种EL显示器允许实现数字驱动方案, 但是通过提供多个不同的电源电压, 可以实现灰度级而无需使用时间速率系统或面积速率系统。这一点。而且, 本发明的EL显示器件能够改进时间比率技术或面积率技术。

