

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-139833

(P2010-139833A)

(43) 公開日 平成22年6月24日(2010.6.24)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K107
G09G 3/20 (2006.01)	G09G 3/20 624B	5C080
H01L 51/50 (2006.01)	G09G 3/20 611H	
H05B 33/10 (2006.01)	G09G 3/20 670Q	
H05B 33/12 (2006.01)	G09G 3/20 670B	
審査請求 未請求 請求項の数 7 O L (全 25 頁) 最終頁に続く		

(21) 出願番号	特願2008-316799 (P2008-316799)	(71) 出願人	000002185
(22) 出願日	平成20年12月12日 (2008.12.12)		ソニー株式会社
			東京都港区港南1丁目7番1号
		(74) 代理人	100094363
			弁理士 山本 孝久
		(74) 代理人	100118290
			弁理士 吉井 正明
		(74) 代理人	100120640
			弁理士 森 幸一
		(72) 発明者	浅野 慎
			東京都港区港南1丁目7番1号 ソニー株
			式会社内
		(72) 発明者	内野 勝秀
			東京都港区港南1丁目7番1号 ソニー株
			式会社内
			最終頁に続く


(54) 【発明の名称】 画像表示装置、画像表示装置の駆動方法及び画像表示装置の製造方法

(57) 【要約】

【課題】本発明は、例えば有機EL素子によるアクティブマトリックス型の画像表示装置に適用して、1つの画素回路に複数系統の駆動回路を設ける場合に、異常の発生した系統を簡易かつ確実に検出することができるようにする。

【解決手段】本発明は、各画素回路16において、発光素子OLEDを駆動する駆動回路18A、18Bの全部又は一部を複数系統により構成し、各系統18A、18Bを走査線駆動回路により選択して動作させる。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、
前記表示部の走査線に走査線用の出力信号を出力する走査線駆動回路とを有し、
前記画素回路は、
発光素子と、前記発光素子を駆動する駆動回路とを有し、
前記駆動回路の全部又は一部が複数系統により形成され、
各系統が個別に前記走査線駆動回路に接続され、
前記走査線駆動回路は、
制御信号に応じて前記走査用の出力信号を切り換え、前記発光素子を駆動する系統を切り換える
画像表示装置。

10

【請求項 2】

前記走査線駆動回路は、
ライン毎に生成した前記走査線用の出力信号を、前記制御信号により切り換えて出力する演算回路を有する
請求項 1 に記載の画像表示装置。

【請求項 3】

前記走査線駆動回路は、
バッファ回路を介して、ライン毎に生成した前記走査線用の出力信号を前記各系統に出力し、
前記制御信号により前記バッファ回路の電源を制御することにより、前記制御信号に応じて前記走査用の出力信号を切り換える
請求項 1 に記載の画像表示装置。

20

【請求項 4】

前記駆動回路は、
ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有する
請求項 1 に記載の画像表示装置。

30

【請求項 5】

前記駆動回路は、
ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、
前記走査線用の出力信号は、
前記駆動トランジスタのドレインに出力される電源用駆動信号と、前記書込トランジスタのゲートに出力される書込信号とであり、
前記画素回路は、
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させて前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返す、
前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げて前記非発光期間を開始すると共に、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定した後、
前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタ

40

50

を介して前記保持容量の端子間電圧を放電し、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、

続いて前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子電圧を前記信号線の電圧に設定して前記発光素子の発光輝度を設定し、前記発光期間を開始する

請求項 1 に記載の画像表示装置。

【請求項 6】

画素回路をマトリックス状に配置して形成された表示部と、

前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、

前記表示部の走査線に走査線用の出力信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法において、

前記画素回路は、

発光素子と、前記発光素子を駆動する駆動回路とを有し、

前記駆動回路の全部又は一部が複数系統により形成され、

各系統が個別に前記走査線駆動回路に接続され、

前記駆動方法は、

制御信号により前記走査線駆動回路から出力される前記走査用の出力信号を切り換え、前記発光素子を駆動する系統を切り換える

画像表示装置の駆動方法。

【請求項 7】

画素回路をマトリックス状に配置して形成された表示部と、

前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、

前記表示部の走査線に走査線用の出力信号を出力する走査線駆動回路とを有する画像表示装置の製造方法において、

前記画素回路は、

発光素子と、前記発光素子を駆動する駆動回路とを有し、

前記駆動回路の全部又は一部が複数系統により形成され、

各系統が個別に前記走査線駆動回路に接続され、

前記製造方法は、

制御信号により前記走査線駆動回路から出力される前記走査用の出力信号を順次切り換えることにより、前記発光素子を駆動する系統を順次切り換えて前記発光素子の発光輝度を測定し、当該測定結果の判定により異常の発生した画素回路及び系統を検出する異常系統の検出ステップと、

リペア処理により、異常の発生した画素回路において異常の発生した系統による前記発光素子の駆動を停止させるリペアステップとを有する

画像表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画像表示装置、画像表示装置の駆動方法及び画像表示装置の製造方法に関し、例えば有機 EL (Electro Luminescence) 素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、各画素回路において、発光素子を駆動する駆動回路の全部又は一部を複数系統により構成し、各系統を走査線駆動回路により選択して動作させることにより、1つの画素回路に複数系統の駆動回路を設ける場合に、異常の発生した系統を簡易かつ確実に検出することができるようにする。

【背景技術】

【0002】

近年、電流駆動型の発光素子である有機 EL 素子を用いたアクティブマトリックス型の

画像表示装置の開発が盛んになっている。ここで有機EL素子を用いた画像表示装置は、電界の印加により発光する有機薄膜の発光現象を利用した画像表示装置である。有機EL素子は、10〔V〕以下の印加電圧で駆動することができる。従ってこの種の画像表示装置は、消費電力を低減することができる。また有機EL素子は、自発光素子である。従ってこの種の画像表示装置は、バックライト装置を必要とせず、軽量化、薄型化することができる。さらに有機EL素子は、応答速度が数μ秒程度と速い特徴がある。従ってこの種の画像表示装置は、動画像表示時に残像が殆ど発生しない特徴がある。

【0003】

具体的に、図20に示すように、有機EL素子を用いたアクティブマトリックス型の画像表示装置1は、有機EL素子OLEDと有機EL素子OLEDを駆動する駆動回路7と
10
による画素回路2をマトリックス状に配置して表示部3が形成される。画像表示装置1は、この表示部3の周囲に信号線駆動回路4及び走査線駆動回路5が配置される。

【0004】

ここで信号線駆動回路4は、順次入力される画像データD1を表示部3の信号線DTLに順次振り分け、それぞれディジタルアナログ変換処理して駆動信号Ssigを生成する。信号線駆動回路4は、この駆動信号Ssigを対応する信号線DTLに出力する。走査線駆動回路5は、この信号線駆動回路4による信号線DTLの駆動に対応して、走査線WSLに駆動信号を出力する。

【0005】

画素回路2は、駆動トランジスタTr1のドレインが電源VDDに接続され、有機EL素子OLEDを介してこの駆動トランジスタTr1のソースが電源VSSに接続される。ここで駆動トランジスタTr1は、例えばTFETによるPチャンネル型トランジスタTr1である。これにより画素回路2は、駆動トランジスタTr1によりゲートドレイン間電圧に応じた駆動電流で有機EL素子OLEDを駆動する。
20

【0006】

画素回路2は、駆動トランジスタTr1のゲートドレイン間に、駆動トランジスタTr1のゲートドレイン間電圧を保持する保持容量Csが設けられる。画素回路2は、走査線WSLを介した書込トランジスタTr2の制御により、保持容量Csの端子電圧が信号線DTLを介して順次設定される。これにより画素回路2は、信号線DTLを介して駆動トランジスタTr1のゲートドレイン間電圧を設定して有機EL素子OLEDの発光輝度を
30
設定する。なお書込トランジスタTr2は、例えばTFETによるNチャンネル型トランジスタである。

【0007】

従来、この有機EL素子を用いた画像表示装置に関して、特開2007-310311号公報には、2つのトランジスタを用いて画素回路を構成する方法が開示されている。従ってこの特開2007-310311号公報に開示の方法によれば、画像表示装置の構成を簡略化することができる。またこの特開2007-310311号公報には、有機EL素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきを補正する構成が開示されている。従ってこの特開2007-310311号公報に開示の構成によれば、駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきによる画質劣化
40
を防止することができる。

【0008】

また特開2007-133284号公報には、駆動トランジスタのしきい値電圧のばらつきを補正する処理を複数回に分けて実行する構成が提案されている。この特開2007-133284号公報に開示の構成によれば、高精度化して画素回路の階調設定に割り当てる時間が短くなった場合でも、しきい値電圧のばらつき補正に十分な時間を割り当てることができる。従って高精度化した場合でも、しきい値電圧のばらつきによる画質劣化を防止することができる。

【0009】

また特開2001-202032号公報には、図20との対比により図21に示すよう
50

に、1つの画素回路6に複数系統の駆動回路7A及び7Bを設け、この複数系統の駆動回路7A及び7Bで1つの有機EL素子OLEDを駆動する方法が開示されている。

【特許文献1】特開2007-310311号公報

【特許文献2】特開2007-133284号公報

【特許文献3】特開2001-202032号公報

【発明の開示】

【発明が解決しようとする課題】

【0010】

ところで従来の画像表示装置において、画素回路のトランジスタ、保持容量等に異常が発生すると、当該画素回路では有機EL素子を正常に駆動できなくなる。その結果、画像表示装置は、著しく画質が劣化する。

10

【0011】

そこで特開2001-202032号公報に開示の手法を適用して、例えば1つの画素回路に複数系統の駆動回路を設け、この複数系統の駆動回路で1つの有機EL素子を駆動することが考えられる。

【0012】

すなわちこの場合、1つの画素回路に設けられた複数系統の駆動回路のうちの一つで異常が発生した場合、レーザービームの照射により配線パターンを切断し、この異常の発生した駆動回路による有機EL素子の駆動を停止する。この方法によれば、画素回路を構成するトランジスタ、保持容量に異常が発生した場合でも、正常に動作する駆動回路で有機EL素子を駆動することができる。従って従来に比して高歩留、高品質の画像表示装置を得ることができる。

20

【0013】

しかしながらこの方法の場合、画素回路に設けられた複数系統の駆動回路のうちの何れの駆動回路で異常が発生しているのか、特定困難な問題がある。

【0014】

すなわち複数系統の駆動回路により1つの有機EL素子を駆動する場合、各画素回路を駆動して有機EL素子を発光させ、その発光輝度を判定することにより、欠陥の発生した画素回路を検出することができる。また画素回路の欠陥が、外部から発見可能な配線パターンの短絡等によるものの場合、顕微鏡による観察等により短絡事故の発生した箇所を検出し、欠陥の発生した駆動回路を特定することができる。

30

【0015】

しかしながら配線パターンの短絡事故は、他の配線パターン等に隠れた箇所で発生する場合もある。この場合には、顕微鏡による観察等によっては、欠陥の発生した箇所を検出することが困難になり、結局、欠陥の発生した駆動回路を特定できなくなる。また配線パターンの短絡事故以外の、例えばトランジスタの特性異常等によっても駆動回路に欠陥が発生する場合もある。この場合も、顕微鏡による観察等によっては、欠陥の発生した箇所を検出することが困難になり、結局、欠陥の発生した駆動回路を特定できなくなる。従って、このような欠陥の場合、結局、リペアすることが困難になる。

【0016】

本発明は以上の点を考慮してなされたもので、1つの画素回路に複数系統の駆動回路を設ける場合に、異常の発生した系統を簡易かつ確実に検出することができる画像表示装置、画像表示装置の駆動方法及び画像表示装置の製造方法を提案しようとするものである。

40

【課題を解決するための手段】

【0017】

上記の課題を解決するため請求項1の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の走査線に走査線用の出力信号を出力する走査線駆動回路とを有する画像表示装置に適用する。ここで前記画素回路は、発光素子と、前記発光素子を駆動する駆動回路とを有し、前記駆動回路の全部又は一部が複数系統により形成され、各系統が個別に前

50

記走査線駆動回路に接続される。前記走査線駆動回路は、制御信号に応じて前記走査用の出力信号を切り換え、前記発光素子を駆動する系統を切り換える。

【0018】

また請求項6の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の走査線に走査線用の出力信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法に適用する。前記画素回路は、発光素子と、前記発光素子を駆動する駆動回路とを有し、前記駆動回路の全部又は一部が複数系統により形成され、各系統が個別に前記走査線駆動回路に接続される。前記駆動方法は、制御信号により前記走査線駆動回路から出力される前記走査用の出力信号を切り換え、前記発光素子を駆動する系統を切り換える。

10

【0019】

また請求項7の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の走査線に走査線用の出力信号を出力する走査線駆動回路とを有する画像表示装置の製造方法に適用する。前記画素回路は、発光素子と、前記発光素子を駆動する駆動回路とを有し、前記駆動回路の全部又は一部が複数系統により形成され、各系統が個別に前記走査線駆動回路に接続される。前記製造方法は、制御信号により前記走査線駆動回路から出力される前記走査用の出力信号を順次切り換えることにより、前記発光素子を駆動する系統を順次切り換えて前記発光素子の発光を測定し、当該測定結果の判定により異常の発生した画素回路及び系統を検出する異常系統の検出ステップと、リペア処理により、前記異常の発生した画素回路において異常の発生した系統による前記発光素子の駆動を停止させるリペアステップとを有する。

20

【0020】

請求項1、請求項6、又は請求項7の構成によれば、制御信号により走査線駆動回路から出力される走査用の出力信号を切り換え、発光素子を駆動する系統を切り換えることにより、各系統で発光素子の発光を確認して異常の発生した系統を検出することができる。従って1つの画素回路に複数系統の駆動回路を設ける場合にあっては、異常の発生した系統を簡易かつ確実に検出することができる。

【発明の効果】

【0021】

本発明によれば、1つの画素回路に複数系統の駆動回路を設ける場合に、異常の発生した系統を簡易かつ確実に検出することができる。

30

【発明を実施するための最良の形態】

【0022】

以下、適宜図面を参照しながら本発明の実施の形態を詳述する。なお説明は、以下の順序で行う。

1. 第1の実施の形態
2. 第2の実施の形態
3. 第3の実施の形態
4. 第4の実施の形態
5. 第5の実施の形態
6. 第6の実施の形態
7. 第7の実施の形態
8. 第8の実施の形態
9. 第9の実施の形態
10. 第10の実施の形態
11. 変形例

40

<第1の実施の形態>

〔実施の形態の構成〕

〔全体構成〕

50

図 2 は、本発明の第 1 の実施の形態に係る画像表示装置を示すブロック図である。この画像表示装置 11 は、ガラス等の絶縁基板に表示部 13 が作成される。画像表示装置 11 は、この表示部 13 の周囲、この絶縁基板上に信号線駆動回路 14 及び走査線駆動回路 15 が作成される。

【0023】

ここで表示部 13 は、画素回路 16 をマトリックス状に配置して形成され、画素回路 16 に設けられた有機 EL 素子により画素 (PIX) 17 が形成される。なおカラー画像の画像表示装置では、赤色、緑色及び青色による複数のサブ画素により 1 つの画素が構成される。従ってカラー画像の画像表示装置の場合、表示部 13 は、赤色、緑色及び青色のサブ画素をそれぞれ構成する赤色用、緑色用及び青色用の画素回路 16 を順次配置して構成

10

【0024】

信号線駆動回路 14 は、表示部 13 に設けられた信号線 DTL に信号線用の駆動信号 Ssig を出力する。より具体的に、信号線駆動回路 14 は、ラスタ走査順に入力される画像データ D1 を順次ラッチして画像データ D1 を信号線 DTL に振り分けた後、それぞれデジタルアナログ変換処理する。信号線駆動回路 14 は、このデジタルアナログ変換結果を処理して駆動信号 Ssig を生成し、この駆動信号 Ssig を対応する信号線 DTL に出力する。これにより信号線駆動回路 14 は、例えばいわゆる線順次により各画素回路 16 の階調を設定する。

【0025】

走査線駆動回路 15 は、表示部 13 に設けられた書込信号用の走査線 WSLA 及び WSLB に書込信号 WS (WSA 及び WS B) を出力する。ここで書込信号 WS は、各画素回路 16 に設けられた書込トランジスタをオンオフ制御する信号である。走査線駆動回路 15 は、所定のサンプリングパルス SP をクロック CK で順次転送して各ラインの書込信号 WS (WSA 及び WS B) を生成する。

20

【0026】

この実施の形態において、画素回路 16 は、書込信号用の走査線 WSLA 及び WSLB が 2 系統設けられ、走査線駆動回路 15 は、各系統の走査線 WSLA 及び WSLB にそれぞれ書込信号 WSA 及び WS B を出力する。走査線駆動回路 15 は、この画像表示装置 11 の動作を制御するコントローラ 10 から出力される制御信号 enbA、enbB により、後述するように、書込信号 WSA 及び WS B の出力を切り換える。

30

【0027】

〔画素回路の構成〕

図 1 は、画素回路 16 の構成を詳細に示す接続図である。この画素回路 16 は、2 つの駆動回路 18A 及び 18B が設けられ、この 2 つの駆動回路 18A 及び 18B で有機 EL 素子 OLED を駆動する。従ってこの画素回路 16 では、駆動回路の全部が 2 系統により構成され、この 2 系統の駆動回路 18A 及び 18B で有機 EL 素子 OLED を駆動する。

【0028】

ここで駆動回路 18A 及び 18B は、書込トランジスタ Tr2A 及び Tr2B に関する構成が異なる点を除いて、図 21 の画素回路 7A 及び 7B と同一に構成される。ここで駆動回路 18A 及び 18B は、書込トランジスタ Tr2A 及び Tr2B のゲートが走査線 WSLA 及び WSLB にそれぞれ接続され、書込トランジスタ Tr2A 及び Tr2B をそれぞれ書込信号 WSA 及び WS B により個別に制御可能に構成される。従って画素回路 16 は、駆動トランジスタ Tr1A 及び Tr1B による有機 EL 素子 OLED の駆動電流を個別に設定可能に構成される。

40

【0029】

図 3 は、走査線駆動回路 15 の出力段の構成を示すブロック図である。走査線駆動回路 15 は、各ラインの出力段に、出力回路 20(i)、20(i+1)、20(i+2)、……がそれぞれ配置され、出力回路 20(i)、20(i+1)、20(i+2)、……を介して駆動信号 WSA 及び WS B を出力する。なおこの図 3 及び以下の図面において、

50

符号 i により走査開始端からのラインの順番を示す。

【0030】

ここで出力回路 $20(i)$ 、 $20(i+1)$ 、 $20(i+2)$ 、……は、それぞれ2入力のアンド回路 $21A$ 及び $21B$ を有し、このアンド回路 $21A$ 及び $21B$ の一端にコントローラ 10 から出力される制御信号 $enbA$ 及び $enbB$ が入力される。また出力回路 $20(i)$ 、 $20(i+1)$ 、 $20(i+2)$ 、……は、図4に示すように、所定のサンプリングパルス SP をクロック CK で順次転送して生成された各ラインの書込信号 $WS(WS(i)$ 、 $WS(i+1)$ 、 $WS(i+2)$) (図4($C1$)～($C3$)) が、アンド回路 $21A$ 及び $21B$ の他端に入力される。出力回路 $20(i)$ 、 $20(i+1)$ 、 $20(i+2)$ 、……は、アンド回路 $21A$ 及び $21B$ の出力をそれぞれバッファ回路 $22A$ 及び $22B$ を介して走査線 $WSLA$ 及び $WSLB$ に出力する。

10

【0031】

これにより出力回路 $20(i)$ 、 $20(i+1)$ 、 $20(i+2)$ 、……は、制御信号 $enbA$ 及び $enbB$ がそれぞれ H レベルに保持されている場合 (図4(A) 及び (B))、アンド回路 $21A$ 及び $21B$ に入力される書込信号 WS をバッファ回路 $22A$ 及び $22B$ から走査線 $WSLA$ 及び $WSLB$ に出力する (図4($D1$)～($F2$))。これとは逆に、制御信号 $enbA$ 及び $enbB$ がそれぞれ L レベルに保持されている場合には、バッファ回路 $22A$ 及び $22B$ からの出力を L レベルに立ち下げ、走査線 $WSLA$ 及び $WSLB$ への書込信号 WSA 及び WSB の出力を停止する。その結果、走査線駆動回路 15 は、制御信号 $enbA$ 及び $enbB$ により駆動回路 $18A$ 及び $18B$ に設けられた書込トランジスタ $Tr2A$ 及び $Tr2B$ の動作を選択的に停止制御する。

20

【0032】

コントローラ 10 は、通常の動作時には、制御信号 $enbA$ 及び $enbB$ の双方を H レベルに設定する。これに対して製造工程において、図示しないインターフェースを介して試験装置に接続されると、この試験装置から出力される制御信号 SC により制御信号 $enbA$ 及び $enbB$ の設定を切り換える。

【0033】

〔製造工程における処理〕

図5は、製造工程における検査工程の処理手順を示すフローチャートである。画像表示装置 11 は、この検査工程において、異常の発生した画素回路 16 が検出される。またこの異常の発生している画素回路 16 において、何れの駆動回路 $18A$ 及び $18B$ で異常が発生しているか検出される。

30

【0034】

製造工程は、この検出結果に基づいて、リペアの処理を実行する。具体的に製造工程は、この検出結果に基づいて、レーザービームの照射により異常の発生している駆動回路の配線パターンを切断し、異常の発生している駆動回路では有機 EL 素子 $OLED$ を駆動しないように設定する。また図示しない画像表示装置 11 のメモリに、欠陥の発生した画素回路のアドレスを記録して保持し、画像表示装置 11 は、このメモリの記録に基づいて、当該画素回路については、対応する画像データ $D1$ を補正して信号線駆動回路 14 に入力する。すなわち2系統の駆動回路 $18A$ 及び $18B$ で有機 EL 素子 $OLED$ を駆動する場合に比して、1系統の駆動回路 $18A$ 又は $18B$ で有機 EL 素子 $OLED$ を駆動する場合、駆動電流がほぼ $1/2$ になる。従って画像表示装置 11 は、信号線 DTL に出力する駆動信号 $Signal$ の信号レベルを増大させ、減少する有機 EL 素子 $OLED$ の駆動電流を補正する。

40

【0035】

検査工程において、画像表示装置 11 は、試験装置に接続され、この試験装置から出力される画像データ $D1$ が信号線駆動回路 14 に入力され、またこの試験装置から出力される制御信号 SC がコントローラ 10 に入力される。製造工程において、この試験装置は、例えばオペレータにより検査の開始が指示されると、ステップ $SP1$ からステップ $SP2$ に移り、制御信号 SC の設定により制御信号 $enbA$ 及び $enbB$ を共に H レベルに設定

50

する。また続くステップ S P 3 において、画像データ D 1 の設定により表示部 1 3 の各画素回路 1 6 に黒レベルを設定する。従ってこのステップ S P 3 では、各画素回路 1 6 に設けられた 2 つの駆動回路 1 8 A 及び 1 8 B の双方に黒レベルを設定することになる。

【0036】

続くステップ S P 4 において、試験装置は、制御信号 S C の設定により制御信号 e n b A を H レベルに設定し、制御信号 e n b B を L レベルに設定する。また続くステップ S P 5 において、画像データ D 1 の設定により、制御信号 e n b A に対応する駆動回路 1 8 A に所定レベルを設定する。なおここでこの所定レベルは、例えば有機 E L 素子 O L E D を 5 0 [%] の輝度レベルで発光させる階調である。

【0037】

続いて試験装置は、ステップ S P 6 において、所定の測定装置に測定の開始を指示し、表示部 1 3 に設けられた各有機 E L 素子 O L E D の発光輝度を測定する。また測定結果を判定し、異常の発生している画素回路 1 6 を検出する。ここでこのステップ S P 6 で検出される異常の発生している画素回路 1 6 は、駆動回路 1 8 A 側に異常が発生していることになる。試験装置は、この検出結果を記録して保持する。

【0038】

続いて試験装置は、ステップ S P 7 に移り、制御信号 S C の設定により制御信号 e n b A 及び e n b B を共に H レベルに設定する。また続くステップ S P 8 において、画像データ D 1 の設定により表示部 1 3 の各画素回路 1 6 に黒レベルを設定する。従ってこのステップ S P 8 では、各画素回路 1 6 に設けられた 2 つの駆動回路 1 8 A 及び 1 8 B の双方に黒レベルを設定することになる。

【0039】

続くステップ S P 9 において、試験装置は、制御信号 S C の設定により制御信号 e n b A を L レベルに設定し、制御信号 e n b B を H レベルに設定する。また続くステップ S P 1 0 において、画像データ D 1 の設定により、制御信号 e n b B に対応する駆動回路 1 8 B に所定レベルを設定する。なおここでこの所定レベルは、例えば有機 E L 素子 O L E D を 5 0 [%] の輝度レベルで発光させる階調である。

【0040】

続いて試験装置は、ステップ S P 1 1 において、ステップ S P 6 と同様に発光輝度の測定を指示し、測定結果を処理して異常の発生している画素回路 1 6 を検出する。ここでこのステップ S P 1 1 で検出される異常の発生している画素回路 1 6 は、駆動回路 1 8 B 側に異常が発生していることになる。試験装置は、この検出結果を記録して保持した後、ステップ S P 1 2 に移ってこの処理手順を終了する。

【0041】

〔第 1 の実施の形態の動作〕

以上の構成において、この画像表示装置 1 1 では（図 2）、信号線駆動回路 1 4 において、順次入力される画像データ D 1 が信号線 D T L に振り分けられた後、ディジタルアナログ変換処理されて各信号線 D T L の駆動信号 S s i g が生成される。画像表示装置 1 では、この駆動信号 S s i g が対応する信号線 D T L に出力される。この信号線 D T L の駆動に対応して、画像表示装置 1 1 は、走査線駆動回路 1 5 により書込信号 W S が作成され、この書込信号 W S による書込トランジスタ T r 2（T r 2 A 及び T r 2 B）の制御により、線順次で各画素回路 1 6 に設けられた保持容量 C s（C s A 及び C s B）の端子電圧が設定される。またこの保持容量 C s（C s A 及び C s B）の端子電圧に応じた駆動電流で有機 E L 素子 O L E D が電流駆動される（図 1、図 2 0 参照）。これにより画像表示装置 1 1 では、画像データ D 1 による画像を表示部 1 3 で表示することができる。

【0042】

しかしながら画素回路 1 6 で有機 E L 素子 O L E D を駆動する駆動回路において、駆動トランジスタ T r 1（T r 1 A 及び T r 1 B）、書込トランジスタ T r 2（T r 2 A 及び T r 2 B）等に異常が発生した場合、当該画素回路 1 6 では、有機 E L 素子 O L E D を正常に駆動できなくなる。その結果、画質が著しく劣化することになる。そこで画像表示装

10

20

30

40

50

置 11 では、画素回路 16 に設けられる駆動回路の全部が 2 系統（18 A 及び 18 B）により作成され、何れかの駆動回路 18 A 及び 18 B で異常が発生した場合には、リペアの処理によりこの異常の発生した駆動回路 18 A 又は 18 B では有機 EL 素子 OLED を駆動しないように設定される。これにより画像表示装置 11 は、歩留を向上し、高品質な画像表示装置を確保することができる。

【0043】

しかしながら単に駆動回路を複数系統としたのでは、何れの系統で異常が発生しているのかを簡易かつ確実に特定することが困難になる。その結果、正しくリペアの処理を実行できなくなる。

【0044】

そこでこの画像表示装置 11 では、駆動回路 18 A 及び 18 B に設けられた書込トランジスタ $Tr2A$ 及び $Tr2B$ をそれぞれ個別に制御可能に、書込トランジスタ $Tr2A$ 及び $Tr2B$ のゲートがそれぞれ走査線 $WSL A$ 及び $WSL B$ に接続される（図 1）。またこの走査線 $WSL A$ 及び $WSL B$ に駆動回路 18 A 及び 18 B 用の書込信号 $WS A$ 及び $WS B$ がそれぞれ走査線駆動回路 15 から出力される（図 2、図 3）。また駆動回路 18 A 及び 18 B とでそれぞれ個別に有機 EL 素子 OLED を駆動するように、この書込信号 $WS A$ 及び $WS B$ が、コントローラ 10 の制御により切り換えられる（図 4 及び図 5）。

【0045】

これにより画像表示装置 11 では、駆動回路 18 A 及び 18 B を個別に動作させて有機 EL 素子 OLED の発光輝度を測定するだけで、異常の発生した駆動回路 18 A 又は 18 B を特定することができる。その結果、1 つの画素回路に複数系統の駆動回路を設ける場合に、異常の発生した系統を簡易かつ確実に検出することができる。従ってこの検出結果に基づいてリペアの処理を実行することにより、歩留を向上し、高品質な画像表示装置を得ることができる。

【0046】

〔第 1 の実施の形態の効果〕

以上の構成によれば、駆動回路の全部を複数系統とし、各系統を走査線駆動回路により選択して動作させることにより、1 つの画素回路に複数系統の駆動回路を設ける場合に、異常の発生した系統を簡易かつ確実に検出することができる。

【0047】

またこの検出結果に基づいて、配線パターンを切断して異常の発生した系統による駆動を中止することにより、歩留を向上し、高品質な画像表示装置を得ることができる。

【0048】

< 第 2 の実施の形態 >

図 6 は、本発明の第 2 の実施の形態の画像表示装置に適用される走査線駆動回路の出力段を示すブロック図である。この第 2 の実施の形態の画像表示装置は、この走査線駆動回路 25 の出力段に関する構成が異なる点を除いて、第 1 の実施の形態の画像表示装置と同一に構成される。

【0049】

ここでこの走査線駆動回路 25 は、出力回路 $20(i)$ 、 $20(i+1)$ 、 $20(i+2)$ 、……に代えて、出力回路 $30(i)$ 、 $30(i+1)$ 、 $30(i+2)$ 、……がそれぞれ配置される点を除いて、第 1 の実施の形態の画像表示装置 11 における走査線駆動回路 15 と同一に構成される。

【0050】

ここで出力回路 $30(i)$ 、 $30(i+1)$ 、 $30(i+2)$ 、……は、バッファ回路 $31A$ 及び $31B$ が設けられる。出力回路 $30(i)$ 、 $30(i+1)$ 、 $30(i+2)$ 、……は、図 7 に示すように、サンプリングパルス SP をクロック CK で順次転送して生成された各ラインの書込信号 WS ($WS(i)$ 、 $WS(i+1)$ 、 $WS(i+2)$)（図 7 (C1) ~ (C3)）をバッファ回路 $31A$ 及び $31B$ を介して対応する走査線 $WSL A$ 及び $WSL B$ に出力する。

10

20

30

40

50

【0051】

走査線駆動回路25は、バッファ回路31A及び31Bの正側電源VDDA及びVDD Bがコントローラ10により制御される。これによりこの画像表示装置では、電源VDD A及びVDD Bの制御により書込信号WSA及びWSABを選択的に出力し（図7（A）、（B）、（D1）～（F2））、書込トランジスタTr2A及びTr2Bの動作を個別に制御して各画素回路16に設けられた駆動回路18A及び18Bを選択的に動作させる。

【0052】

この実施の形態によれば、走査線駆動回路の出力段に設けられたバッファ回路の正側電源の制御により書込信号WSA及びWSBを選択出力することにより、簡易な構成で第1

10

【0053】

<第3の実施の形態>

図8は、本発明の第3の実施の形態の画像表示装置に適用される走査線駆動回路の出力段を示すブロック図である。この第3の実施の形態の画像表示装置は、この走査線駆動回路35の出力段に関する構成が異なる点を除いて、上述の実施の形態の画像表示装置と同一に構成される。

【0054】

ここでこの走査線駆動回路35は、出力回路20(i)、20(i+1)、20(i+2)、……に代えて、出力回路40(i)、40(i+1)、40(i+2)、……がそれぞれ配置される点を除いて、第1の実施の形態の画像表示装置11における走査線駆動回路15と同一に構成される。

20

【0055】

ここで出力回路40(i)、40(i+1)、40(i+2)、……は、バッファ回路41A及び41Bが設けられる。出力回路40(i)、40(i+1)、40(i+2)、……は、図9に示すように、サンプリングパルスSPをクロックCKで順次転送して生成された各ラインの書込信号WS(WS(i)、WS(i+1)、WS(i+2))（図9(C1)～(C3)）をバッファ回路41A及び41Bを介して対応する走査線WSLA及びWSLBに出力する。

【0056】

30

走査線駆動回路35は、バッファ回路41A及び41Bの負側電源VSSA及びVSS Bがコントローラ10により制御される。これによりこの画像表示装置では、制御信号enbA及びenbBに代えて、負側電源VSSA及びVSS Bの制御により、書込信号WSA及びWSBを選択的に出力し（図9（A）、（B）、（D1）～（F2））、各画素回路16に設けられた駆動回路18A及び18Bを選択的に動作させる。

【0057】

この実施例によれば、走査線駆動回路の出力段に設けられたバッファ回路の負側電源の制御により書込信号WSA及びWSBを選択出力することにより、簡易な構成で第1の実施の形態と同様の効果を得ることができる。

【0058】

40

<第4の実施の形態>

図10は、本発明の第4の実施の形態の画像表示装置に適用される画素回路を示す接続図である。この第4の実施の形態の画像表示装置は、上述の画素回路16に代えて、この図10に示す画素回路46が適用される。この第4の実施の形態の画像表示装置は、この画素回路46に関する構成が異なる点を除いて、第1～第3の実施の形態の画像表示装置と同一に構成される。

【0059】

ここで画素回路46は、それぞれ書込信号WSA及びWSBによりオンオフ動作する書込トランジスタTr2A及びTr2Bが並列に配置され、書込トランジスタTr2A及び又はTr2Bにより保持容量Csの端子電圧を信号線DTLの電圧に設定する。これによ

50

り画素回路４６は、駆動回路を構成する書込トランジスタＴｒ２のみが２系統により構成され、駆動回路の一部のみ２系統により構成される。

【００６０】

この画像表示装置は、この書込トランジスタＴｒ２Ａ及びＴｒ２Ｂに関して、異常の有無が検出される。また異常の発生した書込トランジスタの配線パターンが切断され、この異常の発生した書込トランジスタによる保持容量の端子電圧の設定を中止する。

【００６１】

以上の構成によれば、駆動回路の一部の構成である書込トランジスタを複数系統とし、走査線を介してこの一部の構成を選択的に駆動可能とすることにより、駆動回路の一部の構成を複数系統とした場合に、異常の発生した系統を簡易かつ確実に検出することができる。

10

【００６２】

<第５の実施の形態>

図１１は、本発明の第５の実施の形態の画像表示装置に適用される画素回路を示す接続図である。この第５の実施の形態の画像表示装置は、上述の画素回路１６に代えて、この図１１に示す画素回路５６が適用される。この第５の実施の形態の画像表示装置は、この画素回路５６に関する構成が異なる点を除いて、上述の実施の形態の画像表示装置と同一に構成される。

【００６３】

ここで画素回路５６は、駆動トランジスタＴｒ１Ａ及びＴｒ１Ｂが並列に配置され、各駆動トランジスタＴｒ１Ａ及びＴｒ１ＢのソースがスイッチングトランジスタＴｒ３Ａ及びＴｒ３Ｂを介して有機ＥＬ素子ＯＬＥＤに接続される。これにより画素回路５６は、スイッチングトランジスタＴｒ３Ａ及びＴｒ３Ｂのオンオフ制御により有機ＥＬ素子ＯＬＥＤを発光させる期間を制御可能に構成される。またこのスイッチングトランジスタＴｒ３Ａ及びＴｒ３Ｂと駆動トランジスタＴｒ１Ａ及びＴｒ１Ｂにより、駆動回路の一部構成が２系統により構成される。

20

【００６４】

画素回路５６は、このスイッチングトランジスタＴｒ３Ａ及びＴｒ３Ｂのゲートがそれぞれ走査線ＤＳＬＡ及びＤＳＬＢに接続され、走査線駆動回路から走査線ＤＳＬＡ及びＤＳＬＢにそれぞれ駆動信号ＤＳＡ及びＤＳＢが出力される。これにより画素回路５６は、画素回路５６に設けられた駆動回路の各系統を個別に駆動可能に構成される。

30

【００６５】

この画素回路５６の構成に対応して、この画像表示装置の走査線駆動回路は、サンプリングパルスＳＰをクロックＣＫにより順次転送して各ラインの発光期間を定義する駆動信号ＤＳが生成される。走査線駆動回路は、第１～第３の実施の形態について上述した出力回路２０、３０、４０と同一の出力回路がこの駆動信号ＤＳの出力段に設けられ、この出力回路により、この駆動信号ＤＳを処理して走査線ＤＳＬＡ及びＤＳＬＢに駆動信号ＤＳＡ及びＤＳＢを出力する。

【００６６】

画像表示装置は、検査工程において、駆動信号ＤＳＡ及びＤＳＢにより駆動トランジスタＴｒ１Ａ及びＴｒ１Ｂで交互に有機ＥＬ素子ＯＬＥＤを駆動し、異常の発生した系統を検出する。また検出結果に基づいて、異常の発生した駆動トランジスタＴｒ１Ａ又はＴｒ１Ｂの配線パターンを切断し、この異常の発生した駆動トランジスタＴｒ１Ａ又はＴｒ１Ｂによる有機ＥＬ素子ＯＬＥＤの駆動を中止する。

40

【００６７】

この実施の形態によれば、発光期間をスイッチングトランジスタにより設定するようにして、このスイッチングトランジスタと駆動トランジスタとを複数系統とする場合でも、第１～第４の実施の形態と同様の効果を得ることができる。

【００６８】

<第６の実施の形態>

50

図12は、本発明の第6の実施の形態の画像表示装置に適用される走査線駆動回路の出力段を示すブロック図である。この第6の実施の形態の画像表示装置は、この走査線駆動回路25の出力段に関する構成が異なる点を除いて、上述の第5の実施の形態の画像表示装置と同一に構成される。

【0069】

ここでこの走査線駆動回路65は、出力回路70(i)、70(i+1)、70(i+2)、……がそれぞれ各ラインに配置される点を除いて、上述の実施の形態の画像表示装置11における走査線駆動回路と同一に構成される。

【0070】

ここで出力回路70(i)、70(i+1)、70(i+2)、……は、それぞれ2入力のアンド回路71A及び71Bを有し、このアンド回路71A及び71Bの一端にコントローラ10から出力される制御信号enbA及びenbBが入力される。また出力回路70(i)、70(i+1)、70(i+2)、……は、図13に示すように、所定のサンプリングパルスSPをクロックCKで順次転送して生成された対応するラインの駆動信号DS(DS(i)、DS(i+1)、DS(i+2)) (図13(C1)~(C3))が、一方のアンド回路71Aに入力される。また他方のアンド回路71Bに、隣接ライン用の駆動信号DSが入力される。出力回路70(i)、70(i+1)、70(i+2)、……は、アンド回路71A及び71Bの出力をそれぞれバッファ回路72A及び72Bを介して走査線DSL A及びDSL Bに出力する。

【0071】

これにより出力回路70(i)、70(i+1)、70(i+2)、……は、制御信号enbA及びenbBがそれぞれHレベルに保持されている場合(図4(A)及び(B))、アンド回路71A及び71Bに入力される駆動信号DSをバッファ回路72A及び72Bから走査線DSL A及びDSL Bに出力する(図13(D1)~(F2))。また制御信号enbA及びenbBがそれぞれLレベルに保持されている場合には、バッファ回路72A及び72Bの出力をLレベルに立ち下げ、走査線DSL A及びDSL Bへの駆動信号DSA及びDSBの出力を停止する。その結果、走査線駆動回路15は、1つの画素回路に設けられた駆動回路の系統で発光期間を異ならせて、制御信号enbA及びenbBにより駆動回路の各系統を選択的に停止制御する。

【0072】

この実施の形態によれば、1つの画素回路に設けられた駆動回路の系統で発光期間を異ならしても、第1~第5の実施の形態と同様の効果を得ることができる。

【0073】

<第7の実施の形態>

図14は、図1との対比により本発明の第7の実施の形態の画像表示装置に適用される画素回路を示す接続図である。この第7の実施の形態の画像表示装置は、この画素回路86の構成が異なる点を除いて、上述の実施の形態の画像表示装置と同一に構成される。

【0074】

ここで画素回路87は、有機EL素子OLEDが2つに分割されて2つの有機EL素子部OLED1及びOLED2により構成される。

【0075】

この実施の形態によれば、有機EL素子OLEDを複数に分割して作成する場合でも、第1~第6の実施の形態と同様の効果を得ることができる。

【0076】

<第8の実施の形態>

図15は、図1との対比により本発明の第8の実施の形態の画像表示装置に適用される画素回路を周辺構成と共に示す接続図である。この第8の実施の形態の画像表示装置は、この画素回路85に関する構成が異なる点を除いて、上述の実施の形態の画像表示装置と同一に構成される。

【0077】

ここで画素回路 96 は、2つの駆動回路 98A 及び 98B が設けられ、この 2つの駆動回路 98A 及び 98B で有機 EL 素子 OLED を駆動する。従ってこの画素回路 96 では、駆動回路の全部が 2 系統により構成され、この 2 系統の駆動回路 98A 及び 98B で有機 EL 素子 OLED を駆動する。

【0078】

ここで図 16 は、駆動回路 98A 及び 98B の説明に供する接続図である。駆動回路 98A 及び 98B は、この図 16 に示す画素回路 99 の駆動回路 98 が適用される。ここで画素回路 99 は、有機 EL 素子 OLED のカソードが所定電圧 V_{SS} に保持される。また有機 EL 素子 OLED のアノードが駆動回路 98 に設けられた駆動トランジスタ T_{r1} のソースに接続される。なおここで駆動トランジスタ T_{r1} は、TFT による N チャンネル型のトランジスタである。

10

【0079】

駆動回路 98 は、電源用の走査線 DSL を介してこの駆動トランジスタ T_{r1} のドレインに電源用の駆動信号 DS が供給される。また駆動回路 98 は、この駆動トランジスタ T_{r1} のゲート及びソースに、駆動トランジスタ T_{r1} のゲートソース間電圧を保持する保持容量 C_s が接続される。

【0080】

駆動回路 98 は、発光期間の間、駆動信号 DS が電源電圧 V_{ddv2} に設定される（図 17 (B)）。これにより駆動回路 98 は、発光期間の間、保持容量 C_s に設定されたゲートソース間電圧による駆動電流により駆動トランジスタ T_{r1} で有機 EL 素子 OLED を電流駆動する。

20

【0081】

また駆動回路 98 は、走査線 WSL を介して供給される書込信号 WS によりオンオフ動作する書込トランジスタ T_{r2} を介して、保持容量 C_s のゲート側端が信号線 DTL に接続される。また信号線駆動回路 14 から所定の固定電圧 V_{ofs} を間に挟んで駆動電圧 $V_{sig} (=V_{ofs} + V_{data})$ が順次信号線 DTL に出力される（図 17 (C)）。なおここで書込トランジスタ T_{r2} は、TFT による N チャンネル型のトランジスタである。ここで固定電圧 V_{ofs} は、駆動トランジスタ T_{r1} のしきい値電圧のばらつき補正に使用する固定電圧である。また階調電圧 V_{sig} は、有機 EL 素子 OLED の発光輝度を指示する電圧であり、階調設定用電圧 V_{data} にしきい値電圧補正用の固定電圧 V_{ofs} を加算した電圧である。また階調設定用電圧 V_{data} は、有機 EL 素子 OLED の発光輝度に対応する電圧である。階調設定用電圧 V_{data} は、各信号線 DTL に振り分けた画像データ $D1$ をそれぞれディジタルアナログ変換処理して信号線 DTL 毎に生成される。

30

【0082】

駆動回路 98 は、非発光期間が開始すると、駆動信号 DS が所定電圧 V_{ssv2} に設定される。ここで電圧 V_{ssv2} は、駆動トランジスタ T_{r1} のソースをドレインとして機能させるのに十分に低い電圧である（図 17 (A) 及び (F)）。その結果、駆動回路 98 は、非発光期間が開始すると、駆動トランジスタ T_{r1} を介して有機 EL 素子 OLED の蓄積電荷が放電し、有機 EL 素子 OLED のアノード電圧が立ち下がって有機 EL 素子 OLED が発光を停止する（図 17 (D) 及び (E)）。また保持容量 C_s のソース側端の電圧がほぼ電圧 V_{ssv2} に設定され、十分に低い電圧に設定される。

40

【0083】

また続いて駆動回路 98 は、信号線 DTL が固定電圧 V_{ofs} に設定されている期間で、書込トランジスタ T_{r2} がオン状態に設定され、保持容量 C_s のゲート側端の電圧が電圧 V_{ofs} に設定される（図 17 (A)）。これにより駆動回路 98 は、保持容量 C_s の端子間電圧が電圧 $V_{ofs} - V_{ssv2}$ に設定される。ここで駆動回路 98 は、この電圧 $V_{ofs} - V_{ssv2}$ が駆動トランジスタ T_{r1} のしきい値電圧 V_{th} より十分に大きな電圧となるように、電圧 V_{ofs} 、 V_{ssv2} が設定される（図 17 (D) 及び (E)）。駆動回路 98 は、非発光期間が開始した後、保持容量 C_s のゲート側端の電圧を電圧 V

50

ofsに設定するまでの期間が、駆動トランジスタTr1のしきい値電圧のばらつき補正処理の準備処理の期間に設定される（図17（F））。なお図17では、この準備処理の期間を「準備」により示す。

【0084】

駆動回路98は、続いて駆動信号DSが電源電圧Vddv2に設定される（図17（B））。これにより駆動回路98は、駆動トランジスタTr1を介して保持容量Csの有機EL素子OLED側端に電源Vddv2から充電電流Idsが流入する。その結果、駆動回路98は、保持容量Csの有機EL素子OLED側端の電圧Vsが徐々に上昇する。この場合、駆動回路98において、駆動トランジスタTr1を介して有機EL素子OLEDに流入する電流Idsは、有機EL素子OLEDの容量Celと保持容量Csの充電にのみ使用され、その結果、有機EL素子OLEDを発光させることなく、単に駆動トランジスタTr1のソース電圧Vsのみが上昇する。

10

【0085】

ここで駆動回路98は、保持容量Csの端子間電圧が駆動トランジスタTr1のしきい値電圧Vthになると、駆動トランジスタTr1を介した充電電流Idsの流入が停止することになる。従ってこの場合、この駆動トランジスタTr1のソース電圧Vsの上昇は、保持容量Csの両端電位差が駆動トランジスタTr1のしきい値電圧Vthとなると、停止することになる。これにより駆動回路98は、駆動トランジスタTr1を介して保持容量Csの端子間電圧を放電させ、保持容量Csの端子間電圧を駆動トランジスタTr1のしきい値電圧Vthに設定し、駆動トランジスタTr1のしきい値電圧のばらつきを補正する。なお図17では、この期間を「Vt補」により示す。

20

【0086】

駆動回路98は、保持容量Csの端子間電圧を駆動トランジスタTr1のしきい値電圧Vthに設定するのに十分な時間が経過すると、書込信号WSにより書込トランジスタTr2がオフ状態に切り換えられる（図17（A））。続いて信号線DTLの電圧が階調電圧Vsig（=Vofs+Vdata）に設定される。

【0087】

駆動回路98は、続いて書込トランジスタTr2がオン状態に設定される（図17（A））。これにより駆動回路98は、駆動トランジスタTr1のゲート電圧Vgが階調電圧Vsigに設定され、駆動トランジスタTr1のゲートソース間電圧Vgsが、階調設定用電圧Vdataに駆動トランジスタTr1のしきい値電圧Vthを加算した電圧に設定される。これにより駆動回路98は、駆動トランジスタTr1のしきい値電圧のばらつきを補正して有機EL素子OLEDの発光輝度が設定される。

30

【0088】

駆動回路98は、この駆動トランジスタTr1のゲート電圧Vgを階調電圧Vsigに設定して有機EL素子OLEDの発光輝度を設定する際に、駆動トランジスタTr1のドレイン電圧を電源電圧Vccに保持した状態で、一定期間の間、駆動トランジスタTr1のゲートが信号線DTLに接続される。これにより駆動回路98は、併せて駆動トランジスタTr1の移動度μのばらつきが補正される。

【0089】

すなわち保持容量Csの端子間電圧を駆動トランジスタTr1のしきい値電圧Vthに設定した状態で、書込トランジスタTr2をオン状態に設定して駆動トランジスタTr1のゲートを信号線DTLに接続した場合、駆動トランジスタTr1のゲート電圧Vgは、固定電圧Vofsから徐々に上昇して階調電圧Vsigに設定される。

40

【0090】

ここで駆動回路98は、この駆動トランジスタTr1のゲート電圧Vgの立ち上がりによする書込時定数が、駆動トランジスタTr1によるソース電圧Vsの立ち上がりによする時定数に比して短くなるように設定される。

【0091】

この場合、書込トランジスタTr2がオン動作すると、駆動トランジスタTr1のゲー

50

ト電圧 V_g は、速やかに階調電圧 V_{sig} ($V_{ofs} + V_{data}$) に立ち上がることになる。このゲート電圧 V_g の立ち上がり時、有機 EL 素子 OLED の容量 C_{el} が保持容量 C_s に比して十分に大きければ、駆動トランジスタ Tr_1 のソース電圧 V_s は変動しないことになる。

【0092】

しかしながら駆動トランジスタ Tr_1 のゲートソース間電圧 V_{gs} がしきい値電圧 V_{th} より増大すると、駆動トランジスタ Tr_1 を介して電源 V_{cc} から電流 I_{ds} が流入し、駆動トランジスタ Tr_1 のソース電圧 V_s が徐々に上昇することになる。その結果、駆動回路 98 は、保持容量 C_s の端子間電圧が駆動トランジスタ Tr_1 により放電し、ゲートソース間電圧 V_{gs} の上昇速度が低下することになる。

10

【0093】

この端子間電圧の放電速度は、駆動トランジスタ Tr_1 の能力に応じて変化する。より具体的には、駆動トランジスタ Tr_1 の移動度 μ が大きい場合程、放電速度は、早くなる。

【0094】

その結果、駆動回路 98 は、移動度 μ が大きい駆動トランジスタ Tr_1 程、保持容量 C_s の端子間電圧が低下するように設定され、移動度 μ のばらつきによる発光輝度のばらつきが補正される。なお図 17 では、この期間を「書込 + μ 補」により示す。

【0095】

駆動回路 98 は、この移動度 μ の補正期間が経過すると、書込信号 WS が立ち下げられる。その結果、画素回路 99 は、発光期間が開始し、保持容量 C_s の端子間電圧に応じた駆動電流 I_{ds} により有機 EL 素子 OLED を発光させる。なお画素回路 99 は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタ Tr_1 のゲート電圧 V_g 及びソース電圧 V_s が上昇する。

20

【0096】

走査線駆動回路 95 (図 15) は、検査工程において、コントローラ 10 から出力される制御信号 $enbA$ 及び $enbB$ により、書込信号 WSA 、 WSB 、駆動信号 DSA 、 DSB の出力を切り換え、異常の発生した駆動回路が検出される。より具体的に、走査線駆動回路 95 は、駆動を停止する側の駆動回路について、書込信号 WS を L レベルに保持すると共に駆動信号 DS を電圧 V_{ddv1} に保持し、異常の有無が検出される。なお駆動信号 DS については、走査線駆動回路の出力段を 3 ステートのバッファ回路で構成し、駆動を停止する場合には、このバッファ回路の設定により、対応する走査線をいわゆるフローティング状態としてもよい。またこれに代えて駆動信号 DV を V_{ddv2} と V_{ssv2} との間の電圧に設定して、駆動を停止する側の駆動トランジスタの充電電流を実用上十分に小さくし、擬似的に、この系統による有機 EL 素子 OLED の駆動を停止させてもよい。

30

【0097】

この実施の形態によれば、駆動回路を 2 つの N チャンネル型トランジスタで構成する場合でも、第 1 ~ 第 7 の実施の形態と同様の効果を得ることができる。

【0098】

< 第 9 の実施の形態 >

40

図 18 は、本発明の第 9 の実施の形態に係る画像表示装置に適用される画素回路を示す接続図である。この実施の形態の画像表示装置は、この図 18 に示す画素回路 106 が適用される。この画像表示装置は、この画素回路 106 に関する構成が異なる点を除いて、上述の実施の形態の画像表示装置と同一に構成される。

【0099】

ここでこの画素回路 106 は、2 つの駆動回路の 98A 及び 98B の書込トランジスタ Tr_2A 及び Tr_2B が、共通の書込信号 WS により制御される点を除いて、図 15 について上述した画素回路 96 と同一に構成される。

【0100】

従ってこの画像表示装置の走査線駆動回路 105 は、コントローラ 10 から出力される

50

制御信号 $enbA$ 及び $enbB$ により、駆動信号 DSA 、 DSB の出力を切り換え、制御信号 $enbA$ 及び $enbB$ が L レベルに設定されると、対応する駆動信号 DS を電圧 V_{ddv1} に保持して対応する駆動回路 $98A$ 又は $98B$ の駆動を停止制御する。

【0101】

この実施の形態によれば、駆動回路を2つの N チャンネル型トランジスタで構成し、駆動トランジスタのみ独立して制御する場合でも、第1～第8の実施の形態と同様の効果を得ることができる。

【0102】

＜第10の実施の形態＞

図19は、本発明の第10の実施の形態に係る画像表示装置に適用される画素回路を示す接続図である。この実施の形態の画像表示装置は、この図19に示す画素回路116が適用される。この画像表示装置は、この画素回路116に関する構成が異なる点を除いて、上述の実施の形態の画像表示装置と同一に構成される。

【0103】

ここでこの画素回路116は、2つの駆動回路の $98A$ 及び $98B$ の駆動トランジスタ $Tr1A$ 及び $Tr1B$ が、共通の駆動信号 DS により制御される点を除いて、図15について上述した画素回路96と同一に構成される。

【0104】

従ってこの画像表示装置の走査線駆動回路115は、コントローラ10から出力される制御信号 $enbA$ 及び $enbB$ により、書込信号 WSA 、 WSB の出力を切り換え、制御信号 $enbA$ 及び $enbB$ が L レベルに設定されると、対応する書込信号 WS を L レベルに保持して対応する駆動回路 $98A$ 又は $98B$ の駆動を停止制御する。

【0105】

この実施の形態によれば、駆動回路を2つの N チャンネル型トランジスタで構成し、書込トランジスタのみ独立して制御する場合でも、第1～第9の実施の形態と同様の効果を得ることができる。

【0106】

〔11. 変形例〕

なお上述の実施の形態においては、駆動回路の全部又は一部を2系統とする場合について述べたが、本発明はこれに限らず、必要に応じて3系統以上とする場合にも広く適用することができる。なおこの場合に、駆動回路の各部で系統数を異ならせるようにしてもよい。また駆動回路の全部又は一部を複数系統とし、この複数系統をさらに複数系統としてもよい。

【0107】

また上述の実施の形態においては、画素回路を2つのトランジスタで構成する場合について述べたが、本発明はこれに限らず、上述の実施の形態による構成以外の構成により画素回路を構成する場合にも広く適用することができる。

【0108】

また上述の実施の形態においては、本発明を有機 EL 素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。

【産業上の利用可能性】

【0109】

本発明は、例えば有機 EL 素子によるアクティブマトリックス型の画像表示装置に適用することができる。

【図面の簡単な説明】

【0110】

【図1】 本発明の第1の実施の形態に係る画像表示装置の画素回路を示す接続図である。

【図2】 本発明の第1の実施の形態に係る画像表示装置を示すブロック図である。

【図3】 図2の画像表示装置の走査線駆動回路の出力段を詳細に示すブロック図である。

10

20

30

40

50

【図 4】図 3 の出力段の動作の説明に供するタイムチャートである。

【図 5】図 2 の画像表示装置の製造工程を示すフローチャートである。

【図 6】本発明の第 2 の実施の形態に係る画像表示装置の走査線駆動回路の出力段を詳細に示すブロック図である。

【図 7】図 6 の出力段の動作の説明に供するタイムチャートである。

【図 8】本発明の第 3 の実施の形態に係る画像表示装置の走査線駆動回路の出力段を詳細に示すブロック図である。

【図 9】図 8 の出力段の動作の説明に供するタイムチャートである。

【図 10】本発明の第 4 の実施の形態に係る画像表示装置の画素回路を示す接続図である。

10

【図 11】本発明の第 5 の実施の形態に係る画像表示装置の画素回路を示す接続図である。

【図 12】本発明の第 6 の実施の形態に係る画像表示装置の走査線駆動回路の出力段を詳細に示すブロック図である。

【図 13】図 12 の出力段の動作の説明に供するタイムチャートである。

【図 14】本発明の第 7 の実施の形態に係る画像表示装置の画素回路を示す接続図である。

【図 15】本発明の第 8 の実施の形態に係る画像表示装置の画素回路を示す接続図である。

【図 16】図 15 の画素回路の説明に供する接続図である。

20

【図 17】図 16 の画素回路の動作の説明に供するタイムチャートである。

【図 18】本発明の第 9 の実施の形態に係る画像表示装置の画素回路を示す接続図である。

【図 19】本発明の第 10 の実施の形態に係る画像表示装置の画素回路を示す接続図である。

【図 20】従来の画像表示装置を示す接続図である。

【図 21】駆動回路を 2 系統とした画素回路を示す接続図である。


【符号の説明】

【0111】


1、11……画像表示装置、2、6、16、46、56、86、96、99、106、
116……画素回路、3、13……表示部、4、14……信号線駆動回路、5、15、2
5、35、65、95、105、115……走査線駆動回路、7、7A、7B、18A、
18B、98A、98B……駆動回路、10……コントローラ、Cs、CsA、CsB…
…保持容量、Tr1、Tr1A、Tr1B、Tr2、Tr2A、Tr2B、Tr3A、T
r3B……トランジスタ、OLED、OLED1、OLED2……有機EL素子

30


【図 2】




【図 4】





【図 6】





【図 8】




【図 10】




【図 1 2】




【図 13】




【図 14】




【図 15】




【図 16】




【図 17】




【图 18】




【図 19】



【図 20】



【図 21】



フロントページの続き

(51)Int.Cl.	F I	テーマコード (参考)
	G 0 9 G 3/20	6 2 1 J
	G 0 9 G 3/20	6 2 3 C
	G 0 9 G 3/20	6 2 3 D
	G 0 9 G 3/20	6 2 2 D
	G 0 9 G 3/30	K
	G 0 9 G 3/20	6 2 2 R
	H 0 5 B 33/14	A
	H 0 5 B 33/10	
	H 0 5 B 33/12	Z

F ターム(参考) 3K107 AA01 BB01 CC45 EE03 EE07 GG56 HH05
5C080 AA06 BB05 CC03 DD15 DD28 EE29 EE30 FF11 FF12 JJ02
JJ03 JJ04 JJ07

专利名称(译)	图像显示装置，图像显示装置的驱动方法和图像显示装置的制造方法		
公开(公告)号	JP2010139833A	公开(公告)日	2010-06-24
申请号	JP2008316799	申请日	2008-12-12
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	浅野慎 内野勝秀		
发明人	浅野 慎 内野 勝秀		
IPC分类号	G09G3/30 G09G3/20 H01L51/50 H05B33/10 H05B33/12		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.611.H G09G3/20.670.Q G09G3/20.670.B G09G3/20.621.J G09G3/20.623.C G09G3/20.623.D G09G3/20.622.D G09G3/30.K G09G3/20.622.R H05B33/14.A H05B33/10 H05B33/12.Z G09G3/3225 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC45 3K107/EE03 3K107/EE07 3K107/GG56 3K107/HH05 5C080/AA06 5C080/BB05 5C080/CC03 5C080/DD15 5C080/DD28 5C080/EE29 5C080/EE30 5C080/FF11 5C080/FF12 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ07 5C380/AA01 5C380/AB06 5C380/AB15 5C380/AB34 5C380/BA27 5C380/BA29 5C380/BA38 5C380/BA39 5C380/BB02 5C380/BE03 5C380/CA08 5C380/CA12 5C380/CA31 5C380/CB01 5C380/CB12 5C380/CB14 5C380/CB17 5C380/CB20 5C380/CC02 5C380/CC03 5C380/CC04 5C380/CC27 5C380/CC34 5C380/CC39 5C380/CC41 5C380/CC45 5C380/CC52 5C380/CC62 5C380/CC63 5C380/CD012 5C380/CD013 5C380/CD015 5C380/CD024 5C380/CD032 5C380/CF07 5C380/CF09 5C380/CF32 5C380/CF48 5C380/DA06 5C380/EA02 5C380/FA05 5C380/FA28 5C380/GA04 5C380/GA05		
代理人(译)	山本隆久 吉井正明 森浩一		
外部链接	Espacenet		

摘要(译)

解决的问题：为了容易且可靠地检测发生了异常的系统，例如，在将多个系统的驱动电路应用于例如使用有机EL元件的有源矩阵型图像显示装置的情况下，在一个像素电路中设置多个系统的驱动电路。为了能够。根据本发明，在每个像素电路16中，用于驱动发光元件OLED的驱动电路18A和18B的全部或一部分由多个系统构成，并且每个系统18A，18B由扫描线驱动电路选择。操作。[选型图]图1

