

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5254998号  
(P5254998)

(45) 発行日 平成25年8月7日 (2013.8.7)

(24) 登録日 平成25年4月26日 (2013.4.26)

(51) Int. Cl.

F I

G09G 3/30 (2006.01)  
G09G 3/20 (2006.01)G09G 3/30 J  
G09G 3/20 611H  
G09G 3/20 631K  
G09G 3/20 642A  
G09G 3/20 642P

請求項の数 16 (全 34 頁) 最終頁に続く

(21) 出願番号 特願2009-548819 (P2009-548819)  
 (86) (22) 出願日 平成20年12月26日 (2008.12.26)  
 (86) 国際出願番号 PCT/JP2008/004022  
 (87) 国際公開番号 W02009/087746  
 (87) 国際公開日 平成21年7月16日 (2009.7.16)  
 審査請求日 平成23年8月5日 (2011.8.5)  
 (31) 優先権主張番号 特願2008-779 (P2008-779)  
 (32) 優先日 平成20年1月7日 (2008.1.7)  
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 000005821  
 パナソニック株式会社  
 大阪府門真市大字門真1006番地  
 (74) 代理人 100109210  
 弁理士 新居 広守  
 (72) 発明者 小田原 理恵  
 日本国大阪府門真市大字門真1006番地  
 パナソニック株式会社内  
 (72) 発明者 小野 晋也  
 日本国大阪府門真市大字門真1006番地  
 パナソニック株式会社内

審査官 橋本 直明

最終頁に続く

(54) 【発明の名称】 表示装置及び駆動方法

(57) 【特許請求の範囲】

【請求項 1】

複数の画素部と、当該複数の画素部の発光を決定する複数のデータ線と、制御信号を伝達する走査線と、第1制御線とを有するアクティブマトリクス型の発光パネルを備える表示装置であって、

前記複数の画素部のそれぞれは、

前記複数のデータ線のうちいずれかのデータ線から供給された信号電圧を信号電流に変換する第1トランジスタと、

前記データ線と前記第1トランジスタのゲートとの間に挿入され、前記データ線と前記第1トランジスタのゲートとの導通及び非導通を切り換える第1スイッチ素子と、

前記第1トランジスタのソース及びドレインの一方である第1端子からアノード及びカソードの一方に入力される前記信号電流により発光する発光素子とを備え、

前記第1トランジスタは、ソース及びドレインの他方である第2端子が第1電源に接続され、ゲートとソースとの電位差に対応する電流を前記第1端子に出力する駆動トランジスタであり、

前記発光素子は、アノード及びカソードの他方が第2電源に接続され、

前記第1スイッチ素子は、ゲートが前記走査線に接続され、ソース及びドレインの一方が前記データ線に接続され、ソース及びドレインの他方が前記第1トランジスタのゲートに接続された第1スイッチングトランジスタであり、

前記表示装置は、

10

20

前記データ線から入力される第1検査電流を前記第1トランジスタのソース・ドレイン間に流すように、及び、前記データ線から入力される第2検査電流を前記発光素子に流すように回路パスを形成する第1回路パス形成手段と、

前記第1検査電流により発生した前記第1トランジスタのゲート電圧に対応した電圧、及び、前記第2検査電流により発生した前記発光素子の前記アノード及びカソードの一方の電圧を前記データ線に発生させるよう回路パスを形成する第2回路パス形成手段と、

前記第1検査電流により発生した前記第1トランジスタのゲート電圧に対応した電圧、及び、前記第2検査電流により発生した前記発光素子の前記アノード及びカソードの一方の電圧を、前記第2回路パス形成手段により形成された回路パスを介して前記データ線にて検出する電圧検出手段とを備え、

10

前記第1回路パス形成手段は、

前記第1検査電流及び前記第2検査電流を前記データ線に供給する検査電流発生回路を備え、

前記第1回路パス形成手段及び前記第2回路パス形成手段は、

ゲートが前記第1制御線に接続され、ソース及びドレインの一方が前記データ線に接続され、ソース及びドレインの他方が前記第1端子と前記発光素子のアノード及びカソードの一方との接続点に接続された1つの第2スイッチングトランジスタを備える

ことを特徴とする表示装置。

#### 【請求項2】

前記検査電流発生回路は、前記第1スイッチングトランジスタ及び前記第2スイッチングトランジスタが共にオン状態である時に、前記第1電源のバイアス電圧値と、前記第2電源のバイアス電圧値とが同期して変化することにより、前記第1トランジスタへ前記第1検査電流を流す

20

ことを特徴とする請求項1記載の表示装置。

#### 【請求項3】

複数の画素部と、当該複数の画素部の発光を決定する複数のデータ線と、制御信号を伝達する走査線と、第1制御線とを有するアクティブマトリクス型の発光パネルを備える表示装置であって、

前記複数の画素部のそれぞれは、

前記複数のデータ線のうちいずれかのデータ線から供給された信号電圧を信号電流に変換する第1トランジスタと、

30

前記データ線と前記第1トランジスタのゲートとの間に挿入され、前記データ線と前記第1トランジスタのゲートとの導通及び非導通を切り換える第1スイッチ素子と、

前記第1トランジスタのソース及びドレインの一方である第1端子からアノード及びカソードの一方に入力される前記信号電流により発光する発光素子とを備え、

前記第1トランジスタは、ソース及びドレインの他方である第2端子が第1電源に接続され、ゲートとソースとの電位差に対応する電流を前記第1端子に出力する駆動トランジスタであり、

前記発光素子は、アノード及びカソードの他方が第2電源に接続され、

前記第1スイッチ素子は、ゲートが前記走査線に接続され、ソース及びドレインの一方が前記データ線に接続され、ソース及びドレインの他方が前記第1トランジスタのゲートに接続された第1スイッチングトランジスタであり、

40

前記表示装置は、

前記データ線から入力される第1検査電流を前記第1トランジスタのソース・ドレイン間に流すように、及び、前記データ線から入力される第2検査電流を前記発光素子に流すように回路パスを形成する第1回路パス形成手段と、

前記第1検査電流により発生した前記第1トランジスタのゲート電圧に対応した電圧、及び、前記第2検査電流により発生した前記発光素子の前記アノード及びカソードの一方の電圧を前記データ線に発生させるよう回路パスを形成する第2回路パス形成手段と、

前記第1検査電流により発生した前記第1トランジスタのゲート電圧に対応した電圧、

50

及び、前記第 2 検査電流により発生した前記発光素子の前記アノード及びカソードの一方の電圧を、前記第 2 回路パス形成手段により形成された回路パスを介して前記データ線にて検出する電圧検出手段とを備え、

前記第 1 回路パス形成手段は、

前記第 1 検査電流及び前記第 2 検査電流を前記データ線に供給する検査電流発生回路を備え、

前記第 1 回路パス形成手段及び前記第 2 回路パス形成手段は、

ゲートが前記第 1 制御線に接続され、ソース及びドレインの一方が前記第 1 スイッチングトランジスタのソース及びドレインの他方に接続され、ソース及びドレインの他方が前記第 1 端子と前記発光素子のアノード及びカソードの一方との接続点に接続された第 2 スイッチングトランジスタを備える

10

ことを特徴とする表示装置。

【請求項 4】

前記検査電流発生回路は、前記第 2 スイッチングトランジスタがオン状態である時に、前記第 1 電源のバイアス電圧値と、前記第 2 電源のバイアス電圧値とが同期して変化することにより、前記発光素子に前記第 2 検査電流を流す

ことを特徴とする請求項 1 または 3 に記載の表示装置。

【請求項 5】

前記複数の画素部のそれぞれは、さらに、

前記第 2 端子と第 1 電源との間に挿入され、前記第 2 検査電流の供給の有無を切り換える第 3 スイッチ素子を備える

20

ことを特徴とする請求項 1 または 3 に記載の表示装置。

【請求項 6】

前記複数の画素部のそれぞれは、さらに、

前記第 2 スイッチングトランジスタのソース及びドレインの他方と前記発光素子のアノード及びカソードの一方との接続点と前記第 1 端子との間に挿入され、前記第 2 検査電流の供給の有無を切り換える第 3 スイッチ素子を備える

ことを特徴とする請求項 1 または 3 に記載の表示装置。

【請求項 7】

前記複数の画素部のそれぞれは、さらに、

前記第 2 スイッチングトランジスタのソース及びドレインの他方と前記発光素子のアノード及びカソードの一方との間に挿入され、前記第 1 検査電流の供給の有無を切り換える第 2 スイッチ素子を備える

30

ことを特徴とする請求項 1 または 3 に記載の表示装置。

【請求項 8】

前記検査電流発生回路は、

前記検査電流を生成する 1 以上の電流発生源と、

前記 1 以上の電流発生源と前記複数のデータ線との間に接続され、前記複数のデータ線のうち選択されたデータ線と前記 1 以上の電流発生源の 1 つとを導通させるマルチプレクサとを備え、

40

前記電流発生源の数は、前記複数のデータ線の本数よりも少ない

ことを特徴とする請求項 1 または 3 に記載の表示装置。

【請求項 9】

前記複数の画素部のそれぞれは、さらに、

前記第 1 トランジスタのゲートと前記第 1 スイッチングトランジスタのソース及びドレインの他方との間に挿入され、前記信号電圧に対応する電圧を前記第 1 トランジスタのゲートに出力する電圧変換部を備える

ことを特徴とする請求項 1 または 3 に記載の表示装置。

【請求項 10】

前記表示装置は、

50

制御信号を伝達する第 2 制御線を備え、  
前記複数の画素部のそれぞれは、

ゲートが前記第 2 制御線に接続され、ソース及びドレインの一方が前記第 1 トランジスタのゲートに接続され、ソース及びドレインの他方が前記第 1 端子に接続された第 2 トランジスタを備える

ことを特徴とする請求項 9 記載の表示装置。

【請求項 1 1】

前記電圧検出手段は、

前記第 1 検査電流又は第 2 検査電流を流すことにより発生した前記第 1 トランジスタのゲート電圧又は前記発光素子のアノード及びカソードの一方の電圧を前記データ線において測定する 1 以上の電圧検出器と、

前記 1 以上の電圧検出器と前記複数のデータ線との間に接続され、前記複数のデータ線のうち選択されたデータ線と前記 1 以上の電圧検出器の 1 つとを導通させるマルチプレクサとを備え、

前記電圧検出器の数は、前記複数のデータ線の本数よりも少ない

ことを特徴とする請求項 1 または 3 記載の表示装置。

【請求項 1 2】

前記マルチプレクサは、前記発光パネル上に形成されている

ことを特徴とする請求項 1 1 記載の表示装置。

【請求項 1 3】

複数の画素部の発光を決定する複数のデータ線のうちいずれかのデータ線から供給された信号電圧を信号電流に変換する第 1 トランジスタと、前記データ線と前記第 1 トランジスタのゲートとの間に挿入され前記データ線と前記第 1 トランジスタのゲートとの導通及び非導通を切り換える第 1 スイッチ素子と、前記第 1 トランジスタのソース及びドレインの一方である第 1 端子からアノード及びカソードの一方に入力される前記信号電流により発光する発光素子と、前記第 1 端子と前記発光素子のアノード及びカソードの一方との接続点と、前記データ線との導通及び非導通を切り換える第 2 スイッチングトランジスタとを備える画素部を複数有するアクティブマトリクス型の発光パネルを備える表示装置の駆動方法であって、

前記信号電圧を前記データ線に供給するデータ駆動回路と前記データ線との接続を非導通状態にし、前記第 1 トランジスタに第 1 検査電流を供給する検査電流発生回路と前記データ線との接続を導通状態にする第 1 電流源接続ステップと、

前記第 1 電流源接続ステップの後、前記検査電流発生回路から前記データ線を介して入力される前記第 1 検査電流を前記第 1 トランジスタのソース - ドレイン間に流す第 1 電流供給ステップと、

前記第 1 検査電流を流すことにより発生した前記第 1 トランジスタのゲート電圧に対応した電圧を、前記データ線に接続された電圧検出回路により検出する第 1 電圧検出ステップと、

前記信号電圧を前記データ線に供給するデータ駆動回路と前記データ線との接続を非導通状態にし、前記発光素子に第 2 検査電流を供給する前記検査電流発生回路と前記データ線との接続を導通状態にする第 2 電流源接続ステップと、

前記第 2 電流源接続ステップの後、前記検査電流発生回路から前記データ線を介して入力される前記第 2 検査電流を前記発光素子に流す第 2 電流供給ステップと、

前記第 2 検査電流を流すことにより発生した前記発光素子のアノード及びカソードの一方の電圧を、前記データ線に接続された電圧検出回路により検出する第 2 電圧検出ステップとを含む

ことを特徴とする表示装置の駆動方法。

【請求項 1 4】

前記第 1 電圧検出ステップの後、

前記第 1 電圧検出ステップで検出された前記第 1 トランジスタのゲート電圧から算出さ

10

20

30

40

50

れた前記第 1 トランジスタの現在の特性パラメータをメモリに格納する第 1 パラメータ格納ステップと、

前記第 1 電圧検出ステップの後、前記検査電流発生回路と前記データ線との接続を非導通状態にし、前記データ駆動回路と前記データ線との接続を導通状態にする第 1 電圧源接続ステップと、

前記第 1 電圧源接続ステップの後、前記メモリから読み出された前記現在の特性パラメータにより、補正された信号を前記データ駆動回路に出力し、当該データ駆動回路により当該補正された信号電圧を前記画素部に供給する第 1 補正電圧供給ステップと、

前記第 2 電圧検出ステップの後、

前記第 2 電圧検出ステップで検出された前記発光素子のアノード及びカソードの一方の電圧から算出された前記発光素子の現在の特性パラメータをメモリに格納する第 2 パラメータ格納ステップと、

前記第 2 電圧検出ステップの後、前記検査電流発生回路と前記データ線との接続を非導通状態にし、前記データ駆動回路と前記データ線との接続を導通状態にする第 2 電圧源接続ステップと、

前記第 2 電圧源接続ステップの後、前記メモリから読み出された前記現在の特性パラメータにより、補正された信号を前記データ駆動回路に出力し、当該データ駆動回路により当該補正された信号電圧を前記画素部に供給する第 2 補正電圧供給ステップとを含む

ことを特徴とする請求項 1 3 記載の表示装置の駆動方法。

【請求項 1 5】

前記第 1 電流供給ステップでは、

前記第 1 スイッチ素子をオン状態にする第 1 電流導通ステップと、

前記第 1 電流導通ステップの後、前記第 1 トランジスタのソース及びドレインの他方を順バイアス状態に設定し、かつ、前記発光素子のアノード及びカソードの他方を逆バイアス状態に設定することにより、前記第 1 トランジスタに前記第 1 検査電流を流し前記発光素子に前記第 1 検査電流を流さない第 1 トランジスタ電流供給ステップとを含み、

前記第 2 電流供給ステップでは、

前記第 1 スイッチ素子をオン状態にする第 2 電流導通ステップと、

前記第 2 電流導通ステップの後、前記第 1 トランジスタのアノード及びカソードの他方を逆バイアス状態に設定し、かつ、前記発光素子のアノード及びカソードの他方を順バイアス状態に設定することにより、前記発光素子に第 2 検査電流を流し前記第 1 トランジスタに前記第 2 検査電流を流さない発光素子電流供給ステップとを含む

ことを特徴とする請求項 1 3 記載の表示装置の駆動方法。

【請求項 1 6】

前記第 1 電流供給ステップでは、

前記第 1 スイッチ素子をオン状態にする第 1 電流導通ステップと、

前記第 1 トランジスタのソース又はドレインに接続された第 1 トランジスタスイッチ素子をオン状態にし、前記発光素子のアノード及びカソードの一方に接続された発光素子スイッチ素子をオフ状態にすることにより、前記第 1 トランジスタに前記第 1 検査電流を流し前記発光素子に前記第 1 検査電流を流さない第 1 トランジスタ電流供給ステップとを含み、

前記第 2 電流供給ステップでは、

前記第 1 スイッチ素子をオン状態にする第 2 電流導通ステップと、

前記発光素子スイッチ素子をオン状態にし、かつ、前記第 1 トランジスタスイッチ素子をオフ状態にすることにより、前記発光素子に前記第 2 検査電流を流し前記第 1 トランジスタに前記第 2 検査電流を流さない発光素子電流供給ステップとを含む

ことを特徴とする請求項 1 3 記載の表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

10

20

30

40

50

本発明は表示装置、電子装置及びそれらの駆動方法に関し、特に電流駆動型の発光素子を用いた表示装置、電子装置及びそれらの駆動方法に関する。

【背景技術】

【0002】

電流駆動型の発光素子を用いた画像表示装置として、有機EL素子（OLED：Organic Light Emitting Diode）を用いた画像表示装置（有機ELディスプレイ）が知られている。この有機ELディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のFPD（Flat Panel Display）候補として注目されている。

【0003】

有機ELディスプレイでは、通常、画素を構成する有機EL素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機EL素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機EL素子を駆動するものをパッシブマトリクス型の有機ELディスプレイと呼ぶ。

【0004】

一方、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（TFT：Thin Film Transistor）を設け、このTFTにドライビングトランジスタのゲートを接続し、選択した走査線を通じてこのTFTをオンさせてデータ線からデータ信号をドライビングトランジスタに入力し、そのドライビングトランジスタによって有機EL素子を駆動するものをアクティブマトリクス型の有機ELディスプレイと呼ぶ。

【0005】

各行電極（走査線）を選択している期間のみ、それに接続された有機EL素子が発光するパッシブマトリクス型の有機ELディスプレイとは異なり、アクティブマトリクス型の有機ELディスプレイでは、次の走査（選択）まで有機EL素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。従って、低電圧で駆動できるので、低消費電力化が可能となる。しかしながら、アクティブマトリクス型の有機ELディスプレイでは、ドライビングトランジスタや有機EL素子の特性のばらつきに起因して、同じデータ信号を与えても、各画素において有機EL素子の輝度が異なり、輝度むらが発生するという欠点がある。

【0006】

従来の有機ELディスプレイにおける、ドライビングトランジスタや有機EL素子の特性のばらつきや劣化（以下、特性の不均一と総称する）による輝度ムラの補償方法としては、複雑な画素回路による補償、代表画素によるフィードバック補償、また、全画素に流れる電流の合計によるフィードバック補償などが代表的である。

【0007】

しかし、複雑な画素回路は歩留まりを下げてしまう。また、代表画素によるフィードバックや、全画素に流れる電流の合計によるフィードバックでは、画素ごとの特性の不均一を補償できない。

【0008】

上記理由により、簡単な画素回路で、画素ごとに特性の不均一を検出する方法がいくつか提案されている。

【0009】

例えば、特許文献1に開示された発光パネル用基板、発光パネル用基板の検査方法及び発光パネルでは、従来の2つのトランジスタからなる電圧駆動画素回路に、ダイオード接続のトランジスタを接続し、それをELに見立てることによって、EL形成前の発光パネル用基板の状態において、そのダイオード接続のトランジスタに接続されたテスト線に流れる電流を測定し、データ電圧と駆動トランジスタを流れる電流との関係を検出して、画素検査及び画素特性抽出がなされている。また、そのEL形成後もダイオード接続のトランジスタはテスト線を用いて逆バイアスとして電流を流さないようにできるため、通常の

10

20

30

40

50

電圧書き込み動作が行える。また、アレイの状態で検出された特性は、有機ＥＬ発光パネルを使用する際のデータ線への印加電圧の補正制御に利用することができる。

【先行技術文献】

【特許文献】

【００１０】

【特許文献１】特開２００６－１３９０７９号公報

【発明の概要】

【発明が解決しようとする課題】

【００１１】

しかしながら、画素に流れる駆動電流は非常に微小であり、微小電流の測定を精度よく行うことは困難である。また、初期の特性ばらつきや劣化による特性変化は、トランジスタにのみ起こるものではなく、有機ＥＬ素子にも起こるものなので、有機ＥＬ特性を検出しない方法では、画素の輝度の不均一を補償できない。

【００１２】

さらに、従来の方法では、発光パネル完成後の動作においても、駆動トランジスタ及び有機ＥＬ素子の特性の経時変化を精度よく補償する手段を有しない。一般に、駆動トランジスタは、その材料として低温ポリシリコンが用いられる場合は、初期特性にばらつきはあるものの、その後の特性は安定している。これに対し、発光パネルの大面积化に有利なアモルファスシリコンが駆動トランジスタの材料として用いられる場合は、特性パラメータの経時変化が大きい。また、一般に、有機ＥＬ素子の寿命特性は駆動電流の積算時間にも依存する。従って、駆動トランジスタおよび有機ＥＬ素子の経時変化による特性パラメータの変化を精度よく補償することは重要である。

【００１３】

上述したように、従来技術では、トランジスタの特性を検出する際、電流測定を用いるので、特性の検出精度が悪いという課題、そして、有機ＥＬ素子形成後のパネルにおいて、有機ＥＬ素子の特性を検出する手段をもたないという課題を有する。

【００１４】

上記課題に鑑み、本発明は、単純な画素回路でありながら、電圧測定により、各画素のトランジスタと有機ＥＬの素子の特性を切り分けて精度よく検出することを可能とする表示装置、電子装置及びそれらの駆動方法を提供することを第１の目的とする。また、その検出結果を用いることにより駆動能動素子や発光素子の特性の不均一に起因する輝度ムラを補正できる表示装置、電子装置及びそれらの駆動方法を提供することを目的とする。

【課題を解決するための手段】

【００１５】

上記目的を達成するために、本発明に係る表示装置は、複数の画素部と、当該複数の画素部の発光を決定する複数のデータ線とを有するアクティブマトリクス型の発光パネルを備える表示装置であって、前記複数の画素部のそれぞれは、前記複数のデータ線のうちいずれかのデータ線から供給された信号電圧を信号電流に変換する第１トランジスタと、前記データ線と前記第１トランジスタのゲートとの間に挿入され、前記データ線と前記第１トランジスタのゲートとの導通及び非導通を切り換える第１スイッチ素子と、前記第１トランジスタのソース及びドレインの一方である第１端子からアノード及びカソードの一方に入力される前記信号電流により発光する発光素子とを備え、前記表示装置は、前記データ線から入力される第１検査電流を前記第１トランジスタのソース－ドレイン間に流すように、及び、前記データ線から入力される第２検査電流を前記発光素子に流すように回路パスを形成する第１回路パス形成手段と、前記第１検査電流により発生した前記第１トランジスタのゲート電圧に対応した電圧、及び、前記第２検査電流により発生した前記発光素子の前記アノード及びカソードの一方の電圧を前記データ線に発生させるよう回路パスを形成する第２回路パス形成手段と、前記第１検査電流により発生した前記第１トランジスタのゲート電圧に対応した電圧、及び、前記第２検査電流により発生した前記発光素子の前記アノード及びカソードの一方の電圧を、前記第２回路パス形成手段により形成され

た回路パスを介して前記データ線にて検出する電圧検出手段とを備えることを特徴とする。

【0016】

これにより、駆動トランジスタである第1トランジスタのばらつきに関する特性情報を独立に取得することができる。また、検査電流が駆動トランジスタ流れ、その時のデータ線の電圧が測定されるので、電圧を入力して微小電流を検出するという従来の測定方法型に比べ、高精度な測定が実現される。さらに、取得した特性情報を通常動作時のデータ電圧の補正に用いることで、駆動トランジスタの特性ばらつきによる輝度ムラを改善することができる。

【0017】

また、駆動トランジスタである第1トランジスタや発光素子のばらつきに関する特性情報を独立に取得することができる。また、有機EL素子及び駆動トランジスタの双方が経時劣化する場合、当該双方の特性を検出することにより、所望の輝度を得るためのデータ電圧をより適切に制御できる。よって、駆動トランジスタの特性検出のみでは導出できない、高精度な補正データ電圧を通常動作時のデータ電圧の補正に用いることで、駆動トランジスタや発光素子の特性ばらつきによる輝度ムラを改善することができる。

【0018】

また、前記表示装置は、さらに、制御信号を伝達する走査線と第1制御線とを備え、前記第1トランジスタは、ソース及びドレインの他方である第2端子が第1電源に接続され、ゲートとソースとの電位差に対応する電流を前記第1端子に出力する駆動トランジスタであり、前記発光素子は、アノード及びカソードの他方が第2電源に接続され、前記第1スイッチ素子は、ゲートが前記走査線に接続され、ソース及びドレインの一方が前記データ線に接続され、ソース及びドレインの他方が前記第1トランジスタのゲートに接続された第1スイッチングトランジスタであり、前記第1回路パス形成手段は、前記第1検査電流及び前記第2検査電流を前記データ線に供給する検査電流発生回路を備え、前記第1回路パス形成手段及び前記第2回路パス形成手段は、ゲートが前記第1制御線に接続され、ソース及びドレインの一方が前記データ線に接続され、ソース及びドレインの他方が前記第1端子と前記発光素子のアノード及びカソードの一方との接続点に接続された1つの第2スイッチングトランジスタを備えてもよい。

【0019】

これにより、2つのスイッチングトランジスタという簡単な回路構成で、データ線から駆動トランジスタに検査電流を流すことができ、データ線にて駆動トランジスタのゲート電圧を検出することができる。

【0020】

また、前記第1回路パス形成手段は、前記第1検査電流及び前記第2検査電流を前記データ線に供給する検査電流発生回路を備え、前記検査電流発生回路は、前記第1スイッチングトランジスタ及び前記第2スイッチングトランジスタが共にオン状態である時に、前記第1電源のバイアス電圧値と、前記第2電源のバイアス電圧値とが同期して変化することにより、前記第1トランジスタへ前記第1検査電流を流してもよい。

【0021】

これにより、駆動トランジスタに順バイアス又は逆バイアス電圧が任意に印加されるので、駆動トランジスタを流れる検査電流パスを制御できる。

【0022】

また、2つのスイッチングトランジスタという簡単な回路構成で、データ線から駆動トランジスタ又は発光素子に検査電流を流すことができ、データ線にて駆動トランジスタのゲート電圧又は発光素子の電圧を検出することができる。

【0023】

また、前記表示装置は、さらに、制御信号を伝達する走査線と第1制御線とを備え、前記第1トランジスタは、ソース及びドレインの他方である第2端子が第1電源に接続され、ゲートとソースとの電位差に対応する電流を前記第1端子に出力する駆動トランジスタ

10

20

30

40

50



であり、前記発光素子は、アノード及びカソードの他方が第2電源に接続され、前記第1スイッチ素子は、ゲートが前記走査線に接続され、ソース及びドレインの一方が前記データ線に接続され、ソース及びドレインの他方が前記第1トランジスタのゲートに接続された第1スイッチングトランジスタであり、前記第1回路パス形成手段は、前記第1検査電流及び前記第2検査電流を前記データ線に供給する検査電流発生回路を備え、前記第1回路パス形成手段及び前記第2回路パス形成手段は、ゲートが前記第1制御線に接続され、ソース及びドレインの一方が前記第1スイッチングトランジスタのソース及びドレインの他方に接続され、ソース及びドレインの他方が前記第1端子と前記発光素子のアノード及びカソードの一方との接続点に接続された第2スイッチングトランジスタを備えてもよい。

10

【0024】

これにより、2つのスイッチングトランジスタという簡単な回路構成で、データ線から駆動トランジスタに検査電流を流すことができ、データ線にて駆動トランジスタのゲート電圧を検出することができる。

【0025】

また、前記検査電流発生回路は、前記第2スイッチングトランジスタがオン状態である時に、前記第1電源のバイアス電圧値と、前記第2電源のバイアス電圧値とが同期して変化することにより、前記発光素子に前記第2検査電流を流してもよい。

【0026】

これにより、駆動トランジスタ及び発光素子に順バイアス又は逆バイアス電圧が任意に印加されるので、駆動トランジスタ及び発光素子を流れる検査電流パスを制御できる。

20

【0027】

また、前記複数の画素部のそれぞれは、さらに、前記第2端子と第1電源との間に挿入され、前記第2検査電流の供給の有無を切り換える第3スイッチ素子を備えてもよい。

【0028】

あるいは、前記複数の画素部のそれぞれは、さらに、前記第2スイッチングトランジスタのソース及びドレインの他方と前記発光素子のアノード及びカソードの一方との接続点と前記第1端子との間に挿入され、前記第2検査電流の供給の有無を切り換える第3スイッチ素子を備えてもよい。

【0029】

さらに、前記複数の画素部のそれぞれは、さらに、前記第2スイッチングトランジスタのソース及びドレインの他方と前記発光素子のアノード及びカソードの一方との間に挿入され、前記第1検査電流の供給の有無を切り換える第2スイッチ素子を備えてもよい。

30

【0030】

これらにより、挿入されたスイッチ素子がオンオフすることにより、駆動トランジスタ及び発光素子の検査電流パスを制御できる。

【0031】

また、前記検査電流発生回路は、前記検査電流を生成する1以上の電流発生源と、前記1以上の電流発生源と前記複数のデータ線との間に接続され、前記複数のデータ線のうち選択されたデータ線と前記1以上の電流発生源の1つとを導通させるマルチプレクサとを備え、前記電流発生源の数は、前記複数のデータ線の本数よりも少ないことが好ましい。

40

【0032】

これにより、駆動トランジスタ特性や受光素子特性の測定時に必要な電流発生源の数量が削減されるので、表示装置の省面積化や部品点数の削減につながる。

【0033】

また、前記表示装置は、さらに、制御信号を伝達する走査線を備え、前記第1トランジスタは、ソース及びドレインの他方である第2端子が第1電源に接続され、ゲートとソースとの電位差に対応する電流を前記第1端子に出力する駆動トランジスタであり、前記発光素子は、アノード及びカソードの他方の端子が第2電源に接続され、前記第1スイッチ素子は、ゲートが前記走査線に接続され、ソース及びドレインの一方が前記データ線に接

50

続され、ソース及びドレインの他方が前記第1トランジスタのゲートに接続された第1スイッチングトランジスタであり、前記第1回路パス形成手段は、前記第1検査電流及び前記第2検査電流を前記データ線に供給する検査電流発生回路を備え、前記複数の画素部のそれぞれは、さらに、前記第1トランジスタのゲートと前記第1スイッチングトランジスタのソース及びドレインの他方との間に挿入され、前記信号電圧に対応する電圧を前記第1トランジスタのゲートに出力する電圧変換部を備えてもよい。

【0034】

これにより、表示装置の通常動作時における基本回路構成に加えて、駆動トランジスタのゲートと第1スイッチングトランジスタとの間に電圧変換部が挿入された回路においても、第1回路パス形成手段、第2回路パス形成手段、及び電圧検出手段により、データ線から駆動トランジスタに検査電流を流すことができ、データ線にて駆動トランジスタのゲート電圧を検出することができる。

10

【0035】

また、前記表示装置は、制御信号を伝達する第2制御線を備え、前記複数の画素部のそれぞれは、ゲートが前記第2制御線に接続され、ソース及びドレインの一方が前記第1トランジスタのゲートに接続され、ソース及びドレインの他方が前記第1端子に接続された第2トランジスタを備えてもよい。

【0036】

これにより、駆動トランジスタの閾値電圧が補償された回路においても、第1回路パス形成手段、第2回路パス形成手段、及び電圧検出手段により、データ線から駆動トランジスタに検査電流を流すことができ、データ線にて駆動トランジスタのゲート電圧を検出することができる。

20

【0037】

また、前記電圧検出手段は、前記第1検査電流又は第2検査電流を流すことにより発生した前記第1トランジスタのゲート電圧又は前記発光素子のアノード及びカソードの一方の電圧を前記データ線において測定する1以上の電圧検出器と、前記1以上の電圧検出器と前記複数のデータ線との間に接続され、前記複数のデータ線のうち選択されたデータ線と前記1以上の電圧検出器の1つとを導通させるマルチプレクサとを備え、前記電圧検出器の数は、前記複数のデータ線の本数よりも少ないことが好ましい。

【0038】

これにより、駆動トランジスタ特性の測定時に必要な電圧検出器の数量が削減されるので、表示装置の省面積化や部品点数の削減につながる。

30

【0039】

また、駆動トランジスタ特性や受光素子特性の測定時に必要な電圧検出器の数量が削減されるので、表示装置の省面積化や部品点数の削減につながる。

【0040】

また、前記マルチプレクサは、前記発光パネル上に形成されていることが好ましい。

【0041】

これにより、発光パネル以外の領域が縮小されるので、発光表示領域の比率の高い表示装置が実現される。

40

【0042】

また、本発明に係る表示装置は、複数の画素部と、当該複数の画素部の発光を決定する複数のデータ線とを有するアクティブマトリクス型の発光パネルを備える表示装置であって、前記複数の画素部のそれぞれは、前記複数のデータ線のうちいずれかのデータ線から供給された信号電圧を信号電流に変換する第1トランジスタと、前記データ線と前記第1トランジスタのゲートとの間に挿入され、前記データ線と前記第1トランジスタのゲートとの導通及び非導通を切り換える第1スイッチ素子と、前記第1トランジスタのソース及びドレインの一方である第1端子からアノード及びカソードの一方に入力される前記信号電流により発光する発光素子とを備え、前記データ線から入力される第2検査電流を前記発光素子に流すように回路パスを形成する第1回路パス形成手段と、前記第2検査電流に

50

より発生した前記発光素子のアノード及びカソードの一方の電圧を前記データ線に発生させるよう回路パスを形成する第2回路パス形成手段と、前記第2検査電流により発生した前記発光素子のアノード及びカソードの一方の電圧を、前記第2回路パス形成手段により形成されたパスを介して前記データ線にて検出する電圧検出手段とを備えることを特徴とする。

【0043】

これにより、発光素子のばらつきに関する特性情報を独立に取得することができる。また、検査電流が発光素子流れ、その時のデータ線の電圧が測定されるので、電圧を入力して微小電流を検出するという従来の測定方法型に比べ、高精度な測定が実現される。さらに、取得した特性情報を通常動作時のデータ電圧の補正に用いることで、発光素子の特性ばらつきによる輝度ムラを改善することができる。

10

【0044】

また、本発明に係る電子装置は、発光素子を形成することが可能な複数の画素部と複数のデータ線とを有するアクティブマトリクス型の発光用パネル基板を備える電子装置であって、前記複数の画素部のそれぞれは、前記複数のデータ線のうちいずれかのデータ線から供給された前記信号電圧を信号電流に変換する第1トランジスタと、前記データ線と前記第1トランジスタのゲートとの間に挿入され、前記データ線と前記第1トランジスタのゲートとの導通及び非導通を切り換える第1スイッチ素子とを備え、前記データ線から入力される検査電流を前記第1トランジスタのソース・ドレイン間に流すように回路パスを形成する第1回路パス形成手段と、前記検査電流により発生した前記第1トランジスタのゲート電圧に対応した電圧を前記データ線に発生させるよう回路パスを形成する第2回路パス形成手段と、前記検査電流により発生した前記第1トランジスタのゲート電圧に対応した電圧を前記データ線にて検出する電圧検出手段とを備えることを特徴とする。

20

【0045】

これにより、発光素子が形成される前の状態において、駆動トランジスタである第1トランジスタのばらつきに関する特性情報を取得することができる。また、検査電流が駆動トランジスタに流れ、その時のデータ線の電圧が測定されるので、電圧を入力して微小電流を検出するという従来の測定方法型に比べ、高精度な測定が実現される。さらに、取得した特性情報を通常動作時のデータ電圧の補正に用いることで、駆動トランジスタの特性ばらつきによる輝度ムラを改善することができる。

30

【0046】

また、本発明は、このような特徴的な手段を備える表示装置又は電子装置として実現することができるだけでなく、表示装置又は電子装置に含まれる特徴的な手段をステップとする表示装置又は電子装置の駆動方法として実現することができる。

【発明の効果】

【0047】

本発明の表示装置、電子装置及びそれらの駆動方法によれば、単純な画素回路構成でしかも検出精度の高い電圧測定により、各画素の駆動トランジスタと有機EL素子の特性を切り分けて高精度測定できるので、駆動能動素子や発光素子の特性の不均一に起因する輝度ムラを補正できるという効果を奏する。

40

【図面の簡単な説明】

【0048】

【図1】図1は、本発明の実施の形態1に係る表示装置の電気的な構成を示すブロック図である。

【図2】図2は、表示部の有する一画素部の回路構成及びその周辺回路との接続を示す図である。

【図3】図3は、本発明の実施の形態1に係る表示装置の有する制御回路の、駆動トランジスタ又は有機EL素子の特性を検出する場合の動作フローチャートである。

【図4】図4は、駆動トランジスタ特性又は有機EL素子特性を検出する場合の検査電流の供給タイミングを示すタイミングチャートである。

50

【図 5】図 5 は、通常動作時における制御回路の動作フローチャートである。

【図 6】図 6 は、データ線と検査電流発生回路との接続関係を示す図である。

【図 7】図 7 は、データ線と検査電流発生回路との接続関係を示す図である。

【図 8】図 8 は、データ線と検査電流発生回路との接続関係を示す図である。

【図 9】図 9 は、データ線と電圧検出回路との接続関係を示す図である。

【図 10】図 10 は、データ線と電圧検出回路との接続関係を示す図である。

【図 11】図 11 は、データ線と電圧検出回路との接続関係を示す図である。

【図 12】図 12 は、本発明の実施の形態 1 の第 1 の変形例を示す表示装置の備える画素部の回路構成図である。

【図 13】図 13 は、本発明の実施の形態 1 の第 2 の変形例を示す表示装置の備える画素部の回路構成図である。

10

【図 14】図 14 は、本発明の実施の形態 1 の第 3 の変形例を示す表示装置の備える画素部の回路構成図である。

【図 15】図 15 は、本発明の実施の形態 2 に係る表示装置の有する画素部の回路構成図である。

【図 16】図 16 は、本発明の実施の形態 2 に係る表示装置の有する制御回路の、駆動トランジスタ又は有機 EL 素子の特性を検出する場合の動作フローチャートである。

【図 17】図 17 は、駆動トランジスタ特性検出時の検査電流の供給タイミングを示すタイミングチャートである。

【図 18】図 18 は、有機 EL 素子特性検出時の検査電流の供給タイミングを示すタイミングチャートである。

20

【図 19】図 19 は、本発明の実施の形態 3 に係る電子装置の電氣的な構成を示すブロック図である。

【図 20】図 20 は、画素アレイ部の有する一画素部の回路構成及びその周辺回路との接続を示す図である。

【図 21】図 21 は、本発明の表示装置を内蔵した薄型フラット TV の外観図である。

【発明を実施するための形態】

【0049】

(実施の形態 1)

本実施の形態における表示装置は、複数の画素部を有するアクティブマトリクス型の発光パネルを備え、画素部は、選択されたデータ線から供給された信号電圧に対応した信号電流を出力する第 1 トランジスタと、第 1 トランジスタへの信号電圧の供給をオンオフする第 1 スイッチ素子と、信号電流の入力により光信号を出力する発光素子と、選択されたデータ線と第 1 トランジスタの第 2 端子とが短絡状態であることを可能とするように接続された第 2 スイッチ素子とを備える。また、本表示装置は、さらに、第 1 トランジスタ又は発光素子に検査電流を流す検査電流発生回路と、当該検査電流により発生した電圧を選択されたデータ線にて測定する電圧検出回路とを備える。これにより、各画素に配置された駆動トランジスタと発光素子の特性を独立に高精度測定できるので、駆動トランジスタや発光素子の特性の不均一に起因する輝度ムラを補正できる。

30

【0050】

図 1 は、本発明の実施の形態 1 に係る表示装置の電氣的な構成を示すブロック図である。同図における表示装置 1 は、表示部 10 と、走査線駆動回路 20 と、データ線駆動回路 30 と、検査電流発生回路 40 と、電圧検出回路 50 と、マルチプレクサ 60 と、制御回路 70 と、メモリ 80 とを備える。

40

【0051】

表示部 10 は、複数の画素部 100 を備える。

【0052】

図 2 は、表示部の有する一画素部の回路構成及びその周辺回路との接続を示す図である。同図における画素部 100 は、有機 EL 素子 110 と、駆動トランジスタ 120 と、スイッチングトランジスタ 130 と、検査トランジスタ 140 と、保持容量 150 と、共通

50

電極 1 1 5 と、電源線 1 2 5 と、走査線 2 1 と、制御線 2 2 と、データ線 3 1 とを備える。また、周辺回路は、走査線駆動回路 2 0 と、データ線駆動回路 3 0 と、検査電流発生回路 4 0 と、電圧検出回路 5 0 と、マルチプレクサ 6 0 とを備える。

【 0 0 5 3 】

まず、図 1 に記載された構成要素について、その機能を説明する。

【 0 0 5 4 】

走査線駆動回路 2 0 は、走査線 2 1、第 1 制御線である制御線 2 2 に接続されており、画素部 1 0 0 のスイッチングトランジスタ 1 3 0 及び検査トランジスタ 1 4 0 の導通・非導通を制御する機能を有する。

【 0 0 5 5 】

データ線駆動回路 3 0 は、データ線 3 1 に接続されており、信号電圧を出力して、駆動トランジスタ 1 2 0 に流れる信号電流を決定する機能を有する。また、データ線駆動回路 3 0 は、データ線 3 1 との接続を開放したり、ショートしたりすることが可能なスイッチを有する。

【 0 0 5 6 】

検査電流発生回路 4 0 は、データ線 3 1 に接続されており、駆動トランジスタ 1 2 0 や有機 E L 素子 1 1 0 の特性を検出するための検査電流を出力する機能を有し、第 1 回路パス形成手段の構成要素である。

【 0 0 5 7 】

電圧検出回路 5 0 は、マルチプレクサ 6 0 を介してデータ線 3 1 に接続されており、検査電流発生回路 4 0 が検査電流を出力している間に、データ線 3 1 の電圧を検出する機能を有し、第 2 回路パス形成手段の構成要素である。

【 0 0 5 8 】

マルチプレクサ 6 0 は、電圧検出回路 5 0 に接続されるデータ線 3 1 の切り替えを行う機能を有する。

【 0 0 5 9 】

制御回路 7 0 は、走査線駆動回路 2 0、データ線駆動回路 3 0、検査電流発生回路 4 0、マルチプレクサ 6 0、電圧検出回路 5 0、及びメモリ 8 0 の制御を行う機能を有する。電圧検出回路 5 0 により検出された電圧値は、デジタル値に変換され、演算により特性パラメータ化される。そして、制御回路 7 0 によりメモリ 8 0 に書き込まれる。また、制御回路 7 0 は、メモリ 8 0 に書き込まれた特性パラメータを読み出し、外部から入力された映像信号データを、その特性パラメータに基づいて補正して、データ線駆動回路 3 0 へと出力する。

【 0 0 6 0 】

次に、画素部 1 0 0 の内部回路構成について、図 2 を用いて説明する。

【 0 0 6 1 】

駆動トランジスタ 1 2 0 は、第 1 トランジスタとして機能し、駆動トランジスタ 1 2 0 のゲートは、スイッチングトランジスタ 1 3 0 を介してデータ線 3 1 に接続され、第 1 端子であるソース及びドレインの一方が有機 E L 素子 1 1 0 の一方の端子であるアノードに接続され、第 2 端子であるソース及びドレインの他方が、電源線 1 2 5 に接続されている。

【 0 0 6 2 】

また、スイッチングトランジスタ 1 3 0 は、第 1 スwitchングトランジスタとして機能し、スイッチングトランジスタ 1 3 0 のゲートは、走査線 2 1 に接続されている。

【 0 0 6 3 】

検査トランジスタ 1 4 0 は、第 2 トランジスタとして機能し、検査電流パスを形成する第 1 回路パス形成手段の構成要素である。また、検査トランジスタ 1 4 0 は、有機 E L 素子 1 1 0 のアノード電圧をデータ線 3 1 にて測定する電圧パスを形成する第 2 回路パス形成手段の構成要素を兼用している。検査用トランジスタ 1 4 0 のゲートは、制御線 2 2 に接続され、ソースは、有機 E L 素子 1 1 0 の一方の端子であるアノードに接続され、ドレ

10

20

30

40

50

インは、データ線 3 1 に接続されている。

【 0 0 6 4 】

保持容量 1 5 0 は、電源線 1 2 5 と駆動トランジスタ 1 2 0 のゲート端子との間に接続されている。

【 0 0 6 5 】

有機 E L 素子 1 1 0 は、発光素子として機能し、有機 E L 素子 1 1 0 の他方の端子であるカソードは、共通電極 1 1 5 に接続されている。

【 0 0 6 6 】

なお、図 1、図 2 には記載されていないが、電源線 1 2 5 はすべて同じ電源に接続されている。また、共通電極 1 1 5 も電源に接続されている。

10

【 0 0 6 7 】

次に、本発明の実施の形態 1 にかかる表示装置の駆動方法について説明をする。本駆動方法により、駆動トランジスタ 1 2 0 の特性の検出、有機 E L 素子 1 1 0 の特性の検出が可能である。

【 0 0 6 8 】

図 3 は、本発明の実施の形態 1 に係る表示装置の有する制御回路の、駆動トランジスタ又は有機 E L 素子の特性を検出する場合の動作フローチャートである。

【 0 0 6 9 】

最初に、データ線駆動回路 3 0 とデータ線 3 1 との接続を非導通状態とし、検査電流発生回路 4 0 とデータ線 3 1 との接続を導通状態に設定する ( S 1 0 )。この接続は、例えば、データ線駆動回路 3 0 とデータ線 3 1 との間のスイッチをオフすること、及び検査電流発生回路 4 0 とデータ線 3 1 との間のスイッチをオンすることにより実現される。

20

【 0 0 7 0 】

図 4 は、駆動トランジスタ特性又は有機 E L 素子特性を検出する場合の検査電流の供給タイミングを示すタイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、走査線 2 1 に発生する電圧の波形図、制御線 2 2 に発生する電圧の波形図、及び検査電流 4 1 の波形図が示されている。

【 0 0 7 1 】

次に、図 4 の t 1 において、走査線 2 1 及び制御線 2 2 の電圧のレベルを H I G H にして、それぞれ、スイッチングトランジスタ 1 3 0 及び検査トランジスタ 1 4 0 をオンにする ( S 1 1 )。なお、有機 E L 素子特性の検出時には、スイッチングトランジスタ 1 3 0 はオフであってもよい。

30

【 0 0 7 2 】

次に、図 4 の t 2 において、検査電流発生回路 4 0 から図 2 中の矢印の向きに検査電流 4 1 を流す ( S 1 2 )。

【 0 0 7 3 】

ステップ S 1 2 において、駆動トランジスタ 1 2 0 の特性検出時には、共通電極 1 1 5 には、共通電極 1 1 5 に接続された第 2 電源により有機 E L 素子 1 1 0 に逆バイアスがかかるような可変電圧  $V_B$  が加えられるため、有機 E L 素子 1 1 0 には電流は流れない。よって、この検査電流 4 1 は、第 1 検査電流として、データ線 3 1、検査トランジスタ 1 4 0、及び駆動トランジスタ 1 2 0 を経由して、電源線 1 2 5 に流れこむ。その際、スイッチングトランジスタ 1 3 0 がオン状態であるので、駆動トランジスタ 1 2 0 のゲート端子はデータ線 3 1 に接続されている。よって、データ線 3 1 の電圧は、駆動トランジスタ 1 2 0 に検査電流 4 1 が流れた際の駆動トランジスタ 1 2 0 のゲート電圧とほぼ等しくなる。

40

【 0 0 7 4 】

一方、ステップ S 1 2 において、有機 E L 素子 1 1 0 の特性検出時には、電源線 1 2 5 には、電源線 1 2 5 に接続された第 1 電源により、駆動トランジスタ 1 2 0 に電流が流れないように、駆動トランジスタ 1 2 0 のゲート電圧と同程度かそれ以上の可変電圧  $V_A$  が印加されており、この検査電流 4 1 は、第 2 検査電流として、データ線 3 1、検査トラン

50

ジスタ 140、及び有機 EL 素子 110 を経由して、共通電極 115 に流れこむ。その際、検査トランジスタ 140 がオン状態であるので、有機 EL 素子 110 のアノード端子はデータ線 31 に接続されている。よって、データ線 31 の電圧は、有機 EL 素子 110 に検査電流 41 が流れた際の有機 EL 素子 110 のアノード電圧とほぼ等しくなる。

【0075】

次に、図 4 の  $t_2$  から  $t_3$  の間において、検査電流 41 を供給し、データ線 31 に現れた電圧を電圧検出回路 50 で検出する (S13)。これにより、検査電流 41 の大きさに対する、駆動トランジスタ 120 のゲート電圧、又は有機 EL 素子 110 のアノード電圧を知ることができる。

【0076】

10

ここで、駆動トランジスタ 120 の特性を検出する場合には、上記ステップ S13 において、駆動トランジスタ 120 のゲート端子とドレイン端子は、スイッチングトランジスタ 130 及び検査トランジスタ 140 を介して接続されているため、駆動トランジスタ 120 は飽和領域で動作している。また、駆動トランジスタ 120 のソース電圧は電源線 125 に印加された電圧である。ここで、検出された電圧を  $V_{det}$ 、駆動トランジスタ 120 のソース端子に印加された電源電圧を  $V_{dd}$ 、及び検査電流を  $I_{test}$  とすると、以下の式 1 が成り立つ。

【0077】

【数 1】

$$I_{test} = (\beta/2) (V_{det} - V_{dd} - V_{th})^2 \quad (式 1)$$

20

【0078】

ここで、 $\beta$  は、駆動トランジスタ 120 のチャネル領域、酸化膜容量、及び移動度に関する特性パラメータであり、 $V_{th}$  は、駆動トランジスタ 120 の閾値電圧であり移動度に関する。

【0079】

式 1 により、大きさの異なる 2 種類の検査電流  $I_1$  及び  $I_2$  を流して検出された電圧をそれぞれ  $V_{det1}$ 、 $V_{det2}$  とすると、以下のような連立方程式を立てることができる。

【0080】

【数 2】

$$I_1 = (\beta/2) (V_{det1} - V_{dd} - V_{th})^2 \quad (式 2)$$

【0081】

【数 3】

$$I_2 = (\beta/2) (V_{det2} - V_{dd} - V_{th})^2 \quad (式 3)$$

【0082】

40

$V_{gs1} = V_{det1} - V_{dd}$ 、 $V_{gs2} = V_{det2} - V_{dd}$ とおき、この連立方程式を解くと、 $V_{th}$  と  $\beta$  はそれぞれ以下になる。

【0083】

【数 4】

$$\beta = \left( \frac{\sqrt{2I_1} - \sqrt{2I_2}}{V_{gs1} - V_{gs2}} \right)^2 \quad \dots \dots \dots \text{(式 4)}$$

$$V_{th} = \frac{V_{gs2} \times \sqrt{2I_1} - V_{gs1} \times \sqrt{2I_2}}{\sqrt{2I_1} - \sqrt{2I_2}}$$

【0084】

このようにして、検査電流 41 を流し、その時のデータ線 31 の電圧を測定することにより、駆動トランジスタ 120 の移動度や閾値といった特性パラメータを算出することができる。

10

【0085】

一方、有機 EL 素子 110 の特性を検出する場合には、検査電流 41 を  $I_{EL}$ 、発生した有機 EL 素子 110 のアノード電圧を  $V_{EL}$  とすると、予め取得されている有機 EL 素子 110 の初期の電流 - 電圧特性と、今回取得された ( $I_{EL}$ 、 $V_{EL}$ ) とのズレ量を算出する。

【0086】

次に、制御回路 70 は、電圧検出回路 50 により検出された電圧値  $V_{det1}$  及び  $V_{det2}$ 、または  $V_{EL}$  をデジタル値に変換し、それらと式 2 ないし式 4 又は初期電流 - 電圧特性を用いて算出した特性パラメータをメモリ 80 に格納する (S14)。

20

【0087】

次に、図 4 の t3 において、検査電流 41 の供給を停止する (S15)。

【0088】

なお、ステップ S15 は、ステップ S14 の後である必要はなく、ステップ S14 と並行して実行されてもよく、または、ステップ S13 の後であってステップ S14 の前に実行されてもよい。

【0089】

上述した一連の動作ステップにより、データ線の電圧が測定され、その検出結果が評価されることにより、画素部の画素欠陥が発見されるだけでなく、駆動トランジスタや有機 EL 素子のばらつきや経時変動に関する情報が独立に取得できる。取得された特性パラメータがメモリに保存され、後述する通常動作時のデータ電圧の補正に用いられることで、駆動トランジスタや有機 EL 素子の特性ばらつきや経時変動による輝度ムラが改善される。

30

【0090】

次に、本発明の実施の形態 1 にかかる表示装置の通常動作時における駆動方法について説明する。

【0091】

図 5 は、通常動作時における制御回路の動作フローチャートである。

【0092】

最初に、データ線駆動回路 30 とデータ線 31 との接続を導通状態とし、検査電流発生回路 40 とデータ線 31 との接続を非導通状態に設定する (S20)。この接続は、例えば、検査電流発生回路 40 の出力電流をゼロにすることで実現できる。また、検査電流発生回路 40 とデータ線 31 との間に設けられたスイッチをオフすることで、接続を開放してもよい。

40

【0093】

次に、検査トランジスタ 140 を、オフ状態にする (S21)。なお、本ステップ S21 は、ステップ S20 の前に実行されていてもよい。また、通常動作時には、検査トランジスタ 140 は常にオフ状態であるが、検査トランジスタ 140 をオン状態とすることで、データ線駆動回路 30 の出力電圧を直接有機 EL 素子 110 に印加することができるため、駆動時の黒挿入に使ってもよい。

50



## 【0094】

最後に、メモリ80から読み出された特性パラメータにより補正された信号電圧をデータ線駆動回路30から出力し、画素部100へ書き込むことにより画像表示を実行する(S22)。

## 【0095】

以上、駆動トランジスタ及び有機EL素子の特性検出動作、及び通常動作により、特性検出時に得られた特性パラメータに基づき信号電圧が補正されるので、駆動トランジスタや有機EL素子の特性ばらつきや経時変動による輝度ムラが改善される。

## 【0096】

なお、図2において、電圧検出回路50と検査電流発生回路40とは、データ線31の両側に、画素部を挟んで接続されているが、電圧検出回路50と検査電流発生回路40とが、画素部に対してデータ線31の同じ側に接続されていてもよい。大きな検査電流を流してデータ線31の電圧が測定される場合、電圧検出回路50が、検査電流発生回路40と同じ側にあると、データ線31の配線抵抗による電圧降下により検出精度が低下する可能性がある。その場合は、電圧検出回路50と検査電流発生回路40とは、データ線31の両側に、画素部を挟んで接続されているのが好ましい。検査電流を大きくすることにより、検出時間を早めたい場合、データ線31の両側に接続する構成は非常に有効である。

## 【0097】

また、検査電流発生回路40は、データ線駆動回路30とともにデータドライバICに内蔵されていてもよいし、データドライバICとは別にあってもよい。

## 【0098】

また、検査電流発生回路40は、図6に示されるデータ線と検査電流発生回路との接続関係のように、データ線31の本数と同数の電流発生源42を有するものであってもよい。

## 【0099】

また、検査電流発生回路40は、図7に示されるデータ線と検査電流発生回路との接続関係のように、データ線31の切り替えを行うマルチプレクサ43とデータ線31の本数より少ない電流発生源42を有するものであってもよい。

## 【0100】

また、データ線31の切り替えを行うマルチプレクサ43とデータ線31より少ない電流発生源42をもつ場合、マルチプレクサ43は、図8に示されるデータ線と検査電流発生回路との接続関係のように、発光パネル5上に形成されていてもよい。

## 【0101】

さらに、電圧検出回路50は、データ線駆動回路30とともにデータドライバICに内蔵されていてもよいし、データドライバICとは別にあってもよい。

## 【0102】

また、電圧検出回路50は、図9に示されるデータ線と電圧検出回路との接続関係のように、データ線31の本数と同数の電圧検出器51を有するものであってもよい。

## 【0103】

また、電圧検出回路50は、図10に示されるデータ線と電圧検出回路との接続関係のように、データ線31の切り替えを行うマルチプレクサ52とデータ線31の本数より少ない電圧検出器51をもつものであってもよい。

## 【0104】

また、データ線31の切り替えを行うマルチプレクサ52とデータ線31より少ない電圧検出器51をもつ場合、マルチプレクサ52は、図11に示されるデータ線と電圧検出回路との接続関係のように、発光パネル5上に形成されていてもよい。

## 【0105】

図12は、本発明の実施の形態1の第1の変形例を示す表示装置の備える画素部の回路構成図である。同図における画素部200は、有機EL素子210と、駆動トランジスタ220と、スイッチングトランジスタ230と、検査トランジスタ240と、保持容量1

10

20

30

40

50

50と、共通電極115と、電源線125と、走査線21と、制御線22と、データ線31とを備える。

【0106】

同図に記載された画素部200は、図2に記載された画素部100と比較して、トランジスタがすべてpチャネルであり、駆動トランジスタ220と接続される有機EL素子210の端子はカソードである点のみが回路構成として異なる。以下、画素部200を有する表示装置の駆動方法について、図3に記載された画素部100を有する表示装置の駆動方法と異なる点のみ説明する。

【0107】

図3に記載されたステップS11では、スイッチングトランジスタ230及び検査トランジスタ240をオン状態にするために、走査線21及び制御線22の電圧をHIGHレベルからLOWレベルに切り換える。なお、有機EL素子特性の検出時には、スイッチングトランジスタ230はオフであってもよい。

【0108】

また、図3に記載されたステップS12では、検査電流44は、図2に記載された検査電流41と逆向きになる。

【0109】

これにより、ステップS13では、検査電流44の大きさに対する、駆動トランジスタ220のゲート電圧、又は有機EL素子210のカソード電圧を知ることができる。

【0110】

図13は、本発明の実施の形態1の第2の変形例を示す表示装置の備える画素部の回路構成図である。同図における画素部300は、有機EL素子110と、駆動トランジスタ120と、スイッチングトランジスタ130と、ELスイッチングトランジスタ310と、検査トランジスタ140と、保持容量150と、共通電極115と、電源線125と、走査線21と、制御線22及び23と、データ線31とを備える。

【0111】

同図に記載された画素部300は、図2に記載された画素部100と比較して、有機EL素子110のアノード端子にELスイッチングトランジスタ310が挿入されている点、及びELスイッチングトランジスタ310のオンオフを制御するための制御線23がELスイッチングトランジスタ310のゲートに接続されている点のみが回路構成として異なる。

【0112】

ELスイッチングトランジスタ310は、第2スイッチ素子として機能し、有機EL素子110への検査電流の供給の有無を制御する。

【0113】

以下、画素部300を有する表示装置の駆動方法について、図3に記載された画素部100を有する表示装置の駆動方法と異なる点のみ説明する。

【0114】

図3に記載されたステップS12では、有機EL素子110に逆バイアス電圧が印加されることにより、有機EL素子110には検査電流が流れず、駆動トランジスタ120に検査電流41が流れるように制御されていた。これに対して、本実施例では、有機EL素子110のアノードに接続されたELスイッチングトランジスタ310を、制御線23を介してオフ状態とすることで、有機EL素子110に電流が流れず、駆動トランジスタ120に検査電流41が流れるように制御されている。

【0115】

図14は、本発明の実施の形態1の第3の変形例を示す表示装置の備える画素部の回路構成図である。同図における画素部400は、有機EL素子110と、駆動トランジスタ120と、スイッチングトランジスタ130及び410と、検査トランジスタ140と、保持容量150と、共通電極115と、電源線125と、走査線21と、制御線22及び24と、データ線31とを備える。

10

20

30

40

50

## 【 0 1 1 6 】

同図に記載された画素部 4 0 0 は、図 2 に記載された画素部 1 0 0 と比較して、駆動トランジスタ 1 2 0 の第 2 端子と電源線 1 2 5 との間にスイッチングトランジスタ 4 1 0 が挿入されている点、及びスイッチングトランジスタ 4 1 0 のオンオフを制御するための制御線 2 4 がスイッチングトランジスタ 4 1 0 のゲートに接続されている点のみが回路構成として異なる。

## 【 0 1 1 7 】

スイッチングトランジスタ 4 1 0 は、第 3 スイッチ素子として機能し、駆動トランジスタ 1 2 0 への検査電流の供給の有無を制御する。

## 【 0 1 1 8 】

以下、画素部 4 0 0 を有する表示装置の駆動方法について、図 3 に記載された画素部 1 0 0 を有する表示装置の駆動方法と異なる点のみ説明する。

## 【 0 1 1 9 】

図 3 に記載されたステップ S 1 2 では、電源線 1 2 5 に駆動トランジスタ 1 2 0 のゲート電圧と同程度かそれ以上の電圧が印加されることにより、駆動トランジスタ 1 2 0 には検査電流が流れず、有機 E L 素子 1 1 0 に検査電流 4 1 が流れるように制御されていた。これに対して、本実施例では、駆動トランジスタ 1 2 0 の第 2 端子に接続されたスイッチングトランジスタ 4 1 0 を、制御線 2 4 を介してオフ状態とすることで、駆動トランジスタ 1 2 0 に電流が流れず、有機 E L 素子 1 1 0 に検査電流 4 1 が流れるように制御されている。

## 【 0 1 2 0 】

なお、本実施例にて追加されたスイッチングトランジスタ 4 1 0 は、駆動トランジスタ 1 2 0 の第 1 端子に挿入（図 1 4 中の点 P）されていてよい。

## 【 0 1 2 1 】

上述した本発明の実施の形態 1 における第 1 ～ 第 3 の変形例においても、データ線の電圧が測定され、その検出結果が評価されることにより、画素部の画素欠陥が発見されるだけでなく、駆動トランジスタや有機 E L 素子のばらつきに関する情報が独立に取得できる。取得された特性パラメータがメモリに保存され、後述する通常動作時のデータ電圧の補正に用いられることで、駆動トランジスタや有機 E L 素子の特性ばらつきによる輝度ムラが改善される。

## 【 0 1 2 2 】

（実施の形態 2）

本実施の形態における表示装置は、複数の画素部を有するアクティブマトリクス型の発光パネルを備え、画素部は、選択されたデータ線から供給された信号電圧に対応した信号電流を出力する第 1 トランジスタと、第 1 トランジスタへの信号電圧の供給をオンオフする第 1 スイッチ素子と、信号電流の入力により光信号を出力する発光素子と、第 1 トランジスタと第 1 スイッチ素子との間に接続された電圧変換部と、選択されたデータ線と第 1 トランジスタのゲート端子とが短絡状態または一定の電位差を有する導通状態であること、及び、選択されたデータ線と第 1 トランジスタの第 2 端子とが短絡状態であること、を可能とするように接続された 1 以上の第 2 スイッチ素子とを備える。また、電子装置は、さらに、第 1 トランジスタ又は発光素子に検査電流を流す検査電流発生回路と、当該検査電流により発生した電圧を、選択されたデータ線にて測定する電圧検出回路とを備える。これにより、第 1 トランジスタの閾値（ $V_{th}$ ）変動が補償された回路においても、各画素に配置された駆動トランジスタと発光素子の特性を独立に高精度測定できるので、駆動トランジスタや発光素子の特性の不均一に起因する輝度ムラを補正できる。

## 【 0 1 2 3 】

図 1 5 は、本発明の実施の形態 2 に係る表示装置の有する画素部の回路構成図である。同図における画素部 5 0 0 は、有機 E L 素子 1 1 0 と、駆動トランジスタ 2 2 0 と、スイッチングトランジスタ 2 3 0 と E L スwitchングトランジスタ 5 2 0 と、検査トランジスタ 2 4 0 と、閾値補償トランジスタ 5 1 0 と、保持容量 1 5 0 と、閾値補償容量 5 3 0 と

10

20

30

40

50

、共通電極 115 と、電源線 125 と、走査線 21 と、制御線 22、25、及び 26 と、データ線 31 とを備える。同図における画素部 500 は、実施の形態 1 に係る表示装置の備える画素部 100 と比較して、閾値補償トランジスタ 510 及びその動作を制御する第 2 制御線である制御線 25 が付加されていること、有機 EL 素子 110 のアノード端子に EL スwitchングトランジスタ 520 及びその動作を制御する制御線 26 が付加されていること、スイッチングトランジスタ 230 と駆動トランジスタ 220 のゲート端子との間に閾値補償容量 530 が付加されていること、及び各種トランジスタは全て p チャネルのトランジスタであることが異なる。図 2 に記載された画素部 100 と同じ点は説明を省略し、以下、異なる点について説明する。

【0124】

10

閾値補償トランジスタ 510 は、ソース及びドレインの一方が駆動トランジスタ 220 の第 1 端子であるソース及びドレインの一方に接続され、ソース及びドレインの他方が駆動トランジスタ 220 のゲートに接続されている。

【0125】

画素部 100 が、駆動トランジスタ 120、スイッチングトランジスタ 130、及び保持容量 150 という、2つのトランジスタ及び 1つの容量という基本回路で有機 EL 素子 110 への電流供給を制御しているのに対し、画素部 500 は、上記基本回路に、閾値補償トランジスタ 510 及び電圧変換部として機能する閾値補償容量 530 が付加されることにより、駆動トランジスタの閾値電圧  $V_{th}$  の変動を補償する機能を有する。これにより、駆動トランジスタ 220 は、閾値電圧  $V_{th}$  の変動による出力信号電流の変動を生じ

20

【0126】

EL スwitchングトランジスタ 520 は、図 13 に記載された画素部 300 における EL スwitchングトランジスタ 310 と同様の機能を有し、検査電流 41 の有機 EL 素子 110 への供給の有無を制御する。

【0127】

図 16 は、本発明の実施の形態 2 に係る表示装置の有する制御回路の、駆動トランジスタ又は有機 EL 素子の特性を検出する場合の動作フローチャートである。ここで、画素部 500 の周辺回路の構成及び接続は図 2 に記載された周辺回路と同様である。

【0128】

30

最初に、データ線駆動回路 30 とデータ線 31 との接続を非導通状態とし、検査電流発生回路 40 とデータ線 31 との接続を導通状態に設定する (S30)。この接続は、例えば、データ線駆動回路 30 とデータ線 31 との間のスイッチをオフすること、及び検査電流発生回路 40 とデータ線 31 との間のスイッチをオンすることにより実現される。

【0129】

次に、駆動トランジスタ 220 特性を検出する場合と有機 EL 素子 110 特性を検出する場合とを選択する (S31)。

【0130】

次に、ステップ S31 で駆動トランジスタ 220 特性検出を選択した場合の動作について説明する。

40

【0131】

図 17 は、駆動トランジスタ特性検出時の検査電流の供給タイミングを示すタイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、走査線 21 の電圧、制御線 25 の電圧、制御線 22 の電圧、制御線 26 の電圧、及び検査電流を表している。

【0132】

図 17 の時刻  $t_1$  において、制御線 25 及び制御線 22 の電圧のレベルを LOW にして、それぞれ、閾値補償トランジスタ 510 及び検査トランジスタ 240 をオンにする (S32)。

【0133】

50

次に、ステップ S 3 1 で有機 E L 素子 1 1 0 特性検出を選択した場合の動作について説明する。

【 0 1 3 4 】

図 1 8 は、有機 E L 素子特性検出時の検査電流の供給タイミングを示すタイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、走査線 2 1 の電圧、制御線 2 5 の電圧、制御線 2 2 の電圧、制御線 2 6 の電圧、及び検査電流を表している。

【 0 1 3 5 】

図 1 8 の時刻  $t_1$  において、制御線 2 2 及び制御線 2 6 の電圧のレベルを LOW にして、それぞれ、検査トランジスタ 2 4 0 及び E L スイッチングトランジスタ 5 2 0 をオンにする ( S 3 3 ) 。

【 0 1 3 6 】

以降のステップについては、駆動トランジスタ特性検出時及び有機 E L 素子特性検出時における動作を共通ステップとして説明する。

【 0 1 3 7 】

図 1 7 又は図 1 8 の時刻  $t_2$  において、駆動トランジスタ特性検出時には検査電流発生回路 4 0 から図 1 5 中の矢印の向きに検査電流 4 5 を流す。あるいは、有機 E L 素子特性検出時には検査電流発生回路 4 0 から図 1 5 中の矢印の向きに検査電流 4 6 を流す ( S 3 4 ) 。

【 0 1 3 8 】

駆動トランジスタ特性検出時の検査電流 4 5 は、データ線 3 1、検査トランジスタ 2 4 0、駆動トランジスタ 2 2 0 を経由して、電源線 1 2 5 に流れこむ。その際、閾値補償トランジスタ 5 1 0 及び検査トランジスタ 2 4 0 により、駆動トランジスタ 2 2 0 のゲート端子がデータ線 3 1 に接続されることになり、データ線 3 1 の電圧は、駆動トランジスタ 2 2 0 に検査電流 4 5 が流れた際の駆動トランジスタ 2 2 0 のゲート電圧とほぼ等しくなる。

【 0 1 3 9 】

ここで、駆動トランジスタ 2 2 0 のゲート端子とドレイン端子は、閾値補償トランジスタ 5 1 0 を介して接続されているため、駆動トランジスタ 2 2 0 は飽和領域で動作している。また、駆動トランジスタ 2 2 0 のソース電圧は電源線 1 2 5 に印加された電圧である。ここで、検出された電圧を  $V_{det}$ 、駆動トランジスタ 2 2 0 のソース端子に印加された電源電圧を  $V_{dd}$ 、及び検査電流を  $I_{test}$  とすると、前述した式 1 が成り立つ。

【 0 1 4 0 】

ここで、実施の形態 1 と同様に、大きさの異なる 2 種類の検査電流  $I_1$  及び  $I_2$  を流して、連立方程式を解くことにより、式 4 より  $V_{th}$  が求まる。あるいは、本実施の形態 2 における画素部 5 0 0 は、通常動作時に駆動トランジスタ 2 2 0 の閾値電圧  $V_{th}$  の変動が補償されるので、画素間の特性ばらつきを補正する場合には、初期値  $V_{th}$  を定数として扱うことができる。よって、 $V_{th}$  の初期値を求めた後は、以下のように、1 種類の検査電流  $I_{test}$  により、変数  $\beta$  のみを求めてもよい。

【 0 1 4 1 】

式 2 において、 $V_{gs} = V_{det} - V_{dd}$  とおき、この方程式を解くと、 $\beta$  は以下のようになる。

【 0 1 4 2 】

【 数 5 】

$$\beta = \frac{2 \times I_{test}}{(V_{gs} - V_{th})^2} \quad (式 5)$$

【 0 1 4 3 】

よって、検査電流 4 5 供給時のデータ線 3 1 の電圧が測定されることにより、駆動トランジスタ 2 2 0 の移動度などに関する特性パラメータを算出することができる。

【0144】

一方、有機 EL 素子特性検出時の検査電流 4 6 は、駆動トランジスタ 2 2 0 のゲート電位と同程度かそれ以下の電圧が電源線 1 2 5 に印加されているため、駆動トランジスタ 2 2 0 には流れない。検査電流 4 6 は、データ線 3 1、検査トランジスタ 2 4 0、EL スイッチングトランジスタ 5 2 0、有機 EL 素子 1 1 0 を経由して、共通電極 1 1 5 に流れ込む。その際、検査トランジスタ 2 4 0 及び EL スイッチングトランジスタ 5 2 0 により、有機 EL 素子 1 1 0 のアノードがデータ線 3 1 に接続されているため、データ線 3 1 の電圧は、有機 EL 素子 1 1 0 に検査電流 4 6 が流れた際の有機 EL 素子 1 1 0 のアノード電圧とほぼ等しくなる。

10

【0145】

次に、図 1 7 又は図 1 8 の  $t_2$  から  $t_3$  の間において、検査電流 4 5 又は 4 6 を供給し、データ線 3 1 に現れた電圧を電圧検出回路 5 0 で検出する (S 3 5)。これにより、検査電流の大きさに対する、駆動トランジスタ 2 2 0 のゲート電圧、又は有機 EL 素子 1 1 0 のアノード電圧を知ることができる。

【0146】

ここで、検査電流 4 6 を  $I_{EL}$ 、発生した有機 EL 素子 1 1 0 のアノード電圧を  $V_{EL}$  とすると、予め取得されている有機 EL 素子 1 1 0 の初期の電流 - 電圧特性と、今回取得された ( $I_{EL}$ 、 $V_{EL}$ ) とのズレ量を算出することができる。

20

【0147】

次に、上述したように、電圧検出回路 5 0 により検出された電圧値  $V_{det}$  (または  $V_{det1}$  及び  $V_{det2}$ )、又は  $V_{EL}$  をデジタル値に変換し、それらと式 2 ないし式 5、又は初期電流 - 電圧特性を用いて算出した特性パラメータをメモリ 8 0 に格納する (S 3 6)。

【0148】

次に、図 1 7 又は図 1 8 の  $t_3$  において、検査電流の供給を停止する (S 3 7)。

【0149】

なお、ステップ S 3 7 は、ステップ S 3 6 の後である必要はなく、ステップ S 3 6 と並行して実行されてもよく、または、ステップ S 3 5 の後であってステップ S 3 6 の前に実行されてもよい。

30

【0150】

上述した一連の動作ステップにより、駆動トランジスタの閾値電圧を補償するトランジスタや容量が付加された画素部においても、データ線の電圧が測定され、その検出結果が評価されることにより、画素部の画素欠陥が発見されるだけでなく、駆動トランジスタや有機 EL 素子のばらつきや経時変動に関する情報が独立に取得できる。取得された特性パラメータがメモリに保存され、後述する通常動作時のデータ電圧の補正に用いられることで、駆動トランジスタや有機 EL 素子の特性ばらつきや経時変動による輝度ムラが改善される。

【0151】

次に、本発明の実施の形態 2 にかかる表示装置の通常動作時における駆動方法について説明する。本実施の形態における通常動作時の制御回路の動作フローチャートは、図 5 に記載された通常動作時における制御回路の動作フローチャートと同様である。よって、図 5 を用いてその動作を説明する。

40

【0152】

最初に、データ線駆動回路 3 0 とデータ線 3 1 との接続を導通状態とし、検査電流発生回路 4 0 とデータ線 3 1 との接続を非導通状態に設定する (S 2 0)。

【0153】

次に、検査トランジスタ 2 4 0 を、オフ状態にする (S 2 1)。なお、本ステップ S 2 1 は、ステップ S 2 0 の前に実行されていてもよい。また、通常動作時には、検査トランジスタ 2 4 0 は常にオフ状態であるが、検査トランジスタ 2 4 0 及び EL スイッチングト

50

ランジスタ 520 をオン状態とすることで、データ線駆動回路 30 の出力電圧を直接有機 EL 素子 110 に印加することができるため、駆動時の黒挿入に使ってもよい。

【0154】

最後に、メモリ 80 から読み出された特性パラメータにより補正された信号電圧をデータ線駆動回路 30 から出力し、画素部 500 へ書き込むことにより画像表示を実行する (S22)。

【0155】

以上のように、本発明の実施の形態 2 に係る駆動トランジスタの閾値電圧を補償するトランジスタや容量が付加された画素部を有する表示装置においても、駆動トランジスタ及び有機 EL 素子の特性検出動作、及び通常動作により、特性検出時に得られた特性パラメータに基づき信号電圧が補正されるので、駆動トランジスタや有機 EL 素子の特性ばらつきや経時変動による輝度ムラが改善される。

【0156】

なお、閾値補償容量 530 は、データ線からの信号電圧を、その信号電圧に対応する電圧に変換して駆動トランジスタ 220 のゲートに出力する電圧変換回路であってもよい。

【0157】

また、閾値補償容量 530 が電圧変換回路である場合、閾値補償トランジスタ 510 のソース及びドレインの一方は、駆動トランジスタ 220 の第 1 端子であるソース及びドレインの一方に接続されておらず、データ線 31 に接続されていてもよい。

【0158】

また、閾値補償容量 530 が電圧変換回路である場合、閾値補償トランジスタ 510 のソース及びドレインの一方は、駆動トランジスタ 220 の第 1 端子であるソース及びドレインの一方に接続されておらず、スイッチングトランジスタ 230 と電圧変換回路との接続点に接続されていてもよい。

【0159】

また、閾値補償容量 530 が電圧変換回路である場合、検査トランジスタ 240 のソース及びドレインの一方は、データ線 31 に接続されておらず、スイッチングトランジスタ 230 と電圧変換回路との接続点に接続されていてもよい。

【0160】

また、閾値補償容量 530 が電圧変換回路である場合、検査トランジスタ 240 のソース及びドレインの一方は、データ線 31 に接続されておらず、スイッチングトランジスタ 230 と電圧変換回路との接続点に接続され、かつ、閾値補償トランジスタ 510 のソース及びドレインの一方は、駆動トランジスタ 220 の第 1 端子であるソース及びドレインの一方に接続されておらず、データ線 31 に接続されていてもよい。

【0161】

また、閾値補償容量 530 が電圧変換回路である場合、検査トランジスタ 240 のソース及びドレインの一方は、データ線 31 に接続されておらず、スイッチングトランジスタ 230 と電圧変換回路との接続点に接続され、かつ、閾値補償トランジスタ 510 のソース及びドレインの一方は、駆動トランジスタ 220 の第 1 端子であるソース及びドレインの一方に接続されておらず、スイッチングトランジスタ 230 と電圧変換回路との接続点に接続されていてもよい。

【0162】

また、閾値補償容量 530 が電圧変換回路である場合、検査トランジスタ 240 のソース及びドレインの他方は、駆動トランジスタ 220 の第 1 端子であるソース及びドレインの一方に接続されておらず、駆動トランジスタ 220 のゲートに接続されていてもよい。

【0163】

なお、実施の形態 1 及び 2 において、各画素部における駆動トランジスタ及び有機 EL 素子のいずれかの特性を検出する動作について説明したが、実施の形態 1 及び 2 で示された回路構成及び動作により、各画素部の有する駆動トランジスタ及び有機 EL 素子の両方の特性を検出してもよい。具体的には、駆動トランジスタ及び有機 EL 素子の両方の特性

10

20

30

40

50

検出は、実施の形態 1 においては第 1 検査電流が流れた際の駆動トランジスタ 120 のゲート電圧と第 2 電流が流れた際の有機 EL 素子の 110 のアノード電圧を検出することで実現される。以下、各画素部における駆動トランジスタ及び有機 EL 素子の両方の特性を検出する効果について説明する。

【0164】

駆動トランジスタのソース端子に有機 EL 素子が接続されている画素回路構成の場合、発光輝度は、駆動トランジスタの劣化だけでなく、有機 EL 素子の劣化による影響を受けやすい。以下、この理由を説明する。

【0165】

駆動トランジスタにおける、ソース端子に対するゲート電圧によって、有機 EL 素子に流れる電流が決まる。そのソース端子に、定電圧の電源線ではなく有機 EL 素子が接続されると、有機 EL 素子の特性によりソース電圧が変動する。有機 EL 素子は、経時劣化により、同じ電流を流したときの電圧が増加していく。つまり、高抵抗化していく傾向がある。そのため、例えば、実施の形態 1 に記載された画素部 100 では、有機 EL 素子の高抵抗化により、駆動トランジスタ 120 のソース電圧が上昇する。よって、同じデータ電圧を、駆動トランジスタ 120 のゲート端子に印加しても、流れる電流が減少してしまう。

【0166】

よって、駆動トランジスタの劣化のみを検出し、所望の電流を流すためのゲート電圧を求めたとしても、有機 EL 素子の劣化によりソース電圧がどのように変化しているかわからないため、所望の電流を流すための適切な補正データ電圧を導出することができない。

【0167】

ここで、有機 EL 素子の特性も同時に検出しておくこと、有機 EL 素子の特性を反映したソース電圧が分かるため、適切な補正データ電圧を導出することができる。

【0168】

よって、有機 EL 素子及び駆動トランジスタの双方が経時劣化する場合、当該双方の特性を検出することにより、所望の輝度を得るためのデータ電圧をより適切に制御できる。

【0169】

また、ここでは、劣化についてのみ述べたが、出荷前などの初期段階においても、同様の理由により、有機 EL 素子と駆動トランジスタの双方の特性を検出することは有効である。これにより、駆動トランジスタの特性検出のみでは導出できない、適切なデータ電圧を製品出荷前に把握することができる。

【0170】

本発明によれば、画素部 100 のように、基本画素回路に一つの検査トランジスタ 140 を追加するのみで、駆動トランジスタ及び有機 EL 素子の双方の特性検出ができ、上述した高精度な補正データ電圧を導出することが可能となる。

【0171】

(実施の形態 3)

本実施の形態における電子装置は、発光素子の形成される前の複数の画素部を有するアクティブマトリクス型のパネル基板を備え、画素部は、選択されたデータ線から供給された信号電圧に対応した信号電流を出力する第 1 トランジスタと、第 1 トランジスタへの信号電圧の供給をオンオフする第 1 スイッチ素子と、選択されたデータ線と第 1 トランジスタの第 2 端子とが短絡状態であることを可能とするように接続された第 2 スイッチ素子とを備える。また、電子装置は、さらに、第 1 トランジスタに検査電流を流す検査電流発生回路と、当該検査電流により発生した電圧を選択されたデータ線にて測定する電圧検出回路とを備える。これにより、各画素に配置された駆動トランジスタの特性を高精度測定できるので、発光素子が形成された後の発光パネルにおける駆動トランジスタ特性の不均一に起因する輝度ムラを補正できる。

【0172】

図 19 は、本発明の実施の形態 3 に係る電子装置の電氣的な構成を示すブロック図であ

10

20

30

40

50



る。同図における電子装置 2 は、走査線駆動回路 20 と、検査電流発生回路 40 と、電圧検出回路 50 と、マルチプレクサ 60 と、制御回路 70 と、メモリ 80 と、画素アレイ部 90 とを備える。

#### 【0173】

図 19 に記載された電子装置は、図 1 に記載された発光パネルを有する表示装置の形成課程における途中段階のものである。同図に記載された実施の形態 3 に係る電子装置は、図 1 に記載された実施の形態 1 に係る表示装置と比較して、表示部の代わりに画素アレイ部 90 が配置され、データ線駆動回路 30 が配置されていない点が、構成として異なる。

#### 【0174】

画素アレイ部は、複数の画素部を備える。

10

#### 【0175】

図 20 は、画素アレイ部の有する一画素部の回路構成及びその周辺回路との接続を示す図である。同図における画素部 600 は、駆動トランジスタ 120 と、スイッチングトランジスタ 130 と、検査トランジスタ 140 と、保持容量 150 と、電源線 125 と、走査線 21 と、制御線 22 と、データ線 31 とを備える。また、周辺回路は、走査線駆動回路 20 と、検査電流発生回路 40 と、電圧検出回路 50 と、マルチプレクサ 60 とを備える。

#### 【0176】

図 20 に記載された画素部 600 は、図 2 に記載された画素部 100 と比較して、有機 EL 素子 110 が配置されていない点のみが回路構成として異なる。画素部 600 は、有機 EL 素子 110 が形成される前の課程のものであり、画素部 600 に有機 EL 素子 110 が形成されることにより、画素部 100 が生成される。図 19 及び図 20 に記載された構成要素について、図 1 及び図 2 に記載された構成要素と同じものは説明を省略し、以下、異なる点のみを説明する。

20

#### 【0177】

検査電流発生回路 40 は、データ線 31 に接続されており、駆動トランジスタ 120 の特性を検出するための検査電流 47 を出力する。

#### 【0178】

電圧検出回路 50 は、マルチプレクサ 60 を介してデータ線 31 に接続されており、検査電流発生回路 40 が検査電流 47 を出力している間に、データ線 31 の電圧を検出する。

30

#### 【0179】

制御回路 70 は、走査線駆動回路 20、検査電流発生回路 40、マルチプレクサ 60、電圧検出回路 50、メモリ 80 の制御を行い、電圧検出回路 50 により検出された電圧値は、デジタル値に変換され、演算により得られた特性パラメータをメモリ 80 に書き込む。

#### 【0180】

次に、画素部 600 の回路構成について説明する。

#### 【0181】

駆動トランジスタ 120 のゲートは、スイッチングトランジスタ 130 を介してデータ線 31 に接続され、第 1 端子であるソース及びドレインの一方が、後に形成される有機 EL 素子のアノードに後に接続され、第 2 端子であるソース及びドレインの他方が、電源線 125 に接続されている。

40

#### 【0182】

検査トランジスタ 140 のゲートは制御線 22 に接続され、ソースは後に形成される有機 EL 素子のアノードに後に接続され、ドレインはデータ線 31 に接続されている。

#### 【0183】

次に、本発明の実施の形態 3 にかかる電子装置の駆動方法について説明をする。本駆動方法により、発光素子が形成される前の駆動トランジスタ 120 の特性の検出が可能である。

50

## 【 0 1 8 4 】

本駆動方法においても、図 3 に記載された動作フローチャート、及び図 4 に記載された検査電流の供給タイミングを示すタイミングチャートにより説明できる。

## 【 0 1 8 5 】

最初に、検査電流発生回路 4 0 とデータ線 3 1 との接続を導通状態に設定する ( S 1 0 )。

## 【 0 1 8 6 】

次に、図 4 の t 1 において、走査線 2 1 及び制御線 2 2 の電圧のレベルを H I G H にして、それぞれ、スイッチングトランジスタ 1 3 0 及び検査トランジスタ 1 4 0 をオンにする ( S 1 1 )。

10

## 【 0 1 8 7 】

次に、図 4 の t 2 において、検査電流発生回路 4 0 から図 2 0 中の矢印の向きに検査電流 4 7 を流す ( S 1 2 )。

## 【 0 1 8 8 】

ステップ S 1 2 において、検査電流 4 7 は、データ線 3 1、検査トランジスタ 1 4 0、及び駆動トランジスタ 1 2 0 を経由して、電源線 1 2 5 に流れこむ。その際、データ線 3 1 の電圧は、駆動トランジスタ 1 2 0 に検査電流 4 7 が流れた際の駆動トランジスタ 1 2 0 のゲート電圧とほぼ等しくなる。

## 【 0 1 8 9 】

次に、図 4 の t 2 から t 3 の間において、検査電流 4 7 を供給し、データ線 3 1 に現れた電圧を電圧検出回路 5 0 で検出する ( S 1 3 )。これにより、検査電流 4 7 の大きさに対する駆動トランジスタ 1 2 0 のゲート電圧を知ることができる。

20

## 【 0 1 9 0 】

次に、電圧検出回路 5 0 により検出された電圧値をデジタル値に変換して算出した特性パラメータをメモリ 8 0 に格納する ( S 1 4 )。このときの特性パラメータの算出方法については、実施の形態 1 と同様に、式 2 ~ 式 4 を用いることにより算出される。

## 【 0 1 9 1 】

最後に、図 4 の t 3 において、検査電流 4 7 の供給を停止する ( S 1 5 )。

## 【 0 1 9 2 】

なお、ステップ S 1 5 は、ステップ S 1 4 の後である必要はなく、ステップ S 1 4 と並行して実行されてもよく、または、ステップ S 1 3 の後であってステップ S 1 4 の前に実行されてもよい。

30

## 【 0 1 9 3 】

上述した一連の動作ステップにより、データ線の電圧が測定され、その検出結果が評価されることにより、画素部の画素欠陥が発見されるだけでなく、駆動トランジスタのばらつきに関する情報が取得できる。取得された特性パラメータがメモリに保存され、発光素子形成後の発光パネルの通常動作時のデータ電圧の補正に用いられることで、駆動トランジスタの特性ばらつきによる輝度ムラが改善される。

## 【 0 1 9 4 】

なお、図 2 0 において、電圧検出回路 5 0 と検査電流発生回路 4 0 とは、データ線 3 1 の両側に、画素部を挟んで接続されているが、電圧検出回路 5 0 と検査電流発生回路 4 0 とが、画素部に対してデータ線 3 1 の同じ側に接続されていてもよい。

40

## 【 0 1 9 5 】

また、検査電流発生回路 4 0 は、データ線 3 1 の本数と同数の電流発生源を有するものであってもよい。

## 【 0 1 9 6 】

また、検査電流発生回路 4 0 は、データ線 3 1 の切り替えを行うマルチプレクサとデータ線 3 1 の本数より少ない電流発生源を有するものであってもよい。

## 【 0 1 9 7 】

また、データ線 3 1 の切り替えを行うマルチプレクサとデータ線 3 1 より少ない電流発

50

生源をもつ場合、当該マルチプレクサは、パネル用基板上に形成されていてもよい。

【0198】

また、電圧検出回路50は、データ線31の本数と同数の電圧検出器を有するものであってもよい。

【0199】

また、電圧検出回路50は、データ線31の切り替えを行うマルチプレクサとデータ線31の本数より少ない電圧検出器をもつものであってもよい。

【0200】

また、データ線31の切り替えを行うマルチプレクサとデータ線31より少ない電圧検出器をもつ場合、当該マルチプレクサは、パネル用基板上に形成されていてもよい。

10

【0201】

以上のように、本発明に係る表示装置は、駆動トランジスタとスイッチングトランジスタ及び発光素子からなる従来の画素部およびその画素部にデータ電圧を与えるデータ線に対して、データ線から入力される第1検査電流を駆動トランジスタのソース・ドレイン間に流し、又は、前記データ線から入力される第2検査電流を発光素子に流すように回路パスを形成する第1回路パス形成手段と、第1検査電流により発生した駆動トランジスタのゲート電圧に対応した電圧、又は、第2検査電流により発生した発光素子のアノード及びカソードの一方の電圧をデータ線に発生させるよう回路パスを形成する第2回路パス形成手段と、第1検査電流により発生した駆動トランジスタのゲート電圧に対応した電圧、又は、第2検査電流により発生した発光素子のアノード及びカソードの一方の電圧を、第2回路パス形成手段によりデータ線にて検出する電圧検出手段とを備えることにより、駆動トランジスタや発光素子のばらつきに関する特性情報を独立に取得することができる。また、検査電流が駆動トランジスタや発光素子に流れ、その時のデータ線の電圧が測定されるので、電圧を入力して微小電流を検出するという従来の測定方法型に比べ、高精度な測定が実現される。さらに、取得した特性情報を通常動作時のデータ電圧の補正に用いることで、駆動トランジスタや発光素子の特性ばらつきによる輝度ムラを改善することができる。

20

【0202】

また本発明に係る電子装置は、駆動トランジスタとスイッチングトランジスタからなり、発光素子が形成される前の画素部およびその画素部にデータ電圧を与えるデータ線に対して、データ線から入力される検査電流を駆動トランジスタのソース・ドレイン間に流すように回路パスを形成する第1回路パス形成手段と、第1検査電流により発生した駆動トランジスタのゲート電圧に対応した電圧をデータ線に発生させるよう回路パスを形成する第2回路パス形成手段と、検査電流により発生した駆動トランジスタのゲート電圧に対応した電圧を、第2回路パス形成手段によりデータ線にて検出する電圧検出手段とを備えることにより、駆動トランジスタのばらつきに関する特性情報を取得することができる。また、検査電流が駆動トランジスタに流れ、その時のデータ線の電圧が測定されるので、電圧を入力して微小電流を検出するという従来の測定方法型に比べ、高精度な測定が実現される。さらに、取得した特性情報を通常動作時のデータ電圧の補正に用いることで、駆動トランジスタの特性ばらつきによる輝度ムラを改善することができる。

30

40

【0203】

なお、本発明に係る電子装置は、上記実施の形態に限定されるものではない。実施の形態1ないし3及びその変形例における任意の構成要素を組み合わせる別の実施形態や、実施の形態1ないし3及びその変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る電子装置を内蔵した各種機器も本発明に含まれる。

【0204】

例えば、図13に記載された本発明の実施の形態1の第2の変形例を示す画素部300に、図14に記載された本発明の実施の形態1の第3の変形例を示す画素部400の備えるスイッチングトランジスタ410を挿入することにより、実施の形態1の第2の変形例

50

における画素部 3 0 0 の検査電流 4 1 パスを、E L スイッチングトランジスタ 3 1 0 及びスイッチングトランジスタ 4 1 0 のオンオフにより制御することができる。

#### 【 0 2 0 5 】

また、例えば、実施の形態 1 とその変形例及び実施の形態 2 に記載された各画素部の回路構成から有機 E L 素子 1 1 0 を削除した回路構成、つまり有機 E L 素子 1 1 0 が形成される前段階の各画素部を有するパネル用基板を備えた電子装置は、図 1 9 に記載された本発明の実施の形態 3 に示された電子装置と同様に適用されることにより、同様の効果を奏する。

#### 【 0 2 0 6 】

また、本発明に係る実施の形態では、駆動トランジスタ、スイッチングトランジスタ、検査トランジスタ、及び E L スイッチングトランジスタの各機能を有するトランジスタは、ゲート、ソース及びドレインを有する F E T ( F i e l d E f f e c t T r a n s i s t o r ) であることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。

#### 【 0 2 0 7 】

また、例えば、本発明に係る表示装置は、図 2 1 に記載されたような薄型フラット T V に内蔵される。本発明に係る表示装置により、輝度ムラが抑制されたディスプレイを備えた薄型フラット T V が実現される。

#### 【 産業上の利用可能性 】

#### 【 0 2 0 8 】

本発明は、特に表示装置を内蔵する有機 E L フラットパネルディスプレイに有用であり、画質の均一性が要求されるディスプレイの表示装置およびその駆動方法として用いるのに最適である。


#### 【 符号の説明 】

#### 【 0 2 0 9 】


1	表示装置	
2	電子装置	
5	発光パネル	
1 0	表示部	30
2 0	走査線駆動回路	
2 1	走査線	
2 2、2 3、2 4、2 5、2 6	制御線	
3 0	データ線駆動回路	
3 1	データ線	
4 0	検査電流発生回路	
4 1、4 4、4 5、4 6、4 7	検査電流	
4 2	電流発生源	
4 3、5 2、6 0	マルチプレクサ	
5 0	電圧検出回路	40
5 1	電圧検出器	
7 0	制御回路	
8 0	メモリ	
9 0	画素アレイ部	
1 0 0、2 0 0、3 0 0、4 0 0、5 0 0、6 0 0	画素部	
1 1 0、2 1 0	有機 E L 素子	
1 1 5	共通電極	
1 2 0、2 2 0	駆動トランジスタ	
1 2 5	電源線	
1 3 0、2 3 0、4 1 0	スイッチングトランジスタ	50

140、240      検査トランジスタ  
 150      保持容量  
 310、520      ELスイッチングトランジスタ  
 510      閾値補償トランジスタ  
 530      閾値補償容量


【図1】




【図2】




【図 3】




【図 4】




【図 5】



【図 6】




【図 7】






【 図 1 5 】




【圖 17】







【図 18】




【図 19】



【図 20】



【図 21】



## フロントページの続き

(51)Int.Cl.

F I

G 0 9 G	3/20	6 7 0 J
G 0 9 G	3/20	6 2 4 B
G 0 9 G	3/20	6 7 0 Q
G 0 9 G	3/20	6 3 1 V
G 0 9 G	3/20	6 2 3 R
G 0 9 G	3/20	6 7 0 B

(56)参考文献 特表2007-536585(JP,A)  
特開2008-224863(JP,A)  
特開2008-224864(JP,A)  
特開2008-102404(JP,A)  
特開2008-139861(JP,A)  
特開2007-322133(JP,A)  
特開2007-047721(JP,A)  
特開2007-206139(JP,A)  
国際公開第2007/037269(WO,A1)

(58)調査した分野(Int.Cl., DB名)

G 0 9 G	3 / 3 0
G 0 9 G	3 / 2 0

专利名称(译)	显示装置和驱动方法		
公开(公告)号	<a href="#">JP5254998B2</a>	公开(公告)日	2013-08-07
申请号	JP2009548819	申请日	2008-12-26
[标]申请(专利权)人(译)	松下电器产业株式会社		
申请(专利权)人(译)	松下电器产业株式会社		
当前申请(专利权)人(译)	松下电器产业株式会社		
[标]发明人	小田原理惠 小野晋也		
发明人	小田原 理惠 小野 晋也		
IPC分类号	G09G3/30 G09G3/20		
CPC分类号	G09G3/3233 G09G3/006 G09G3/3241 G09G2300/0814 G09G2300/0842 G09G2300/0852 G09G2300/0861 G09G2310/0262 G09G2320/02 G09G2320/0223 G09G2320/043		
FI分类号	G09G3/30.J G09G3/20.611.H G09G3/20.631.K G09G3/20.642.A G09G3/20.642.P G09G3/20.670.J G09G3/20.624.B G09G3/20.670.Q G09G3/20.631.V G09G3/20.623.R G09G3/20.670.B		
代理人(译)	新居 広守		
审查员(译)	Naoaki桥本		
优先权	2008000779 2008-01-07 JP		
其他公开文献	JPWO2009087746A1		
外部链接	<a href="#">Espacenet</a>		

#### 摘要(译)

包括在本发明的有源矩阵显示装置中的像素部分（100）包括驱动晶体管（120），开关晶体管（130）和有机EL元件（110）第一电路路径形成装置，用于形成电路路径，使得电流（41）流到驱动晶体管（120）或流到有机EL元件（110）第二电路路径形成用于形成电路路径，以产生栅极电压或产生的驱动晶体管（120）提供到数据线（31）时的有机EL元件（110）的电压时，产生的驱动晶体管装置（120）或有机EL元件（110）的电压通过具有数据线（31）的第二电路通路形成装置。

$$\beta = \left( \frac{\sqrt{2I_1} - \sqrt{2I_2}}{V_{gs1} - V_{gs2}} \right)^2$$

$$V_{th} = \frac{V_{gs2} \times \sqrt{2I_1} - V_{gs1} \times \sqrt{2I_2}}{\sqrt{2I_1} - \sqrt{2I_2}}$$