

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-39534

(P2006-39534A)

(43) 公開日 平成18年2月9日(2006.2.9)

(51) Int. Cl.	F I	テーマコード (参考)
<b>G09G 3/30 (2006.01)</b>	G09G 3/30 H	3K007
<b>G09F 9/30 (2006.01)</b>	G09F 9/30 338	5C080
<b>H01L 51/50 (2006.01)</b>	H05B 33/14 A	5C094
<b>G09G 3/20 (2006.01)</b>	G09G 3/20 680H	5F110
<b>H01L 27/32 (2006.01)</b>	G09G 3/20 611H	5F152

審査請求 有 請求項の数 23 O L (全 16 頁) 最終頁に続く

(21) 出願番号 特願2005-186385 (P2005-186385)  
 (22) 出願日 平成17年6月27日 (2005.6.27)  
 (31) 優先権主張番号 10-2004-0048314  
 (32) 優先日 平成16年6月25日 (2004.6.25)  
 (33) 優先権主張国 韓国 (KR)

(71) 出願人 590002817  
 三星エスディアイ株式会社  
 大韓民国京畿道水原市靈通区▲しん▼洞5  
 75番地  
 (74) 代理人 100095957  
 弁理士 亀谷 美明  
 (74) 代理人 100096389  
 弁理士 金本 哲男  
 (72) 発明者 崔 雄植  
 大韓民国京畿道富川市梧亭区遠宗洞332  
 -31番地 エリートジュテクラ-201  
 Fターム(参考) 3K007 AB03 AB18 BA06 DB03 GA00  
 5C080 AA06 BB05 DD05 FF11 HH09  
 JJ03 JJ06

最終頁に続く


(54) 【発明の名称】 トランジスタ、画素回路及び有機発光表示装置

(57) 【要約】

【課題】 パネル内のトランジスタの均一度を向上させて画質を改善した画素回路及びこれを用いた有機発光表示装置を提供する。

【解決手段】 本発明による画素回路は、選択信号に対応してデータ信号を伝達するスイッチング素子440と、伝達されたデータ信号に相応する電圧を保存するキャパシタ450と、また、キャパシタに保存された電圧に相応する電流を有機発光素子に供給する駆動トランジスタ460を含み、駆動トランジスタは、少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャンネル462とこのチャンネル部分に各々接続されるソース466及びドレイン468を持つ半導体層と、絶縁層を挟んでチャンネルと対向するゲート462と、を備えた。

【選択図】 図4



## 【特許請求の範囲】

## 【請求項 1】

選択信号に応答してデータ信号を伝達する第 1 スイッチング素子と；  
前記伝達されたデータ信号に相応する電圧を保存するストレージキャパシタと；  
前記ストレージキャパシタに保存された電圧に相応する電流を有機発光素子に供給する  
駆動トランジスタと；

を備え，

前記駆動トランジスタは，

少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャンネル，前  
記チャンネルに各々接続されるソース及びドレインを有する半導体層と；

10

絶縁層を挟んで前記チャンネルと対向するゲートと；

を有することを特徴とする，有機発光表示装置の画素回路。

## 【請求項 2】

前記チャンネルは四角リング状であることを特徴とする，請求項 1 に記載の有機発光表示  
装置の画素回路。

## 【請求項 3】

前記チャンネルの対向する二つの角部分に前記ソースと前記ドレインが各々接続されるこ  
とを特徴とする，請求項 1 または 2 に記載の有機発光表示装置の画素回路。

## 【請求項 4】

前記半導体層は，ポリシリコン層で形成されることを特徴とする，請求項 1 ~ 3 のい  
ずれかに記載の有機発光表示装置の画素回路。

20

## 【請求項 5】

前記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されることを特  
徴とする，請求項 4 に記載の有機発光表示装置の画素回路。

## 【請求項 6】

前記結晶化工程は，エキシマレーザーアニーリング工程を含むことを特徴とする，請求項  
5 に記載の有機発光表示装置の画素回路。

## 【請求項 7】

前記チャンネルは，前記ソース及び前記ドレインとの間に二つの電流パスを含むことを特  
徴とする，請求項 1 ~ 6 のいずれかに記載の有機発光表示装置の画素回路。

30

## 【請求項 8】

前記データ信号は，電圧または電流であることを特徴とする，請求項 1 ~ 7 のいずれか  
に記載の有機発光表示装置の画素回路。

## 【請求項 9】

データ信号を伝達する複数のデータ線と；

選択信号を伝達する複数の走査線と；

隣り合う二つのデータ線と隣り合う二つの走査線により定義される画素領域に形成され  
、前記選択信号に応答して前記データ信号を伝達する第 1 スイッチング素子と；

前記伝達されたデータ信号に相応する電圧を保存するストレージキャパシタと；

前記ストレージキャパシタに保存された電圧に相応する電流を有機発光素子に供給する  
駆動トランジスタと；を備え，

40

前記駆動トランジスタは，

少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャンネル，前  
記チャンネル部分に各々接続されるソース及びドレインを持つ半導体層と，

絶縁層を介して前記チャンネルと対向するゲートと，を有することを特徴とする，画素回  
路を含む有機発光表示装置。

## 【請求項 10】

前記チャンネルは四角リング状であることを特徴とする，請求項 9 に記載の画素回路を含  
む有機発光表示装置。

## 【請求項 11】

50

前記チャンネルの対向する二つの角部分に前記ソースと前記ドレインが各々接続されることを特徴とする、請求項 9 または 10 に記載の画素回路を含む有機発光表示装置。

【請求項 12】

前記半導体層は、ポリシリコン層で形成されることを特徴とする、請求項 9 ~ 11 のいずれかに記載の有機発光表示装置。

【請求項 13】

前記半導体層は、非晶質シリコン層を結晶化する結晶化工程により形成されることを特徴とする、請求項 12 に記載の有機発光表示装置。

【請求項 14】

前記結晶化工程は、エキシマレーザアニーリング工程を含むことを特徴とする、請求項 13 に記載の有機発光表示装置。 10

【請求項 15】

前記チャンネルは、前記ソース及び前記ドレインとの間に二つの電流パスを含むことを特徴とする、請求項 9 ~ 14 のいずれかに記載の有機発光表示装置。

【請求項 16】

前記データ信号は、電圧または電流であることを特徴とする、請求項 9 ~ 15 のいずれかに記載の有機発光表示装置。

【請求項 17】

絶縁基板上に形成され、少なくとも一つ以上の絶縁島を有することにより複数の電流経路が形成されるチャンネル、前記チャンネルの対向する部分に各々接続されるソース及びドレインを含む半導体層と； 20

前記チャンネルに接して形成される絶縁層と；

前記絶縁層を挟んで前記チャンネルと対向するゲートと；を備えることを特徴とする、トランジスタ。

【請求項 18】

前記チャンネルは四角リング状であることを特徴とする、請求項 17 に記載のトランジスタ。

【請求項 19】

前記チャンネルの対向する二つの角部分に前記ソースと前記ドレインが各々接続されることを特徴とする、請求項 17 または 18 に記載のトランジスタ。 30

【請求項 20】

前記半導体層は、ポリシリコン層で形成されることを特徴とする、請求項 17 ~ 19 のいずれかに記載のトランジスタ。

【請求項 21】

前記半導体層は、非晶質シリコン層を結晶化する結晶化工程により形成されることを特徴とする、請求項 20 に記載のトランジスタ。

【請求項 22】

前記結晶化工程は、エキシマレーザアニーリング工程を含むことを特徴とする、請求項 21 に記載のトランジスタ。

【請求項 23】 40

前記チャンネルは、前記ソース及び前記ドレインとの間に形成される二つの電流パスを含むことを特徴とする、請求項 17 ~ 22 のいずれかに記載のトランジスタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トランジスタ、画素回路及び有機発光表示装置に関し、より詳しくは、パネル内の駆動トランジスタの均一度を高めて表示装置の画質を改善する画素回路及び有機発光表示装置に関する。

【背景技術】 50

## 【0002】

一般に、アクティブマトリクス( active matrix )型有機発光表示装置は、パネル内に薄膜トランジスタ( thin film transistor ; 以下、TFTという)アレイ( array )を含む。また、アクティブマトリクス型有機発光表示装置は、赤、緑、青、または白を表示する画素内に少なくとも二つの薄膜トランジスタを備える。これらの薄膜トランジスタは、各画素の動作を制御するスイッチングトランジスタ及び有機発光素子を駆動させる駆動トランジスタからなる。

## 【0003】

従来のはじめのアクティブマトリクス型有機発光表示装置は、ランダムムラ( random mura )とラインムラ( line mura )を有する。ここで、ムラとは、平板ディスプレイにおいて目につく均一性の欠点を表し、それは、平板ディスプレイの画質を低下させるものをいう。例えば、パネル内で駆動トランジスタの特性についての均一度が落ちると、画面上にランダムムラが増加する。そして、エキシマレーザアニーリング( excimer laser annealing : ELA )工程の不均一性に起因して画面上にラインムラが発生される。

10

## 【0004】

上述したラインムラは、エキシマレーザアニーリング工程の不均一性に起因するが、特に、ポリシリコンTFTを作るために使用するELAは、その自体の特性上、ELAの進行方向とELAビーム内に不均一のエネルギーによってパネル内の駆動TFTの特性についての不均一度を高める。

20

## 【0005】

したがって、従来のはじめのアクティブマトリクス型有機発光表示装置では、ELA工程によるTFTパネルの不均一度を改善するための方法で様々な補償回路を画素回路に適用して駆動トランジスタの閾値電圧を補償する。このような方法によって従来のはじめのアクティブマトリクス型表示装置では画質改善を試みている。

## 【0006】

特許文献1には、有機電界発光駆動素子とこれを有する有機電界発光表示パネルが開示されている。

## 【0007】

特許文献2には、有機保護膜を用いた有機電界発光表示装置が開示されている。

30

## 【0008】

特許文献3には、補償電極構造を有するIPS-LCDおよびその製造方法が開示されている。

## 【0009】

特許文献4には、ムラが防止された薄膜トランジスタ液晶表示装置が開示されている。

## 【0010】

特許文献5には、薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置が開示されている。

## 【0011】

【特許文献1】大韓民国特許公開第2004-0029242号明細書

40

【特許文献2】大韓民国特許公開第2004-0025093号明細書

【特許文献3】大韓民国特許公開第2004-0025512号明細書

【特許文献4】大韓民国特許公開第2004-00223276号明細書

【特許文献5】大韓民国特許公開第1998-0064746号明細書

## 【発明の開示】

## 【発明が解決しようとする課題】

## 【0012】

しかしながら、従来のはじめの有機発光表示装置の画素回路は、補償回路を含むために、画素回路が複雑で、且つそれによって開口率が低く、よって従来のはじめの有機発光表示装置は、製造し難いという問題がある。

50

## 【0013】

そこで、本発明は、このような問題に鑑みてなされたもので、その目的は、E L Aの不  
均一によりT F Tのチャンネルの特定部位に欠陥状態密度(D e n s i t y o f d e f  
e c t s t a t e)が増加してもそのチャンネル部位を除外した他のチャンネル部位に電流  
パスが形成されて全体的な電流の流れを一定に維持できるトランジスタを提供すること  
にある。

## 【0014】

本発明の他の目的は、チャンネル内に絶縁島が形成されているトランジスタを用いて画質  
を改善させた画素回路及び有機発光表示装置を提供することにある。

## 【課題を解決するための手段】

10

## 【0015】

上記課題を解決するために、本発明のある観点によれば、選択信号に応答してデータ信  
号を伝達する第1スイッチング素子と；上記伝達されたデータ信号に相応する電圧を保存  
するストレージキャパシタと；上記ストレージキャパシタに保存された電圧に相応する電  
流を有機発光素子に供給する駆動トランジスタと；を備え、上記駆動トランジスタは、少  
なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャンネル、上記チ  
ャネルに各々接続されるソース及びドレインを持つ半導体層と、絶縁層を挟んで上記チ  
ャネルと対向するゲートと、を有することを特徴とする、有機発光表示装置の画素回路が提  
供される。

## 【0016】

20

また、上記チャンネルは四角リング状であってもよい。

## 【0017】

また、上記チャンネルの対向する二つの角部分に上記ソースと上記ドレインが各々接続さ  
れてもよい。

## 【0018】

また、上記半導体層は、ポリシリコン層で形成されてもよい。

## 【0019】

また、上記半導体層は、非晶質シリコン層を結晶化する結晶化工程により形成されても  
よい。

## 【0020】

30

また、上記結晶化工程は、エキシマレーザアニーリング工程を含んでもよい。

## 【0021】

また、上記チャンネルは、上記ソース及び上記ドレインとの間に二つの電流パスを含んで  
もよい。

## 【0022】

また、上記データ信号は、電圧または電流であってもよい。

## 【0023】

上記課題を解決するために、本発明の別の観点によれば、データ信号を伝達する複数の  
データ線と；選択信号を伝達する複数の走査線と；隣り合う二つのデータ線と隣り合う二  
つの走査線により定義される画素領域に形成され、上記選択信号に相応して上記データ信  
号を伝達する第1スイッチング素子と；上記伝達されたデータ信号に相応する電圧を保存  
するストレージキャパシタと；上記ストレージキャパシタに保存された電圧に相応する電  
流を有機発光素子に供給する駆動トランジスタと；を備え、上記駆動トランジスタは、少  
なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャンネル、上記チ  
ャネル部分に各々接続されるソース及びドレインを持つ半導体層と、絶縁層を介して上記  
チャンネルと対向するゲートと、を有することを特徴とする、画素回路を含む有機発光表示  
装置が提供される。

40

## 【0024】

また、上記チャンネルは四角リング状であってもよい。

## 【0025】

50

また、上記チャネルの対向する二つの角部分に上記ソースと上記ドレインが各々接続されてもよい。

【0026】

また、上記半導体層は、ポリシリコン層で形成されてもよい。

【0027】

また、上記半導体層は、非晶質シリコン層を結晶化する結晶化工程により形成されてもよい。

【0028】

また、上記結晶化工程は、エキシマレーザアニーリング工程を含んでもよい。

【0029】

また、上記チャネルは、上記ソース及び上記ドレインとの間に二つの電流パスを含んでもよい。

【0030】

また、上記データ信号は、電圧または電流であってもよい。

【0031】

上記課題を解決するために、本発明の別の観点によれば、絶縁基板上に形成され、少なくとも一つ以上の絶縁島を有することにより複数の電流経路が形成されるチャネル、上記チャネルの対向する部分に各々接続されるソース及びドレインを含む半導体層と；上記チャネルに接して形成される絶縁層と；上記絶縁層を挟んで上記チャネルと対向するゲートと；を備えることを特徴とする、トランジスタが提供される。

【0032】

また、上記チャネルは四角リング状であってもよい。

【0033】

また、上記チャネルの対向する二つの角部分に上記ソースと上記ドレインが各々接続されてもよい。

【0034】

また、上記半導体層は、ポリシリコン層で形成されてもよい。

【0035】

また、上記半導体層は、非晶質シリコン層を結晶化する結晶化工程により形成されてもよい。

【0036】

また、上記結晶化工程は、エキシマレーザアニーリング工程を含んでもよい。

【0037】

また、上記チャネルは、上記ソース及び上記ドレインとの間に形成される二つの電流パスを含んでもよい。

【発明の効果】

【0038】

本発明によれば、ELAなどの結晶化工程上の不均一性により、TFTチャネルの特定部位に欠陥状態密度(Density of defect state)が増加する場合にもそのチャネル部位を除外した他のチャネル部位に電流パスが形成されて全体的な電流の流れを一定に維持することが可能なトランジスタを提供できる。

【0039】

また、本発明によれば、チャネル内に絶縁島が形成されている駆動トランジスタを用いてパネル内の駆動トランジスタの均一度を高めることによって、画質を高めることができる画素回路及び有機発光表示装置を提供することができる。

【発明を実施するための最良の形態】

【0040】

以下に、添付した図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する発明特定事項については、同一の符号を付することにより重複説明を省略する。

10

20

30

40

50

## 【0041】

図1は、本発明の第1実施形態による駆動トランジスタに関する平面図である。図2は、本発明の第1実施形態による駆動トランジスタに高密度の欠陥部が形成された場合を説明するための平面図である。図3aは、図1のI-I線に沿って切断した駆動トランジスタの断面図である。そして、図3bは、図1のII-II線に沿って切断した駆動トランジスタの断面図である。

## 【0042】

図1～図3bを参照すれば、駆動トランジスタ100は、絶縁基板110上に形成された半導体層120と、半導体層120上に形成された絶縁層130と、また、絶縁層130を介して半導体層120内のチャンネル122と対向するゲートまたはゲート電極140を含む。このような駆動トランジスタ100は、ゲート電極140に印加される電圧によって所定のチャンネル122を形成する。チャンネル122は、所定の電流が流れることができる通路となる。

10

## 【0043】

半導体層120は、チャンネル122と、ソース124と、ドレイン126と、からなる。ソース124及びドレイン126の位置は、互いに変わることができる。チャンネル122は、四角リング状で形成される。具体的に、チャンネル122の内側には、チャンネル122内の電流パスを少なくとも二つの電流パスA、Bに分ける絶縁島128が形成される。絶縁島128は、半導体層120の形成の際、パターンニングされて溝で形成された後に、ゲート絶縁膜などの絶縁層130をなす絶縁物質で満たされる。本実施形態では四角形状の例を挙げたが、それ以外に楕円形や多角形状でも形成されうる。

20

## 【0044】

ソース124とドレイン126は、チャンネル122の対向する二つの角部に各々接続される。この際、図1の例では、ソース124とドレイン126は、チャンネル122内にL字状の二つの電流パスA、Bが形成されるように、例えば、相互に約90°の角度を成すような方向で配置される。この場合、ドレイン126はチャンネル122の上辺左端部に縦方向に延びるように配置され、ソース124はチャンネル122の右辺下端部に横方向に延びるように配置されているが、本発明はかかる例に限られない。例えば、ソースは、図1と同じく、チャンネル右辺下端部に横方向に延びるように配置され、ドレインは、図1と異なり、チャンネル122の左辺上端部に横方向に延びるように配置されてもよい。また、別の例としては、ソースは、図1と異なり、チャンネル下辺右端部に縦方向に延びるように配置され、ドレインは、図1と同じく、チャンネル122の左辺上端部に縦方向に延びるように配置されてもよい。

30

## 【0045】

半導体層120の上部には、絶縁層130が形成される。絶縁層130は、ソース124とドレイン126を各々露出させる第1及び第2コンタクトホール132、134を含む。そして、絶縁層130の上部には、ゲート電極140、ソース電極150、及びドレイン電極160が形成される。ソース電極150及びドレイン電極160は、第1コンタクトホール152及び第2コンタクトホール162を介して各々ソース124及びドレイン126に各々接続される。ここで、ゲート電極140の一端(ゲート)は、絶縁層130を挟んでチャンネル122と対向するように形成される。上記構造の上部には、必要によって保護膜や絶縁膜170がさらに形成されることができる。

40

## 【0046】

上述の構成により、本実施形態は、チャンネル内の特定部位に欠陥状態密度が増加する場合にも、駆動トランジスタの電流の流れを一定に維持することができる。言い換えれば、図2に示すように、本発明は、チャンネル内に高密度の欠陥部123が発生されて一つの電流パスAが不良の場合でも、もう一つの電流パスBを介して全体的な電流の流れを一定に維持できる駆動トランジスタを提供する。

## 【0047】

一方、上述した実施形態では、コプレーナ構造または上部ゲート構造の薄膜トランジス

50

タについて説明した。しかしながら、本発明は、そういう構成に限定されることなく、スタガード構造や下部ゲート構造などの他の構造にも適用できる。例えば、本発明は、チャンネル内に絶縁島が形成されて少なくとも二つのチャンネルパスを有することによって、ELA特性などにより特定部位に欠陥状態密度が増加する場合にも全体的な電流の流れを維持できる様々な構造の薄膜トランジスタに適用可能である。

#### 【0048】

次に、上述した駆動トランジスタを用いた有機発光表示装置用画素構造について説明する。図4は、本発明の第1実施形態による駆動トランジスタを用いた画素についてのレイアウト図面である。図4のレイアウトについての回路図が図7の有機発光表示装置の画素領域内に示されている。画素回路の第1の実施形態を図7の画素740に示す。

10

#### 【0049】

図4を参照すれば、画素400は、スイッチングトランジスタ440、キャパシタ(capacitor; 450)、駆動トランジスタ460、及び有機発光素子(organic light emitting device: OLED; 470)を含む。スイッチングトランジスタ440及び駆動トランジスタ460は、薄膜トランジスタで具現することができ、各々ゲート、ソース及びドレインを持つ。キャパシタ450は、第1端子及び第2端子を持つ。

#### 【0050】

スイッチングトランジスタ440は、走査線410から延びたゲートと、第1コンタクトホール422を介してデータ線420に接続されるソースと、また、第2コンタクトホール454を介して上部電極452の一端に接続されるドレインを含む。スイッチングトランジスタ440は、走査線410に印加される走査信号によってデータ線420に印加されるデータ信号をサンプリング(sampling)するために用いられる。

20

#### 【0051】

キャパシタ450は、第3コンタクトホール432を介して電源電圧線430に連結される上部電極452とスイッチングトランジスタ440の半導体層とともにパターンニングされる下部電極456からなる。ここで、上部電極452は、キャパシタ450の第1端子となり、下部電極456は、第2端子となる。キャパシタ450は、スイッチングトランジスタ440がオフ状態である期間の間にデータ線420に印加されるデータ信号に相応する電圧を保存し、スイッチングトランジスタ440がオフ状態である期間の間に、保存された電圧を維持する機能を行う。このような過程により、キャパシタ450には、画素で表示しようとする階調がプログラミングされる。

30

#### 【0052】

駆動トランジスタ460は、上部電極452の他端に連結されるゲート電極462と、四角リング状で形成されたチャンネル464と、第4コンタクトホール434を介して電源電圧線430に連結されるソース466と、また、第5コンタクトホール438を介してドレイン電極436に連結されるドレイン468と、を含む。駆動トランジスタ460は、キャパシタ450の第1端子と第2端子の間にかかった電圧に相応する電流を有機発光素子に供給する機能を行う。

#### 【0053】

上述した四角リング状のチャンネル464は、所定の絶縁層を挟んでゲート電極462と対向する。チャンネル464の内側には、チャンネル464内の電流パスを少なくとも二つの電流パスに分ける絶縁島465が形成される。絶縁島465は、半導体層120の形成の際パターンニングされて所定の溝で形成された後に、ゲート絶縁膜で満たされる。このような絶縁島465は、四角形状以外に楕円形や多角形状で形成されうる。

40

#### 【0054】

四角リング状のチャンネル464の対向する二つの角部分には、ソース466とドレイン468が各々接続される。より具体的に、ソース466とドレイン468は、チャンネル464内に横と縦方向の二つの電流パスが形成されることができるよう四角リング状のチャンネル464の対向する二つの角部分に約90°方向で配置される。

50

## 【0055】

上述した構成により、本発明は、有機発光表示装置の画素400に適用できる画素回路において、駆動トランジスタ460のチャンネル464内の一つの電流パス上の特定部位に高密度の欠陥部が形成される場合にも全体的に電流の流れを一定に維持してパネル内の駆動トランジスタの特性均一度を高めて画質を向上させる。

## 【0056】

有機発光素子470は、第6コンタクトホール474を介してドレイン電極436に連結される第1電極472と、第1電極472上に形成される有機薄膜476と、また、有機薄膜476上に形成される第2電極(図示せず。)と、を含む。ここで、第1電極472はアノード電極を含み、第2電極はカソード電極を含む。カソード電極は、ITO電極(Indium Tin Oxide)で形成されうる。

10

## 【0057】

有機薄膜476は、第1電極472と第2電極から電子と正孔の注入特性を向上させるために、発光層(emitting layer)の両側に正孔注入層(hole injection layer)及び電子注入層(electron injection layer)を含む多層構造からなる。また、有機薄膜476は、有機発光素子の発光特性を向上させるために電子輸送層(electron transport layer)、正孔輸送層(hole transport layer)、正孔阻止層(hole blocking layer)などを選択的に含むことができる。

20

## 【0058】

上述した構成により、有機発光素子470は、駆動トランジスタ460により供給される電流に相応して所定の輝度で発光する。

## 【0059】

一方、上述した実施形態では、P-タイプのスイッチングトランジスタと駆動トランジスタを例としてあげて説明した。しかしながら、本発明はそのような構成に限定されることなく、N-タイプのトランジスタを用いて具現することができる。

## 【0060】

また、上述した実施形態では、画素回路内に一つのスイッチングトランジスタと一つの駆動トランジスタを含む場合について説明したが、本発明は、そのような構成に限定されない。例えば、本発明による画素回路は、少なくとも二つの駆動トランジスタや少なくとも二つのスイッチングトランジスタを含むことができる。また、本発明による画素回路は、一つの駆動トランジスタに連結した少なくとも二つの有機発光素子を含むように構成することができる。この場合、画素回路は、二つの有機発光素子が所定の時間差を置いて順次駆動される順次駆動方式で駆動されうる。この際、少なくとも二つの有機発光素子は、互いに異なる色を表示することができる。さらに、本発明による画素回路は、前述の電圧プログラミング構造の画素回路だけでなく他の電圧プログラミング構造の画素回路や電流プログラミング構造の画素回路で設計することができる。電流プログラミング構造の画素回路については、図6を参照して後述する。

30

## 【0061】

次に、本発明の第1実施形態によるトランジスタを用いた画素の断面構造について説明する。図5は、本発明の第1実施形態によるトランジスタを用いた画素の断面構造についての断面図である。図5の断面構造は、図4のIV-IV線に沿って切断した断面に対応される。以下において、画素は、有機発光素子及び画素回路を含むことを示す。図5において参照符号は、主に製造工程に基づく断面上の層を表すので、図4の参照符号とは別個で表す。

40

## 【0062】

図5を参照すれば、本発明によるトランジスタを備えた画素の断面構造は、まずガラスなどの絶縁基板401a上に窒化膜または酸化膜で形成されたバッファ層(buffer layer: 401b)を含む。バッファ層401bは、金属イオンなどの不純物が半導体層内のアクティブチャンネル(active channel)に広がるのを防止する

50

ために形成されたものである。このようなバッファ層401bは、化学気相蒸着(chemical vapor deposition: CVD)、スパッタリング(sputtering)などの方法で形成されうる。

#### 【0063】

次に、バッファ層401bが形成された基板401a上にCVD、スパッタリングなどの工程により非晶質シリコン(amorphous silicon)層を形成し、約430程度の温度で加熱して非晶質シリコン層内に含まれている水素成分を除去する脱水所処理工程を行った後に、脱水素処理された非晶質ポリシリコン層を所定の方法で結晶化して半導体層402で形成する。この際、キャパシタCsの下部電極402cもともに形成される。

10

#### 【0064】

非晶質シリコンを蒸着した後に結晶化する方法としては固状結晶化(solid phase crystallization: SPC)法、エキシマレーザ結晶化/エキシマレーザアニール(excimer laser crystallization: ELC/excimer laser anneal: ELA)法、連続側面固状化(sequential lateral solidification: SLS)法、金属誘導結晶化(metal induced crystallization: MIC)法、金属誘導側面結晶化(metal induced lateral crystallization: MILC)法などがある。

#### 【0065】

この際、半導体層402は、チャンネルCが形成される領域内に所定の溝を有する四角リング状でパターンニングされる。また、半導体層402は、チャンネルCの対向する二つの角部分にソース402bとドレイン402aが各々形成されうるようにパターンニングされる。

20

#### 【0066】

次に、半導体層402が形成された基板400の全面にゲート絶縁膜403を形成し、ゲート絶縁膜403上にアルミニウムなどのゲート電極物質を全面蒸着した後に、パターンニングしてゲート電極407aを形成する。この際、キャパシタCsの上部電極407bもゲート電極407aの形成とともにパターンニングされる。その後、ゲート電極407aをマスクとして用いて所定の不純物をイオン注入してソース402b及びドレイン402aを形成する。ここで、ゲート絶縁膜403を挟んでゲート電極407a下に位置する半導体層402の領域は、絶縁島Nを有する四角リング状のチャンネルCが形成される領域となる。

30

#### 【0067】

次に、上記構造上に層間絶縁膜404を形成し、層間絶縁膜404内にソース402b及びドレイン402aを各々露出させる第1及び第2コンタクトホール412、413を形成する。この際、上部電極407bを露出させる第3コンタクトホール414もともに形成される。その後、金属層405を全面蒸着し、パターンニングしてソース電極及びドレイン電極を形成する。ドレイン電極とソース電極は、第1コンタクトホール412と第2コンタクトホール413を介してドレイン領域402aとソース領域402bに各々連結する。キャパシタCsの上部電極407bは、第3コンタクトホール414を介して金属層405に連結する。

40

#### 【0068】

次に、金属層405の上部に保護膜406が形成される。保護膜406は、ドレイン電極を露出させる第4コンタクトホール415を含む。その後、保護膜406上部の一部領域にアノード電極408が蒸着されてパターンニングされる。アノード電極408は、第4コンタクトホール415を介してドレイン電極に電氣的に連結する。

#### 【0069】

次に、上記構造の上部に絶縁物からなる平坦化膜409が形成されてパターンニングされる。平坦化膜409には、アノード電極408を露出させる開口部が形成される。その後

50

、開口部に有機発光物質 4 1 0 が塗布される。そして、有機発光物質 4 1 0 を含む上記構造上にカソード電極 4 1 1 が形成される。

【 0 0 7 0 】

上述した構成により、四角リング状のチャンネルと、このチャンネルについて約 9 0 ° 方向で接続されるソース及びドレイン、そしてゲート絶縁層を挟んでチャンネルと対向するゲート電極を備える駆動トランジスタ M D が形成される。そして、下部電極 4 0 2 c と、ゲート絶縁層を挟んで下部電極と対向する上部電極 4 0 7 b によりキャパシタ C s が形成される。また、第 1 電極と、有機薄膜、及び第 2 電極により有機発光素子 O L E D が形成される。

【 0 0 7 1 】

一方、上述した実施形態では、P M O S 構造の薄膜トランジスタを含む画素の製造方法について言及した。しかしながら、本発明は、そのような構成に限定されることなく、N M O S 構造や C M O S 構造などの他の薄膜トランジスタ構造を含む画素の製造方法によって容易に適用できる。

【 0 0 7 2 】

また、上述した実施形態では、キャパシタ C s の下部電極と上部電極を半導体層とゲート電極の形成時とともに形成したが、本発明はそのような構成に限定されない。例えば、キャパシタ C s は、ゲート電極と同じ層に形成される下部電極とソースまたはドレイン電極と同じ層に形成される上部電極を含むように形成されうる。

【 0 0 7 3 】

上述したように、画素回路の第 1 の実施形態の回路図を図 7 の画素 7 4 0 に示したが、これとは異なる実施形態でもよい。図 6 は、本発明の第 1 実施形態による駆動トランジスタを用いることができる画素回路の第 2 の実施形態についての回路図である。

【 0 0 7 4 】

図 6 を参照すれば、画素回路 6 0 0 は、駆動トランジスタ M D 、キャパシタ C s 及び第 1 ~ 第 3 スイッチングトランジスタ M 1 , M 2 , M 3 を含む。駆動トランジスタ M D 及び第 1 ~ 第 3 スイッチングトランジスタ M 1 , M 2 , M 3 は、各々ゲート、ソース及びドレインを持つ。キャパシタ C s は、第 1 端子及び第 2 端子を持つ。

【 0 0 7 5 】

第 1 スイッチングトランジスタ M 1 のゲートは第 1 走査線 S n に接続され、ソースは第 1 ノード N 1 に接続され、ドレインはデータ線 D m に接続される。第 1 スイッチングトランジスタ M 1 は、第 1 走査線 S n に印加される第 1 走査信号に 응답してキャパシタ C に電荷を充填する機能を果たす。

【 0 0 7 6 】

第 2 スイッチングトランジスタ M 2 のゲートは、第 1 走査線 S n に接続され、ソースは第 2 ノード N 2 に接続され、ドレインはデータ線 D m に接続される。第 2 スイッチングトランジスタ M 2 は、第 1 走査線 S n に印加される第 1 走査信号に 응답してデータ線 D m に流れるデータ電流を駆動トランジスタ M D に伝達する機能を果たす。

【 0 0 7 7 】

第 3 スイッチングトランジスタ M 3 のゲートは第 2 走査線 E n に接続され、ソースは第 2 ノード N 2 に接続され、ドレインは有機発光素子 O L E D に接続される。第 3 スイッチングトランジスタ M 3 は、第 2 走査線 E n に印加される第 2 走査信号に 응답して駆動トランジスタ M D に流れる電流を有機発光素子 O L E D に供給する機能を果たす。

【 0 0 7 8 】

キャパシタ C s の第 1 端子には電源電圧 V D D が印加され、第 2 端子は第 1 ノード N 1 に接続される。キャパシタ C s は、第 1 及び第 2 スイッチングトランジスタ M 1 , M 2 がオフ状態である期間の間に駆動トランジスタ M D に流れるデータ電流に相応する電圧を充電する。キャパシタ C s に充電された電圧は駆動トランジスタ M D のゲートソース間電圧 V G S についての電荷量に相応する。そして、キャパシタ C s は、第 1 及び第 2 スイッチングトランジスタ M 1 , M 2 がオフ状態である期間の間に駆動トランジスタ M D のゲート

10

20

30

40

50

電圧を維持する機能を果たす。

【0079】

駆動トランジスタMDのゲートは第1ノードN1に接続され、ソースには電源電圧が印加され、ドレインは第2ノードN2に接続される。駆動トランジスタMDは第3スイッチングトランジスタM3がオフ状態である期間の間にキャパシタCsの第1端子と第2端子間にかかった電圧に相応する電流を有機発光素子OLEDに供給する機能を果たす。

【0080】

この際、駆動トランジスタMDは、四角リング状のチャンネルとこのチャンネルの対向する角部分に接続されるソース及びドレイン、また、絶縁層を挟んでチャンネルと対向するゲートを備えるようになる。

10

【0081】

このように本発明による画素回路を利用すれば、アクティブマトリクス型表示装置の場合、所定の駆動トランジスタのチャンネル内の特定部位に欠陥状態密度が増加する場合にも全体的な電流の流れを一定にし、パネル内の駆動トランジスタの均一度を高めて画質を改善できる。言い換えれば、本発明は、非晶質シリコン層を結晶化して形成された多結晶シリコン薄膜トランジスタを備える電流プログラミング方式の画素回路に容易に適用可能である。

【0082】

一方、上述した実施形態では、有機発光表示装置用画素回路について説明したが、本発明は、そのような構成に限定されない。例えば、本発明は、駆動薄膜トランジスタを用いるアクティブマトリクス駆動方式のTFT-LCD、プラズマディスプレイパネル、電界放出表示装置(field emission display device)などの他の種類の表示装置にも容易に適用できる。

20

【0083】

図7は、本発明の第1実施形態による駆動トランジスタを用いた有機発光表示装置についての構成図である。

【0084】

図7を参照すれば、有機発光表示装置700は、走査駆動部(scan driver; 710)、データ駆動部(data driver; 720)、及び画像表示部730を含む。画像表示部730は、複数の画素740を含む。画素740は、スイッチングトランジスタMS、キャパシタCs、駆動トランジスタMD、及び有機発光素子OLEDを含む。ここで、駆動トランジスタMDは、図7に拡大して示すように、四角リング状のチャンネルと、このチャンネルの対向する二つの角部分に接続するソース及びドレイン、また、絶縁層を挟んでチャンネルと対向するゲートを含むようになる。

30

【0085】

ここで、駆動トランジスタMDは、キャパシタの両端子の間にかかった電圧に相応する電流を有機発光素子OLEDに供給する。キャパシタCsは、駆動トランジスタMDのソースとゲート間に連結し、スイッチングトランジスタMSを介して印加されるデータ電圧を一定期間の間に維持する。このような構成によれば、まずスイッチングトランジスタMSのゲートに印加される走査信号に応答してスイッチングトランジスタMSがオンすれば、データ線Dmを介して印加されるデータ電圧がキャパシタCsに保存される。その後、スイッチングトランジスタMSがオフされれば、キャパシタCsに保存された電圧に相応する電流が駆動トランジスタMDを介して有機発光素子OLEDに供給される。有機発光素子OLEDは、供給された電流に相応して所定の輝度で発光する。

40

【0086】

また、有機発光表示装置700は、 $n \times m$ 個の画素740、横方向に延長された $n$ 個の走査線( $S_1, S_2, \dots, S_n$ )及び縦方向に延長された $m$ 個のデータ線( $D_1, D_2, D_3, \dots, D_m$ )を含む。走査駆動部710は、順次的に走査線( $S_1, S_2, \dots, S_n$ )に走査信号を供給する。走査信号は画素740に伝達される。データ駆動部720はデータ線( $D_1, D_2, D_3, \dots, D_m$ )にデータ信号を供給する。データ電圧は画素740

50

に伝達される。

【0087】

画素740は、走査駆動部710から伝達される走査信号に応答してデータ駆動部720から伝達されるデータ信号をサンプリングし、サンプリングされたデータ信号に相応して所定の階調を表示する。

【0088】

一方、上述した実施形態では、画素回路内に一つのスイッチングトランジスタと一つの駆動トランジスタを含む場合について説明したが、本発明は、そういう構成に限定されない。例えば、本発明による有機発光表示装置は、少なくとも二つの駆動トランジスタや少なくとも二つのスイッチングトランジスタを含む画素回路を含むことができる。また、本発明による有機発光表示装置は、一つの駆動トランジスタに連結した少なくとも二つの有機発光素子を含む画素回路を含むことができる。この場合、画素回路は二つの有機発光素子が所定の時間差をおいて順次的に駆動される順次駆動方式で駆動される。さらに、本発明による有機発光表示装置は先に説明した電圧プログラミング構造の画素回路だけでなく、他の電圧プログラミング構造の画素回路や電流プログラミング構造の画素回路を含むことができる。

10

【0089】

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

20

【0090】

例えば、上記実施形態では絶縁島が一つで二つの電流パスの場合を示したが、絶縁島が複数個で複数の電流パスが形成されてもよい。例えば、本発明は、絶縁島を通過するチャンネル部分が追加的に形成されている形態を含むことが可能である。

【0091】

例えば、上記実施形態ではソース124とドレイン126が、チャンネル122内に横と縦方向の二つの電流パスA、Bを形成するように約90°方向で配置された場合を示した。本実施形態では、ドレイン126が上辺右部に、ソース124が右側辺下部に配置された例を図1に示したが、例えば、ソース124は図1と同じくチャンネル右側辺下部に、ドレイン126をチャンネル122の左側辺上部に配置されてもよい。また、ドレイン126の配置は図1と同じく上辺左部に、ソース124をチャンネル122の下辺右部に配置されてもよい。また、ソース124ソース124とドレイン126がチャンネルの両端に180°方向に配置され、中央部に絶縁島を有し、絶縁島の上部を通る経路と下部を通る電流パスが形成されてもよい。

30

【産業上の利用可能性】

【0092】

本発明は、トランジスタ、画素回路及び有機発光表示装置に適用可能である。

【図面の簡単な説明】

【0093】

40

【図1】本発明の第1実施形態による駆動トランジスタについての平面図である。

【図2】本発明の第1実施形態による駆動トランジスタに高密度の欠陥部が形成された場合を説明するための平面図である。

【図3a】図1のI-I線に沿って切断した駆動トランジスタの断面図である。

【図3b】図1のII-II線に沿って切断した駆動トランジスタの断面図である。

【図4】本発明の第1実施形態による駆動トランジスタを用いた画素についてのレイアウト図面である。

【図5】図4のIV-IV線に沿って切断した画素の断面図である。

【図6】本発明の第1実施形態による駆動トランジスタを用いることができる画素回路の第2の実施形態についての回路図である。

50


【図7】本発明の第1実施形態による駆動トランジスタを用いた有機発光表示装置についての構成図である。

【符号の説明】


【0094】

- 100 トランジスタ
- 110 絶縁基板
- 120 半導体層
- 122 チャンネル
- 124 ソース
- 126 ドレイン
- 128 絶縁島
- 140 ゲート電極
- 150 ソース電極
- 152 第1コンタクトホール
- 160 ドレイン電極
- 162 第2コンタクトホール
- 400 画素
- 700 有機発光表示装置
- A, B 電流パス


【図1】




【図2】



【図3a】




【図3b】




【 図 4 】


400



【 図 5 】




【 図 6 】



【 図 7 】

700



## フロントページの続き

(51) Int.Cl. F I テーマコード(参考)

**H 0 1 L 29/786 (2006.01)** G 0 9 F 9/30 3 6 5 Z**H 0 1 L 21/336 (2006.01)** H 0 1 L 29/78 6 1 8 C**H 0 1 L 21/20 (2006.01)** H 0 1 L 29/78 6 2 7 G

H 0 1 L 29/78 6 1 2 Z

H 0 1 L 21/20

F ターム(参考) 5C094 AA02 BA03 BA27 BA31 CA19 DA13 DB01 FB01 FB19

5F110 AA26 BB02 BB04 CC02 DD02 DD13 DD14 EE03 EE43 GG02

GG13 GG23 GG30 GG43 GG44 HL02 HL22 NN73 PP01 PP03

PP34 PP35 QQ19

5F152 BB02 CC02 CD13 CD14 CE05 CE12 CE16 CE43 FF03

专利名称(译)	晶体管，像素电路和有机发光显示装置		
公开(公告)号	<a href="#">JP2006039534A</a>	公开(公告)日	2006-02-09
申请号	JP2005186385	申请日	2005-06-27
[标]申请(专利权)人(译)	三星斯笛爱股份有限公司		
申请(专利权)人(译)	三星エスディアイ株式会社		
[标]发明人	崔雄植		
发明人	崔 雄植		
IPC分类号	G09G3/30 G09F9/30 H01L51/50 G09G3/20 H01L27/32 H01L29/786 H01L21/336 H01L21/20 H05B33/00 H01L21/77 H01L21/84 H01L27/12 H01L27/13 H01L29/04		
CPC分类号	H01L29/78696 H01L27/1255 H01L27/1296 H01L27/3262		
FI分类号	G09G3/30.H G09F9/30.338 H05B33/14.A G09G3/20.680.H G09G3/20.611.H G09F9/30.365.Z H01L29/78.618.C H01L29/78.627.G H01L29/78.612.Z H01L21/20 G09F9/30.365 G09G3/3241 G09G3/325 G09G3/3266 G09G3/3283 G09G3/3291 H01L27/32		
F-TERM分类号	3K007/AB03 3K007/AB18 3K007/BA06 3K007/DB03 3K007/GA00 5C080/AA06 5C080/BB05 5C080/DD05 5C080/FF11 5C080/HH09 5C080/JJ03 5C080/JJ06 5C094/AA02 5C094/BA03 5C094/BA27 5C094/BA31 5C094/CA19 5C094/DA13 5C094/DB01 5C094/FB01 5C094/FB19 5F110/AA26 5F110/BB02 5F110/BB04 5F110/CC02 5F110/DD02 5F110/DD13 5F110/DD14 5F110/EE03 5F110/EE43 5F110/GG02 5F110/GG13 5F110/GG23 5F110/GG30 5F110/GG43 5F110/GG44 5F110/HL02 5F110/HL22 5F110/NN73 5F110/PP01 5F110/PP03 5F110/PP34 5F110/PP35 5F110/QQ19 5F152/BB02 5F152/CC02 5F152/CD13 5F152/CD14 5F152/CE05 5F152/CE12 5F152/CE16 5F152/CE43 5F152/FF03 3K107/AA01 3K107/BB01 3K107/CC02 3K107/CC33 3K107/CC36 3K107/CC45 3K107/EE03 3K107/GG26 3K107/HH03 3K107/HH04 3K107/HH05 5C380/AA01 5C380/AB06 5C380/AB15 5C380/AB23 5C380/AB24 5C380/AB32 5C380/BA12 5C380/BA27 5C380/BA38 5C380/BA39 5C380/BB05 5C380/CA12 5C380/CA13 5C380/CB01 5C380/CB17 5C380/CC01 5C380/CC02 5C380/CC11 5C380/CC13 5C380/CC26 5C380/CC27 5C380/CC28 5C380/CC33 5C380/CC34 5C380/CC39 5C380/CC52 5C380/CC62 5C380/CC63 5C380/CC77 5C380/CD012 5C380/CD014 5C380/DA02 5C380/DA06		
优先权	1020040048314 2004-06-25 KR		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

解决的问题：通过改善面板中的晶体管的均匀性以及使用该像素电路的有机发光显示装置来提供具有改善的图像质量的像素电路。根据本发明实施例的像素电路包括：开关元件440，用于响应于选择信号而发送数据信号；电容器450，用于存储与所发送的数据信号相对应的电压；以及晶体管460。包括用于向有机发光器件供应与电压相对应的电流的驱动晶体管460，并且该驱动晶体管通过具有至少一个绝缘岛和沟道462而连接到具有多个电流路径的沟道462。提供了具有源极466和漏极468以及面对沟道且其间具有绝缘层的栅极462的半导体层。[选择图]图4

