

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5038167号

(P5038167)

(45) 発行日 平成24年10月3日(2012.10.3)

(24) 登録日 平成24年7月13日(2012.7.13)

(51) Int.Cl.

F I

G09G 3/30 (2006.01)

G09G 3/30 J

G09G 3/20 (2006.01)

G09G 3/20 624B

H01L 51/50 (2006.01)

G09G 3/20 670J

G09G 3/20 611H

H05B 33/14 A

請求項の数 12 (全 23 頁)

(21) 出願番号 特願2008-7109 (P2008-7109)
 (22) 出願日 平成20年1月16日(2008.1.16)
 (65) 公開番号 特開2008-216983 (P2008-216983A)
 (43) 公開日 平成20年9月18日(2008.9.18)
 審査請求日 平成20年1月16日(2008.1.16)
 (31) 優先権主張番号 10-2007-0020802
 (32) 優先日 平成19年3月2日(2007.3.2)
 (33) 優先権主張国 韓国(KR)

(73) 特許権者 308040351
 三星モバイルディスプレイ株式会社
 Samsung Mobile Display Co., Ltd.
 大韓民国京畿道龍仁市器興区農書洞山24
 San #24 Nongseo-Dong,
 Giheung-Gu, Yongin
 -City, Gyeonggi-Do 4
 46-711 Republic of
 KOREA

(74) 代理人 100146835
 弁理士 佐伯 義文

(74) 代理人 100089037
 弁理士 渡邊 隆

最終頁に続く

(54) 【発明の名称】 有機電界発光表示装置

(57) 【特許請求の範囲】

【請求項 1】

駆動トランジスタと、第1スイッチング素子と、第2スイッチング素子と、第3スイッチング素子と、第4スイッチング素子と、第5スイッチング素子と、第6スイッチング素子と、第1容量性素子と、第2容量性素子と、有機電界発光素子とを具備し、

前記駆動トランジスタは、制御電極が第2スイッチング素子の第2電極に電氣的に連結され、第1電極が前記第1スイッチング素子の第2電極及び第3スイッチング素子の第2電極に電氣的に連結され、第2電極が前記第5スイッチング素子の第1電極及び前記有機電界発光素子のアノードに電氣的に連結され、

前記第1スイッチング素子は、制御電極が発光制御線に電氣的に連結され、第1電極が第1電源電圧線に電氣的に連結され、第2電極が前記駆動トランジスタの第1電極に電氣的に連結され、

前記第2スイッチング素子は、制御電極が前行走査線に電氣的に連結され、第1電極が第3電源電圧線に電氣的に連結され、第2電極が前記駆動トランジスタの制御電極に電氣的に連結され、

前記第3スイッチング素子は、制御電極が前記前行走査線に電氣的に連結され、第1電極が第4スイッチング素子の第2電極と、前記第1容量性素子の第1電極と、及び前記第2容量性素子の第1電極とに電氣的に連結され、第2電極が前記第1スイッチング素子の第2電極と前記駆動トランジスタの第1電極との間に電氣的に連結され、

前記第4スイッチング素子は、制御電極が走査線に電氣的に連結され、第1電極がデー

10

20

タ線に電氣的に連結され、第 2 電極が前記第 1 容量性素子の第 1 電極と、前記第 2 容量性素子の第 1 電極と、及び前記第 3 スイッチング素子の第 1 電極とに電氣的に連結され、

前記第 5 スイッチング素子は、制御電極が前記走査線に電氣的に連結され、第 1 電極が前記駆動トランジスタの第 2 電極と前記有機電界発光素子のアノードとの間に電氣的に連結され、第 2 電極が前記第 6 スイッチング素子の第 2 電極に電氣的にさらに連結され、

前記第 6 スイッチング素子は、制御電極が前記走査線に電氣的に連結され、第 1 電極が第 3 電源電圧線に電氣的に連結され、第 2 電極が前記第 5 スイッチング素子の第 2 電極に電氣的に連結され、

前記第 1 容量性素子は、第 1 電極が前記第 2 容量性素子の第 1 電極と、前記第 3 スイッチング素子の第 1 電極と、及び前記第 4 スイッチング素子の第 2 電極とに電氣的に連結され、第 2 電極が前記駆動トランジスタの制御電極と及び前記第 2 スイッチング素子の第 2 電極とに電氣的に連結され、

10

前記第 2 容量性素子は、第 1 電極が前記第 1 容量性素子の第 1 電極と、前記第 3 スイッチング素子の第 1 電極と、及び前記第 4 スイッチング素子の第 2 電極とに電氣的に連結され、第 2 電極が前記第 5 スイッチング素子の第 2 電極に電氣的に連結され、

前記有機電界発光素子は、アノードが前記駆動トランジスタの第 2 電極と及び前記第 5 スイッチング素子の第 1 電極とに電氣的に連結され、カソードが第 2 電源電圧線に電氣的に連結され、

前記駆動トランジスタは、Pチャネル電界効果トランジスタであり、

前記第 1 スイッチング素子ないし前記第 5 スイッチング素子は、Pチャネル電界効果薄膜トランジスタであり、

20

前記第 6 スイッチング素子は、Nチャネル電界効果薄膜トランジスタである

ことを特徴とする有機電界発光表示装置。

【請求項 2】

前記駆動トランジスタは、非晶質シリコン薄膜トランジスタ、多結晶シリコン薄膜トランジスタ、有機薄膜トランジスタ及びマイクロシリコン薄膜トランジスタの中から選択されたいずれか 1 つであることを特徴とする請求項 1 に記載の有機電界発光表示装置。

【請求項 3】

前記駆動トランジスタは、多結晶シリコンを含み、前記多結晶シリコンには、ニッケル(Ni)、カドミウム(Cd)、コバルト(Co)、チタン(Ti)、パラジウム(Pd)及びタングステン(W)の中から選択されたいずれか 1 つが含有されることを特徴とする請求項 1 に記載の有機電界発光表示装置。

30

【請求項 4】

上記有機電界発光素子は、発光層を含み、上記発光層は蛍光材料及び燐光材料の中から選択されたいずれか 1 つであることを特徴とする請求項 1 に記載の有機電界発光表示装置。

【請求項 5】

第 1 電極が前記第 1 電源電圧線に電氣的に連結され、第 2 電極が前記第 1 容量性素子の第 1 電極、前記第 2 容量性素子の第 1 電極、前記第 3 スイッチング素子の第 1 電極、及び前記第 4 スイッチング素子の第 2 電極との間に電氣的に連結された、第 3 容量性素子を具備する

40

ことを特徴とする請求項 1 に記載の有機電界発光表示装置。

【請求項 6】

前記第 1 電源電圧線の電圧は、前記第 2 電源電圧線の電圧に比べてハイレベルであることを特徴とする請求項 1 に記載の有機電界発光表示装置。

【請求項 7】

前記第 1 電源電圧線の電圧は、前記第 3 電源電圧線の電圧に比べてハイレベルであることを特徴とする請求項 1 に記載の有機電界発光表示装置。

【請求項 8】

前記前行走査線がローレベルであり、前記走査線がハイレベルであり、前記発光制御線

50

がローレベルであれば、前記第 1、2 容量性素子及び前記駆動トランジスタの制御電極が前記第 3 電源電圧線に電氣的に連結されることから前記第 1、2 容量性素子及び前記駆動トランジスタの制御電極が前記第 3 電源電圧線のレベルに初期化されることを特徴とする請求項 1 に記載の有機電界発光表示装置。

【請求項 9】

前記前行走査線がローレベルを維持し、前記走査線がハイレベルを維持し、前記発光制御線がハイレベルになれば、前記第 1、2 容量性素子に前記駆動トランジスタのしきい値電圧が反映され、前記駆動トランジスタの制御電極電圧は前記第 3 電源電圧線のレベルになることから前記駆動トランジスタのしきい値電圧が補償されることを特徴とする請求項 8 に記載の有機電界発光表示装置。

10

【請求項 10】

前記前行走査線がハイレベルになり、前記走査線がローレベルになり、前記発光制御線がローレベルになれば、前記第 1、2 容量性素子に前記データ線のデータ電圧が保存される同時に前記有機電界発光素子の素子電圧が反映されることを特徴とする請求項 9 に記載の有機電界発光表示装置。

【請求項 11】

前記前行走査線がハイレベルを維持し、前記走査線がハイレベルになり、前記発光制御線がローレベルを維持すれば、前記第 1、2 容量性素子に反映されたデータ電圧と前記有機電界発光素子電圧によって前記駆動トランジスタを介して前記有機電界発光素子に供給される電流がさらに増加することを特徴とする請求項 10 に記載の有機電界発光表示装置。

20

【請求項 12】

前記有機電界発光素子に供給される電流は、前記有機電界発光素子電圧に比例して増加することを特徴とする請求項 11 に記載の有機電界発光表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、有機電界発光表示装置に関し、より詳しくは、有機電界発光素子の劣化による残像(image sticking)現象及び寿命減少現象を抑制し、駆動トランジスタのしきい値電圧も補償することができる有機電界発光表示装置に関する。

30

【背景技術】

【0002】

一般的に有機電界発光表示装置は、蛍光材料または燐光材料を電氣的に励起させて発光する表示装置として、N×M個の有機電界発光素子を駆動して映像を表示する。このような有機電界発光素子は、アノード電極(anode electrode)、有機層、カソード電極(cathode electrode)からなる。上記有機層は、電子と正孔との均衡を容易にして発光効率を向上させるために発光層(Emitting Layer、EML)、電子輸送層(Electron Transport Layer、ETL)及び正孔輸送層(Hole Transport Layer、HTL)とを含む多層構造からなり、また、別途の電子注入層(Electron Injecting Layer、EIL)と正孔注入層(Hole Injecting Layer、HIL)とを含むことができる。

40

【0003】

上記アノード電極は、発光層 EML に正孔を供給するように第 1 電源と接続される。上記カソード電極は発光層 EML に電子を供給するように第 1 電源より低い第 2 電源と接続される。すなわち、アノード電極はカソード電極に比べて相対的に高い正極性(+)の電位を有し、カソード電極はアノード電極に比べて相対的に低い負極性(-)の電位を有する。

【0004】

上記正孔輸送層 HTL は、アノード電極から供給される正孔を加速して発光層 EML に供給する。上記電子輸送層 ETL は、カソード電極から供給される電子を加速して発光層

50

EMLに供給する。この時、発光層EMLで電子と正孔が再結合するようになり、これによって所定の光が生成される。実質的に発光層EMLは、電子と正孔が再結合する時にレッドR、グリーンG及びブルーBのうちいずれか1つの光を生成する。

【0005】

このような有機電界発光素子OLEDにおいて、アノード電極に印加される電圧は、カソード電極に印加される電圧より常に高く設定されるので、負極性(-)の多くのキャリア(carrier)は、アノード電極側に位置され、そして正極性(+)の多くのキャリアは、カソード電極側に位置される。ここで上記アノード電極に位置された負極性(-)のキャリア及びカソード電極に位置された正極性(+)のキャリアが長時間に維持されれば、発光に寄与する電子及び正孔の移動量が減少する。すなわち、有機電界発光素子の使用時間が増加するにつれ、前記有機電界発光素子が劣化(degrade)になり、そしてこれによって残像現象が発生するのみならず、有機電界発光素子の寿命も短縮される。

10

【発明の開示】

【発明が解決しようとする課題】

【0006】

本発明は、上記のような従来の問題点を解決するためになされたものであって、その目的は、有機電界発光素子の劣化による残像現象及び寿命減少現象を抑制することができる有機電界発光表示装置を提供することである。

【0007】

本発明の他の目的は、駆動トランジスタのしきい値電圧を補償することができる有機電界発光表示装置を提供することである。

20

【課題を解決するための手段】

【0008】

上述の目的を達成するための本発明に係る有機電界発光表示装置は、第1電源電圧線に電氣的に連結される駆動トランジスタと、上記駆動トランジスタと発光制御線に電氣的に連結される第1スイッチング素子と、上記駆動トランジスタとプレビアス(previous)走査線に電氣的に連結される第2スイッチング素子と、上記第1スイッチング素子とデータ線に電氣的に連結される第3スイッチング素子と、上記データ線と上記第3スイッチング素子に電氣的に連結される第4スイッチング素子と、上記駆動トランジスタと走査線に電氣的に連結される第5スイッチング素子と、上記第2スイッチング素子と上記第3スイッチング素子に電氣的に連結される第1容量性素子と、上記第3スイッチング素子と上記第5スイッチング素子に電氣的に連結される第2容量性素子と、上記駆動トランジスタと第2電源電圧線に電氣的に連結される有機電界発光素子とを含むことを特徴とする。

30

【0009】

上記駆動トランジスタは、制御電極が第2スイッチング素子に電氣的に連結され、第1電極が上記第1スイッチング素子及び第3スイッチング素子に電氣的に連結され、第2電極が第5スイッチング素子及び有機電界発光素子に電氣的に連結されとしてもよい。

【0010】

上記駆動トランジスタは、Pチャネル電界効果トランジスタであるとしてもよい。

40

【0011】

上記駆動トランジスタは、非晶質シリコン薄膜トランジスタ、多結晶シリコン薄膜トランジスタ、有機薄膜トランジスタ及びマイクロ薄膜トランジスタの中から選択されたいずれか1つであるとしてもよい。

【0012】

上記駆動トランジスタは、多結晶シリコンを含み、上記多結晶シリコンにはニッケル(Ni)、カドミウム(Cd)、コバルト(Co)、チタン(Ti)、パラジウム(Pd)及びタングステン(W)の中から選択されたいずれか1つが含有されとしてもよい。

【0013】

上記第1スイッチング素子は、制御電極が上記発光制御線に電氣的に連結され、第1電

50

極が上記第 1 電源電圧線に電氣的に連結され、第 2 電極が上記駆動トランジスタに電氣的に連結されとしてもよい。

【 0 0 1 4 】

上記第 2 スイッチング素子は、制御電極が上記プレビアス走査線に電氣的に連結され、第 1 電極が第 3 電源電圧線に電氣的に連結され、第 2 電極が上記駆動トランジスタに電氣的に連結されとしてもよい。

【 0 0 1 5 】

上記第 3 スイッチング素子は、制御電極が上記プレビアス走査線に電氣的に連結され、第 1 電極が上記データ線、上記第 1 容量性素子及び上記第 2 容量性素子に電氣的に連結され、第 2 電極が上記第 1 スイッチング素子と上記駆動トランジスタとの間に電氣的に連結されとしてもよい。

10

【 0 0 1 6 】

上記第 4 スイッチング素子は、制御電極が上記走査線に電氣的に連結され、第 1 電極が上記データ線に電氣的に連結され、第 2 電極が上記第 1 容量性素子、第 2 容量性素子及び上記第 3 スイッチング素子に電氣的に連結されとしてもよい。

【 0 0 1 7 】

上記第 5 スイッチング素子は、制御電極が上記走査線に電氣的に連結され、第 1 電極が上記駆動トランジスタと上記有機電界発光素子との間に電氣的に連結されとしてもよい。

【 0 0 1 8 】

20

上記第 5 スイッチング素子には、第 6 スイッチング素子が電氣的にさらに連結されとしてもよい。

【 0 0 1 9 】

上記第 6 スイッチング素子は、制御電極が上記走査線に電氣的に連結され、第 1 電極が第 3 電源電圧線に電氣的に連結され、第 2 電極が上記第 5 スイッチング素子に電氣的に連結されとしてもよい。

【 0 0 2 0 】

上記第 1 スイッチング素子ないし第 5 スイッチング素子は、Pチャネル電界効果トランジスタであり、上記第 6 スイッチング素子は、Nチャネル電界効果トランジスタであるとしてもよい。

30

【 0 0 2 1 】

上記第 1 容量性素子は、第 1 電極が上記第 2 容量性素子、上記第 3 スイッチング素子及び上記第 4 スイッチング素子に電氣的に連結され、第 2 電極が上記駆動トランジスタ及び上記第 2 スイッチング素子に電氣的に連結されとしてもよい。

【 0 0 2 2 】

上記第 2 容量性素子は、第 1 電極が上記第 1 容量性素子、上記第 3 スイッチング素子及び上記第 4 スイッチング素子に電氣的に連結され、第 2 電極が上記第 5 スイッチング素子に電氣的に連結されとしてもよい。

【 0 0 2 3 】

上記有機電界発光素子は、アノードが上記駆動トランジスタ及び上記第 5 スイッチング素子に電氣的に連結され、カソードが上記第 2 電源電圧線に電氣的に連結されとしてもよい。

40

【 0 0 2 4 】

上記有機電界発光素子は、発光層を含み、上記発光層は蛍光材料及び燐光材料の中から選択されたいずれか 1 つであることができる。

【 0 0 2 5 】

上記第 1 電源電圧線と第 1 容量性素子との間には、第 3 容量性素子が電氣的にさらに連結されとしてもよい。

【 0 0 2 6 】

上記第 3 容量性素子は、第 1 電極が上記第 1 電源電圧線に電氣的に連結され、第 2 電極

50

が上記第 1 容量性素子、第 2 容量性素子、第 3 スイッチング素子及び第 4 スイッチング素子との間に電氣的に連結されとしてもよい。

【 0 0 2 7 】

上記第 1 電源電圧線の電圧は、第 2 電源電圧線の電圧に比べてハイレベルであるとしてもよい。

【 0 0 2 8 】

上記第 1 電源電圧線の電圧は、第 3 電源電圧線の電圧に比べてハイレベルであるとしてもよい。

【 0 0 2 9 】

上記第 5 スイッチング素子には、第 6 スイッチング素子が電氣的に連結され、上記第 2 スイッチング素子及び第 6 スイッチング素子は、第 3 電源電圧線に電氣的に連結されとしてもよい。

10

【 0 0 3 0 】

上記プレビアス走査線がローレベルであり、上記走査線がハイレベルであり、上記発光制御線がローレベルであれば、上記第 1、2 容量性素子及び駆動トランジスタの制御電極が第 3 電源電圧線に電氣的に連結されることから上記第 1、2 容量性素子及び上記駆動トランジスタの制御電極が上記第 3 電源電圧線のレベルに初期化されとしてもよい。

【 0 0 3 1 】

上記プレビアス走査線がローレベルを維持し、上記走査線がハイレベルを維持し、上記発光制御線がハイレベルになれば、上記第 1、2 容量性素子に上記駆動トランジスタのしきい値電圧が反映され、上記駆動トランジスタの制御電極電圧は上記第 3 電源電圧線のレベルになることから上記駆動トランジスタのしきい値電圧が補償されとしてもよい。

20

【 0 0 3 2 】

上記プレビアス走査線がハイレベルになり、上記走査線がローレベルになり、上記発光制御線がローレベルになれば、上記第 1、2 容量性素子に上記データ線のデータ電圧が保存され、同時に上記有機電界発光素子の素子電圧が反映されとしてもよい。

【 0 0 3 3 】

上記プレビアス走査線がハイレベルを維持し、上記走査線がハイレベルになり、上記発光制御線がローレベルを維持すれば、上記第 1、2 容量性素子に反映されたデータ電圧と有機電界発光素子電圧によって上記駆動トランジスタを介して上記有機電界発光素子に供給される電流がさらに増加するとしてもよい。

30

【 0 0 3 4 】

上記電流は、上記有機電界発光素子電圧に比例して増加するとしてもよい。

【 0 0 3 5 】

上記のように本発明に係る有機電界発光表示装置は、データ記入の期間中に有機電界発光素子の劣化程度によって増加する有機電界発光素子電圧を検知し、上記検知された有機電界発光素子電圧に比例して有機電界発光素子に供給される電流を増加させることから結果的に有機電界発光素子の劣化による残像現象及び寿命減少現象を抑制するようになる。

【 0 0 3 6 】

また、上記のように本発明に係る有機電界発光表示装置は、駆動トランジスタの制御電極と第 1 電極との間に容量性素子を電氣的に連結した後、第 1 電極に供給される電源電圧の供給を遮断することからその容量性素子に駆動トランジスタのしきい値電圧が自然に保存されるようにする。すなわち、本発明は、ダイオード連結構造を採択しなくても駆動トランジスタのしきい値電圧を補償するようになる。

40

【 0 0 3 7 】

図 1 には、通常の有機電界発光素子が概略的に示されている。

【 0 0 3 8 】

示されたように、有機電界発光素子はアノード電極と、有機層と及びカソード電極とを含む。上記有機薄膜は、電子と正孔が結合して励起子 (exciton) を形成して発光する発光層 (Emitting Layer、EML)、電子を輸送する電子輸送層 (Ele

50

electron Transport Layer、ETL)、正孔を輸送する正孔輸送層(Hole Transport Layer、HTL)からなる。また、上記電子輸送層の一側面には、電子を注入する電子注入層(Electron Injecting Layer、EIL)が形成され、上記正孔輸送層の一側面には、正孔を注入する正孔注入層(Hole Injecting Layer、HIL)がさらに形成される。尚、燐光型有機電界発光素子の場合には、正孔抑制層(Hole Blocking Layer、HBL)が発光層EMLと電子輸送層ETLとの間に選択的に形成でき、電子抑制層(Electron Blocking Layer、EBL)が発光層EMLと正孔輸送層HTLとの間に選択的に形成できる。

【0039】

10

また、上記有機層は、二種類の層を混合してその厚さを減少させるスリム型有機電界発光素子(slim OLED)構造に形成できる。例えば、正孔注入層と正孔輸送層を同時に形成する正孔注入輸送層(Hole Injection Transport Layer、HITL)構造及び電子注入層と電子輸送層を同時に形成する電子注入輸送層(Electron Injection Transport Layer、EITL)構造を選択的に形成できる。上記のようなスリム型有機電界発光素子は発光効率を増加させることにその使用の目的がある。

【0040】

また、アノード電極と発光層との間には、選択層としてバッファ層(buffer layer)を形成することができる。上記バッファ層は、電子をバッファリングする電子バッファ層(Electron Buffer Layer、EBL)と正孔をバッファリングする正孔バッファ層(Hole Buffer Layer、HBL)に区分する。上記電子バッファ層EBLは、カソード電極と電子注入層EILとの間に選択的に形成でき、上記電子注入層EILの機能の代わりに形成できる。この時、上記有機層の積層構造は、発光層EML/電子輸送層ETL/電子バッファ層EBL/カソード電極になることができる。また、上記正孔バッファ層HBLは、アノード電極と正孔注入層HILとの間に選択的に形成でき、正孔注入層HILの機能の代わりに形成することができる。この時、上記有機層の積層構造は、アノード電極/正孔バッファ層HBL/正孔輸送層HTL/発光層EMLになる。

20

【0041】

30

上記構造に対して可能な積層構造を記載すれば、次のようになる。

【0042】

a)正積層構造(Normal Stack Structure)

- 1)アノード電極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/カソード電極
- 2)アノード電極/正孔バッファ層/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/カソード電極
- 3)アノード電極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/電子バッファ層/カソード電極
- 4)アノード電極/正孔バッファ層/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/電子バッファ層/カソード電極
- 5)アノード電極/正孔注入層/正孔バッファ層/正孔輸送層/発光層/電子輸送層/電子注入層/カソード電極
- 6)アノード電極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子バッファ層/電子注入層/カソード電極

40

【0043】

b)正スリム構造(Normal Slim Structure)

- 1)アノード電極/正孔注入輸送層/発光層/電子輸送層/電子注入層/カソード電極
- 2)アノード電極/正孔バッファ層/正孔注入輸送層/発光層/電子輸送層/電子注入層/カソード電極
- 3)アノード電極/正孔注入層/正孔輸送層/発光層/電子注入輸送層/電子バッファ層/カソ

50

ード電極

4)アノード電極/正孔バッファ層/正孔輸送層/発光層/電子注入輸送層/電子バッファ層/カソード電極

5)アノード電極/正孔注入輸送層/正孔バッファ層/発光層/電子輸送層/電子注入層/カソード電極

6)アノード電極/正孔注入層/正孔輸送層/発光層/電子バッファ層/電子注入輸送層/カソード電極

【0044】

c)逆積層構造(Inverted Stack Structure)

1)カソード電極/電子注入層/電子輸送層/発光層/正孔輸送層/正孔注入層/アノード電極 10

2)カソード電極/電子注入層/電子輸送層/発光層/正孔輸送層/正孔注入層/正孔バッファ層/アノード電極

3)カソード電極/電子バッファ層/電子注入層/電子輸送層/発光層/正孔輸送層/正孔注入層/アノード電極

4)カソード電極/電子バッファ層/電子注入層/電子輸送層/発光層/正孔輸送層/正孔バッファ層/アノード電極

5)カソード電極/電子注入層/電子輸送層/発光層/正孔輸送層/正孔バッファ層/正孔注入層/アノード電極

6)カソード電極/電子注入層/電子バッファ層/電子輸送層/発光層/正孔輸送層/正孔注入層/アノード電極 20

【0045】

d)逆スリム構造(Inverted Slim Structure)

1)カソード電極/電子注入層/電子輸送層/発光層/正孔注入輸送層/アノード電極

2)カソード電極/電子注入層/電子輸送層/発光層/正孔注入輸送層/正孔バッファ層/アノード電極

3)カソード電極/電子バッファ層/電子注入輸送層/発光層/正孔輸送層/正孔注入層/アノード電極

4)カソード電極/電子バッファ層/電子注入輸送層/発光層/正孔輸送層/正孔バッファ層/アノード電極

5)カソード電極/電子注入層/電子輸送層/発光層/正孔バッファ層/正孔注入輸送層/アノード電極 30

6)カソード電極/電子注入輸送層/電子バッファ層/発光層/正孔輸送層/正孔注入層/アノード電極

【0046】

このような有機電界発光素子を駆動する方式として、受動マトリックス(passive matrix)駆動方式と能動マトリックス(active matrix)駆動方式が知られている。上記受動マトリックス駆動方式は、アノード電極とカソード電極を直交するように形成してラインを選択して駆動することから製作工程が単純あり、投資費用が少ないが、大画面の具現時に電流消耗量が多いという短所がある。上記能動マトリックス駆動方式は、薄膜トランジスタのような能動素子及び容量性素子を各画素に形成することから電流消耗量が少なく画質が優れており、寿命が長くて中大型まで拡大できるという長所がある。 40

【0047】

上述のように能動マトリックス方式では、有機電界発光素子と薄膜トランジスタを基いて画素回路構成が必要だが、この時、上記薄膜トランジスタ(以下、説明するスイッチング素子及び駆動トランジスタを意味する)の結晶化方法としては、エキシマレーザを用いるレーザアニーリング方法(Excimer Laser Annealing、ELA)と、金属触媒(promoting material)を用いる金属触媒結晶化方法(Metal Induced Crystallization、MIC)と、固相結晶化(Solid Phases Crystallization、SPC)方法などがある。 50

その他、既存のレーザー結晶化方法にマスクをさらに用いる(Sequential Lateral Solidification、SL S)方法などがある。また、非晶質シリコンと多結晶シリコンとの間の結晶粒の大きさを有するマイクロシリコン(micro silicon)に結晶化する方法もあるが、これは大きく熱結晶化方法(Thermal Crystallization Method、TCM)とレーザー結晶化方法(Laser Crystallization Method、LCM)などの方法がある。

【0048】

上記マイクロシリコンは、結晶粒の大きさが1nmから100nmまでのものを通常的に言う。上記マイクロシリコンの電子移動度は、1から50以下であり、正孔移動度は、0.01から0.2以下である。また、上記マイクロシリコンは、上記多結晶シリコンに比べて結晶粒の大きさの小さいことが特徴であり、多結晶シリコンに比べて結晶粒の間の突出部の領域が小さく形成されて結晶粒間に電子の移動が容易に均一な特性を有する。

【0049】

上記レーザー結晶化方法は、薄膜トランジスタを多結晶シリコンに形成する方法のうち一番多く用いられる。既存の多結晶液晶表示装置の結晶化方法をそのまま利用するだけでなく、工程が簡単であり、工程方法に対する技術開発が完了した状態である。

【0050】

上記金属触媒結晶化方法は、上記レーザー結晶化方法を使用せず、低温で結晶化する方法のうち1つである。初期には、非晶質シリコン表面に金属触媒金属のニッケル(Ni)、カドミウム(Cd)、コバルト(Co)、パラジウム(Pd)、チタン(Ti)などを蒸着あるいはスピンコーティング(spin coating)して上記金属触媒金属が上記非晶質シリコン表面に直接浸透して上記非晶質シリコンの状態を変化させながら結晶化する方法として、低温で結晶化することができる。勿論、これによって上記薄膜トランジスタをなす多結晶シリコンには、金属触媒のニッケル(Ni)、カドミウム(Cd)、コバルト(Co)、パラジウム(Pd)、チタン(Ti)などが残留するようになる。

【0051】

上記金属触媒結晶化方法の他の方法は、上記非晶質シリコン表面に金属層を介在させる時にマスクを利用することから上記薄膜トランジスタの特定領域にニッケルシリサイドのような汚染物の形成を最大限抑制することである。上記結晶化方法を金属触媒誘導側面結晶化方法(Metal Induced Lateral Crystallization、MILC)という。上記金属触媒誘導側面結晶化方法に用いられるマスクとして、シャドウマスクが用いられるが、上記シャドウマスクは、扇形マスク或いは点型マスクであることができる。上記金属触媒結晶化方法のまた他の方法は、上記非晶質シリコン表面に金属触媒層を蒸着あるいはスピンコーティングする時、キャッピング層(capping layer)を先に介在させて上記非晶質シリコンに流入される金属触媒量をコントロールする金属触媒誘導キャッピング層結晶化方法(Metal Induced Crystallization with Capping Layer、MICCL)がある。上記キャッピング層として、シリコン窒化膜が用いられる。上記シリコン窒化膜の厚さによって上記金属触媒層から上記非晶質シリコンに流入される金属触媒量が変わる。この時、上記シリコン窒化膜に流入される金属触媒は、上記シリコン窒化膜の全体に形成でき、シャドウマスクなどを用いて選択的に形成できる。上記金属触媒層が上記非晶質シリコンを多結晶シリコンに結晶化された後、選択的に上記キャッピング層を除去することができる。上記キャッピング層除去方法として、湿式蝕刻方法あるいは乾式蝕刻方法が用いられる。さらに、上記多結晶シリコンが形成された後にゲート絶縁膜を形成して上記ゲート絶縁膜上にゲート電極を形成する。上記ゲート電極上に層間絶縁膜(inter-layer)を形成することができる。上記層間絶縁膜上にビアホール(via hole)を形成した後、不純物を上記ビアホールを介して結晶化された多結晶シリコン上に投入して内部に形成された金属触媒不純物をさらに除去することができる。上記金属触媒不純物を更に除去する方法を不純物除去工程(gattering process)という。上記不純物除去工程には、上記不純物を注入する工程の他に、低温で薄膜トランジスタを加熱する加熱工

10

20

30

40

50

程(heating process)がある。上記不純物除去工程を介して良質の薄膜トランジスタを具現することができる。

【発明の効果】

【0052】

上記のように本発明に係る有機電界発光表示装置は、データ記入期間中に有機電界発光素子の劣化程度によって増加する有機電界発光素子の電圧を検知し、上記検知された有機電界発光素子の電圧に比例して有機電界発光素子に供給される電流量を増加させることから有機電界発光素子の劣化による残像現象及び寿命減少現象を抑制するようになる。

【0053】

また、上記のように本発明に係る有機電界発光表示装置は、駆動トランジスタの制御電極と第1電極との間に容量性素子を電氣的に連結した後、第1電極に供給される電源電圧の供給を遮断することからその容量性素子に駆動トランジスタのしきい値電圧が自然に保存されるようにする。すなわち、本発明はダイオード連結構造を採択しなくても駆動トランジスタのしきい値電圧を補償するようになる。

【発明を実施するための最良の形態】

【0054】

以下、本発明の属する技術分野の通常の知識を有する者が容易に実施できるように、この発明の実施形態について図面に基づいて説明する。

【0055】

ここで、本発明において、類似の構成及び動作を有する部分について同様な図面符号を付けた。また、いずれかの部分が他の部分と電氣的に連結されていることは、直接的に連結されている場合のみならず、その中間に他の素子を間に置いて連結されている場合も含む。

【0056】

図2は、本発明に係る有機電界発光表示装置の構成がブロック図である。

【0057】

図2に示すように本発明に係る有機電界発光表示装置100は、走査駆動部110と、データ駆動部120と、発光制御駆動部130と、有機電界発光表示パネル140(以下、パネル)と、第1電源電圧供給部150と、第2電源電圧供給部160と、及び第3電源電圧供給部170とを含む。

【0058】

上記走査駆動部110は、複数の走査線Scan[1]、Scan[2]、...、Scan[n]を介して上記パネル140に走査信号を順次に印加することができる。

【0059】

上記データ駆動部120は、複数のデータ線Data[1]、Data[2]、...、Data[m]を介して上記パネル140にデータ信号を印加することができる。

【0060】

上記発光制御駆動部130は、複数の発光制御線Em[1]、Em[2]、...、Em[n]を介して上記パネル140に発光制御信号を順次に印加することができる。

【0061】

また、上記パネル140は、列方向に配列されている複数の走査線Scan[1]、Scan[2]、...、Scan[n]及び発光制御線Em[1]、Em[2]、...、Em[n]と、行方向に配列される複数のデータ線Data[1]、Data[2]、...、Data[m]と、上記の複数の走査線Scan[1]、Scan[2]、...、Scan[n]、上記複数のデータ線Data[1]、Data[2]、...、Data[m]及び上記複数の発光制御線Em[1]、Em[2]、...、Em[n]によって駆動される画素回路141とを含む。

【0062】

ここで、上記画素回路141は、隣り合う2つの走査線(または、発光制御線)と隣り合う2つのデータ線によって定義される領域に形成できる。勿論、上述のように上記走査線Scan[1]、Scan[2]、...、Scan[n]には、上記走査駆動部110から走査信

10

20

30

40

50

号が印加されることができ、上記データ線 $Data[1]$ 、 $Data[2]$ 、...、 $Data[m]$ には、上記のデータ駆動部 120 からデータ信号が印加されることができ、上記発光制御線 $Em[1]$ 、 $Em[2]$ 、...、 $Em[n]$ には、上記発光制御駆動部 130 から発光制御信号が印加されることができる。

【0063】

また、上記第1電源電圧供給部 150、上記第2電源電圧供給部 160 及び上記第3電源電圧供給部 170 は、上記パネル 140 に備えられた各画素回路 141 に第1電源電圧 $ELVDD$ 、第2電源電圧 $ELVSS$ 及び第3電源電圧 Vdc をそれぞれ供給することができる。

【0064】

図3は、本発明の一実施形態に係る有機電界発光表示装置の画素回路を示した回路図である。このような画素回路は、図2に示された有機電界発光表示装置 100 のうち1つの画素回路 141 を意味する。

【0065】

図3に示すように、有機電界発光表示装置の画素回路は、発光制御線 $Em[n]$ と、プレビウス走査線 $Scan[n-1]$ と、走査線 $Scan[n]$ と、データ線 $Data[m]$ と、第1電源電圧線 $ELVDD$ と、第2電源電圧線 $ELVSS$ と、第3電源電圧線 Vdc と、第1スイッチング素子 $S1$ と、第2スイッチング素子 $S2$ と、第3スイッチング素子 $S3$ と、第4スイッチング素子 $S4$ と、第5スイッチング素子 $S5$ と、第6スイッチング素子 $S6$ と、第1容量性素子 $C1$ と、第2容量性素子 $C2$ と、駆動トランジスタ DT と、及び有機電界発光素子 $OLED$ と、を含む(include)ことができる。

【0066】

上記発光制御線 $Em[n]$ は、上記第1スイッチング素子 $S1$ の制御電極に電氣的に連結されるので、上記発光制御線 $Em[n]$ は、上記第1、2容量性素子 $C1$ 、 $C2$ を初期化するか、または上記駆動トランジスタ DT のしきい値電圧を補償するだけでなく、実質的に上記有機電界発光素子 $OLED$ の発光時間も制御する。一例として、このような発光制御線 $Em[n]$ は、自分のレベルがローレベルであると同時に、上記プレビウス走査線 $Scan[n-1]$ のレベルがローレベルであり、かつ走査線 $Scan[n]$ のレベルがハイレベルの場合、第1、2容量性素子 $C1$ 、 $C2$ を第1電源電圧線 $ELVDD$ のレベルと第3電源電圧線 Vdc のレベルとの間の値で初期化させることができる。このような発光制御線 $Em[n]$ は、発光制御信号を生成する発光制御駆動部(130、図2参照)に電氣的に連結(electrically coupled)される。

【0067】

上記プレビウス走査線 $Scan[n-1]$ は、先に選択される $n-1$ 番目の走査線を共通に連結して利用するという意味で $Scan[n-1]$ に表示した。上記プレビウス走査線 $Scan[n-1]$ は、上記第2スイッチング素子 $S2$ 及び第3スイッチング素子 $S3$ との各制御電極に電氣的に連結される。このようなプレビウス走査線 $Scan[n-1]$ は、自分のレベルがローレベルであり、上記発光制御線 $Em[n]$ がハイレベルであり、かつ走査線 $Scan[n]$ のレベルがハイレベルの場合、上記駆動トランジスタ DT のしきい値電圧が第1、2容量性素子 $C1$ 、 $C2$ に保存(補償)されることができる。

【0068】

上記走査線 $Scan[n]$ は、発光させようとする有機電界発光素子 $OLED$ を選択することができる。実質的に上記走査線 $Scan[n]$ は、上記第1、2容量性素子 $C1$ 、 $C2$ にデータ線 $Data[m]$ を介するデータ電圧が保存される、そして同時に、有機電界発光素子 $OLED$ の電圧 VEL が検知されて反映させることができる。このために上記走査線 $Scan[n]$ は、上記第4スイッチング素子 $S4$ 、上記第5スイッチング素子 $S5$ 及び上記第6スイッチング素子 $S6$ との各制御電極に電氣的に連結される。このような走査線 $Scan[n]$ は、走査信号を生成する走査駆動部(110、図2参照)に電氣的に連結される。

【0069】

上記データ線 Data[m]は、有機電界発光素子 OLED の発光輝度に比例または反比例するデータ電圧を上記第 1、2 容量性素子 C 1、C 2 と上記駆動トランジスタ DT の制御電極に印加することができる。勿論、このようなデータ線 Data[m]は、データ信号を生成するデータ駆動部(120、図 2 参照)に電氣的に連結される。

【0070】

上記第 1 電源電圧線 ELVDD は、第 1 電源電圧を上記有機電界発光素子 OLED に印加することができる。勿論、このような第 1 電源電圧線 ELVDD は、第 1 電源電圧を印加する第 1 電源電圧供給部(150、図 2 参照)に連結される。

【0071】

上記第 2 電源電圧線 ELVSS は、第 2 電源電圧を上記有機電界発光素子 OLED に印加することができる。勿論、このような第 2 電源電圧線 ELVSS は、第 2 電源電圧を供給する第 2 電源電圧供給部(160、図 2 参照)に連結される。ここで、上記第 1 電源電圧は、通常的に上記第 2 電源電圧に比べてハイレベルであることができる。

【0072】

上記第 3 電源電圧線 Vdc は、第 3 電源電圧を第 1、2 容量性素子 C 1、C 2 と駆動トランジスタ DT の制御電極に印加することができる。勿論、このような第 3 電源電圧線 Vdc は、第 3 電源電圧を印加する第 3 電源電圧供給部(170、図 2 参照)に連結される。ここで、上記第 3 電源電圧は、上記第 1 電源電圧に比べてローレベルであることができる。

【0073】

上記第 1 スイッチング素子 S 1 は、制御電極(ゲート電極)が上記発光制御線 Em[n]に電氣的に連結され、第 1 電極(ソース電極またはドレイン電極)が上記第 1 電源電圧線 ELVDD に電氣的に連結され、第 2 電極(ドレイン電極またはソース電極)が上記駆動トランジスタ DT に電氣的に連結される。

【0074】

上記第 2 スイッチング素子 S 2 は、制御電極が上記プレビアス走査線 Scan[n-1]に電氣的に連結され、第 1 電極が第 3 電源電圧線 Vdc に電氣的に連結され、第 2 電極が上記駆動トランジスタ DT に電氣的に連結される。

【0075】

上記第 3 スイッチング素子 S 3 は、制御電極が上記プレビアス走査線 Scan[n-1]に電氣的に連結され、第 1 電極が上記第 4 スイッチング素子 S 4 と、上記第 1 容量性素子 C 1 と、及び上記第 2 容量性素子 C 2 とに電氣的に連結され、第 2 電極が上記第 1 スイッチング素子 S 1 と上記駆動トランジスタ DT との間に電氣的に連結される。

【0076】

上記第 4 スイッチング素子 S 4 は、制御電極が上記走査線 Scan[n]に電氣的に連結され、第 1 電極が上記データ線 Data[m]に電氣的に連結され、第 2 電極が上記第 1 容量性素子 C 1 と、第 2 容量性素子 C 2 と、及び上記第 3 スイッチング素子 S 3 とに電氣的に連結される。

【0077】

上記第 5 スイッチング素子 S 5 は、制御電極が上記走査線 Scan[n]に電氣的に連結され、第 1 電極が上記駆動トランジスタ DT と上記有機電界発光素子 OLED との間に電氣的に連結され、第 2 電極が上記第 6 スイッチング素子 S 6 に電氣的に連結される。

【0078】

上記第 6 スイッチング素子 S 6 は、制御電極が上記走査線 Scan[n]に電氣的に連結され、第 1 電極が第 3 電源電圧線 Vdc に電氣的に連結され、第 2 電極が上記第 5 スイッチング素子 S 5 に電氣的に連結される。

【0079】

ここで、上記第 1 スイッチング素子 S 1 ないし第 5 スイッチング素子 S 5 は P チャネル電界効果薄膜トランジスタであり、上記第 6 スイッチング素子 S 6 は N チャネル電界効果薄膜トランジスタであることができるが、このような薄膜トランジスタの種類に本発明が

10

20

30

40

50

限定されるものではない。

【0080】

勿論、上記のように走査線 $S_{can}[n]$ を介してローレベルの走査信号が印加される場合、第4スイッチング素子 S_4 及び第5スイッチング素子 S_5 はターンオンされるが、第6スイッチング素子 S_6 はターンオフされる。また、上記走査線 $S_{can}[n]$ を介してハイレベルの走査信号が印加される場合、第4スイッチング素子 S_4 及び第5スイッチング素子 S_5 はターンオフされるが、第6スイッチング素子 S_6 はターンオンされる。

【0081】

上記第1容量性素子 C_1 は、第1電極が上記第2容量性素子 C_2 、上記第3スイッチング素子 S_3 及び上記第4スイッチング素子 S_4 に電氣的に連結され、第2電極が上記駆動トランジスタ D_T 及び上記第2スイッチング素子 S_2 に電氣的に連結される。

10

【0082】

上記第2容量性素子 C_2 は、第1電極が上記第1容量性素子 C_1 、上記第3スイッチング素子 S_3 及び上記第4スイッチング素子 S_4 に電氣的に連結され、第2電極が上記第5スイッチング素子 S_5 及び第6スイッチング素子 S_6 との間に電氣的に連結される。

【0083】

上記駆動トランジスタ D_T は、制御電極が上記第1容量性素子 C_1 及び上記第2スイッチング素子 S_2 に電氣的に連結され、第1電極が上記第1スイッチング素子 S_1 及び第3スイッチング素子 S_3 に電氣的に連結され、第2電極が上記第5スイッチング素子 S_5 及び上記有機電界発光素子 $OLED$ に電氣的に連結される。

20

【0084】

ここで、上記駆動トランジスタ D_T は、Pチャネル電界効果薄膜トランジスタであることができるが、このような薄膜トランジスタに本発明が限定されるものではない。

【0085】

更に、上記駆動トランジスタ D_T またはスイッチング素子 S_1 、 S_2 、 S_3 、 S_4 、 S_5 、 S_6 は、非晶質シリコン薄膜トランジスタ、多結晶シリコン薄膜トランジスタ、有機薄膜トランジスタ、マイクロ薄膜トランジスタ及びその等価物の中から選択されたいずれか1つであることができるが、このような薄膜トランジスタに本発明が限定されるものではない。

【0086】

30

また、上記駆動トランジスタ D_T またはスイッチング素子 S_1 、 S_2 、 S_3 、 S_4 、 S_5 、 S_6 が多結晶シリコン薄膜トランジスタの場合、これはレーザー結晶化方法、金属誘導結晶化方法及びその等価方法の中から選択されたいずれか1つの方法に形成できるが、本発明が上記多結晶シリコン薄膜トランジスタの製造方法に限定されるものではない。

【0087】

参考として、上記レーザー結晶化方法は、非晶質シリコンに例えば、エキシマレーザーを照射して結晶化する方法であり、上記金属誘導結晶化方法は非晶質シリコンの上に例えば、金属を位置させて所定温度を加えて上記金属から結晶化が始まるようにする方法である。

【0088】

40

尚、上記金属誘導結晶化方法によって上記駆動トランジスタ D_T またはスイッチング素子 S_1 、 S_2 、 S_3 、 S_4 、 S_5 、 S_6 が製造された場合、上記駆動トランジスタ D_T またはスイッチング素子 S_1 、 S_2 、 S_3 、 S_4 、 S_5 、 S_6 のシリコン薄膜には、ニッケル(Ni)、カドミウム(Cd)、コバルト(Co)、チタン(Ti)、パラジウム(Pd)、タングステン(W)及びその等価物の中から選択されたいずれか1つがさらに含まれることができる。

【0089】

上記有機電界発光素子 $OLED$ は、アノードが上記駆動トランジスタ D_T 及び上記第5スイッチング素子 S_5 に電氣的に連結され、カソードが上記第2電源電圧線 $ELVSS$ に電氣的に連結される。このような有機電界発光素子 $OLED$ は、上記駆動トランジスタを

50

介して制御される電流によって所定明るさで発光する役割を有する。

【0090】

ここで、上記有機電界発光素子OLEDは発光層を含む。上記発光層は、低分子または高分子の中から選択されたいずれか1つを利用することができるが、ここで、その材料が限定されるものではない。上記低分子は、材料特性がよく知られていて開発が容易であることから早期に生産可能である。上記高分子は、上記低分子に比べて熱的安定性が高く機械的強度が優れて自然色のような色感を有する。

【0091】

また、上記発光層は、発光メカニズムによって蛍光材料または燐光材料の中から選択されたいずれか1つを利用することができるが、ここで、その材料に限定されるものではない。

10

【0092】

上記蛍光材料は、ホスト材料として、アルミニウム・キノリノール錯体(Alq_3)、ベリリウムキノリノール錯体($BeBq_2$)、 $Almq(4-methyl-8-hydroxyquinoline)$ 、 $BAlq$ 、ヒドロキシフェニルオキサゾール、ヒドロキシフェニルジアゾール($ZnPBO$ 、 $ZnPBT$)、アゾメチン金属錯体、ジスチリルベンゼン誘導体、 $DTVBi$ 誘導体、 DSB 誘導体及びその等価物を用いることができる。また、蛍光材料のゲスト材料として、クマリン誘導体、 $DCM(dicyanomethylene)$ 、キナクリドン、ルブレン、ペリレン及びその等価物を用いることができるが、これらに本発明が限定されるものではない。そして、燐光材料の場合は、 $Btp_2Ir(acac)$ 、 $Ir(ppy)_3$ 、 $Ir(thpy)_3$ 、 $Ir(t5m-thpy)_3$ 、 $Ir(t-5CF_3-py)_3$ 、 $Ir(t-5t-py)_3$ 、 $Ir(mt-5mt-py)_3$ 、 $Ir(btpy)_3$ 、 $Ir(tflpy)_3$ 、 $Ir(piq)_3$ 及び $Ir(tiq)_3$ を含むIr化合物と、その他にも白金、金、オスミウム($Osmium$)、Ru、Re錯体及びその等価物を用いることができる。

20

【0093】

図4を参照すれば、図3の有機電界発光表示装置のうち画素回路の駆動タイミングが示されている。

【0094】

図4に示すように、有機電界発光表示装置のうち画素回路の駆動タイミングは、初期化期間(マル1)、しきい値電圧補償期間(マル2)、データ記入及び有機電界発光素子電圧検知期間(マル3)、発光期間(マル4)からなる。

30

【0095】

また、図5は初期化期間(マル1)のうち画素回路の動作が示され、図6はしきい値電圧補償期間(マル2)のうち画素回路の動作が示され、図7はデータ記入及び有機電界発光素子電圧感知期間(マル3)のうち画素回路の動作が示され、図8は発光期間(マル4)のうち画素回路の動作が示されている。

【0096】

以下、図4に示されたタイミング図、図5ないし図8に示された各期間中の画素回路動作を参照して、本発明に係る有機電界発光表示装置のうち画素回路の動作を説明する。

40

【0097】

図5には、画素回路の初期化期間(マル1)のうち動作が示されている。

【0098】

以下、上記初期化期間(マル1)の動作を説明する。

【0099】

先に、発光制御線 $Em[n]$ を介してローレベルの制御信号が第1スイッチング素子 S_1 の制御電極に印加される。また、プレビウス走査線 $Scan[n-1]$ を介してローレベルの制御信号が第2スイッチング素子 S_2 の制御電極及び第3スイッチング素子 S_3 の制御電極に印加される。また、走査線 $Scan[n]$ を介してハイレベルの制御信号が第4スイッチング素子 S_4 、第5スイッチング素子 S_5 及び第6スイッチング素子 S_6 に印加され

50

る。

【 0 1 0 0 】

したがって、第 1 スイッチング素子 S 1、第 2 スイッチング素子 S 2、第 3 スイッチング素子 S 3、第 6 スイッチング素子 S 6 がターンオンされる。勿論、第 4 スイッチング素子 S 4 及び第 5 スイッチング素子 S 5 はターンオフされる。

【 0 1 0 1 】

これによって第 1 容量性素子 C 1 の第 1 電極は、第 1 電源電圧線 E L V D D に電氣的に連結される。また、第 2 容量性素子 C 2 の第 1 電極も上記第 1 電源電圧線 E L V D D に電氣的に連結される。また、上記第 1 容量性素子 C 1 及び第 2 容量性素子 C 2 の第 2 電極は、それぞれ第 3 電源電圧線 V d c に電氣的に連結される。さらに、上記駆動トランジスタ D T の制御電極も第 3 電源電圧線 V d c に電氣的に連結される。

10

【 0 1 0 2 】

したがって、上記駆動トランジスタ D T の制御電極電圧及び第 1 電極電圧は、下記の数式 (1) のようになる。

【 0 1 0 3 】

【 数 1 】

$$V_G = V_A = V_{dc}$$

$$V_S = V_B = ELVDD$$

20

・ ・ ・ (1)

【 0 1 0 4 】

ここで、 V_G は、駆動トランジスタの制御電極電圧、 V_A は、A ノードの電圧、 V_{dc} は、第 3 電源電圧線からの電圧である。

【 0 1 0 5 】

また、 V_S は、駆動トランジスタの第 1 電極電圧、 V_B は、B ノードの電圧、 $ELVDD$ は、第 1 電源電圧線からの電圧である。

【 0 1 0 6 】

図 6 には、しきい値電圧補償期間 (マル 2) のうち動作が示されている。

30

【 0 1 0 7 】

以下、上記しきい値電圧補償期間 (マル 2) の動作を説明する。

【 0 1 0 8 】

上記発光制御線 $E_m[n]$ を介してハイレベルの制御信号が第 1 スイッチング素子 S 1 の制御電極に印加される。また、プレビウス走査線 $Scan[n-1]$ を介するローレベルの制御信号は、第 2 スイッチング素子 S 2 の制御電極及び第 3 スイッチング素子 S 3 の制御電極に継続に維持される。また、走査線 $Scan[n]$ を介するハイレベルの制御信号も第 4 スイッチング素子 S 4、第 5 スイッチング素子 S 5 及び第 6 スイッチング素子 S 6 に継続に維持される。

【 0 1 0 9 】

40

したがって、第 2 スイッチング素子 S 2、第 3 スイッチング素子 S 3、第 6 スイッチング素子 S 6 がターンオンされる。勿論、第 1 スイッチング素子 S 1、第 4 スイッチング素子 S 4 及び第 5 スイッチング素子 S 5 はターンオフされる。

【 0 1 1 0 】

これによって第 1 容量性素子 C 1 の第 1 電極及び第 2 容量性素子 C 2 の第 1 電極は、上記第 1 電源電圧線 E L V D D から電氣的に分離される。勿論、上記第 1 容量性素子 C 1 の第 1 電極及び第 2 容量性素子 C 2 の第 1 電極は、上記駆動トランジスタ D T の第 1 電極に電氣的に連結された状態を維持する。尚、上記第 1 容量性素子 C 1 の第 2 電極及び第 2 容量性素子 C 2 の第 2 電極は、上記第 3 電源電圧線 V d c に電氣的に連結された状態を維持する。

50

【 0 1 1 1 】

したがって、この時、上記第 1 容量性素子 C 1 の第 1 電極、第 2 容量性素子 C 2 の第 1 電極及び駆動トランジスタ D T の第 1 電極の電圧は、上記第 1 電源電圧線 E L V D D の電圧から下降するが、上記駆動トランジスタ D T のしきい値電圧以下までは下降しない。

【 0 1 1 2 】

すなわち、上記駆動トランジスタ D T の制御電極電圧及び第 1 電極電圧は、下記の数式 (2) のようになる。

【 0 1 1 3 】

【 数 2 】

$$V_G = V_A = V_{dc}$$

$$V_S = V_B = V_{dc} + |V_{th}|$$

・ ・ ・ (2)

10

【 0 1 1 4 】

すなわち、しきい値電圧補償期間 (マル 2) において、ノード B が第 1 電源電圧線 E L V D D から電氣的に分離されるので、V B 電圧が継続に下降するが、駆動トランジスタ D T のしきい値電圧の以下までは下降しない。よって、第 1 容量性素子 C 1 及び第 2 容量性素子 C 2 に自然に駆動トランジスタ D T のしきい値電圧 V t h が保存 (補償) される。

20

【 0 1 1 5 】

図 7 には、データ電圧記入及び有機電界発光素子電圧感知期間 (マル 3) のうち動作が示されている。

【 0 1 1 6 】

以下、上記データ電圧記入及び有機電界発光素子電圧感知期間 (マル 3) の動作を説明する。

【 0 1 1 7 】

上記発光制御線 E m [n] を介して再びローレベルの制御信号が第 1 スイッチング素子 S 1 の制御電極に印加される。また、プレビアス走査線 S c a n [n - 1] を介してハイレベルの制御信号が第 2 スイッチング素子 S 2 の制御電極及び第 3 スイッチング素子 S 3 の制御電極に印加される。また、走査線 S c a n [n] を介してローレベルの制御信号が第 4 スイッチング素子 S 4、第 5 スイッチング素子 S 5 及び第 6 スイッチング素子 S 6 に印加される。

30

【 0 1 1 8 】

したがって、第 1 スイッチング素子 S 1、第 4 スイッチング素子 S 4 及び第 5 スイッチング素子 S 5 がターンオンされる。また、第 2 スイッチング素子 S 2、第 3 スイッチング素子 S 3 及び第 6 スイッチング素子 S 6 がターンオフされる。

【 0 1 1 9 】

これによって第 1 容量性素子 C 1 の第 1 電極及び第 2 容量性素子 C 2 の第 1 電極は、データ線 D a t a [m] に電氣的に連結される。また、第 1 容量性素子 C 1 の第 2 電極は、駆動トランジスタ D T の制御電極に電氣的に連結され、第 2 容量性素子 C 2 の第 2 電極は、駆動トランジスタ D T の第 2 電極と有機電界発光素子 O L E D のアノードとの間に電氣的に連結される。

40

【 0 1 2 0 】

これによって、図面のノード A 及びノード B の電圧が変化される。これを整理すれば、下記の数式 (3) のようになる。

【 0 1 2 1 】

【数 3】

$$V_A = V_{EL}$$

$$V_B = V_{data}$$

・・・ (3)

【0122】

ここで、上記 V_{EL} は、有機電界発光素子 $OLED$ のアノードに印加される電圧であり、このような V_{EL} は、有機電界発光素子 $OLED$ が劣化されるほど大きく現われる。

10

【0123】

また、このように上記駆動トランジスタ DT の制御電極電圧は、下記の数式 (4) のようになる。

【0124】

【数 4】

$$V_G = V_{dc} + \Delta V_G$$

ここで、

$$\Delta V_G = V_{data} - (V_{dc} + |V_{th}|)$$

20

ので、

$$V_G = V_{data} - |V_{th}|$$

・・・ (4)

【0125】

図 8 には、発光期間 (マル 4) のうち動作が示されている。

【0126】

以下、上記発光期間 (マル 4) の動作を説明する。

【0127】

上記発光制御線 $Em[n]$ を介してローレベルの制御信号が第 1 スイッチング素子 S_1 の制御電極に維持される。また、プレビラス走査線 $Scan[n-1]$ を介してハイレベルの制御信号が第 2 スイッチング素子 S_2 の制御電極及び第 3 スイッチング素子 S_3 の制御電極に維持される。また、走査線 $Scan[n]$ を介してハイレベルの制御信号が第 4 スイッチング素子 S_4 、第 5 スイッチング素子 S_5 及び第 6 スイッチング素子 S_6 に印加される。

30

【0128】

したがって、第 1 スイッチング素子 S_1 及び第 6 スイッチング素子 S_6 がターンオンされる。すなわち、第 2 スイッチング素子 S_2 、第 3 スイッチング素子 S_3 、第 4 スイッチング素子 S_4 及び第 5 スイッチング素子 S_5 がターンオフされる。

【0129】

40

これによって、第 1 容量性素子 C_1 の第 2 電極が駆動トランジスタ DT の制御電極に電氣的に連結され、第 2 電極は第 2 容量性素子 C_2 の第 1 電極に電氣的に連結される。また、第 2 容量性素子 C_2 の第 2 電極は、第 3 電源電圧線 V_{dc} に電氣的に連結される。つまり、第 1 容量性素子 C_1 及び第 2 容量性素子 C_2 が直列に連結される。

【0130】

尚、この時、図面のノード A の電圧は、下記の数式 (5) のように変化される。

【0131】

【数 5】

$$V_A = V_{dc}$$

・・・ (5)

50

【 0 1 3 2 】

また、これによって駆動トランジスタ D T の制御電極電圧は、下記の数式 (6) のようになる。

【 0 1 3 3 】

【 数 6 】

$$V_G = V_{data} - |V_{th}| + \Delta V_{G2}$$

ここで、

$$\Delta V_{G2} = V_{dc} - V_{EL}$$

10

従って、

$$V_G = V_{data} - |V_{th}| + V_{dc} - V_{EL}$$

・・・ (6)

【 0 1 3 4 】

一方、上記のような数式 (6) によって有機電界発光素子 O L E D に流れる電流 $I_{O L E D}$ は、下記の数式 (7) のようになる。

【 0 1 3 5 】

【 数 7 】

20

$$\begin{aligned} I_{OLED} &= \frac{\beta}{2} (V_{GS} - V_{th})^2 \\ &= \frac{\beta}{2} (V_{SG} - |V_{th}|)^2 \\ &= \frac{\beta}{2} (V_S - V_G - |V_{th}|)^2 \\ &= \frac{\beta}{2} (ELVDD - V_{data} + |V_{th}| - V_{dc} + V_{EL} - |V_{th}|)^2 \\ &= \frac{\beta}{2} (ELVDD - V_{data} - V_{dc} + V_{EL})^2 \end{aligned}$$

30

・・・ (7)

【 0 1 3 6 】

上記数式 (7) に記載されたように、本発明は、有機電界発光素子 O L E D の電圧 V_{EL} が増加すれば、増加するほど有機電界発光素子 O L E D に流れる電流 $I_{O L E D}$ が増加される。勿論、上述のように有機電界発光素子 O L E D の電圧 V_{EL} は、有機電界発光素子 O L E D が劣化するほど大きく現われるので、本発明は、有機電界発光素子 O L E D が劣化するほど有機電界発光素子 O L E D の電流 $I_{O L E D}$ を増加させることから残像現象を抑制するのみならず、寿命減少現象を抑制するようになる。勿論、このような動作の他にも、本発明は駆動トランジスタ D T のしきい値電圧を効率的に保存して補償することが

40

【 0 1 3 7 】

図 9 には、本発明の他の実施形態に係る有機電界発光表示装置の画素回路が示されている。

【 0 1 3 8 】

図示されるように、本発明の他の実施形態に係る有機電界発光表示装置は、第 1 電源電圧線 E L V D D と第 2 容量性素子 C 2 との間に第 3 容量性素子 C 3 が電氣的にさらに連結される。すなわち、上記第 3 容量性素子 C 3 は、第 1 電極が第 1 電源電圧線 E L V D D に電氣的に連結される。また、上記第 3 容量性素子 C 3 は、第 2 電極が第 3 スイッチング素子 S 3、第 4 スイッチング素子 S 4、第 1 容量性素子 C 1 及び第 2 容量性素子 C 2 に電氣

50

的に連結される。

【 0 1 3 9 】

このような第 3 容量性素子 C 3 は、有機電界発光素子 O L E D の電圧 V_{EL} による電圧変動値を調節してフィードバック (f e e d b a c k) する役割を有する。すなわち、図 3 に示された画素回路では、有機電界発光素子の電圧 V_{EL} がそのまま駆動トランジスタの制御電極電圧にフィードバックされることから有機電界発光素子電流 I_{OLED} が過度に増加することもできる。

【 0 1 4 0 】

しかし、図 9 に示された画素回路では、第 3 容量性素子 C 3 によって有機電界発光素子 O L E D の電圧 V_{EL} による電圧変動値を調節してフィードバックすることができるようになる。これによって、図 9 に示された画素回路では、有機電界発光素子 O L E D に供給される電流が下記の数式 (8) のようになり、この時、第 3 容量性素子 C 3 によってフィードバックされる有機電界発光素子電圧 V_{EL} が調節される可能性があることが分かる。

【 0 1 4 1 】

【 数 8 】

$$\begin{aligned}
 I_{OLED} &= \frac{\beta}{2} (V_{GS} - V_{th})^2 \\
 &= \frac{\beta}{2} (V_{SG} - |V_{th}|)^2 \\
 &= \frac{\beta}{2} (V_S - V_G - |V_{th}|)^2 \\
 &= \frac{\beta}{2} \left(ELVDD - (V_{data} - |V_{th}| + (V_{dc} - V_{EL}) \cdot \frac{C_2}{C_2 + C_3}) - |V_{th}| \right)^2 \\
 &= \frac{\beta}{2} \left(ELVDD - V_{data} - (V_{dc} - V_{EL}) \cdot \frac{C_2}{C_2 + C_3} \right)^2 \\
 &= \frac{\beta}{2} \left(ELVDD - V_{data} - V_{dc} \cdot \frac{C_2}{C_2 + C_3} + V_{EL} \cdot \frac{C_2}{C_2 + C_3} \right)^2 \\
 &\quad \dots \quad (8)
 \end{aligned}$$

【 0 1 4 2 】

以上、本発明は、上述した特定の好適な実施例に限定されるものではなく、特許請求範囲から請求する本発明の基本概念に基づき、当該技術分野における通常の知識を有する者であれば、様々な実施変形が可能であり、そのような変形は本発明の特許請求範囲に属するものである。

【 図面の簡単な説明 】

【 0 1 4 3 】

【 図 1 】 有機電界発光素子を示す概路図である。

【 図 2 】 有機電界発光表示装置の構成を示すブロック図である。

【 図 3 】 本発明の一実施形態に係る有機電界発光表示装置の画素回路を示す回路図である。

【 図 4 】 図 3 に示された画素回路の駆動タイミング図である。

【 図 5 】 図 3 に示された画素回路の初期化期間のうち動作を示すものである。

【 図 6 】 図 3 に示された画素回路のしきい値電圧補償期間のうち動作を示すものである。

【 図 7 】 図 3 に示された画素回路のデータ記入及び有機電界発光素子電圧検知期間のうち動作を示すものである。

【 図 8 】 図 3 に示された画素回路の発光期間のうち動作を示すものである。

【 図 9 】 本発明の他の実施形態に係る有機電界発光表示装置の画素回路を示す回路図である。

【符号の説明】


【0144】

100 有機電界発光表示装置
110 走査駆動部
120 データ駆動部
130 発光制御駆動部
140 有機電界発光表示パネル
141 有機電界発光素子
150 第1電源電圧駆動部
160 第2電源電圧駆動部
170 第3電源電圧駆動部
Data データ線
Scan 走査線
EM 発光制御線
ELVDD 第1電源電圧線
ELVSS 第2電源電圧線
Vdc 第3電源電圧線
DT 駆動トランジスタ
S1 第1スイッチング素子
S2 第2スイッチング素子
S3 第3スイッチング素子
S4 第4スイッチング素子
S5 第5スイッチング素子
S6 第6スイッチング素子
C1 第1容量性素子
C2 第2容量性素子
C3 第3容量性素子
OLED 有機電界発光素子


10

20


【図 1】




【図 2】




【図 3】




【図 5】




【図 4】




【図 6】




【図 7】



【図 8】



【図 9】



フロントページの続き

(74)代理人 100108453

弁理士 村山 靖彦

(72)発明者 金 陽完

大韓民国京畿道龍仁市器興邑公税里 4 2 8 - 5

審査官 福村 拓

(56)参考文献 特開 2 0 0 4 - 2 4 6 2 0 4 (J P , A)

特開 2 0 0 6 - 0 3 8 9 6 5 (J P , A)

特開 2 0 0 8 - 1 9 1 4 5 0 (J P , A)

特開 2 0 0 8 - 1 2 2 9 0 6 (J P , A)

特開 2 0 0 8 - 2 1 6 9 6 2 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

G 0 9 G 3 / 3 0

G 0 9 G 3 / 2 0

专利名称(译)	有机发光显示器		
公开(公告)号	JP5038167B2	公开(公告)日	2012-10-03
申请号	JP2008007109	申请日	2008-01-16
[标]申请(专利权)人(译)	三星斯笛爱股份有限公司		
申请(专利权)人(译)	三星エスディアイ株式会社		
当前申请(专利权)人(译)	三星移动显示的股票会社		
[标]发明人	金陽完		
发明人	金 陽完		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
CPC分类号	G09G3/3233 G09G2300/0819 G09G2300/0852 G09G2300/0861 G09G2320/043 G09G2320/045		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.670.J G09G3/20.611.H H05B33/14.A G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC21 3K107/CC31 3K107/EE03 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD05 5C080/DD29 5C080/EE29 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C380/AA01 5C380/AB06 5C380/AB21 5C380/AB22 5C380/AB23 5C380/AB25 5C380/AB34 5C380/BA39 5C380/BD02 5C380/BD05 5C380/BD11 5C380/CA12 5C380/CA54 5C380/CB01 5C380/CB17 5C380/CB26 5C380/CB33 5C380/CC04 5C380/CC07 5C380/CC26 5C380/CC33 5C380/CC39 5C380/CC52 5C380/CC53 5C380/CC55 5C380/CC61 5C380/CC64 5C380/CD027 5C380/CD037 5C380/CE04 5C380/DA02 5C380/DA06 5C380/DA50		
代理人(译)	佐伯喜文 渡边 隆 村山彦		
审查员(译)	福村 拓		
优先权	1020070020802 2007-03-02 KR		
其他公开文献	JP2008216983A		
外部链接	Espacenet		

摘要(译)

抑制驱动晶体管的余像现象和寿命降低的现象，由于有机电致发光器件的劣化的阈值电压也被用来补偿。和驱动晶体管电连接到第一电源电压线，电耦合到所述驱动晶体管和发光控制线的第一开关元件，一个连接到驱动晶体管和Purebiasu扫描线和第二开关元件，其连接到所述第一开关元件与所述数据线，以及连接到所述数据线和所述第三开关元件的第四开关元件的第三开关元件，第五连接到驱动晶体管和扫描线一开关元件，耦接至该第二开关元件和第三开关元件，其连接到所述第三开关元件和第五开关元件，所述驱动晶体管和第二电源的第二电容元件的第一电容元件并且有机电致发光器件连接到电压线。 点域

$$\begin{aligned}
I_{\text{OLED}} &= \frac{\beta}{2} (V_{\text{GS}} - V_{\text{th}})^2 \\
&= \frac{\beta}{2} (V_{\text{SG}} - |V_{\text{th}}|)^2 \\
&= \frac{\beta}{2} (V_{\text{S}} - V_{\text{G}} - |V_{\text{th}}|)^2 \\
&= \frac{\beta}{2} \left(\text{ELVDD} - (V_{\text{data}} - |V_{\text{th}}| + (V_{\text{dc}} - V_{\text{EL}}) \cdot \frac{C_2}{C_2 + C_3}) - |V_{\text{th}}| \right)^2 \\
&= \frac{\beta}{2} \left(\text{ELVDD} - V_{\text{data}} - (V_{\text{dc}} - V_{\text{EL}}) \cdot \frac{C_2}{C_2 + C_3} \right)^2 \\
&= \frac{\beta}{2} \left(\text{ELVDD} - V_{\text{data}} - V_{\text{dc}} \cdot \frac{C_2}{C_2 + C_3} + V_{\text{EL}} \cdot \frac{C_2}{C_2 + C_3} \right)^2
\end{aligned}$$