

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-338781  
(P2005-338781A)

(43) 公開日 平成17年12月8日(2005.12.8)

(51) Int. Cl. <sup>7</sup>	F I	テーマコード (参考)
G09F 9/30	G09F 9/30 338	3K007
H05B 33/10	G09F 9/30 365Z	5C094
H05B 33/14	H05B 33/10	
	H05B 33/14 A	

審査請求 有 請求項の数 17 O L (全 17 頁)

(21) 出願番号	特願2005-93778 (P2005-93778)	(71) 出願人	590002817 三星エスディアイ株式会社
(22) 出願日	平成17年3月29日 (2005.3.29)		大韓民国京畿道水原市靈通区▲しん▼洞5 75番地
(31) 優先権主張番号	2004-037278	(74) 代理人	100083806 弁理士 三好 秀和
(32) 優先日	平成16年5月25日 (2004.5.25)	(74) 代理人	100095500 弁理士 伊藤 正和
(33) 優先権主張国	韓国 (KR)	(72) 発明者	金 ▲襟▼ 男 大韓民国京畿道水原市靈通区▲辛▼洞57 5番地
		Fターム(参考)	3K007 AB03 AB11 AB18 BA06 DB03 FA00 GA00 5C094 AA05 AA10 AA15 BA03 BA29 CA19 EA10 FB19


(54) 【発明の名称】 有機電界発光表示パネル及びその製造方法

(57) 【要約】

【課題】 単位画素の配置構造を改善することで、開口率を向上させた有機電界発光表示パネルを提供する。

【解決手段】 本発明は画素の開口率を改善し、画素別画素回路を備えた有機電界発光表示パネルにおいて、画素回路を構成する少なくとも1の薄膜トランジスタは半導体層でソース及びドレイン電極が形成され、この薄膜トランジスタのゲート電極上に金属層を配置する。これにより、有機ダイオードが配置される空間を大きく確保することができる長所がある。

【選択図】 図7



## 【特許請求の範囲】

## 【請求項 1】

画素別画素回路を備えた有機電界発光表示パネルにおいて、

前記画素回路を構成する少なくとも 1 つの薄膜トランジスタが半導体層でソース及びドレイン電極を形成し、この薄膜トランジスタのゲート電極よりも上側の層に金属層が配置されることを特徴とする有機電界発光表示パネル。

## 【請求項 2】

前記金属層の少なくとも一部が、前記ゲート電極に重畳するように前記ゲート電極上に配置されることを特徴とする請求項 1 に記載の有機電界発光表示パネル。

## 【請求項 3】

前記画素回路が、各々互いに対向するように形成されるデータ線と電源線、これらと交差しながら互いに対向する走査線及び発光制御線により囲まれる第 1 領域、及び前記発光制御線と、該発光制御線から離隔されて前記データ線及び電源線と交差するブースト制御線により囲まれる第 2 領域からなることを特徴とする請求項 1 に記載の有機電界発光表示パネル。

10

## 【請求項 4】

前記画素回路を構成する前記薄膜トランジスタが、前記第 1 領域に形成され、キャパシタ及び有機ダイオードが前記第 2 領域に形成されることを特徴とする請求項 3 に記載の有機電界発光表示パネル。

## 【請求項 5】

20

前記画素回路が、

前記走査線からの選択信号に応答して前記データ線からのデータ電流を伝達する第 1 (M1) 及び第 2 薄膜トランジスタ (M2) と、

前記有機ダイオードを発光させるための駆動電流を供給して、前記第 1 及び第 2 薄膜トランジスタから前記データ電流が伝えられる間、ダイオード接続される第 3 薄膜トランジスタ (M3) と、

前記駆動電流を前記第 3 薄膜トランジスタから前記有機ダイオードに伝達する第 4 薄膜トランジスタ (M4) と、

前記第 1 薄膜トランジスタからのデータ電流に対応する第 1 電圧を蓄積する第 1 キャパシタ (C2) と、

30

前記第 1 キャパシタと前記ブースト制御線の間で電氣的に接続され、前記第 1 キャパシタとのカップリングを通して前記第 1 キャパシタの第 1 電圧を第 2 電圧に変更する第 2 キャパシタ (C1) と、を含むことを特徴とする請求項 4 に記載の有機電界発光表示パネル。

## 【請求項 6】

前記データ線と走査線との交差位置近傍の領域に前記第 1 薄膜トランジスタが配置され、前記データ線と発光制御線との交差位置近傍の領域に前記第 2 薄膜トランジスタが配置され、前記走査線と電源線との交差位置近傍の領域に前記第 3 薄膜トランジスタが配置され、前記発光制御線を横切って第 4 薄膜トランジスタが配置されることを特徴とする請求項 5 に記載の有機電界発光表示パネル。

40

## 【請求項 7】

前記第 1 薄膜トランジスタのドレイン電極が、接続孔を通して前記金属層に接続され、該金属層を介して前記第 1 キャパシタと接続されることを特徴とする請求項 6 に記載の有機電界発光表示パネル。

## 【請求項 8】

前記金属層は、前記第 1 薄膜トランジスタのドレイン電極を起点とし、前記第 3 薄膜トランジスタのゲート電極の上側を通り、前記発光制御線を横切る平面視「L」字形状に形成されることを特徴とする請求項 7 に記載の有機電界発光表示パネル。

## 【請求項 9】

前記第 3 薄膜トランジスタのゲート電極上に形成される接続孔を経て、第 3 薄膜トラン

50

ジスタのゲート電極が、前記金属層を介して各々前記第 1 キャパシタ及び前記第 1 薄膜トランジスタのドレイン電極に接続されることを特徴とする請求項 8 に記載の有機電界発光表示パネル。

【請求項 10】

前記第 3 薄膜トランジスタが、半導体層を経て前記第 2 薄膜トランジスタと接続され、この半導体層が発光制御線を横切って第 2 領域に延長されて第 4 薄膜トランジスタのソース及びドレイン電極を形成することを特徴とする請求項 9 に記載の有機電界発光表示パネル。

【請求項 11】

前記金属層が前記データ線及び電源線と同一層の同一物質からなることを特徴とする請求項 6 に記載の有機電界発光表示パネル。 10

【請求項 12】

絶縁基板の上に多結晶シリコン膜を形成する段階と、  
前記多結晶シリコン膜を所定の平面形状にパターン化して画素別画素回路を構成する薄膜トランジスタのソース及びドレイン電極用半導体を形成する段階と、  
前記半導体を覆うゲート絶縁膜を形成する段階と、  
前記ゲート絶縁膜の上部にゲート電極を形成する段階と、  
前記半導体に不純物を注入してゲート電極を中心とした両側にソース電極及びドレイン電極を形成する段階と、  
前記ゲート電極を覆う第 1 層間絶縁膜を形成する段階と、 20  
前記ゲート電極と少なくとも一部が重なる前記第 1 層間絶縁膜に前記ゲート電極が露出される接続孔を形成する段階、及び、  
前記接続孔上に金属層を形成する段階、  
を含むことを特徴とする有機電界発光表示パネルの製造方法。

【請求項 13】

前記画素回路が、各々互いに対向するように形成されるデータ線と電源線、これらと交差しながら互いに対向する走査線及び発光制御線により囲まれる第 1 領域、及び、前記発光制御線と、該発光制御線から離隔して前記データ線及び電源線と交差するブースト制御線により囲まれる第 2 領域からなることを特徴とする請求項 12 に記載の有機電界発光表示パネルの製造方法。 30

【請求項 14】

前記画素回路を構成する薄膜トランジスタが、前記第 1 領域に形成され、キャパシタ及び有機ダイオードが、前記第 2 領域に形成されることを特徴とする請求項 13 に記載の有機電界発光表示パネルの製造方法。

【請求項 15】

前記画素回路が、  
前記走査線からの選択信号に応答して前記データ線からのデータ電流を伝達する第 1 及び第 2 薄膜トランジスタと、  
前記有機ダイオードを発光させるための駆動電流を供給して、前記第 1 及び第 2 薄膜トランジスタから前記データ電流が伝えられる間、ダイオード接続される第 3 薄膜トランジスタと、 40  
前記駆動電流を前記第 3 薄膜トランジスタから、前記有機ダイオードに伝達する第 4 薄膜トランジスタと、  
前記第 1 薄膜トランジスタからのデータ電流に対応する第 1 電圧を蓄積する第 1 キャパシタと、  
前記第 1 キャパシタと前記ブースト制御線の間で電氣的に接続され、前記第 1 キャパシタとのカップリングを通して前記第 1 キャパシタの第 1 電圧を第 2 電圧に変更する第 2 キャパシタと、  
を含むことを特徴とする請求項 14 に記載の有機電界発光表示パネルの製造方法。

【請求項 16】

前記第1薄膜トランジスタのドレイン電極を覆うゲート絶縁膜、及び第1層間絶縁膜を貫通して前記ドレイン電極を露出させる第1接続孔を形成する段階と、

前記第1キャパシタの電極をなすゲート電極層を覆っている第1層間絶縁膜を貫通して前記ゲート電極層を露出させる第2接続孔を形成する段階と、を含み、

前記金属層が、前記第1接続孔及び第2接続孔上に渡って形成されることを特徴とする請求項12に記載の有機電界発光表示パネルの製造方法。

【請求項17】

前記金属層が、前記第1薄膜トランジスタのドレイン電極を起点とし、前記第3薄膜トランジスタのゲート電極の上側を通り、前記発光制御線を横切る平面視「L」字形状に形成されることを特徴とする請求項16に記載の有機電界発光表示パネルの製造方法。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、有機電界発光表示パネルに関し、より詳しくは単位画素の配置構造を改善して開口率を向上させた有機電界発光表示パネルに関する。

【背景技術】

【0002】

有機電界発光装置は、カソードから供給された電子と、アノードから供給された正孔の結合によって残光時間の短い蛍光性有機ダイオードを電氣的に励起して発光させる。

【0003】

この時、有機ダイオードは、電子と正孔の供給を良くするため、発光層EML、電子輸送層ETL及び正孔輸送層HTLを含んだ多層構造で形成されるのが一般的である。

20

【0004】

有機電界発光装置の駆動方式は、大別すると受動マトリクス型と能動マトリクス型の2つに分類することができる。さらに能動マトリクス型は、キャパシタ電圧が表現する信号の形態により電圧記入(voltage programming)方式と電流記入(current programming)方式に分かれる。

【0005】

図1は、能動マトリクス型有機電界発光装置の等価回路図で、従来の有機電界発光装置の画素回路は、スイッチング薄膜トランジスタSTと駆動薄膜トランジスタDT、及び、ストレージキャパシタ $C_{ST}$ を含む。この時、単位画素は、走査線 $S_1 \sim S_n$ とデータ線 $D_1 \sim D_m$ 、そして電源線 $V_1 \sim V_m$ の交差配列によって定義された画素領域を持つマトリクス配列構造を有する。

30

【0006】

単位画素において、スイッチング薄膜トランジスタSTは、走査線 $S_1 \sim S_n$ とデータ線 $D_1 \sim D_m$ に各々ゲート電極及びソース電極が接続され、ドレイン電極には、駆動薄膜トランジスタDTのゲート電極が接続される。

【0007】

そして、スイッチング薄膜トランジスタSTのドレイン電極と電源線 $V_1 \sim V_m$ の間には、ストレージキャパシタ $C_{ST}$ が接続される。

40

【0008】

駆動薄膜トランジスタDTのソース電極は、電源線 $V_1 \sim V_m$ と接続され、ドレイン電極は、有機ダイオードELに接続されて有機ダイオードELの正極を形成する。そして、有機ダイオードELの負極には、共通電圧が各画素に一律に供給される。

【0009】

スイッチング薄膜トランジスタSTのゲートに印加される選択信号によって、薄膜トランジスタSTが導通すれば、データ線 $D_1 \sim D_m$ からデータ電圧が駆動薄膜トランジスタDTのゲートに印加される。そうすると、ストレージキャパシタ $C_{ST}$ によってゲート・ソース間に充電された電圧 $V_{GS}$ に対応して薄膜トランジスタDTに電流 $I_{OLED}$ が流れて、この電流 $I_{OLED}$ によって有機ダイオードELが発光する。

50

## 【0010】

しかし、このように駆動する電圧記入方式では、駆動薄膜トランジスタDTの各画素別特性偏差、例えば、しきい値電圧の偏差、チャンネルの移動度などによりパネルの輝度が不均一になるという問題が生じる。従って、駆動薄膜トランジスタDTの特性偏差を補正する各種の補償回路が提案されたが、薄膜トランジスタの個数を増加させて単位画素の開口率を落とすなどの新たな問題が生じている。

## 【0011】

これに対して、電流記入方式の有機電界発光装置は、画素回路に電流を供給する電流源が、パネル全体、つまり、全てのデータ配線に対して均一であるとする、各画素内の駆動薄膜トランジスタが不均一な電圧-電流特性を有する場合であっても、均一なディスプレイ特性を得ることができる。

10

## 【0012】

図2は、有機電界発光装置を駆動するための従来の電流記入方式の画素回路であって、 $N \times M$ 個の画素の中で、1つのみ、第 $m$ 列と第 $n$ 行の交点を選んで図示した。

## 【0013】

有機ダイオードELには駆動薄膜トランジスタDTが接続され、該駆動薄膜トランジスタDTに発光のための電流を供給して、有機ダイオードELを発光させる。この薄膜トランジスタDTに流れる電流量は、スイッチング薄膜トランジスタST1を通して供給されるデータ電流 $I_{DATA}$ により制御されるように構成される。

## 【0014】

走査線 $S_n$ からの低レベル選択信号によってスイッチング薄膜トランジスタST1、ST2が導通すると、薄膜トランジスタDTがダイオード接続状態となり、ストレージキャパシタ $C_{Si}$ に電流が流れて、ダイオード電圧( $V_{th}$ 相当値)が充電される。また、薄膜トランジスタDTのゲート電位が低下して、ソースからドレインに電流が流れ、輝度設定用データ電流 $I_{DATA}$ に対応する電圧がストレージキャパシタ $C_{Si}$ に蓄積される。

20

## 【0015】

次に、スイッチング薄膜トランジスタST1、ST2を遮断し、発光制御線 $E_n$ に接続された薄膜トランジスタETを導通させる。そうすると、電源線VDDから電源が供給され、ストレージキャパシタ $C_{Si}$ に保存された電圧に対応する電流が有機ダイオードELに流れて設定された輝度で発光する。

30

## 【0016】

しかし、有機ダイオードに流れる電流 $I_{OLED}$ は、微細電流であり、またデータ線 $D_m$ の電圧が変化する範囲が広いため、微細電流 $I_{DATA}$ で画素回路を駆動する場合には、データ配線の寄生容量等に起因して充電時間が多くかかるという問題点がある。また、単位画素に配置される薄膜トランジスタの個数が増加して、開口率が著しく減少するため、輝度を落として、高電流駆動による寿命減少の問題も生じる。

## 【発明の開示】

## 【発明が解決しようとする課題】

## 【0017】

本発明は、上記した従来の問題点を解決するために創案されたものであって、その目的とするところは、単位画素の配置構造を改善することで、開口率を向上させた有機電界発光表示パネル及びその製造方法を提供することにある。

40

## 【課題を解決するための手段】

## 【0018】

本発明の一実施例で提供する有機電界発光表示パネルは、画素別画素回路を備えた有機電界発光表示パネルにおいて、画素回路を構成する少なくとも1つの薄膜トランジスタが、半導体層を用いたソース・ドレイン領域を有すると共に、各領域に接する電極を形成し、この薄膜トランジスタのゲート電極上に、金属層を配置する構造である。

## 【0019】

本発明において、金属層は少なくとも一部がゲート電極と重なり合うように、ゲート電

50

極上に配置されることが好ましい。

【0020】

画素回路には、各々互いに対向するように形成されるデータ線と電源線、これらと交差しながら互いに対向する走査線及び発光制御線により囲まれる第1領域、及び、発光制御線から離隔して前記データ線及び電源線と交差するブースト制御線により囲まれる第2領域を形成することができる。この時、画素回路を構成する薄膜トランジスタが、第1領域に配置され、キャパシタ及び有機ダイオードが第2領域に形成される。

【0021】

そして、画素回路は、前記走査線からの選択信号に応答してデータ線からのデータ電流を伝達する第1及び第2薄膜トランジスタ、有機ダイオードを発光させるための駆動電流を供給して、第1及び第2薄膜トランジスタからデータ電流が伝えられる間、ダイオード接続される第3薄膜トランジスタ、駆動電流を第3薄膜トランジスタから有機ダイオードに伝達する第4薄膜トランジスタ、第1薄膜トランジスタからのデータ電流に対応する第1電圧を蓄積する第1キャパシタ、及び、第1キャパシタとブースト制御線の間で電氣的に接続され、第1キャパシタとのカップリングを通して第1キャパシタの第1電圧を第2電圧に変更する第2キャパシタ、を含む。

10

【0022】

この時、本発明では、データ線と走査線が交差する位置の近傍の領域に第1薄膜トランジスタが配置され、データ線と発光制御線が交差する位置の近傍の領域に第2薄膜トランジスタが配置され、走査線と電源線が交差する位置の近傍の領域に第3薄膜トランジスタが配置され、発光制御線を横切る領域に第4薄膜トランジスタが配置される。

20

【0023】

本発明において、第1薄膜トランジスタのドレイン電極は、接続孔を通して金属層に接続されて第1キャパシタと接続される構造である。

【0024】

この時、金属層は、第1薄膜トランジスタのドレイン電極を起点とし、第3薄膜トランジスタのゲート電極の上を通り、発光制御線を横切る平面視「L」字形状に構成される。

【0025】

また、第3薄膜トランジスタのゲート電極上に形成される接続孔を通して第3薄膜トランジスタのゲート電極が、金属層を介して各々第1キャパシタ及び第1薄膜トランジスタのドレイン電極に接続される構造を有する。

30

【0026】

一方、第3薄膜トランジスタは、半導体層を通して第2薄膜トランジスタと接続され、この半導体層が発光制御線を横切って第2領域に延長されて、第4電極のソース及びドレイン電極を形成する。

【0027】

本発明の他の実施例で提供する有機電界表示パネルの製造方法は、絶縁基板上に多結晶シリコン膜を形成する段階と、前記多結晶シリコン膜を所定の平面形状にパターン化して画素別画素回路を構成する薄膜トランジスタのソース・ドレイン電極用半導体を形成する段階と、半導体を覆うゲート絶縁膜を形成する段階と、ゲート絶縁膜の上部にゲート電極を形成する段階と、半導体に不純物を注入してゲート電極を中心に両側にソース電極及びドレイン電極を形成する段階と、ゲート電極を覆う第1層間絶縁膜を形成する段階と、ゲート電極と少なくとも部分的に重なる第1層間絶縁膜にゲート電極が露出される接続孔を形成する段階、及び接続孔上に金属層を形成する段階を含む。

40

【発明の効果】

【0028】

本発明は、大電流値を要する有機ダイオードに流れる電流を制御できるので、正確な電流記入による駆動が可能になる。また、トランジスタの製造工程において発生する画素間のしきい値電圧偏差や移動度の偏差を補償してセル間の輝度偏差を解消することができる。

50

## 【0029】

また、狭い領域においても、複数のトランジスタを配置する場合に、トランジスタをより一層密に配置することができるので、発光用の有機ダイオードが配置される領域を相対的に広げて、パネルの開口率を向上させるという効果がある。

## 【発明を実施するための最良の形態】

## 【0030】

以下では、添付した図面を参照して本発明の好ましい実施例について当業者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現できるものであり、ここで説明する実施例に限定されるものではない。

## 【0031】

また、添付した図面では、本発明を明確に説明するために説明と関係ない部分は省略した。明細書全体を通して類似した部分については同一図面符号を付けた。また、ある部分が他の部分と接続されている場合には、直接接続されている場合のみだけでなく、その中間に他の素子を介して接続されている場合も含む。

## 【0032】

また、層、膜、領域、板などの部分が他の部分上にある場合には、これは他の部分の真上にある場合のみだけでなく、それらの間に更に他の部分が存在する場合も含む。

## 【0033】

図3は、本発明が適用される有機電界発光装置の構成を概略的に示す図面である。これを参照すると、有機電界発光装置は、表示パネル100、走査駆動部200及びデータ駆動部400を含む。表示パネル100は、図面の行方向に長く延長された複数の走査線S1～Sn、発光制御線E1～En及びブースト制御線B1～Bnと、列方向に長く延長された複数のデータ線D1～Dn、複数の電源線VDD、及び複数の画素111を含む。

## 【0034】

任意の画素111は破線で囲まれていて、隣接する任意の二つの走査線Sk-1、Skと隣接する任意の二つのデータ線Dn-1、Dnによって形成される画素領域に形成され、各画素111は、走査線S1～Sn、発光制御線E1～En、ブースト制御線B1～Bn及びデータ線D1～Dnから伝えられる信号により駆動される。

## 【0035】

そして、走査駆動部200は、当該ラインの画素にデータ信号が印加できるよう、当該ラインを選択するための選択信号を順次に走査線S1～Snに出力し、且つ、有機ダイオードEL(OLED;図4参照)の発光を制御するための発光制御信号を順次に発光制御線E1～Enに出力する。

## 【0036】

また、走査駆動部200は、ブースト制御線B1～Bnを通して当該ラインの画素にブースト信号を印加して、ブースト制御線に接続された2つのキャパシタC1、C2(図4参照)のカップリングによって駆動トランジスタのゲート電圧の上昇幅を決定する。これにより、有機ダイオードELに供給される電流を所望の値に設定することができる。

## 【0037】

そして、データ駆動部400は、前記走査線S1～Snを通して伝えられる選択信号が順次に与えられると、前記選択信号が印加されたラインの画素に対応するデータ信号をデータ線D1～Dnに出力する。

## 【0038】

このように構成される走査駆動部200とデータ駆動部400は、各々表示パネル100が形成された基板に電氣的に接続される。

## 【0039】

これとは異なって、走査駆動部200及びデータ駆動部400の少なくとも一方を表示パネル100のガラス基板上に直接装着することもでき、表示パネル100の基板に走査線、データ線及びトランジスタと同一層で形成されている駆動回路に代替することもできる。

10

20

30

40

50

## 【 0 0 4 0 】

または、走査駆動部 2 0 0 及びデータ駆動部 4 0 0 の少なくとも一方を、表示パネル 1 0 0 の基板に接着されて電氣的に接続された T C P、F P C または T A B にチップなどの形態で装着する事も出来る。

## 【 0 0 4 1 】

次に、図 4 及び図 5 を参照して有機電界発光装置の具体的な動作について説明する。図 4 は、図 3 に示された有機電界発光装置に適用される本発明の一実施例による表示パネルを概略的に示しており、図 5 は、図 4 の n 番目画素に対応する等価回路図である。これらの図を参照すると、本実施例の表示パネル 1 0 0 を形成する画素回路は、駆動トランジスタ M 3 (第 3 薄膜トランジスタ)、発光トランジスタ M 4 (第 4 薄膜トランジスタ)、スイッチングトランジスタ M 1 (第 1 薄膜トランジスタ) 及びダイオードトランジスタ M 2 (第 2 薄膜トランジスタ) と、有機ダイオード E L、そして、2 つのキャパシタ C 1 (第 2 キャパシタ)、C 2 (第 1 キャパシタ) を含む。

10

## 【 0 0 4 2 】

より具体的に説明すると、スイッチングトランジスタ M 1 は、データ線 D n と駆動トランジスタ M 3 のゲート間に接続され、走査線 S n からの低レベル選択信号に 응답してデータ線 D n から入力されたデータ電流  $I_{DATA}$  を駆動トランジスタ M 3 のゲートに伝達する。

## 【 0 0 4 3 】

ダイオードトランジスタ M 2 は、駆動トランジスタ M 3 のドレインとデータ線 D n の間に接続され、走査線 S n からの低レベル選択信号に 응답して駆動トランジスタ M 3 をダイオード接続させる。

20

## 【 0 0 4 4 】

そして、駆動トランジスタ M 3 は、電源線 V D D にソースが接続され、ダイオードトランジスタ M 2 にドレインが接続される。この駆動トランジスタ M 3 のゲート・ソース間電圧は、データ電流  $I_{DATA}$  に応じて決定される。

## 【 0 0 4 5 】

キャパシタ C 2 は、駆動トランジスタ M 3 のゲートとソース (即ち、V D D) との間に接続され、駆動トランジスタ M 3 のゲート・ソース間電圧を一定期間維持する。また、キャパシタ C 1 は、ブースト制御線 B n と駆動トランジスタ M 3 のゲート間に接続され、駆動トランジスタ M 3 のゲート電圧を調節する。

30

## 【 0 0 4 6 】

このように、各キャパシタ C 1, C 2 を接続することにより、キャパシタ C 1 に印加される電圧は、ブースト制御線 B n から入力されたブースト信号の電圧上昇幅 ( $V_B$ ) だけ上昇する。よって、駆動トランジスタ M 3 のゲート電圧  $V_G$  の増加量 ( $V_G$ ) は、(1) 式で求めることができる。

## 【 0 0 4 7 】

従って、トランジスタ M 1、M 2、M 3 の寄生キャパシタンス成分に対応してブースト信号の電圧上昇幅  $V_B$  を調節することができ、且つ、駆動トランジスタ M 3 のゲート電圧  $V_G$  の上昇幅  $V_G$  を所望の値に設定することができる。つまり、有機ダイオード E L に供給される電流  $I_{OLED}$  を所望の値に設定することができるようになる。

40

## 【 0 0 4 8 】

$$V_G = V_B * C_1 / (C_1 + C_2) \quad \dots (1)$$

次に、発光トランジスタ M 4 は、発光制御線 E n からの低レベル発光信号に 응답して、駆動トランジスタ M 3 に流れる電流を有機ダイオード E L に供給する。有機ダイオード E L は、発光トランジスタ M 4 と基準電圧 V S S との間に接続されて、駆動トランジスタ M 3 に流れる電流の量に対応する光を発生する。

## 【 0 0 4 9 】

このように形成された画素回路の動作について、以下に詳細に説明する。まず、走査線 S n を介して印加される低レベル選択信号によって、スイッチングトランジスタ M 1、及

50

びダイオードトランジスタM2が導通する。これにより、駆動トランジスタM3がダイオード接続され、データ線Dnに流れる電流 $I_{DATA}$ が、駆動トランジスタM3のゲートに流れるようになる。これと同時に、発光制御線Enを通して印加される高レベル発光信号によって発光トランジスタM4は遮断されるので、駆動トランジスタM3と有機ダイオードELは電氣的に遮断される。この時、駆動トランジスタM3のゲート・ソース間電圧の絶対値(以下、「ゲート・ソース電圧」という) $V_{GS}$ と、駆動トランジスタM3に流れる電流 $I_{DATA}$ の間には、以下の(2)式の関係が成立するので、駆動トランジスタM3のゲート・ソース電圧 $V_{GS}$ は、以下の(3)式により求められる。

【0050】

$$I_{DATA} = ( \quad / 2 ) ( V_{GS} - V_{TH} )^2 \quad \dots (2)$$

10

ここで、 $\quad$ は定数値であり $V_{TH}$ は駆動トランジスタM3のしきい値電圧の絶対値である。

【数1】

$$V_{GS} = V_{DD} - V_G = \sqrt{\frac{2I_{DATA}}{\beta}} + V_{TH}$$

$\dots (3)$

【0051】

20

ここで、 $V_G$ は駆動トランジスタM3のゲート電圧であり、 $V_{DD}$ は電源線VDDにより駆動トランジスタM3に供給される電圧である。

【0052】

次いで、走査線Snの高レベル選択信号と、発光制御線Enの低レベル発光信号によってスイッチングトランジスタM1、及びダイオードトランジスタM2が遮断されて、発光トランジスタM4が導通する。

【0053】

この時、スイッチングトランジスタM1の寄生キャパシタ $C_P$ と走査線Snとの接続点の電圧が、選択信号によって「 $V_S$ 」だけ上昇する。従って、この寄生キャパシタ $C_P$ とキャパシタC1、C2とのカップリングによって駆動トランジスタM3のゲート電圧 $V_G$ が上昇する。その上昇幅 $V_G$ は、次の(4)式により求めることができる。

30

【0054】

$$V_G = V_S * C_P / ( C_P + C_1 + C_2 ) \quad \dots (4)$$

ここで、 $C_P$  = トランジスタM1のゲートからM3のゲートまでの容量、ブースト線Bnの電圧は不変、と仮定する。また、C1及びC2は各々キャパシタC1、C2のキャパシタンスである。

【0055】

駆動トランジスタM3のゲート電圧 $V_G$ が $V_G$ だけ増加したため、トランジスタM3に流れる電流 $I_{OLED}$ は、以下に示す(5)式により求めることができる。つまり、駆動トランジスタM3のゲート電圧 $V_G$ が増加した分だけ、トランジスタM3のゲート・ソース間電圧 $V_{GS}$ の大きさが小さくなるので、トランジスタM3のドレイン電流 $I_{OLED}$ の大きさを、データ電流 $I_{DATA}$ に対して比べて小さくすることができる。そして、発光制御線Enの発光信号によって発光トランジスタM4がターンオンされているので、駆動トランジスタM3の電流 $I_{OLED}$ が、有機ダイオードELに流れて該有機ダイオードELが発光する。

40

【数 2】

$$I_{OLED} = \frac{\beta}{2} (V_{GS} - \Delta V_G - V_{TH})^2 = \frac{\beta}{2} \left( \sqrt{\frac{2I_{DATA}}{\beta}} - \Delta V_G \right)^2 \quad \dots (5)$$

【0056】

また、(5)式より、データ電流  $I_{DATA}$  は、下記の(6)式のように導かれるので、データ電流  $I_{DATA}$  を、有機ダイオード EL に流れる電流  $I_{OLED}$  より大きい値に設定することができる。 10

【数 3】

$$I_{DATA} = I_{OLED} + \Delta V_G \sqrt{2\beta I_{OLED}} + \frac{\beta}{2} (\Delta V_G)^2 \quad \dots (6)$$

【0057】

以下では、図 6 ~ 図 9 を参照して、本発明の一実施例に係る単位画素内部のレイアウトを説明する。図 6 は、本実施例による単位画素内部の平面的配置構造を示し、図 7 ~ 図 9 は積層構造を説明する断面図である。 20

【0058】

図 6 を参照すると、本実施例の単位画素は、第 1 方向 (図面の Y 軸方向) に延長されるデータ線 110 および同方向に延長される電源線 130、データ線 110 と交差する方向 (図面の X 軸方向) に延長された走査線 120、走査線 120 から一定の間隔で離隔された状態で、走査線 120 に平行に配置された発光制御線 140 及び発光制御線 140 から一定の間隔を維持しながら平行に配置されたブースト制御線 150 によって区画される。

【0059】

この時、画素回路を構成するスイッチングトランジスタ M1、駆動トランジスタ M3、ダイオードトランジスタ M2 及び発光トランジスタ M4 は、走査線 120 と発光制御線 140 で区切られた空間 (第 1 領域) に配置される。 30

【0060】

これにより、ブースト制御線 150 が画素回路の構成素子等と重ならないため、画素回路素子とブースト信号の相互干渉を防止できる。

【0061】

従って、安定的にブースト信号をキャパシタに入力することができるので、従来と比較して正確にデータ電流  $I_{DATA}$  を有機ダイオード EL に伝達することができる。

【0062】

前記画素回路の配置構造について述べると、スイッチングトランジスタ M1 は、走査線 120 から下方に突出した部分がゲート電極 51、接触孔 h1 と h2 の中間がソース・ドレイン領域 31b, 31c およびチャンネル領域 31a である。 40

【0063】

スイッチングトランジスタ M1 のドレイン電極は、接続孔 h2、h3 を通して駆動トランジスタ M3 のゲート電極 54 と接続される。この時、ドレイン電極は金属層を「L」字形状に形成した接続線 135 を通して駆動トランジスタ M3 と電氣的に接続され、このように構成することによって画素回路の配置面積を減らし、単位画素の開口率を向上させるようにする。

【0064】

そして、ダイオードトランジスタ M2 は、スイッチングトランジスタ M1 と発光制御線 140 の間にあり、データ線 110 との接続孔 h1 に接続される部分がソース領域 32b 50

であり、ゲート電極 5 2 は、スイッチングトランジスタ M 1 のゲート電極を延長した部分である。また、ドレイン電極はゲート電極 5 2 の右側（図 7 中の右側）にあって、駆動トランジスタ M 3 のドレイン電極と接続される。

【 0 0 6 5 】

一方、駆動トランジスタ M 3 は、走査線 1 2 0 と電源線 1 3 0 が交差する地点に形成されており、ゲート電極層を四角形に形成したゲート電極 5 4 が、接続孔 h 3 を通じてスイッチングトランジスタ M 1 のドレイン電極と接続される。そして、ソース電極が接続孔 h 4 を通じて電源線 1 3 0 と接続されており、ドレイン電極が半導体層を通じて発光トランジスタ M 4 のソース電極と接続される。

【 0 0 6 6 】

次に、発光トランジスタ M 4 は、発光制御線 1 4 0 の一部をゲート電極 5 3 として利用し、ドレイン電極が接続孔 h 5 を通じて画素電極接続線 8 1（図 7 参照）に接続され、また画素電極接続線 8 1 が接続孔 h 6 を通じて有機ダイオード E L と接続される。一方、キャパシタ C 1、C 2 は、有機ダイオード E L の長辺 2 0 1 に隣接して電源線 1 3 0 と重なるように形成されており、キャパシタの第 1 電極をなすゲート電極層 5 0 が接続孔 h 7 を通じて駆動トランジスタ M 3 のゲート電極と接続される。

10

【 0 0 6 7 】

この時、キャパシタ C 1、C 2 を構成するゲート電極層 5 0 は、スイッチングトランジスタ M 1 のドレイン電極に延長して形成されて、駆動トランジスタ M 3 のゲート電極上部を横切る金属層 1 3 5 によって駆動トランジスタ M 3 のゲート電極に接続される。

20

【 0 0 6 8 】

次に、図 7 ~ 図 9 を参照して、このように配置された単位画素を有する表示パネルの積層構造について説明する。

【 0 0 6 9 】

本実施例の表示パネルには、絶縁基板 1 0 上に酸化ケイ素または窒化ケイ素などからなる遮断層 2 0 が形成されており、この遮断層上に半導体層である多結晶シリコン層 3 0 が形成される。この半導体層は非晶質シリコンを使ってもよいが、導電率が低いので、低温プロセスの多結晶シリコンが望ましい。このプロセス温度が有機ダイオード E L に悪影響を与える恐れがあるならば、低温多結晶シリコンを形成した後に有機ダイオード E L を積層し、電極配置も下側を金属のカソード電極、上側を I T O（インジウム錫酸化物）のアノード電極にして有機ダイオード E L の周辺をフォトレジストなどで埋め、前述した画素電極接続線 8 1 の接続孔 h 6 を、このフォトレジスト部分に、バイア・ホールとして作成すればよい。この時、開口率を高めるには、単位画素面積の大部分に有機ダイオード E L を形成し、アノード電極を上側に配置すればよく、その位置は電気系統の画素領域から少し移動させてもよい。

30

【 0 0 7 0 】

また、開口率向上が少しでよいなら、図 6 に示した配置でも差し支えない。つまり、領域の一部を電気系に使用し、空いた領域に発光部を配置してもよい。この場合には、有機ダイオード E L の裏表を自由に設定できる。

【 0 0 7 1 】

多結晶シリコン層 3 0 は、それぞれのトランジスタに対してソース領域 3 1 b、3 2 b、3 3 b、3 4 b、ドレイン領域 3 1 c、3 2 c、3 3 c、3 4 c 及びチャンネル領域 3 1 a、3 2 a、3 3 a、3 4 a を含んで形成される。この際、各々のソース領域 3 1 b、3 2 b、3 3 b、3 4 b とドレイン領域 3 1 c、3 2 c、3 3 c、3 4 c は、駆動条件や素子極性の選び方によって、n 型不純物、或いは p 型不純物でドーピングし、素子別の使い分けもできる。

40

【 0 0 7 2 】

そして、多結晶シリコン層 3 0 上には、酸化ケイ素または窒化ケイ素からなるゲート絶縁膜 4 0 が形成される。ゲート絶縁膜 4 0 上にはアルミニウムまたはアルミニウム合金など、低抵抗の導電物質からなる導電膜を用いて、走査線 1 2 0 とトランジスタのゲート電

50

極等 5 1、5 2、5 3、5 4 になるゲート電極層 5 0 が形成される。

【0073】

前述の発光制御線 1 4 0、及びブースト制御線 1 5 0 も、このゲート電極層 5 0 を用いており、走査線 1 2 0 またはゲート電極と同一物質層から形成される。

【0074】

また、キャパシタ C 1、C 2 の一電極もゲート電極層 5 0 で形成される。より具体的に説明すると、スイッチングトランジスタ M 1、及びダイオードトランジスタ M 2 のゲート電極 5 1、5 2 は、走査線 1 2 0 に接続されて枝状に形成され、各々トランジスタ M 1、M 2 のチャンネル領域 3 1 a、3 2 a と重なる。そして、発光トランジスタ M 4 のゲート電極 5 3 は、走査線 1 2 0 とは分離されていて、n 型の半導体層 3 0 で形成されたチャンネル領域 3 3 a と重なっている。この時、発光トランジスタ M 4 のゲート電極 5 3 は、同一層で形成される発光制御線 1 4 0 の一部からなり、発光制御線 1 4 0 が行方向に延長されながら発光トランジスタ M 4 のチャンネル領域 3 3 a と重なって発光トランジスタ M 4 のゲート電極を形成している。

10

【0075】

また、駆動トランジスタ M 3 のゲート電極は、走査線 1 2 0 とは分離されていて、n 型の半導体層 3 0 で形成されたチャンネル領域 3 4 a と重なっている。そして、ゲート電極層 5 0 上には第 1 層間絶縁膜 6 0 が形成される。

【0076】

第 1 層間絶縁膜 6 0 には、キャパシタ C 1、C 2 の第 2 電極 5 4 と駆動トランジスタ M 3 のゲート電極 5 4 を接続するそれぞれの接続孔 h 7、h 3 (図 9 参照) が形成される。従って、第 1 層間絶縁膜 6 0 の上に形成される金属層 1 3 5 を通してキャパシタ C 1、C 2 と駆動トランジスタ M 3 のゲート電極とが接続される。

20

【0077】

金属層の接続線 1 3 5 は、スイッチングトランジスタ M 1 のドレイン電極を起点としており、駆動トランジスタ M 3 のゲート電極上を通り、発光制御線 1 4 0 を横切って接続孔 h 7 を通してキャパシタ C 1、C 2 と接続される「L」字形状に構成される。

【0078】

この時、前記駆動トランジスタ M 3 のソース及びドレイン電極は金属層を使用しないで、ソース・ドレイン領域と同じ p 型の半導体層 3 0 を使用してダイオードトランジスタ M 2 及び電源線 1 3 0 と接続するので、ゲート電極上部には何も無い構造となる。つまり、駆動トランジスタ M 3 は、p 型の半導体層 3 0 で形成されたドレイン領域 3 4 b が同一層の同一物質で形成されたダイオードトランジスタ M 2 のドレイン電極と直接接続されており、ソース領域 3 4 c が、ゲート絶縁膜 4 0 及び第 1 層間絶縁膜 6 0 を貫通する接続孔 h 4 を通して電源線 1 3 0 と接触される。

30

【0079】

これにより、金属層 1 3 5 が駆動トランジスタ M 3 のゲート電極上部に配置されて、スイッチングトランジスタ M 1 のドレイン電極と駆動トランジスタ M 3 のゲート電極を、接続孔 h 2、h 3 を通して互いに接続する。また、金属層 1 3 5 は、接続孔 h 7 を通して駆動トランジスタ M 3 のゲート電極とキャパシタ C 1、C 2 の一電極を接続するので、駆動トランジスタ M 3 のゲート電極でスイッチングトランジスタ M 1、駆動トランジスタ M 3、キャパシタ C 1、C 2 が互いに最短距離となるノードを形成するようになる。

40

【0080】

これにより、画素回路が配置される空間を減少させることができ、有機ダイオード E L が配置される領域がより広くなり、パネルの開口率を向上させることができるようになる(図 9 参照)。

【0081】

また、第 1 層間絶縁膜 6 0 上には、接続孔 h 1 ~ h 6 を通して当該トランジスタの電極に接触されるよう、データ線 1 1 0 と電源電圧を供給する電源線 1 3 0 が形成される。

【0082】

50

データ線 110 (図 7) は、第 1 層間絶縁膜 60 とゲート絶縁膜 40 を貫通している接続孔 h2 を通して、各々スイッチングトランジスタ M1 のソース領域 31b と、ダイオードトランジスタ M2 のソース領域 32b に接続された状態で、列方向に長く延長形成される。

【0083】

そして、電源線 130 は、第 1 層間絶縁膜 60 とゲート絶縁膜 40 を貫通している接続孔 h4 を通して、駆動トランジスタ M3 のソース領域に接続された状態で、列方向に長く延長形成される。これは前述のデータ線 110 の延長形成方法と類似している。データ線 110 及び電源線 130 と同一層の同一物質で発光トランジスタ M4 のドレイン電極 71 が形成される。つまり、第 1 層間絶縁膜 60、及びゲート絶縁膜 40 を貫通している接続孔 h5 を通して、発光トランジスタ M4 のドレイン領域に接触される。

10

【0084】

データ線 110、電源線 130 及び発光トランジスタ M4 のドレイン電極上には、窒化ケイ素、酸化ケイ素または有機絶縁物質などからなる第 2 層間絶縁膜 80 が形成されており、第 2 層間絶縁膜 80 は、有機ダイオード EL を発光トランジスタ M4 のドレイン電極 71 と電気的に接続させる接続孔 h6 を有する。第 2 層間絶縁膜 80 上部の有機ダイオード EL には、接続孔 h6 を通して発光トランジスタ M4 のドレイン電極 71 と接続されている画素電極接続線 81 が形成される。

【0085】

また、この画素電極を ITO (インジウム錫酸化物) または IZO (インジウム亜鉛酸化物) などの透明な物質で形成することもできる。透明な導電性物質からなる画素電極は、表示パネル 100 の下方向に画像を表示する背面発光方式の有機電界発光装置に適用することができる。不透明な導電物質からなる画素電極は、表示パネル 100 の上部方向に画像を表示する前面発光方式の有機電界発光装置に適用することができる。

20

【0086】

第 2 層間絶縁膜 80 上部は、有機絶縁物質からなっており、有機発光セルを分離させるための隔壁 83 が形成される。この隔壁 83 は、画素電極周辺を囲み、有機ダイオード EL が入る領域を限定している。

【0087】

また、隔壁 83 は、黒色顔料を含む感光剤を露光、現像して形成することによって遮光幕の役割を果たすと同時に、形成工程も単純化させることができる。この隔壁 83 に囲まれた画素電極上の領域には、有機発光層 85 が形成される。有機発光層 85 は、赤色、緑色、青色の中のいずれか 1 つの光を発する有機ダイオード EL からなる。そして、有機発光層 85 と隔壁 83 上には、バッファ層 90 が形成される。バッファ層 90 は必要に応じて省略可能である。

30

【0088】

バッファ層 90 上には、共通電極 95 が形成される。共通電極 95 は、ITO または IZO などの透明な導電物質からなる。画素電極が ITO または IZO などの透明な導電物質からなる場合には、共通電極 95 はアルミニウムなどの反射性が良い金属からなることができる。

40

【0089】

また、共通電極 95 の伝導性を補完するため、抵抗が低い金属で補助電極を形成することもできる (図示せず)。補助電極は、共通電極 95 とバッファ層 90 の間、または共通電極 95 上に形成することができ、有機発光層 85 とは重複しないように隔壁 83 に沿ってマトリクス状で形成することが好ましい。

【0090】

以上のように、本発明は限定された実施例と図面によって説明されたが、本発明はこれらに限定されることなく、本発明の属する技術分野における通常の知識を有する者が、本発明の技術思想と特許請求の範囲で多様に変形及び修正して実施することが可能で、これらも本発明の範囲に属するものと見なすべきである。

50

## 【産業上の利用可能性】

## 【0091】

有機電界発光表示パネルの開口率を向上させる上で極めて有用である。

## 【図面の簡単な説明】

## 【0092】

【図1】従来の技術による能動マトリクス型有機電界発光装置の等価回路図である。

【図2】従来の技術による有機電界発光装置を駆動するための従来の電流記入方式の画素回路図である。

【図3】本発明が適用される有機電界発光装置の構成を概略的に示す図である。

【図4】本発明の一実施例による有機電界発光表示パネルについて概略的に示した図である。 10

【図5】図4の中の一つの画素に対応する等価回路図である。

【図6】本発明の一実施例による有機電界発光表示パネルの配置構造を説明するための図である。

【図7】図6のI-I'線に沿って切り取った断面図である。

【図8】図6のII-II'線に沿って切り取った断面図である。

【図9】図6のIII-III'線に沿って切り取った断面図である。


## 【符号の説明】

## 【0093】


B1 ~ Bn	ブースト制御線	20
C <sub>ST</sub> , C <sub>Si</sub>	ストレージキャパシタ	
C1、C2	キャパシタ	
DT	駆動薄膜トランジスタ	
D1 ~ Dn	データ線	
EL	有機ダイオード	
E1 ~ En	発光制御線	
h1 ~ h7	接続孔	
I <sub>DATA</sub>	データ電流	
I <sub>OLED</sub>	有機ダイオードELに流れる電流	
M1	スイッチングトランジスタ	30
M2	ダイオードトランジスタ	
M3	駆動トランジスタ	
M4	発光トランジスタ	
ST, ST1, ST2	スイッチング薄膜トランジスタ	
S1 ~ Sn	走査線	
VDD (V1 ~ Vm)	電源線	
V <sub>DD</sub>	駆動トランジスタM3に供給される電圧	
V <sub>G</sub>	駆動トランジスタM3のゲート電圧	
V <sub>GS</sub>	トランジスタM3のゲート・ソース電圧	
10	絶縁基板	40
20	遮断層	
30	多結晶シリコン層(半導体層)	
31a ~ 34a	チャンネル領域	
31b ~ 34b	ソース領域	
31c ~ 34c	ドレイン領域	
40	ゲート絶縁膜	
50	ゲート電極層	
51, 52, 53, 54	ゲート電極	
54	キャパシタC1、C2の第2電極(ゲート電極54と一致)	
60	第1層間絶縁膜	50

- 7 1 発光トランジスタ M 4 のドレイン電極
- 8 0 第 2 層間絶縁膜
- 8 1 画素電極接続線
- 8 3 隔壁
- 8 5 有機発光層
- 9 0 バッファ層
- 9 5 共通電極
- 1 0 0 表示パネル
- 1 1 0 データ線
- 1 1 1 単位画素
- 1 2 0 走査線
- 1 3 0 電源線
- 1 3 5 金属層
- 1 4 0 発光制御線
- 1 5 0 ブースト制御線
- 2 0 0 走査駆動部
- 2 0 1 有機ダイオード E L の長辺
- 4 0 0 データ駆動部


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】



【 図 8 】



【 図 9 】



专利名称(译)	有机电致发光显示面板及其制造方法		
公开(公告)号	<a href="#">JP2005338781A</a>	公开(公告)日	2005-12-08
申请号	JP2005093778	申请日	2005-03-29
[标]申请(专利权)人(译)	三星斯笛爱股份有限公司		
申请(专利权)人(译)	三星エスディアイ株式会社		
[标]发明人	金襟男		
发明人	金 ▲襟▼ 男		
IPC分类号	H05B33/10 G09F9/30 G09G3/10 G09G3/32 G09G3/36 H01L21/77 H01L27/12 H01L27/13 H01L27/32 H01L51/50 H05B33/08 H05B33/14		
CPC分类号	G09G3/325 G09G3/3655 G09G2300/0852 G09G2300/0861 G09G2320/0223 H01L27/124 H01L27/1255 H01L27/3244 A41G1/001 B44C5/06 F24F3/166 F24F2003/1682 F24F2003/1685		
FI分类号	G09F9/30.338 G09F9/30.365.Z H05B33/10 H05B33/14.A G09F9/30.365 H01L27/32		
F-TERM分类号	3K007/AB03 3K007/AB11 3K007/AB18 3K007/BA06 3K007/DB03 3K007/FA00 3K007/GA00 5C094/AA05 5C094/AA10 5C094/AA15 5C094/BA03 5C094/BA29 5C094/CA19 5C094/EA10 5C094/FB19 3K107/AA01 3K107/BB01 3K107/CC21 3K107/CC33 3K107/CC36 3K107/EE04 3K107/EE07 3K107/FF15 3K107/HH05		
代理人(译)	三好秀 伊藤雅一		
优先权	1020040037278 2004-05-25 KR		
其他公开文献	JP4150012B2		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

通过改进单位像素的布置结构，具有改善的开口率的有机发光显示面板。本发明提高了像素的开口率，并且在包括用于每个像素的像素电路的有机发光显示面板中，形成像素电路的至少一个薄膜晶体管具有由半导体层形成的源电极和漏电极，金属层布置在该薄膜晶体管的栅电极上。因此，具有可以确保用于布置有机二极管的大空间的优点。[选择图]图7

