



(12)发明专利申请

(10)申请公布号 CN 109887953 A

(43)申请公布日 2019.06.14

(21)申请号 201811353729.1

(22)申请日 2018.11.14

(30)优先权数据

10-2017-0167048 2017.12.06 KR

(71)申请人 乐金显示有限公司

地址 韩国首尔

(72)发明人 李峻硕 金世竣

(74)专利代理机构 北京律诚同业知识产权代理有限公司 11006

代理人 徐金国

(51)Int.Cl.

H01L 27/32(2006.01)


权利要求书2页 说明书12页 附图6页

(54)发明名称

发光二极管显示器

(57)摘要

公开了一种发光二极管显示器。发光二极管显示器包括：彼此面对的第一基板和第二基板；和第一基板与第二基板之间的导电填料层。第一基板包括：具有暴露阳极的至少一部分的开口的堤层；堤层上的间隔件；设置在阳极、堤层和间隔件上的发光化合物层和阴极；无机层，无机层设置在阴极上并且包括暴露位于间隔件上的阴极的至少一部分的第一开孔；和有机层，有机层设置在无机层上并且包括暴露位于间隔件上的阴极的至少一部分的第二开孔。第二基板包括通过导电填充层电连接至暴露的阴极的一部分的电源。



1. 一种发光二极管显示器,包括:
彼此面对的第一基板和第二基板;和
夹在所述第一基板与所述第二基板之间的导电填料层,
其中所述第一基板包括:
堤层,所述堤层具有暴露阳极的至少一部分的开口;
间隔件,所述间隔件设置在所述堤层上;
发光化合物层和阴极,所述发光化合物层和所述阴极设置在所述阳极、所述堤层和所述间隔件上,所述发光化合物层和所述阴极按顺序堆叠;
无机层,所述无机层设置在所述阴极上,所述无机层包括第一开孔,所述第一开孔暴露位于所述间隔件上的所述阴极的至少一部分;和
有机层,所述有机层设置在所述无机层上,所述有机层包括第二开孔,所述第二开孔暴露位于所述间隔件上的所述阴极的至少一部分,
其中所述第二基板包括电源线,所述电源线通过所述导电填料层连接至暴露的阴极的一部分。
2. 根据权利要求1所述的发光二极管显示器,其中所述第二开孔暴露所述无机层的至少一部分和所述第一开孔。
3. 根据权利要求1所述的发光二极管显示器,其中所述第一开孔的平面形状对应于所述间隔件的平面形状。
4. 根据权利要求1所述的发光二极管显示器,其中所述第二开孔的平面形状对应于所述间隔件的平面形状。
5. 根据权利要求1所述的发光二极管显示器,其中所述有机层的上表面与暴露的阴极的上表面位于同一平面上,或者所述有机层的上表面位于暴露的阴极的上表面下方。
6. 根据权利要求1所述的发光二极管显示器,其中所述无机层的上表面与暴露的阴极的上表面位于同一平面上,或者所述无机层的上表面位于暴露的阴极的上表面下方。
7. 根据权利要求1所述的发光二极管显示器,其中所述有机层的上表面与所述无机层的暴露的上表面位于同一平面上。
8. 根据权利要求1所述的发光二极管显示器,其中所述阴极的暴露部分直接接触所述导电填料层。
9. 根据权利要求1所述的发光二极管显示器,其中所述第一基板包括电源电极,所述电源电极从电力产生部接收电源电压,
其中所述电源电极直接接触所述导电填料层。
10. 根据权利要求1所述的发光二极管显示器,其中所述第一基板包括电源电极,所述电源电极从电力产生部接收电源电压,
其中所述阴极直接接触所述电源电极。
11. 根据权利要求10所述的发光二极管显示器,其中所述第一基板包括突出图案,所述突出图案朝向所述第二基板突出,
其中所述阴极延伸以覆盖所述突出图案的至少一部分,位于所述突出图案上的所述阴极直接接触所述导电填料层。
12. 根据权利要求11所述的发光二极管显示器,其中所述突出图案的至少一部分与所

述电源电极重叠。

13. 根据权利要求11所述的发光二极管显示器,其中所述突出图案配置为单层,所述单层包括构成所述堤层的材料或构成所述间隔件的材料,或者所述突出图案配置为通过堆叠构成所述堤层的材料和构成所述间隔件的材料而提供的多个层。

14. 根据权利要求11所述的发光二极管显示器,其中所述无机层包括第三开孔,所述第三开孔暴露位于所述突出图案上的所述阴极的至少一部分,

其中所述有机层包括第四开孔,所述第四开孔暴露位于所述突出图案上的所述阴极的至少一部分。

15. 根据权利要求14所述的发光二极管显示器,其中所述第四开孔暴露所述无机层的至少一部分和所述第三开孔。

16. 根据权利要求9或10所述的发光二极管显示器,其中所述电源电极由与所述阳极相同的材料形成。

17. 根据权利要求1所述的发光二极管显示器,其中所述第二基板进一步包括滤色器,其中所述滤色器被所述电源线分隔。

18. 根据权利要求1所述的发光二极管显示器,其中所述第一基板和所述第二基板的每一个包括发光区域和非发光区域,光从发光二极管发射到所述发光区域,所述非发光区域位于所述发光区域外侧,

其中所述电源线设置在所述非发光区域中。

19. 根据权利要求18所述的发光二极管显示器,其中所述电源线用作黑矩阵,从而防止相邻像素之间发生色混合的缺陷。

20. 根据权利要求1所述的发光二极管显示器,其中所述第二基板进一步包括辅助电源线,所述辅助电源线的一个表面直接接触所述电源线,并且所述辅助电源线的与所述一个表面相反的另一个表面直接接触所述导电填料层,

其中所述辅助电源线具有比所述电源线大的面积。

发光二极管显示器

技术领域

[0001] 本公开内容涉及一种发光二极管显示器,尤其涉及一种有机发光二极管显示器。

背景技术

[0002] 各种显示装置已经替换了更重和更大的阴极射线管(CRT)。这些显示装置的示例可包括液晶显示器(LCD)、场发射显示器(FED)、等离子显示面板(PDP)和有机发光二极管(OLED)显示器。

[0003] 更详细地说,OLED显示器是配置成通过激发有机化合物来发光的自发光显示器。OLED显示器不需要液晶显示器中使用的背光单元,因此其具有外形薄、重量轻和制造工艺更简单的优点。OLED显示器还可在低温下制造并且具有1ms或更短的快速响应时间、低功耗、宽视角和高对比度。因此,OLED显示器已被广泛使用。

[0004] OLED显示器包括将电能转换成光能的有机发光二极管(OLED)。OLED包括阳极、阴极以及在阳极与阴极之间的有机化合物层。OLED显示器配置成使得在激子从激发态下降到基态的同时OLED发光,从而显示图像,该激子是通过在发光层内部结合来自阳极的空穴和来自阴极的电子而形成的。

[0005] 然而,大面积OLED显示器不能在其上显示输入图像的有效区域的整个表面上保持均匀的亮度,并且大面积OLED显示器根据位置产生亮度变化(或亮度偏差)。更具体地说,构成有机发光二极管的阴极形成为覆盖大部分有效区域,存在施加至阴极的电源电压在有效区域的整个表面上不具有恒定电压值的问题。例如,随着由于阴极的电阻而导致在被供应电源电压的阴极的入口处的电压值与在远离该入口的位置处的电压值之间的差异增加,根据位置的亮度变化增加。

[0006] 在顶部发光型显示装置中,该问题更加成为问题。即,在顶部发光型显示装置中,因为需要确保位于有机发光二极管的上层处的阴极的透射率,所以阴极由诸如氧化铟锡(ITO)之类的透明导电材料、或具有非常小厚度的不透明导电材料形成。在这种情况下,因为阴极的表面电阻增加,所以根据位置的亮度变化对应于表面电阻的增加而显著增加。

[0007] 为了解决这样的问题,提出了一种方法,其通过形成包括低电阻材料的低电位电源电压线并将低电位电源电压线连接到阴极来防止根据位置的电压降。在根据相关技术的所提出的方法中,因为低电位电源电压线形成在包括晶体管的下基板上,所以除薄膜晶体管区域和存储电容器区域之外,一个像素必须进一步包括低电位电源电压线与阴极的连接区域。因此,难以将相关技术应用于包括小尺寸单元像素的高分辨率显示器。

[0008] 此外,因为根据相关技术的低电位电源电压线与阴极的连接结构复杂并且需要形成屏障(barrier)的额外工艺,因此存在制造成本和制造时间增加以及制造良率下降的问题。

发明内容

[0009] 本公开内容提供了一种发光二极管显示器,其通过将根据位置的低电位电源电压

的变化最小化而能够实现均匀的亮度。

[0010] 在一个方面,提供了一种发光二极管显示器,包括:彼此面对的第一基板和第二基板;和夹在所述第一基板与所述第二基板之间的导电填料层,其中所述第一基板包括:堤层,所述堤层具有暴露阳极的至少一部分的开口;间隔件,所述间隔件设置在所述堤层上;发光化合物层和阴极,所述发光化合物层和所述阴极设置在所述阳极、所述堤层和所述间隔件上,所述发光化合物层和所述阴极按顺序堆叠;无机层,所述无机层设置在所述阴极上,所述无机层包括第一开孔,所述第一开孔暴露位于所述间隔件上的所述阴极的至少一部分;和有机层,所述有机层设置在所述无机层上,所述有机层包括第二开孔,所述第二开孔暴露位于所述间隔件上的所述阴极的至少一部分,其中所述第二基板包括电源线,所述电源线通过所述导电填料层连接至暴露的阴极的一部分。

[0011] 所述第二开孔暴露所述无机层的至少一部分和所述第一开孔。

[0012] 所述第一开孔的平面形状对应于所述间隔件的平面形状。

[0013] 所述第二开孔的平面形状对应于所述间隔件的平面形状。

[0014] 所述有机层的上表面与暴露的阴极的上表面位于同一平面上,或者所述有机层的上表面位于暴露的阴极的上表面下方。

[0015] 所述无机层的上表面与暴露的阴极的上表面位于同一平面上,或者所述无机层的上表面位于暴露的阴极的上表面下方。

[0016] 所述有机层的上表面与所述无机层的暴露的上表面位于同一平面上。

[0017] 所述阴极的暴露部分直接接触所述导电填料层。

[0018] 所述第一基板包括电源电极,所述电源电极从电力产生部接收电源电压。所述电源电极直接接触所述导电填料层。

[0019] 所述第一基板包括电源电极,所述电源电极从电力产生部接收电源电压。所述阴极直接接触所述电源电极。

[0020] 所述第一基板包括突出图案,所述突出图案朝向所述第二基板突出。所述阴极延伸以覆盖所述突出图案的至少一部分,位于所述突出图案上的所述阴极直接接触所述导电填料层。

[0021] 所述突出图案的至少一部分与所述电源电极重叠。

[0022] 所述突出图案配置为单层,所述单层包括构成所述堤层的材料或构成所述间隔件的材料,或者所述突出图案配置为通过堆叠构成所述堤层的材料和构成所述间隔件的材料而提供的多个层。

[0023] 所述无机层包括第三开孔,所述第三开孔暴露位于所述突出图案上的所述阴极的至少一部分,所述有机层包括第四开孔,所述第四开孔暴露位于所述突出图案上的所述阴极的至少一部分。

[0024] 所述第四开孔暴露所述无机层的至少一部分和所述第三开孔。

[0025] 所述电源电极由与所述阳极相同的材料形成。

[0026] 所述第二基板进一步包括滤色器,所述滤色器被所述电源线分隔。

[0027] 所述第一基板和所述第二基板的每一个包括发光区域和非发光区域,光从发光二极管发射到所述发光区域,所述非发光区域位于所述发光区域外侧。所述电源线设置在所述非发光区域中。

[0028] 所述电源线用作黑矩阵,从而防止相邻像素之间发生色混合的缺陷。

[0029] 所述第二基板进一步包括辅助电源线,所述辅助电源线的一个表面直接接触所述电源线,并且所述辅助电源线的与所述一个表面相反的另一个表面直接接触所述导电填料层。所述辅助电源线具有比所述电源线大的面积。

[0030] 发光二极管发射的光穿过所述阴极向外发射。

[0031] 所述发光化合物层是有机化合物层。

附图说明

[0032] 可被包括用来给本公开内容提供进一步理解且并入本申请并构成本申请一部分的附图图解了本公开内容的各实施方式,并与说明书一起用于解释本公开内容的各种原理。

[0033] 图1是示意性地图解根据本公开内容实施方式的有机发光二极管(OLED)显示器的框图;

[0034] 图2示意性地图解了图1中示出的像素的构造;

[0035] 图3是根据本公开内容实施方式的OLED显示器的剖面图;

[0036] 图4是图解图3中示出的区域AR的真实形状的放大图;

[0037] 图5A到图5C图解了根据本公开内容实施方式的OLED显示器的制造方法;

[0038] 图6图解了在根据本公开内容第一实施方式的OLED显示器中从电力产生部产生的低电位电源电压的电力供应路径的示例;

[0039] 图7图解了在根据本公开内容第二实施方式的OLED显示器中从电力产生部产生的低电位电源电压的电力供应路径的示例;

[0040] 图8和图9图解了在根据本公开内容第三实施方式的OLED显示器中从电力产生部产生的低电位电源电压的电力供应路径的示例;

[0041] 图10是根据本公开内容第四实施方式的OLED显示器的剖面图。

具体实施方式

[0042] 现在将详细参照本公开内容的各实施方式,在附图中示出了这些实施方式的一些例子。只要有可能,将在整个附图中使用相同的参考标记来表示相同或相似的部分。当已知技术的详细描述可能会误导本公开内容的实施方式时,将省略该详细描述。在描述各实施方式时,可在第一实施方式中描述相同部件,而在其他实施方式中可省略其描述。

[0043] 可使用术语“第一”、“第二”等描述各部件,但这些部件不受这些术语限制。这些术语仅用来区分一个部件与其他部件。图1是示意性地图解根据本公开内容实施方式的有机发光二极管(OLED)显示器的框图。图2示意性地图解了图1中示出的像素的构造。

[0044] 参照图1,根据本公开内容实施方式的OLED显示器10包括显示驱动电路和显示面板DIS。

[0045] 显示驱动电路包括数据驱动电路12、栅极驱动电路14和时序控制器16。显示驱动电路将输入图像的视频数据电压施加至显示面板DIS的像素。数据驱动电路12将从时序控制器16接收的数字视频数据RGB转换为模拟伽马补偿电压并产生数据电压。从数据驱动电路12输出的数据电压被提供至数据线D1到Dm,其中m是正整数。栅极驱动电路14将与数据电

压同步的栅极信号顺序地提供至栅极线G1到Gn,并且选择显示面板DIS中的要被施加数据电压的像素,其中n是正整数。

[0046] 时序控制器16从主机系统19接收诸如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE和主时钟MCLK之类的时序信号,并且将数据驱动电路12的操作时序与栅极驱动电路14的操作时序同步。用于控制数据驱动电路12的数据时序控制信号包括源极采样时钟SSC、源极输出使能信号SOE等。用于控制栅极驱动电路14的栅极时序控制信号包括栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE等。

[0047] 主机系统19可以是电视系统、机顶盒、导航系统、DVD播放器、蓝光播放器、个人计算机(PC)、家庭影院系统、电话系统、以及包括显示器或与显示器一起操作的其他系统中的一种。主机系统19包括其中嵌入了缩放器的芯片系统(SoC),将输入图像的数字视频数据RGB转换为适合在显示面板DIS上显示输入图像的格式。主机系统19将输入图像的数字视频数据RGB和时序信号Vsync、Hsync、DE和MCLK传输至时序控制器16。

[0048] 显示面板DIS包括像素阵列。像素阵列包括由数据线D1到Dm和栅极线G1到Gn界定的像素。每个像素包括用作自发光元件的有机发光二极管。

[0049] 参照图2,显示面板DIS包括多条数据线D、与数据线D交叉的多条栅极线G、以及以矩阵形式分别布置在数据线D和栅极线G的交叉区域处的像素。每个像素包括有机发光二极管、用于控制流过有机发光二极管的电流量的驱动薄膜晶体管(TFT)DT、以及用于设定驱动薄膜晶体管DT的栅极-源极电压的编程单元(programming unit)SC。

[0050] 编程单元SC可包括至少一个开关薄膜晶体管和至少一个存储电容器。开关薄膜晶体管响应于来自栅极线G的栅极信号而导通,从而将来自数据线D的数据电压施加至存储电容器的一个电极。驱动薄膜晶体管DT根据存储电容器中存储的电压的大小来控制提供至有机发光二极管的电流,从而控制有机发光二极管发射的光量。有机发光二极管发射的光量与从驱动薄膜晶体管DT提供的电流成正比。像素连接至高电位电源电压源和低电位电源电压源,并且从电力产生部(未示出)接收高电位电源电压EVDD和低电位电源电压EVSS。构成像素的薄膜晶体管可以是p型薄膜晶体管或n型薄膜晶体管。此外,构成像素的薄膜晶体管的半导体层可包括非晶硅、多晶硅或氧化物。在以下描述中,本公开内容的实施方式使用包括氧化物的半导体层作为示例。有机发光二极管包括阳极ANO、阴极CAT、以及在阳极ANO与阴极CAT之间的有机化合物层。阳极ANO连接至驱动薄膜晶体管DT。

[0051] 图3是根据本公开内容实施方式的OLED显示器的剖面图。图4是图解图3中示出的区域AR的真实形状的放大图。

[0052] 参照图3和图4,根据本公开内容实施方式的OLED显示器包括显示面板,显示面板包括彼此面对的第一基板SUB1和第二基板SUB2以及在第一基板SUB1与第二基板SUB2之间的导电填料(conductive filler)层CFL。第一基板SUB1是其上设置有薄膜晶体管T和有机发光二极管OLE的薄膜晶体管阵列基板。第二基板SUB2是其上设置有低电位电源电压线(下文称为“Evss线”)EVL的基板。第二基板SUB2可用作封装基板。第一基板SUB1和第二基板SUB2可利用密封剂SL彼此附接。密封剂SL设置在第一基板SUB1的边缘和第二基板SUB2的边缘处并且在第一基板SUB1与第二基板SUB2之间保持预定的附接距离。导电填料层CFL可设置在密封剂SL内侧。

[0053] 第一基板SUB1可由玻璃材料或塑料材料制成。例如,第一基板SUB1可由诸如聚酰

亚胺 (PI)、聚对苯二甲酸乙二醇酯 (PET)、聚萘二甲酸乙二醇酯 (PEN) 和聚碳酸酯 (PC) 之类的塑料材料制成并且可具有柔性特性。

[0054] 薄膜晶体管T和连接至薄膜晶体管T的有机发光二极管OLE形成在第一基板SUB1上。可在第一基板SUB1与薄膜晶体管T之间形成光屏蔽层LS和缓冲层BUF。光屏蔽层LS设置成与半导体层,特别是薄膜晶体管T的沟道重叠,可保护氧化物半导体元件免受外部光的影响。缓冲层BUF可阻挡从第一基板SUB1扩散的离子或杂质并且还阻止湿气从外部渗透。

[0055] 薄膜晶体管T包括半导体层ACT、栅电极GE、源电极SE和漏电极DE。

[0056] 栅极绝缘层GI和栅电极GE设置在半导体层ACT上。栅极绝缘层GI用于使栅电极GE绝缘,栅极绝缘层可由氧化硅 (SiO_x) 形成。然而,实施方式不限于此。栅电极GE设置成与半导体层ACT重叠并且栅极绝缘层GI夹在栅电极GE与半导体层ACT之间。栅电极GE可使用铜 (Cu)、钼 (Mo)、铝 (Al)、铬 (Cr)、金 (Au)、钛 (Ti)、镍 (Ni)、钕 (Nd)、钽 (Ta)、钨 (W) 或其组合形成成为单层或多层。可使用同一掩模来构图栅极绝缘层GI和栅电极GE。在这种情况下,栅极绝缘层GI和栅电极GE可具有相同的面积。尽管未示出,但是栅极绝缘层GI可形成为覆盖第一基板SUB1的整个表面。

[0057] 层间电介质层IN位于栅电极GE上。层间电介质层IN用于使栅电极GE以及源电极SE和漏电极DE彼此绝缘。层间电介质层IN可由氧化硅 (SiO_x)、氮化硅 (SiN_x) 或其多层形成。然而,实施方式不限于此。

[0058] 源电极SE和漏电极DE位于层间电介质层IN上。源电极SE和漏电极DE彼此隔开预定距离。源电极SE通过穿透层间电介质层IN的源极接触孔接触半导体层ACT的一侧。漏电极DE通过穿透层间电介质层IN的漏极接触孔接触半导体层ACT的另一侧。

[0059] 源电极SE和漏电极DE的每一个可形成为单层或多层。当源电极SE和漏电极DE的每一个形成为单层时,源电极SE和漏电极DE的每一个可由钼 (Mo)、铝 (Al)、铬 (Cr)、金 (Au)、钛 (Ti)、镍 (Ni)、钕 (Nd)、铜 (Cu) 或其组合形成。当源电极SE和漏电极DE的每一个形成为多层时,源电极SE和漏电极DE的每一个可形成为Mo/Al-Nd、Mo/Al、Ti/Al或Cu/MoTi的双层、或者Mo/Al-Nd/Mo、Mo/Al/Mo、Ti/Al/Ti或MoTi/Cu/MoTi的三层。

[0060] 钝化层PAS位于薄膜晶体管T上。钝化层PAS保护薄膜晶体管T,钝化层PAS可由氧化硅 (SiO_x)、氮化硅 (SiN_x) 或其多层形成。

[0061] 平坦化层OC位于钝化层PAS上。平坦化层OC可减小或平化下层结构的高度差(或台阶覆盖),平坦化层OC可由诸如光学压克力(photo acryl)、聚酰亚胺、苯并环丁烯类树脂和丙烯酸酯类树脂之类的有机材料形成。如果必要或需要的话,可省略钝化层PAS和平坦化层OC中的一个。

[0062] 有机发光二极管OLE位于平坦化层OC上。有机发光二极管OLE包括阳极ANO、有机化合物层OL和阴极CAT。

[0063] 更具体地说,阳极ANO位于平坦化层OC上。阳极ANO可对应于每个像素进行划分,并且可对每个像素分配一个阳极ANO。阳极ANO通过穿透钝化层PAS和平坦化层OC的接触孔连接至薄膜晶体管T的源电极SE。阳极ANO可包括反射层,并因此用作反射电极。反射层可由铝 (Al)、铜 (Cu)、银 (Ag)、镍 (Ni)、钼 (Mo)、钛 (Ti)、钯 (Pd) 或其组合形成。例如,反射层可由Ag/Pd/Cu (APC) 合金形成。阳极ANO可形成为包括反射层的多层。例如,阳极ANO可由包括ITO/APC/ITO的三层形成。

[0064] 堤层BN位于其上形成有阳极ANO的第一基板SUB1上,堤层BN分隔像素。堤层BN可由诸如聚酰亚胺、苯并环丁烯类树脂和丙烯酸酯之类的有机材料形成。被堤层BN暴露的阳极ANO的中央部分可定义为发光区域。

[0065] 堤层BN包括暴露阳极ANO的至少一部分的开口。堤层BN可配置成暴露阳极ANO的中央部分的大部分并且覆盖阳极ANO的边缘。阳极ANO的暴露部分可设计成具有尽可能大的面积,以便充分确保开口率。

[0066] 堤层BN和平坦化层OC可被构图为仅覆盖像素内部的薄膜晶体管T和连接至薄膜晶体管T的存储电容器Cst。如图3中所示,存储电容器Cst可具有其中堆叠有第一至第三电容器电极的三重结构。然而,实施方式不限于此。例如,存储电容器Cst可实现为多个层。

[0067] 间隔件SP位于堤层BN上。间隔件SP可包括多个间隔件SP,并且多个间隔件SP可选择性地设置在堤层BN上的预定位置处。间隔件SP具有朝向第二基板SUB2突出的形状。可使用半色调掩模通过一次掩模工艺同时形成堤层BN和间隔件SP。然而,实施方式不限于此。

[0068] 有机化合物层OL位于其上形成有堤层BN和间隔件SP的第一基板SUB1上。有机化合物层OL广泛地形成在第一基板SUB1的整个表面上,以覆盖堤层BN和间隔件SP。有机化合物层OL是其中电子和空穴结合并发光的层。有机化合物层OL包括发光层EML,并且可进一步包括空穴注入层HIL、空穴传输层HTL、电子传输层ETL和电子注入层EIL中的一个或多个。发光层EML可包括产生白色光的发光材料。

[0069] 发射白色光的有机化合物层OL可具有多叠层结构,例如,n-叠层结构,其中n是等于或大于1的整数。例如,2-叠层结构可包括在阳极ANO与阴极CAT之间的电荷生成层CGL以及分别设置在电荷生成层CGL上方和下方的第一叠层和第二叠层。第一叠层和第二叠层的每一个包括发光层,并且可进一步包括至少一个公共层。第一叠层的发光层和第二叠层的发光层可分别包括不同颜色的发光材料。

[0070] 阴极CAT位于有机化合物层OL上。阴极CAT广泛地形成在第一基板SUB1的整个表面上,以覆盖有机化合物层OL。阴极CAT可由诸如氧化铟锡(ITO)和氧化铟锌(IZO)之类的透明导电材料形成。或者,阴极CAT可由足够薄以透射光的材料,例如镁(Mg)、钙(Ca)、铝(Al)、银(Ag)或其组合形成。有机发光二极管OLE发射的光可穿过阴极CAT向外发射。

[0071] 无机层IOF位于阴极CAT上。无机层IOF可广泛地形成在第一基板SUB1的整个表面上。无机层IOF可由诸如氧化硅(SiO_x)、氮化硅(SiN_x)、氮氧化硅(SiON)、氧化铝(Al₂O₃)和二氧化钛(TiO₂)之类的无机材料形成。

[0072] 无机层IOF位于阴极CAT上并且可阻挡可能进入有机发光二极管OLE的异物的渗透。例如,因为包括透明导电材料的阴极CAT是结晶成分,不能阻挡离子和湿气的渗透,所以导电填料层CFL中包括的离子液体的离子成分或外部杂质可穿过阴极CAT并且可进入有机化合物层OL。本公开内容的实施方式进一步包括无机层IOF,其屏蔽有机发光二极管OLE的大部分,可有效阻挡可能进入有机发光二极管OLE的异物的渗透。因此,本公开内容的实施方式可防止有机发光二极管OLE的寿命减少和亮度降低。

[0073] 此外,无机层IOF位于阴极CAT上,当第一基板SUB1和第二基板SUB2彼此附接时无机层IOF可缓冲或减轻施加至阴极CAT的应力。例如,因为包括透明导电材料的阴极CAT具有脆性特征,所以由于施加的外力,阴极CAT可容易破裂。本公开内容的实施方式进一步包括位于阴极CAT上的无机层IOF,可防止在阴极CAT中产生裂缝。此外,本公开内容的实施方式

可防止氧气或湿气通过裂缝渗透。

[0074] 无机层IOF包括第一开孔OP1。第一开孔OP1暴露位于间隔件SP上的阴极CAT的至少一部分。即,虽然无机层IOF覆盖阴极CAT,但是无机层IOF通过第一开孔OP1在间隔件SP的形成区域中暴露阴极CAT的一部分。第一开孔OP1对应于间隔件SP的形成区域设置。第一开孔OP1的平面形状可对应于间隔件SP的平面形状。

[0075] 有机层OF位于无机层IOF上。有机层OF可广泛地形成在第一基板SUB1的整个表面上。有机层OF可由诸如烯烃类聚合物、聚对苯二甲酸乙二醇酯(PET)、环氧树脂、氟树脂、丙烯酸树脂、聚硅氧烷和酚醛清漆之类的有机材料形成。

[0076] 有机层OF包括第二开孔OP2。第二开孔OP2暴露位于间隔件SP上的阴极CAT的至少一部分。即,虽然有机层OF覆盖阴极CAT和无机层IOF,但是有机层OF通过第二开孔OP2在间隔件SP的形成区域中暴露阴极CAT的一部分和无机层IOF的第一开孔OP1。第二开孔OP2可进一步暴露无机层IOF的至少一部分。

[0077] 第二开孔OP2对应于间隔件SP的形成区域设置。此外,第二开孔OP2对应于第一开孔OP1的形成区域设置。第二开孔OP2的平面形状可对应于间隔件SP的平面形状和第一开孔OP1的平面形状。

[0078] 阴极CAT的被第一开孔OP1和第二开孔OP2暴露的部分直接接触导电填料层CFL。如稍后将描述的,阴极CAT的暴露部分通过导电填料层CFL电连接至第二基板SUB2的Evss线EVL。

[0079] Evss线EVL和滤色器CF形成在第二基板SUB2上。Evss线EVL和滤色器CF在第二基板SUB2上的堆叠顺序可改变。例如,可在形成Evss线EVL之后形成滤色器CF,或者可在形成滤色器CF之后形成Evss线EVL。

[0080] Evss线EVL包括低电阻导电材料。例如,Evss线EVL可由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其组合形成。

[0081] Evss线EVL可包括低反射导电材料。例如,Evss线EVL由低反射导电材料形成,因此可防止可视性由于外部光的反射而降低。因此,根据本公开内容实施方式的显示装置不需要包括用于屏蔽(或吸收)从外部入射的光的单独部件,如偏振膜。

[0082] Evss线EVL可用作黑矩阵。因此,Evss线EVL可防止在相邻像素之间发生色混合的缺陷。Evss线EVL对应于非发光区域设置,从而至少暴露发光区域。此外,本公开内容的实施方式可使用Evss线EVL作为黑矩阵,因此不需要额外执行用于形成黑矩阵的单独工艺。因此,与相关技术结构相比,本公开内容的实施方式可进一步减少工艺的数量,因此可减少制造时间和制造成本并显著提高产品良率。

[0083] 滤色器CF可包括红色(R)滤色器、蓝色(B)滤色器和绿色(G)滤色器。像素可包括发射红色光、蓝色光和绿色光的子像素,并且滤色器CF可分别分配给相应的子像素。红色、蓝色和绿色滤色器CF可被Evss线EVL分隔。

[0084] 根据本公开内容实施方式的OLED显示器可通过使从有机化合物层OL发射的白色光穿过分别包括在对应于红色、绿色和蓝色像素PXL的区域中的红色、绿色和蓝色滤色器CF来呈现红色、绿色和蓝色。如果必要或需要的话,像素可进一步包括白色(W)子像素。

[0085] 导电填料层CFL夹在第一基板SUB1与第二基板SUB2之间,并且导电填料层CFL包括导电介质。导电填料层CFL可配置成使得导电填料分散在溶剂中。或者,导电填料层CFL可包

括导电溶剂。例如,导电填料层CFL可包括离子液体和作为导电聚合物的聚(3,4-乙撑二氧噻吩)(PEDOT)中的至少一种。然而,实施方式不限于此。

[0086] 第一基板SUB1与第二基板SUB2之间的附接距离可根据导电填料层CFL的粘度而适当地选择。因为本公开内容的实施方式使用具有比非导电填料更低粘度的导电填料,所以可减小第一基板SUB1与第二基板SUB2之间的附接距离。因此,本公开内容的实施方式可确保宽视角和高开口率。

[0087] 第一基板SUB1的阴极CAT的暴露部分和第二基板SUB2的Evss线EVL通过导电填料层CFL电连接。因此,低电位电源电压被施加至阴极CAT和Evss线EVL二者。因此,阴极CAT、导电填料层CFL和低电阻的Evss线EVL可形成施加低电位电源电压的电力供应路径。

[0088] 本公开内容的实施方式可通过将由低电阻导电材料形成的Evss线EVL连接至阴极CAT来减小根据位置的电压变化(或电压偏差),从而将亮度的不均匀性最小化。

[0089] 本公开内容的实施方式不需要如相关技术中那样单独分配用于形成Evss线EVL的区域和用于将Evss线EVL和阴极CAT连接至薄膜晶体管阵列基板的区域。因为如上所述本公开内容的实施方式不需要单独分配用于形成Evss线EVL的区域和用于将Evss线EVL和阴极CAT连接至薄膜晶体管阵列基板的区域,所以本公开内容的实施方式可充分确保与对应的区域一样多的开口率。此外,因为本公开内容的实施方式不需要如相关技术中那样执行用于形成诸如屏障之类的额外结构的额外工艺,所以本公开内容的实施方式可减少处理时间和工艺成本并且可极大地提高工艺良率。因此,本公开内容的实施方式可易于应用于具有较高的每英寸像素数(PPI)的高分辨率显示器,并且可显著地提高设计自由度。

[0090] 图5A到图5C图解了根据本公开内容实施方式的OLED显示器的制造方法。参照图5A到图5C,下面仅详细描述用于暴露阴极的一部分的工艺,这是本公开内容的实施方式的特征。

[0091] 参照图5A,在其上形成有阳极ANO的第一基板上形成堤层BN和间隔件SP。堤层BN和间隔件SP可通过不同的工艺按顺序形成,或者可利用半色调掩模通过一次掩模工艺同时形成。间隔件SP可设置在堤层BN上以与堤层BN形成一体,并且可具有与堤层BN相同的平面形状。或者,间隔件SP可在堤层BN上设置为多个间隔件,并且多个间隔件可选择性地设置在堤层BN上的预定位置处。

[0092] 参照图5B,在其上形成有堤层BN和间隔件SP的第一基板上按顺序形成有机化合物层OL、阴极CAT、无机层IOF和有机层OF。因为有机层OF由于其材料特性可补偿形成在有机层OF下方的结构的高度差(或台阶部分),所以有机层OF的上表面被平坦化。

[0093] 参照图5C,执行蚀刻工艺以暴露阴极CAT的至少一部分。蚀刻工艺去除有机层OF的部分厚度,并且还去除由于去除有机层OF的部分厚度而暴露的无机层IOF。即,通过蚀刻工艺遍布整个区域均匀地去除有机层OF的厚度。在此,由于间隔件SP而比其他区域相对更突出的无机层IOF的一部分被暴露。随后执行蚀刻工艺,以一起去除无机层IOF的暴露部分和有机层OF。因此,只有由于间隔件SP而比其他区域相对更突出的阴极CAT的一部分被暴露。如上所述,因为执行蚀刻工艺直到间隔件SP上的阴极CAT的一部分暴露为止,所以只有间隔件SP上的阴极CAT的一部分未被无机层IOF和有机层OF覆盖而暴露。换句话说,设置在形成间隔件SP的区域外部的阴极CAT未暴露。

[0094] 在蚀刻工艺之后,有机层OF的上表面可与阴极CAT的暴露的上表面位于同一平面

上,或者可位于阴极CAT的暴露的上表面下方。在蚀刻工艺之后,无机层IOF的上表面可与阴极CAT的暴露的上表面位于同一平面上,或者可位于阴极CAT的暴露的上表面下方。在蚀刻工艺之后,有机层OF的上表面可与无机层IOF的暴露的上表面位于同一平面上。

[0095] 被去除以暴露阴极CAT的无机层IOF的区域可称为第一开孔OP1,被去除以暴露阴极CAT的有机层OF的区域可称为第二开孔OP2。蚀刻工艺中使用的蚀刻剂可选择为在去除有机层OF和无机层IOF的同时不损坏形成阴极CAT的材料。

[0096] 通过上述工艺暴露于外部的阴极CAT的一部分可直接接触导电填料层CFL(参见图3),并且可通过导电填料层CFL(参见图3)电连接至形成在第二基板SUB2(参见图3)上的Evss线EVL(参见图3)。

[0097] 在下文中,详细描述从电力产生部(未示出)产生的低电位电源电压的电力供应路径的示例。

[0098] <第一实施方式>

[0099] 图6图解了在根据本公开内容第一实施方式的OLED显示器中从电力产生部产生的低电位电源电压的电力供应路径的示例。

[0100] 参照图6,根据本公开内容第一实施方式的OLED显示器进一步包括附接至第一基板SUB1的至少一侧的连接构件LM。连接构件LM可以是膜上芯片(COF)。然而,实施方式不限于此。

[0101] 第一基板SUB1包括低电位电源电压焊盘(下文中称为“Evss焊盘”)EVP1和电源电极POE。Evss焊盘EVP1设置在密封剂SL外侧并且电连接至连接构件LM。电源电极POE设置在密封剂SL内侧并且电连接至导电填料层CFL。

[0102] Evss焊盘EVP1通过连接构件LM接收从电力产生部(未示出)产生的低电位电源电压,并将接收到的低电位电源电压传输至电源电极POE。之后,电源电极POE将低电位电源电压传输至导电填料层CFL和阴极CAT。

[0103] 更具体地说,Evss焊盘EVP1包括至少一个焊盘电极。当使用多个焊盘电极时,这些焊盘电极可在之间夹有至少一个绝缘层的情况下设置在不同的层处,并且可通过穿透该至少一个绝缘层的焊盘接触孔电连接。例如,如图6中所示,Evss焊盘EVP1可包括设置在不同的层处的第一焊盘电极PE1和第二焊盘电极PE2且在第一焊盘电极PE1与第二焊盘电极PE2之间夹有钝化层PAS,并且第一焊盘电极PE1和第二焊盘电极PE2可通过穿透钝化层PAS的第一焊盘接触孔PH1彼此连接。在下文中,为了便于解释,本公开内容的实施方式作为示例描述Evss焊盘EVP1包括第一焊盘电极PE1和第二焊盘电极PE2的情况。

[0104] 第一焊盘电极PE1设置在密封剂SL外侧并暴露于外部。暴露的第一焊盘电极PE1可附接至连接构件LM。第一焊盘电极PE1和连接构件LM可通过夹在它们之间的各向异性导电膜(ACF)层(未示出)彼此附接。

[0105] 第二焊盘电极PE2延伸至密封剂SL的内侧并且电连接至电源电极POE。在这种情况下,第二焊盘电极PE2可通过穿透钝化层PAS的第二焊盘接触孔PH2接触电源电极POE。图6通过示例示出了第二焊盘电极PE2和电源电极POE在它们之间仅夹有钝化层PAS的情况下设置。然而,实施方式不限于此。例如,第二焊盘电极PE2和电源电极POE可在它们之间夹有钝化层PAS和平坦化层OC的情况下设置在不同的层处并且可通过穿透钝化层PAS和平坦化层OC的接触孔彼此电连接。

[0106] 当形成阳极ANO时,可一起形成电源电极POE。即,电源电极POE可由与阳极ANO相同的材料形成。然而,实施方式不限于此。

[0107] 电源电极POE的至少一部分可被暴露并且可直接接触导电填料层CFL。为了暴露电源电极POE的至少一部分,可控制广泛形成在第一基板SUB1的整个表面上的层的各自的区域。区域可控的层可以是在形成电源电极POE之后形成的层(即,有机化合物层OL、阴极CAT、无机层IOF和有机层OF)。

[0108] 更具体地说,利用具有开口的框形开口掩模(未示出)形成上述层。开口掩模的开口的区域可与第一基板SUB1上的上述层所占据的区域对应。因此,可通过控制开口掩模的开口的区域来暴露电源电极POE的至少一部分。电源电极POE的暴露部分可直接接触导电填料层CFL并将低电位电源电压提供至导电填料层CFL。因此,可形成将连接构件LM、Evss焊盘EVP1、电源电极POE和导电填料层CFL进行连接的电力供应路径。通过该电力供应路径,低电位电源电压可被提供至第二基板SUB2的Evss线EVL,并且可被提供给第一基板SUB1的阴极CAT。

[0109] 电源电极POE上的阴极CAT可覆盖有机化合物层OL,并且阴极CAT的一端可比有机化合物层OL突出更多并且直接接触电源电极POE。即,阴极CAT的一端可直接接触电源电极POE的暴露的上表面。因此,可形成将连接构件LM、Evss焊盘EVP1、电源电极POE和阴极CAT进行连接的电力供应路径。

[0110] 本公开内容的第一实施例方式可通过将连接构件LM、Evss焊盘EVP1、电源电极POE、导电填料层CFL和阴极电极CAT进行电连接来形成低电位电力供应路径,并且还可通过将连接构件LM、Evss焊盘EVP1、电源电极POE、导电填料层CFL、Evss线EVL和阴极CAT进行电连接来形成低电位电力供应路径。

[0111] 本公开内容的第一实施方式可形成用于将低电位电源电压提供至第二基板SUB2的Evss线EVL的多个电力供应路径。本公开内容的第一实施方式通过充分确保电力供应路径可易于将低电位电源电压提供至第二基板SUB2的Evss线EVL。

[0112] <第二实施方式>

[0113] 图7图解了在根据本公开内容第二实施方式的OLED显示器中从电力产生部产生的低电位电源电压的电力供应路径的示例。在第二实施方式中省略了与第一实施方式中所示的结构和部件相同或等同的结构和部件的描述。

[0114] 根据本公开内容第二实施方式的OLED显示器具有其中第一基板SUB1和第二基板SUB2彼此附接的结构。第一基板SUB1和第二基板SUB2彼此隔开预定附接距离。如上所述,为了平稳的电力供应,本公开内容的第一实施方式可具有用于通过导电填料层CFL将从电力产生部产生的低电位电源电压提供至第二基板SUB2的Evss线EVL的电力供应路径。

[0115] 然而,因为第一基板SUB1的电源电极POE和第二基板SUB2的Evss线EVL通过夹在它们之间的导电填料层CFL电连接,所以由于导电填料层CFL的电阻,可能不容易执行电源电压的供应。即,因为随着电源电极POE与Evss线EVL之间的距离的增加,导电填料层CFL的电阻增加,所以可能难以执行电源电压的供应。考虑到电阻,可考虑减小第一基板SUB1与第二基板SUB2之间的距离的方法。然而,因为考虑到显示装置的特性,第一基板SUB1与第二基板SUB2之间的附接距离需要固定为预先设定的距离,所以调节附接距离存在限制。为了防止上述问题,根据本公开内容第二实施方式的OLED显示器包括突出图案PD。

[0116] 参照图7,突出图案PD可与第一基板SUB1上的电源电极POE相邻设置。作为示例,图7示出了突出图案PD的至少一部分与电源电极POE重叠。然而,实施方式不限于此。突出图案PD具有朝向第二基板SUB2突出的形状。突出图案PD的上表面可与Evss线EVL相邻设置。

[0117] 可在形成构成OLED显示器的绝缘层中的至少一个时一起形成突出图案PD。例如,突出图案PD可配置为单层,该单层包括构成堤层BN的堤层形成材料BN_A或构成间隔件SP的间隔件形成材料SP_A。作为另一示例,如图7中所示,突出图案PD可配置为其中堆叠有堤层形成材料BN_A和间隔件形成材料SP_A的多个层。因为由于工艺限制,可能难以使用单一材料以足够高度形成突出图案PD,所以突出图案PD可配置为堆叠多个层。

[0118] 阴极CAT在覆盖有机化合物层OL的同时比有机化合物层OL延伸更多并且直接接触电源电极POE。有机化合物层OL可暴露电源电极POE的至少一部分,并且阴极CAT可接触电源电极POE的暴露部分。

[0119] 阴极CAT进一步延伸以覆盖突出图案PD。作为示例,图7示出了阴极CAT完全覆盖突出图案PD。然而,实施方式不限于此。例如,阴极CAT延伸以覆盖突出图案PD的至少一部分使得阴极CAT与第二基板SUB2的Evss线EVL相邻设置就足够了。阴极CAT可一直延伸至突出图案PD的最高突出部分(即,上表面)。

[0120] 无机层IOF和有机层OF形成为暴露设置在突出图案PD上的阴极CAT的至少一部分,使得阴极CAT可直接接触导电填料层CFL。这可通过调节开口掩模的开口的区域来实现。

[0121] 本公开内容的第二实施方式可通过包括突出图案PD将电源电极POE与Evss线EVL之间的距离设置为在工艺中尽可能小的距离。因此,本公开内容的第二实施方式可通过减小上述电阻的影响来稳定地给Evss线EVL提供电源电压。

[0122] <第三实施方式>

[0123] 图8和图9图解了在根据本公开内容第三实施方式的OLED显示器中从电力产生部产生的低电位电源电压的电力供应路径的示例。在第三实施方式中省略了与第一和第二实施方式中所示的结构和部件相同或等同的结构和部件的描述。

[0124] 参照图8和图9,突出图案PD可与第一基板SUB1上的电源电极POE相邻设置。作为示例,图8和图9示出了突出图案PD的至少一部分与电源电极POE重叠。然而,实施方式不限于此。突出图案PD具有朝向第二基板SUB2突出的形状。突出图案PD的上表面可与Evss线EVL相邻设置。

[0125] 可在形成构成OLED显示器的绝缘层中的至少一个时一起形成突出图案PD。例如,如图8中所示,突出图案PD可配置为单层,该单层包括构成堤层BN的堤层形成材料BN_A或构成间隔件SP的间隔件形成材料SP_A。作为另一示例,如图9中所示,突出图案PD可配置为其中堆叠有堤层形成材料BN_A和间隔件形成材料SP_A的多个层。因为由于工艺限制,可能难以使用单一材料以足够高度形成突出图案PD,所以突出图案PD可配置为堆叠多个层。

[0126] 阴极CAT在覆盖有机化合物层OL的同时比有机化合物层OL延伸更多并且直接接触电源电极POE。有机化合物层OL可暴露电源电极POE的至少一部分,并且阴极CAT可接触电源电极POE的暴露部分。

[0127] 阴极CAT进一步延伸以覆盖突出图案PD。作为示例,图8和图9示出了阴极CAT完全覆盖突出图案PD。然而,实施方式不限于此。例如,阴极CAT延伸以覆盖突出图案PD的至少一部分使得阴极CAT与第二基板SUB2的Evss线EVL相邻设置就足够了。阴极CAT可一直延伸至

突出图案PD的最高突出部分(即,上表面)。

[0128] 无机层IOF和有机层OF形成为暴露设置在突出图案PD上的阴极CAT的至少一部分,使得阴极CAT可直接接触导电填料层CFL。这可通过执行如第一实施方式中所述的用于去除无机层IOF和有机层OF的每一个的部分厚度的蚀刻工艺来实现。换句话说,可通过蚀刻工艺暴露突出图案PD上的阴极CAT的一部分。被穿透以暴露阴极CAT的一部分的无机层IOF的一部分可称为第三开孔OP3,被穿透以暴露阴极CAT的一部分的有机层OF的一部分可称为第四开孔OP4。第四开孔OP4可暴露无机层IOF的至少一部分和第三开孔OP3。第三开孔OP3暴露位于突出图案PD上的阴极CAT的至少一部分,并且第四开孔OP4暴露位于突出图案PD上的阴极CAT的至少一部分。

[0129] 本公开内容的第三实施方式可通过包括突出图案PD将电源电极POE与Evss线EVL之间的距离设置为在工艺中尽可能小的距离。因此,本公开内容的第三实施方式可通过减小上述电阻的影响来稳定地给Evss线EVL提供电源电压。

[0130] <第四实施方式>

[0131] 图10是根据本公开内容第四实施方式的OLED显示器的剖面图。在第四实施方式中省略了与第一实施方式中所示的结构和部件相同或等同的结构和部件的描述。

[0132] 参照图10,根据本公开内容第四实施方式的OLED显示器包括彼此面对的第一基板SUB1(参见图3)和第二基板SUB2。Evss线EVL和辅助Evss线(或称为“辅助电源线”)AEVL形成在第二基板SUB2上。与第一实施方式中一样,滤色器CF可位于第二基板SUB2上,如果需要或者需要的话,滤色器CF可位于在第一基板SUB1上。

[0133] 辅助Evss线AEVL的一个表面直接接触Evss线EVL,并且辅助Evss线AEVL的另一个表面直接接触导电填料层CFL。辅助Evss线AEVL是用于增加Evss线EVL与导电填料层CFL之间的接触面积的电源线,辅助Evss线AEVL可具有比Evss线EVL大的面积。辅助Evss线AEVL可夹在Evss线EVL与导电填料层CFL之间。辅助Evss线AEVL可形成为覆盖Evss线EVL和滤色器CF并且可广泛地形成在包括发光区域在内的第二基板SUB2的整个表面上。辅助Evss线AEVL可由诸如氧化铟锡(ITO)和氧化铟锌(IZO)之类的透明导电材料形成。

[0134] 尽管上面通过示例的方式描述了其中发光化合物层是有机化合物层的有机发光二极管显示器,但本公开内容的实施方式不限于此。本公开内容的技术构思还可应用于其他发光二极管显示器。

[0135] 因为本公开内容的第四实施方式利用辅助Evss线AEVL可充分确保Evss线EVL与导电填料层CFL之间的接触面积,所以本公开内容的第四实施方式可将Evss线EVL与导电填料层CFL之间的接触故障最小化。此外,本公开内容的第四实施方式可更有效减小根据位置的电压变化,因此可将亮度的不均匀性最小化。

[0136] 尽管已参照其多个例示性实施方式描述了实施方式,但是本领域技术人员可设计出许多其他修改和实施方式,这将落入本公开内容原理的范围内。特别是,在本公开内容、附图和所附权利要求书的范围内,在主题组合布置的组成部分和/或布置方面,各种变化和修改是可能的。除了组成部分和/或布置的变化和修改之外,替代使用对于本领域技术人员也将是显而易见的。

10




图1




图2




图3




图4




图6




图7




图8




图9




图10

专利名称(译)	发光二极管显示器		
公开(公告)号	CN109887953A	公开(公告)日	2019-06-14
申请号	CN201811353729.1	申请日	2018-11-14
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	乐金显示有限公司		
当前申请(专利权)人(译)	乐金显示有限公司		
[标]发明人	李峻硕 金世竣		
发明人	李峻硕 金世竣		
IPC分类号	H01L27/32		
CPC分类号	G09G3/3233 H01L27/3253 H01L27/3276 H01L51/0024 H01L51/525 G09G2310/08 H01L27/3209 H01L27/322 H01L27/3225 H01L27/3246 H01L27/3251 H01L51/5012 H01L51/5246 H01L51/5256		
代理人(译)	徐金国		
优先权	1020170167048 2017-12-06 KR		
外部链接	Espacenet SIPO		

摘要(译)

公开了一种发光二极管显示器。发光二极管显示器包括：彼此面对的第一基板和第二基板；和第一基板与第二基板之间的导电填料层。第一基板包括：具有暴露阳极的至少一部分的开口的堤层；堤层上的间隔件；设置在阳极、堤层和间隔件上的发光化合物层和阴极；无机层，无机层设置在阴极上并且包括暴露位于间隔件上的阴极的至少一部分的第一开孔；和有机层，有机层设置在无机层上并且包括暴露位于间隔件上的阴极的至少一部分的第二开孔。第二基板包括通过导电填充层电连接至暴露的阴极的一部分的电源。

