



# (12)发明专利申请

(10)申请公布号 CN 111370597 A

(43)申请公布日 2020.07.03

(21)申请号 202010197716.0

(22)申请日 2020.03.19

(71)申请人 京东方科技集团股份有限公司

地址 100015 北京市朝阳区酒仙桥路10号

申请人 成都京东方光电科技有限公司

(72)发明人 张磊 何源 刘珂

(74)专利代理机构 北京中博世达专利商标代理有限公司 11274

代理人 成亚婷

(51)Int.Cl.

H01L 51/56(2006.01)

H01L 51/52(2006.01)

H01L 27/32(2006.01)


权利要求书2页 说明书7页 附图7页

## (54)发明名称

显示基板及其制作方法、显示装置

## (57)摘要

本公开实施例公开了一种显示基板及其制作方法、显示装置,涉及显示技术领域,用于实现电极的图案化,并确保不同像素对应的电极之间有效隔断。所述显示基板的制作方法包括:提供一衬底,在衬底的一侧形成第一电极层。在第一电极层的背离衬底的表面上形成像素界定层。在曝光后的像素界定层的背离衬底的表面上形成钝化层,钝化层包括多个第一开口。对像素界定层进行显影,形成与各第一开口分别对应的第二开口。第一开口在衬底上的正投影位于对应的第二开口在衬底上的正投影内,且所述第一开口和所述第二开口构成第二电极隔断槽。本公开一些实施例提供的显示基板及其制作方法、显示装置用于OLED基板中相邻阴极之间的隔断。



1. 一种显示基板的制作方法, 其特征在于, 包括:

提供一衬底, 在所述衬底的一侧形成图案化的第一电极层;

在所述第一电极层的背离所述衬底的表面上形成像素界定层, 对所述像素界定层进行曝光;

在曝光后的所述像素界定层的背离所述衬底的表面上形成钝化层, 所述钝化层包括多个第一开口;

对所述像素界定层进行显影, 在所述像素界定层的与所述第一开口对应的部分形成第二开口; 所述第一开口在所述衬底上的正投影位于对应的所述第二开口在所述衬底上的正投影内, 且所述第一开口和所述第二开口构成第二电极隔断槽。

2. 根据权利要求1所述的显示基板的制作方法, 其特征在于, 在对所述像素界定层进行显影之前, 所述制作方法还包括: 在所述钝化层的背离所述衬底的表面上形成隔垫物层。

3. 根据权利要求1或2所述的显示基板的制作方法, 其特征在于,

所述像素界定层的制作材料包括正性光刻胶;

对所述像素界定层进行曝光, 包括对所述像素界定层的待去除部分进行曝光。

4. 根据权利要求3所述的显示基板的制作方法, 其特征在于, 在所述制作方法包括形成隔垫物层的情况下, 所述隔垫物层的制作材料与所述像素界定层相同;

对所述像素界定层进行显影还包括:

通过一次显影工艺对所述隔垫物层和所述像素界定层进行显影, 以获得图案化的隔垫物层和图案化的像素界定层。

5. 根据权利要求1或2所述的显示基板的制作方法, 其特征在于, 在曝光后的所述像素界定层的背离所述衬底的表面上形成钝化层, 包括:

采用气相沉积工艺在曝光后的所述像素界定层的背离所述衬底的表面上形成钝化薄膜, 所述气相沉积工艺的沉积温度低于第一阈值;

对所述钝化薄膜进行干法刻蚀, 获得所述钝化层。

6. 一种显示基板, 其特征在于, 采用如权利要求1~5任一项所述的显示基板的制作方法制作形成; 所述显示基板包括: 衬底、设置于所述衬底上的多个第一电极、以及层叠设置于所述多个第一电极的背离所述衬底的表面上的像素界定层和钝化层; 其中,

所述钝化层包括多个第一开口, 所述像素界定层包括与所述第一开口一一对应的第二开口; 所述第一开口在所述衬底上的正投影位于对应的所述第二开口在所述衬底上的正投影内, 且所述第一开口和所述第二开口构成第二电极隔断槽。

7. 根据权利要求6所述的显示基板, 其特征在于, 所述显示基板还包括多个隔垫物; 所述多个隔垫物分散位于所述钝化层的背离所述衬底的表面上和/或所述像素界定层的未被所述钝化层覆盖的表面上。

8. 根据权利要求6或7所述的显示基板, 其特征在于, 所述像素界定层还包括与所述第一电极一一对应的多个第三开口, 所述第一电极的部分裸露于对应的所述第三开口内; 所述钝化层不覆盖所述多个第三开口;

所述显示基板还包括: 层叠设置于所述钝化层的背离所述衬底的一侧的发光层和第二电极层;

位于相邻两个所述第三开口内的发光层以及第二电极层通过对应的所述第二电极隔

断槽隔断。

9. 根据权利要求6~8任一项所述的显示基板, 其特征在于, 所述第二开口在垂直于所述衬底的平面上的正投影形状包括倒梯形。

10. 一种显示装置, 其特征在于, 包括如权利要求6~9任一项所述的显示基板。

## 显示基板及其制作方法、显示装置

### 技术领域

[0001] 本公开涉及显示技术领域,尤其涉及一种显示基板及其制作方法、显示装置。

### 背景技术

[0002] OLED (Organic Light Emitting Diode,有机电致发光二极管)显示装置由于具有自发光、响应速度快、亮度高、全视角、可柔性显示等一系列优点,因而成为目前极具竞争力和发展前景的显示装置之一。

[0003] 按照OLED显示装置中OLED驱动方式的不同,OLED显示装置包括有源矩阵有机电致发光二极管 (Active-matrix organic light emitting diode,简称AMOLED)显示装置和无源矩阵有机电致发光二极管 (Passive-matrix organic light emitting diode,简称PMOLED)显示装置。

### 发明内容

[0004] 本公开一些实施例的目的在于提供一种显示基板及制作方法、显示装置,用于实现电极(例如OLED的阴极)的图案化,并确保不同亚像素对应的电极之间有效隔断。

[0005] 为达到上述目的,本公开一些实施例提供了如下技术方案:

[0006] 第一方面,提供了一种显示基板的制作方法。所述显示基板的制作方法,包括:提供一衬底,在衬底的一侧形成图案化的第一电极层。在第一电极层的背离衬底的表面上形成像素界定层,对像素界定层进行曝光。在曝光后的像素界定层的背离衬底的表面上形成钝化层,该钝化层包括多个第一开口。对像素界定层进行显影,在像素界定层的与第一开口对应的部分形成第二开口。第一开口在衬底上的正投影位于对应的第二开口在衬底上的正投影内,且第一开口和第二开口构成第二电极隔断槽。

[0007] 在本公开实施例中,第二电极隔断槽由像素界定层中的第二开口和钝化层中对应的第一开口叠加构成。这样在制作该显示基板的过程中,先完成像素界定层的曝光工艺,并在制作钝化层以及钝化层中的第一开口等后续工艺之后,再对像素界定层中待形成第二开口的区域进行显影去除,能够避免钝化层以及后续其他膜层的制作工艺对像素界定层中的第二开口产生不良影响,例如使得钝化层或其他膜层在第二开口内残留填充,从而影响第二开口的成型形状。

[0008] 如此,在确保第一开口在衬底上的正投影位于对应的第二开口在衬底上的正投影内的情况下,利用像素界定层中的第二开口和钝化层中对应的第一开口,能够形成边缘较为清晰锐利、形状类似于倒T形且具有足够槽深的第二电极隔断槽,从而有效实现第二电极层的图案化,并确保不同亚像素对应的第二电极(例如OLED的阴极)之间能够有效隔断。

[0009] 综上,与相关技术中第二电极隔断槽由平坦化层中的第一沉槽和钝化层中的第一开口构成,且像素界定层形成在钝化层的背离衬底的表面相比,本申请实施例提供的显示基板的制作方法,有效简化了显示基板的制作工艺,并能确保显示基板中第二电极隔断槽的成型效果,避免出现先形成第二电极隔断槽再被后续膜层残留填充的问题,从而可以利

用各第二电极隔断槽有效实现第二电极 (例如OLED的阴极) 的图案化,并确保不同亚像素对应的第二电极之间能够有效隔断。

[0010] 在一些实施例中,在对像素界定层进行显影之前,该显示基板的制作方法还包括:在钝化层的背离衬底的表面上形成隔垫物层。

[0011] 在一些实施例中,像素界定层的制作材料包括正性光刻胶。对像素界定层进行曝光,包括对像素界定层的待去除部分进行曝光。

[0012] 在一些实施例中,在所述显示基板的制作方法包括形成隔垫物层的情况下,隔垫物层的制作材料与像素界定层相同。对像素界定层进行显影,还包括:通过一次显影工艺对隔垫物层和像素界定层进行显影,以获得图案化的隔垫物层和图案化的像素界定层。

[0013] 在一些实施例中,在曝光后的像素界定层的背离衬底的表面上形成钝化层,包括:采用气相沉积工艺在曝光后的像素界定层的背离衬底的表面上形成钝化薄膜,该气相沉积工艺的沉积温度低于第一阈值。对钝化薄膜进行干法刻蚀,获得钝化层。

[0014] 第二方面,提供了一种显示基板。所述显示基板采用上述技术方案所提供的显示基板的制作方法制作形成。所述显示基板包括:衬底、设置于衬底上的多个第一电极、以及层叠设置于所述多个第一电极的背离衬底的表面上的像素界定层和钝化层。其中,钝化层包括多个第一开口。像素界定层包括与第一开口一一对应的第二开口。第一开口在衬底上的正投影位于对应的第二开口在衬底上的正投影内,且所述第一开口和所述第二开口构成第二电极隔断槽。

[0015] 在一些实施例中,所述显示基板还包括多个隔垫物。多个隔垫物分散位于钝化层的背离衬底的表面上和/或像素界定层的未被钝化层覆盖的表面上。

[0016] 在一些实施例中,像素界定层还包括与第一电极一一对应的多个第三开口。第一电极的部分裸露于对应的第三开口内。钝化层不覆盖多个第三开口。所述显示基板还包括层叠设置于钝化层的背离衬底的一侧的发光层和第二电极层。位于相邻两个第三开口内的发光层以及第二电极层通过对应的第二电极隔断槽隔断。

[0017] 在一些实施例中,第二开口在垂直于衬底的平面上的正投影形状包括倒梯形。

[0018] 本公开实施例提供的显示基板所能实现的有益效果,与上述技术方案提供的显示基板的制作方法所能达到的有益效果相同,在此不做赘述。

[0019] 第三方面,提供了一种显示装置。所述显示装置包括上述技术方案所提供的显示基板。

[0020] 本公开实施例提供的显示装置所能实现的有益效果,与上述技术方案提供的显示基板所能达到的有益效果相同,在此不做赘述。

## 附图说明

[0021] 此处所说明的附图用来提供对本公开实施例的进一步理解,构成本公开实施例的一部分,本公开的示意性实施例及其说明用于解释本公开,并不构成对本公开的不当限定。在附图中:

[0022] 图1为相关技术中的一种显示基板的局部剖面图;

[0023] 图2为图1所示的显示基板的一种制作流程图;

[0024] 图3为本公开实施例提供的一种显示基板的俯视示意图;

- [0025] 图4为图3所示的显示基板的一种AA'向的剖面示意图；
- [0026] 图5为图3所示的显示基板的另一种AA'向的剖面示意图；
- [0027] 图6为图4所示的显示基板的一种制作步骤图；
- [0028] 图7为图5所示的显示基板的一种制作步骤图；
- [0029] 图8为本公开实施例提供的一种显示基板的制作方法的流程图；
- [0030] 图9为本公开实施例提供的另一种显示基板的制作方法的流程图。

### 具体实施方式

[0031] 为便于理解,下面结合说明书附图,对本公开一些实施例提供的技术方案进行详细的描述。显然,所描述的实施例仅仅是所提出的技术方案的一部分实施例,而不是全部的实施例。基于本公开的一些实施例,本领域技术人员所能获得的所有其他实施例,均属于本公开保护的范围。

[0032] 目前,如图1和图2所示,在OLED显示装置中,OLED基板至少包括:衬底1,以及依次设置于衬底1上的平坦化层9、钝化层4、第一电极层、像素界定层3、隔垫物层6、发光层7以及第二电极层8。其中,第一电极层为阳极层,包括多个阳极。第二电极层8为阴极层。像素界定层3具有与多个阳极一一对应的开口区。发光层7和阴极层二者的位于每个开口区内的部分与对应的阳极构成OLED。钝化层4上设有多个第一开口41,平坦化层9上设有与第一开口41一一对应的第一沉槽91。每个第一沉槽91与对应的第一开口41叠加,可以作为阴极隔断槽51,从而将阴极层图案化,也即获得与各亚像素一一对应的阴极。进而能够实现各亚像素工作状态的独立控制。

[0033] 上述OLED基板的制作过程通常如图2中的(a)~(j)所示。

[0034] 请参阅图2中的(a),提供一衬底1,并在衬底1上依次制作平坦化层9和钝化层4。

[0035] 此处,衬底1并非为空白基板,其表面制作有像素电路层,也即至少形成有与各亚像素分别对应的像素驱动电路,每个像素驱动电路包括至少一个薄膜晶体管和至少一个存储电容。像素电路层的膜层结构与薄膜晶体管的类型相关。

[0036] 示例的,如图1所示,薄膜晶体管为底栅型的薄膜晶体管,其对应的像素电路层的膜层结构包括依次设置的图案化的栅极层11、栅绝缘层12、图案化的半导体层13、图案化的源漏电极层(包括源极14和漏极15)以及层间绝缘层16。

[0037] 上述平坦化层9和钝化层4依次层叠形成在层间绝缘层16的表面上。

[0038] 请参阅图2中的(b),将钝化层4图案化,在钝化层4中至少形成多个第一开口41。然后,以钝化层4为掩模版,在平坦化层9中与各第一开口41对应的部分形成第一沉槽91。每个第一沉槽91与对应的第一开口41叠加,可以作为阴极隔断槽51。

[0039] 请参阅图2中的(c),在钝化层4的背离衬底1的表面以及平坦化层9未被钝化层4覆盖的表面形成第一电极层。

[0040] 请参阅图2中的(d),将第一电极层图案化,获得与各亚像素一一对应的多个第一电极2。

[0041] 此处,每个第一电极2通过平坦化层9中对应的开口,能够与对应像素驱动电路中的一个薄膜晶体管的漏极连接。

[0042] 请参阅图2中的(e),采用旋涂工艺在钝化层4的背离衬底1的表面上以及第一电极

层的背离衬底1的表面上制作像素界定层3。

[0043] 像素界定层3通常采用透光树脂制作形成,旋涂后的像素界定层3会填平各阴极隔断槽51。

[0044] 请参阅图2中的(f),将像素界定层3图案化,至少去除掉像素界定层3位于各阴极隔断槽51内的部分,并在像素界定层3与每个第一电极2对应的部分形成开口区33。

[0045] 由于阴极隔断槽51中的第一沉槽91以钝化层4中对应的第一开口41为掩膜版制作,因此同一阴极隔断槽51中的第一开口41的开口尺寸小于其第一沉槽51的开口尺寸。这样在将像素界定层3图案化的过程中,受曝光显影工艺的影响,像素界定层3的位于阴极隔断槽51内的部分难以全部去除,也即会在阴极隔断槽51内产生残留。

[0046] 请参阅图2中的(g),采用旋涂工艺在像素界定层3的背离衬底1的表面上制作隔垫物层6。

[0047] 隔垫物层6通常采用透光树脂制作形成,旋涂后的隔垫物层6会填平各阴极隔断槽51。

[0048] 请参阅图2中的(h),将隔垫物层6图案化,至少去除掉隔垫物层6位于各阴极隔断槽51内的部分,并形成多个隔垫物。

[0049] 类似的,在将隔垫物层6图案化的过程中,受曝光显影工艺的影响,隔垫物层6的位于阴极隔断槽51内的部分难以全部去除,也即会在阴极隔断槽51内产生残留。

[0050] 之后,如图2中的(i)和(j)所示,采用蒸镀工艺在隔垫物层6的背离衬底1的一侧依次制作发光层7和第二电极层8。其中,发光层7通过金属掩模板形成于像素界定层3与每个第一电极2对应的部分的开口区33内。第二电极层8整层蒸镀,可以使得第二电极层8通过阴极隔断槽51隔断。

[0051] 然而,由于阴极隔断槽51内残留有像素界定层3和隔垫物层6的部分材料,使得阴极隔断槽51的形状轮廓规整平滑,容易在制作第二电极层8的过程中,使得第二电极层8在阴极隔断槽51的内壁上发生粘连,从而导致第二电极层8难以通过阴极隔断槽51有效隔断。

[0052] 基于此,请参阅图3和图4,本公开一些实施例提供了一种显示基板。该显示基板包括:衬底1、设置于衬底1上的多个第一电极2、以及层叠设置于多个第一电极2的背离衬底1的表面的像素界定层3和钝化层4。

[0053] 上述钝化层4包括多个第一开口41。像素界定层3包括与各第一开口41一一对应的第二开口31。每个第一开口41在衬底1上的正投影位于对应的第二开口31在衬底1上的正投影内,且所述第一开口41和所述第二开口31构成第二电极隔断槽5。

[0054] 可以理解的是,衬底1上设有与各第一电极2分别对应连接的像素驱动电路。所述像素驱动电路通常由至少一个薄膜晶体管(Thin Film Transistor,简称TFT)和至少一个存储电容串并联构成。可选的,根据薄膜晶体管的不同类型,例如顶栅型的薄膜晶体管或底栅型的薄膜晶体管,像素驱动电路的膜层结构不同。本公开实施例对此不作限定,根据实际需求选择设置即可。

[0055] 需要补充的是,请参阅图4和图5,像素界定层3还包括与第一电极2一一对应的多个第三开口32。每个第一电极2的部分裸露于对应的第三开口32内。钝化层4不覆盖各第三开口32。

[0056] 此处,第三开口32对应为像素界定层3用于界定各亚像素的开口区,也即像素界定

层3中用于形成各发光器件的区域。

[0057] 请继续参阅图4和图5,显示基板还包括依次层叠设置于钝化层4的背离衬底1的一侧的发光层7和第二电极层8。发光层7采用金属掩模板形成于各第三开口32内。位于相邻两个第三开口32内的第二电极层8通过对应的第二电极隔断槽5隔断。如此,每个第三开口32对应的第一电极2、发光层7的部分和第二电极层8的部分,构成该亚像素对应的发光器件。

[0058] 可选的,该发光器件包括OLED或量子点发光二极管(Quantum Dot Light Emitting Diodes,简称QLED)。

[0059] 此外,第一电极2为阳极,第二电极层8为阴极层;或者,第一电极2为阴极,第二电极层8为阳极层;均可。具体根据实际情况选择设置。

[0060] 如图6和图8所示,上述实施例中显示基板的制作方法,包括S100~S600。

[0061] S100,提供一衬底1。

[0062] 此处,衬底1包括刚性衬底或柔性衬底。衬底1上设有多个像素驱动电路,且每个像素驱动电路由至少一个薄膜晶体管和至少一个存储电容串并联构成,用于驱动对应亚像素中的发光器件。

[0063] 可选的,如图4所示,像素驱动电路中的各薄膜晶体管采用底栅型的薄膜晶体管。

[0064] S200,在该衬底1的一侧形成图案化的第一电极层。

[0065] 第一电极层包括与各亚像素一一对应的第一电极2。第一电极与衬底1上对应的像素驱动电路中的一个薄膜晶体管的漏极连接。

[0066] 可选的,第一电极2为待形成的发光器件的阳极或阴极,具体根据实际需求选择设置。第一电极层采用导电性较高的材料制作形成,例如:镁、铝、银等金属,或氧化铟锡(Indium tin oxide,简称ITO)等透明导电材料。

[0067] S300,在第一电极层的背离衬底1的表面上形成像素界定层3,对像素界定层3进行曝光。

[0068] 上述像素界定层3采用感光材料制作形成,例如:正性光刻胶、负性光刻胶或热塑性聚酰亚胺树脂等。像素界定层3曝光时所需使用的掩模版与其制作材料相关。

[0069] 示例的,如图6中的(a)和(b)所示,像素界定层3采用正性光刻胶旋涂形成。掩模版的各开口与像素界定层3中的待去除部分(也即曝光图形所在部分)相对应。像素界定层3中的每一曝光图形的沿垂直于衬底1方向上的截面形状呈倒梯形。在对像素界定层3进行曝光后,像素界定层3中用于形成第二开口31和第三开口32的部分能够通过后续的显影工艺去除掉。

[0070] 可选的,上述曝光工艺采用高压汞灯进行。高压汞灯的发光效率较高,且具有较长的使用寿命,从而有利于提高曝光工艺的曝光效率。

[0071] S400,在曝光后的像素界定层3的背离衬底1的表面上形成钝化层4,该钝化层4包括多个第一开口41。

[0072] 如图6中的(c)所示,在曝光后的像素界定层3的背离衬底1的表面上,采用气相沉积工艺形成钝化薄膜。气相沉积工艺的沉积温度低于第一阈值。

[0073] 此处,第一阈值可以根据像素界定层3的材料选择设置,以确保钝化薄膜的气相沉积工艺不会破坏像素界定层3的功能特性。可选的,气相沉积工艺的沉积温度为70℃~80℃。



[0074] 如图6中的(d)所示,将钝化薄膜图案化,获得至少具有多个第一开口41的钝化层4。可选的,采用干法刻蚀工艺将钝化薄膜图案化。这样,钝化层4的制作温度和其干法刻蚀工艺,均不会影响像素界定层3的材料特性,也即能够防止钝化层4的制作对像素界定层3中的曝光图形产生不良。

[0075] 可以理解的是,像素界定层3中的第三开口32用于容纳对应亚像素中的发光器件,钝化层4不覆盖像素界定层3中用于形成各第三开口32的部分。

[0076] S500,对像素界定层3进行显影,在像素界定层3的与各第一开口41对应的部分形成第二开口31。每个第一开口41在衬底1上的正投影位于对应的第二开口31在衬底上的正投影内,且所述第一开口41和所述第二开口31构成第二电极隔断槽5。

[0077] 此处,由于像素界定层3还包括多个第三开口32,所以上述对像素界定层3进行显影,还包括形成与第一电极33一一对应的多个第三开口32。各第一电极2裸露于对应的第三开口32内。

[0078] 在对像素界定层3进行显影后,像素界定层3的结构如图6中的(e)所示。例如,同一个第二电极隔断槽5中的第一开口41的开口尺寸小于其第二开口31的开口尺寸。由于像素界定层3的曝光工艺是在钝化层4制作之前完成的,因此在利用显影工艺将像素界定层3中的待去除部分去除之后,由像素界定层3中第二开口31和钝化层4中对应的第一开口41构成的第二电极隔断槽5的边缘较为清晰锐利、形状类似于倒T形且具有足够的槽深。

[0079] 在完成第二电极隔断槽5之后,如图6中的(f)和(g)所示,上述显示基板的制作方法还包括:S600。

[0080] S600,采用蒸镀工艺,在钝化层4的背离衬底1的一侧依次层叠形成发光层7和第二电极层8。这样,发光层7通过金属掩模板形成于各第三开口32内,第二电极层8能够被各第二电极隔断槽5有效分割,以获得位于第三开口32内且与亚像素一一对应的发光器件。从而可以利用各第二电极隔断槽5有效实现第二电极层8的图案化,并确保不同亚像素对应的第二电极(例如OLED的阴极)之间能够有效隔断。

[0081] 在本公开实施例中,第二电极隔断槽5由像素界定层3中的第二开口31和钝化层4中对应的第一开口41叠加构成。这样在制作显示基板的过程中,先完成像素界定层3的曝光工艺,并在制作钝化层4以及钝化层4中的第一开口41等后续工艺之后,再对像素界定层3中待形成第二开口31的区域进行显影去除,能够避免钝化层4以及后续其他膜层(例如有机层)的制作工艺对像素界定层3中的第二开口31产生不良影响,例如使得钝化层4或其他膜层在第二开口31内残留填充,从而影响第二开口31的成型形状。

[0082] 如此,在确保第一开口41在衬底1上的正投影位于对应的第二开口31在衬底1上的正投影内的情况下,利用像素界定层3中的第二开口31和钝化层4中对应的第一开口41,能够形成边缘较为清晰锐利、形状类似于倒T形且具有足够槽深的第二电极隔断槽5,从而有效实现第二电极层8的图案化,并确保不同亚像素对应的第二电极(例如OLED的阴极)之间能够有效隔断。

[0083] 综上,与目前OLED基板中阴极隔断槽51由平坦化层9中的第一沉槽91和钝化层4中的第一开口41构成,且像素界定层3形成在钝化层4的背离衬底1的表面相比,本申请实施例提供的显示基板的制作方法,有效简化了显示基板的制作工艺,并能确保显示基板中第二电极隔断槽5的成型效果,避免出现先形成第二电极隔断槽5再被后续膜层残留填充的问

题,从而可以利用各第二电极隔断槽5有效实现第二电极层8的图案化,并确保不同亚像素对应的第二电极(例如OLED的阴极)之间能够有效隔断。

[0084] 请参阅图3和图5,在一些实施例中,显示基板还包括隔垫物层6,该隔垫物层6包括分散设置于钝化层4的背离衬底1的表面上以及像素界定层3的未被钝化层4覆盖的表面上多个隔垫物。显示基板中的发光层7和第二电极层8位于隔垫物层6的背离衬底1的一侧。

[0085] 可选的,隔垫物层6的材料与像素界定层3的材料相同或相近,这样方便制作,以利于简化显示基板的制作工艺。

[0086] 显示基板采用如图5所示的结构时,该显示基板的制作方法如图9所示,包括S100~S600。其中,S100~S400的制作工艺及该制作工艺形成的各膜层结构与前述一些实施例中相同,请参阅图7中的(a)~图7中的(d),此处不再赘述。

[0087] S450,在钝化层4的背离衬底1的表面上形成隔垫物层6,如图7中的(e)所示。

[0088] 此处,隔垫物层6采用与像素界定层3相同或相近的材料制作形成。

[0089] S500',通过一次显影工艺对隔垫物层6和像素界定层3进行显影,以获得图案化的隔垫物层6和图案化的像素界定层3,如图7中的(f)所示。

[0090] 隔垫物层6采用与像素界定层3相同或相近的材料的制作形成,使得隔垫物层6和像素界定层3的图案化能够一次实现,简化了显示基板的制作工艺,也利于提高显示基板的生产效率。

[0091] 相应的,在制作完成隔垫物层6之后,如图7中的(g)和(h)所示,该显示基板的制作方法还包括S600。

[0092] S600,采用蒸镀工艺,在钝化层4的背离衬底1的一侧依次层叠形成发光层7和第二电极层8。

[0093] 这样发光层7通过金属掩模板形成于各第三开口32,第二电极层8能够被各第二电极隔断槽5有效分割,以获得位于第三开口32内且与亚像素一一对应的发光器件。从而可以利用各第二电极隔断槽5有效实现第二电极层8的图案化,并确保不同亚像素对应的第二电极(例如OLED的阴极)之间能够有效隔断。

[0094] 本公开实施例还提供了一种显示装置,所述显示装置包括上述实施例提供的显示基板。所述显示装置中的显示基板与上述实施例中的显示基板具有的优势相同,此处不再赘述。

[0095] 在一些实施例中,显示装置为OLED显示面板或量子点发光二极管(Quantum Dot Light Emitting Diodes,简称QLED)显示面板。

[0096] 在一些实施例中,显示装置为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等具有显示功能的产品或部件。

[0097] 以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围内。因此,本公开的保护范围应以所述权利要求的保护范围为准。




图1




图2




图3




图4




图5




图6




图7




图8






图9

专利名称(译)	显示基板及其制作方法、显示装置		
公开(公告)号	<a href="#">CN111370597A</a>	公开(公告)日	2020-07-03
申请号	CN202010197716.0	申请日	2020-03-19
[标]申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
[标]发明人	张磊 何源 刘珂		
发明人	张磊 何源 刘珂		
IPC分类号	H01L51/56 H01L51/52 H01L27/32		
外部链接	<a href="#">Espacenet</a> <a href="#">SIPO</a>		

#### 摘要(译)

本公开实施例公开了一种显示基板及其制作方法、显示装置，涉及显示技术领域，用于实现电极的图案化，并确保不同像素对应的电极之间有效隔断。所述显示基板的制作方法包括：提供一衬底，在衬底的一侧形成第一电极层。在第一电极层的背离衬底的表面上形成像素界定层。在曝光后的像素界定层的背离衬底的表面上形成钝化层，钝化层包括多个第一开口。对像素界定层进行显影，形成与各第一开口分别对应的第二开口。第一开口在衬底上的正投影位于对应的第二开口在衬底上的正投影内，且所述第一开口和所述第二开口构成第二电极隔断槽。本公开一些实施例提供的显示基板及其制作方法、显示装置用于OLED基板中相邻阴极之间的隔断。

