

(19) 中华人民共和国国家知识产权局



(12)发明专利

(10)授权公告号 CN 107886898 B

(45)授权公告日 2019.12.03

(21)申请号 201610872023.0

审查员 陈煌琼

(22)申请日 2016.09.30

(65)同一申请的已公布的文献号

申请公布号 CN 107886898 A

(43)申请公布日 2018.04.06

(73)专利权人 昆山国显光电有限公司

地址 215300 江苏省苏州市昆山市开发区  
龙腾路1号4幢

(72)发明人 王瑞彬

(74)专利代理机构 北京国昊天诚知识产权代理有限公司 11315

代理人 许志勇

(51) Int.Cl.

G09G 3/3225(2016.01)

G09G 3/3258(2016.01)


权利要求书3页 说明书6页 附图6页

(54)发明名称

## 一种OLED像素补偿电路及其控制方法

## (57) 摘要

本申请公开了一种OLED像素补偿电路及其控制方法,用以解决现有的OLED像素补偿电路上于驱动晶体管栅极电压存在漏电路径,导致驱动晶体管栅极电压发生变化,进而影响OLED像素亮度的问题。OLED像素补偿电路,其特征在于,包括:驱动晶体管、存储电容、第一开关晶体管、第二开关晶体管以及发光二极管,驱动晶体管的栅极与存储电容的第一端电性连接,驱动晶体管的栅极与第一开关晶体管的源极电性连接,存储电容的第一端与第一开关晶体管的源极电性连接,第一开关晶体管的漏极与所述第二开关晶体管的源极电性连接,发光二极管的阳极与驱动晶体管的漏极连接,发光二极管的阳极与第一开关晶体管的漏极连接。



1. 一种OLED像素补偿电路,其特征在于,包括:驱动晶体管、存储电容、第一开关晶体管、第二开关晶体管以及发光二极管;其中:

所述驱动晶体管的栅极与所述存储电容的第一端电性连接,所述驱动晶体管的栅极与所述第一开关晶体管的源极电性连接,所述驱动晶体管的源极与数据信号输入端连接,其中,所述数据信号输入端用于输入控制所述发光二极管亮度的信号;

所述存储电容的第一端与所述第一开关晶体管的源极电性连接,所述存储电容的第二端与电源端电性连接,其中,所述电源端用于为所述OLED像素补偿电路提供电源;

所述第一开关晶体管的漏极与所述第二开关晶体管的源极电性连接,所述第一开关晶体管的栅极与第一扫描信号输入端电性连接,其中,所述第一扫描信号输入端用于输入控制所述第一开关晶体管导通的信号;

所述第二开关晶体管的栅极与第二扫描信号输入端电性连接,所述第二开关晶体管的漏极与初始化信号输入端电性连接,其中,所述初始化信号输入端用于输入关闭所述发光二极管以及初始化所述存储电容的信号,所述第二扫描信号输入端用于输入控制所述第二开关晶体管导通的信号;

所述发光二极管的阳极与驱动晶体管的漏极连接,所述发光二极管的阳极与第一开关晶体管的漏极连接,所述发光二极管的阳极与第二开关晶体管的源极连接,所述发光二极管的阴极接地;

所述发光二极管的阳极与第三开关晶体管的源极电性连接;

所述第三开关晶体管的漏极与所述初始化信号输入端电性连接,所述第三开关晶体管的栅极与所述第二扫描信号输入端电性连接,所述第三开关晶体管的漏极与所述第二开关晶体管的漏极电性连接,其中,所述第二扫描信号输入端还用于输入控制所述第三开关晶体管导通的信号。

2. 如权利要求1所述的OLED像素补偿电路,其特征在于,所述驱动晶体管的源极与第四开关晶体管的漏极电性连接;

所述第四开关晶体管的源极与所述数据信号输入端电性连接,所述第四开关晶体管的栅极与第三扫描信号输入端电性连接,其中,所述第三扫描信号输入端用于输入控制所述第四开关晶体管导通的信号。

3. 如权利要求2所述的OLED像素补偿电路,其特征在于,所述驱动晶体管的漏极与第五开关晶体管的源极电性连接;

所述第五开关晶体管的漏极与所述发光二极管的阳极电性连接,所述第五开关晶体管的栅极与第四扫描信号输入端电性连接,所述第五开关晶体管的源极与所述第一开关晶体管的漏极电性连接,所述第五开关晶体管的源极与所述第二开关晶体管的源极电性连接,其中,所述第四扫描信号输入端用于输入控制所述第五开关晶体管导通的信号。

4. 如权利要求3所述的OLED像素补偿电路,其特征在于,所述存储电容的第二端与第六开关晶体管的漏极电性连接;

所述第六开关晶体管的栅极与所述第四扫描信号输入端电性连接,所述第六开关晶体管的漏极与所述驱动晶体管的源极电性连接,所述第六开关晶体管的漏极与所述第四开关晶体管的漏极电性连接,所述第六开关晶体管的源极与所述电源端电性连接,其中,所述第四扫描信号输入端还用于输入控制所述第六开关晶体管导通的信号。

5. 一种如权利要求1所述的OLED像素补偿电路的控制方法,其特征在于,所述方法包括:

在发光阶段,所述第一扫描信号输入端输入正电压信号,以使得所述第一开关晶体管处于截止状态;

所述第二扫描信号输入端输入正电压信号,以使得所述第二开关晶体管处于截止状态;

所述存储电容的电压加载到所述驱动晶体管的栅极,以使得所述驱动晶体管处于导通状态;

所述电源端通电,以使得所述发光二极管在所述驱动晶体管的驱动下发光。

6. 如权利要求5所述的方法,其特征在于,所述OLED像素补偿电路还包括:

所述驱动晶体管的源极与第四开关晶体管的漏极电性连接;

所述第四开关晶体管的源极与所述数据信号输入端电性连接,所述第四开关晶体管的栅极与第三扫描信号输入端电性连接,其中,所述第三扫描信号输入端用于输入控制所述第四开关晶体管导通的信号;

所述驱动晶体管的漏极与第五开关晶体管的源极电性连接;

所述第五开关晶体管的漏极与所述发光二极管的阳极电性连接,所述第五开关晶体管的栅极与第四扫描信号输入端电性连接,所述第五开关晶体管的源极与所述第一开关晶体管的漏极电性连接,所述第五开关晶体管的源极与所述第二开关晶体管的源极电性连接,其中,所述第四扫描信号输入端用于输入控制所述第五开关晶体管导通的信号;

所述存储电容的第二端与第六开关晶体管的漏极电性连接;

所述第六开关晶体管的栅极与所述第四扫描信号输入端电性连接,所述第六开关晶体管的漏极与所述驱动晶体管的源极电性连接,所述第六开关晶体管的漏极与所述第四开关晶体管的漏极电性连接,所述第六开关晶体管的源极与所述电源端电性连接,其中,所述第四扫描信号输入端还用于输入控制所述第六开关晶体管导通的信号;

所述方法还包括:

在发光阶段,所述第四扫描信号输入端输入负电压信号,以使得所述第五开关晶体管以及第六开关晶体管处于导通状态;

所述第三扫描信号输入端输入正电压信号,以使得所述第四开关晶体管处于截止状态;

所述第二扫描信号输入端输入正电压信号,以使得所述第三开关晶体管处于截止状态。

7. 如权利要求6所述的方法,其特征在于,所述方法还包括:

在电路初始化阶段,所述第一扫描信号输入端以及所述第二扫描信号输入端输入负电压信号,以使得第一开关晶体管、第二开关晶体管以及第三开关晶体管处于导通状态;

所述初始化信号输入端输入初始化信号,以使得所述发光二极管在所述初始化信号的控制下关闭,所述存储电容在所述初始化信号的控制下初始化;

所述第三扫描信号输入端以及所述第四扫描信号输入端输入正电压信号,以使得所述第四开关晶体管、第五开关晶体管以及第六开关晶体管处于截止状态。

8. 如权利要求6所述的方法,其特征在于,所述方法还包括:

在补偿阶段,所述第一扫描信号输入端以及所述第三扫描信号输入端输入负电压信号,以使得所述第一开关晶体管以及所述第四开关晶体管处于导通状态;

所述第二扫描信号输入端以及所述第四扫描信号输入端输入正电压信号,以使得所述第五开关晶体管、第六开关晶体管、第二开关晶体管以及第三开关晶体管处于截止状态;

所述数据信号输入端输入用于控制发光二极管亮度的信号,以使得所述控制发光二极管亮度的信号输入所述存储电容,实现对所述存储电容的充电。

## 一种OLED像素补偿电路及其控制方法

### 技术领域

[0001] 本申请涉及OLED显示技术领域,尤其涉及一种OLED像素补偿电路及其控制方法。

### 背景技术

[0002] 采用有机发光二极管显示(Organic Light-Emitting Display,OLED)技术,制备的OLED显示面板,由于其具有体积小、结构简单、亮度高、画质好以及省电等优点,逐渐成为显示技术领域的主流发展方向。

[0003] 然而OLED显示面板在使用过程中,作为开关以及驱动元件的薄膜晶体管(Thin Film Transistor,TFT)由于自身材料的特性,可能会导致OLED显示面板出现显示不均匀的现象。

[0004] 为了解决上述问题,现有技术中一些厂家在OLED像素中引入了如图1所示的补偿电路,图中C1为存储电容,M1、M2、M5、M6、M7分别为开关TFT,M4为驱动TFT,D1为OLED发光器件。该电路中存储电容C1可以对驱动薄膜晶体管M4的阈值电压进行补偿,减少驱动薄膜晶体管M4的阈值电压对OLED像素亮度的影响,从而使得OLED显示面板显示更均匀。

[0005] 如图1所示,OLED像素处于显示状态时,开关M1、开关M6以及开关M7均处于截止状态,此时存储电容C1内部储存的电压被加载到驱动晶体管M4的栅极,而由于TFT自身的特性,导致开关M6和开关M7在截止状态时,其源极与漏极之间仍有少量漏电流存在,存在如图1中虚线所示的两条漏电路径,这两条漏电路径的存在,造成存储电容C1内部储存的电压发生变化,进而导致加载到驱动晶体管M4栅极的电压发生变化,驱动晶体管M4栅极的电压的改变将会影响流过OLED像素的电流的大小,从而造成OLED像素的亮度发生变化,出现闪烁现象,严重影响OLED显示面板的显示效果。

[0006] 如何降低OLED像素补偿电路由于驱动晶体管栅极电压的变化而对OLED像素亮度造成的影响,成为现有技术亟待解决的问题。

### 发明内容

[0007] 本申请实施例提供一种OLED像素补偿电路及其控制方法,用以解决现有的OLED像素补偿电路由于驱动晶体管栅极电压存在漏电路径,导致驱动晶体管栅极电压发生变化,进而影响OLED像素亮度的问题。

[0008] 本申请实施例采用下述技术方案:

[0009] 一种OLED像素补偿电路,包括:驱动晶体管、存储电容、第一开关晶体管、第二开关晶体管以及发光二极管;其中:

[0010] 所述驱动晶体管的栅极与所述存储电容的第一端电性连接,所述驱动晶体管的栅极与所述第一开关晶体管的源极电性连接,所述驱动晶体管的源极与数据信号输入端连接,其中,所述数据信号输入端用于输入控制所述发光二极管亮度的信号;

[0011] 所述存储电容的第一端与所述第一开关晶体管的源极电性连接,所述存储电容的第二端与电源端电性连接,其中,所述电源端用于为所述OLED像素补偿电路提供电源;

[0012] 所述第一开关晶体管的漏极与所述第二开关晶体管的源极电性连接,所述第一开关晶体管的栅极与第一扫描信号输入端电性连接,其中,所述第一扫描信号输入端用于输入控制所述第一开关晶体管导通的信号;

[0013] 所述第二开关晶体管的栅极与第二扫描信号输入端电性连接,所述第二开关晶体管的漏极与初始化信号输入端电性连接,其中,所述初始化信号输入端用于输入关闭所述发光二极管以及初始化所述存储电容的信号,所述第二扫描信号输入端用于输入控制所述第二开关晶体管导通的信号;

[0014] 所述发光二极管的阳极与驱动晶体管的漏极连接,所述发光二极管的阳极与第一开关晶体管的漏极连接,所述发光二极管的阳极与第二开关晶体管的源极连接,所述发光二极管的阴极接地。

[0015] 一种本申请实施例提供的OLED像素补偿电路的控制方法,包括:

[0016] 在发光阶段,所述第一扫描信号输入端输入正电压信号,以使得所述第一开关晶体管处于截止状态;

[0017] 所述第二扫描信号输入端输入正电压信号,以使得所述第二开关晶体管处于截止状态;

[0018] 所述存储电容的电压加载到所述驱动晶体管的栅极,以使得所述驱动晶体管处于导通状态;

[0019] 所述电源端通电,以使得所述发光二极管在所述驱动晶体管的驱动下发光。

[0020] 本申请实施例采用的上述至少一个技术方案能够达到以下有益效果:

[0021] 由于OLED像素补偿电路中驱动晶体管的栅极仅与存储电容的第一端以及第一开关晶体管的源极电性连接,因而在发光阶段,所述驱动晶体管的栅极仅存在一条漏电路径,通过减少驱动晶体管栅极的漏电路径,从而使驱动晶体管的栅极电压变化趋于稳定,进而使得发光二极管的亮度稳定。

## 附图说明

[0022] 此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:

[0023] 图1为现有技术提供的一种OLED像素补偿电路的具体连接结构示意图;

[0024] 图2为本申请实施例提供的一种OLED像素补偿电路的具体连接结构示意图;

[0025] 图3为本申请实施例提供的一种OLED像素补偿电路的控制方法的电路时序图;

[0026] 图4为本申请实施例提供的一种OLED像素补偿电路在电路初始化阶段的工作状态示意图;

[0027] 图5为本申请实施例提供的一种OLED像素补偿电路在补偿阶段的工作状态示意图;

[0028] 图6为本申请实施例提供的一种OLED像素补偿电路在发光阶段的工作状态示意图。

## 具体实施方式

[0029] 为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请具体实施例及

相应的附图对本申请技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。

[0030] 以下结合附图,对本申请实施例提供的OLED像素补偿电路及其控制方法的具体实施方式进行详细说明。

[0031] 本申请实施例提供的一种OLED像素补偿电路如图2所示,其中,M4为驱动晶体管,M6为第一开关晶体管,M7为第二开关晶体管,M3为第三开关晶体管,M5为第五开关晶体管,M1为第四开关晶体管,M2为第六开关晶体管,C1为存储电容,D1为有机发光二极管,Vdata为数据信号输入端,Vdd为电源端,Vref为初始化信息输入端,SW为第一扫描信号输入端,S1为第二扫描信号输入端,S2为第三扫描信号输入端,EM为第四扫描信号输入端。

[0032] 其中,当在所述开关晶体管的栅极输入负电压信号时,可以使所述开关晶体管处于导通状态,在导通状态下,电流可以通过开关晶体管的源极流向漏极(或者通过开关晶体管的漏极流向源极);而在所述开关晶体管的栅极输入正电压信号时,可以使所述开关晶体管处于截止状态,在截止状态下,电流无法通过开关晶体管。

[0033] 所述第一扫描信号输入端SW、第二扫描信号输入端S1、第三扫描信号输入端S2以及第四扫描信号输入端EM均可以输入正电压信号或者负电压信号。

[0034] 如图2所示,第一开关晶体管M6的栅极与第一扫描信号输入端SW电性连接,因而可以通过第一扫描信号输入端SW向所述第一开关晶体管M6的栅极输入正电压信号或者负电压信号,以达到控制所述第一开关晶体管M6导通或者截止的目的。

[0035] 如图2所示,所述第二开关晶体管M7的栅极以及所述第三开关晶体管M3的栅极分别与所述第二扫描信号输入端S1电性连接,因而可以通过第二扫描信号输入端S1向所述第二开关晶体管M7的栅极以及所述第三开关晶体管M3的栅极输入正电压信号或者负电压信号,以达到控制所述第二开关晶体管M7以及所述第三开关晶体管M3导通或者截止的目的。在一种实施方式中,还可以使用两个不同的扫描信号输入端分别与所述第二开关晶体管M7的栅极以及所述第三开关晶体管M3的栅极电性连接,进而可以通过不同的扫描信号输入端,达到分别控制所述第二开关晶体管M7以及所述第三开关晶体管M3导通或者截止的目的。

[0036] 如图2所示,所述第四开关晶体管M1的栅极与所述第三扫描信号输入端S2电性连接,因而可以通过第三扫描信号输入端S2向所述第四开关晶体管M1的栅极输入正电压信号或者负电压信号,以达到控制所述第四开关晶体管M1导通或者截止的目的。

[0037] 如图2所示,所述第五开关晶体管M5的栅极以及所述第六开关晶体管M2的栅极分别与第四扫描信号输入端EM电性连接,因而可以通过第四扫描信号输入端EM向所述第五开关晶体管M5的栅极以及所述第六开关晶体管M2的栅极输入正电压信号或者负电压信号,以达到控制所述第五开关晶体管M5以及第六开关晶体管M2导通或者截止的目的。在一种实施方式中,还可以使用两个不同的扫描信号输入端分别与所述第五开关晶体管M5的栅极以及所述第六开关晶体管M2的栅极电性连接,进而可以通过不同的扫描信号输入端,达到分别控制所述第五开关晶体管M5以及所述第六开关晶体管M2导通或者截止的目的。

[0038] 其中,所述驱动晶体管M4的栅极与所述存储电容C1的第一端a1电性连接,所述存储电容C1可以保持加载到所述驱动晶体管M4的栅极,以使得所述驱动晶体管M4保持打开或

关闭的状态。

[0039] 所述驱动晶体管M4的源极与所述第六开关晶体管M2的漏极电性连接,所述第六开关晶体管M2的源极与所述电源端Vdd电性连接,所述第六开关晶体管M2的源极与所述存储电容C1的第二端a2电性连接,所述第六开关晶体管M2的栅极与所述第四扫描信号输入端EM电性连接,当所述第四扫描信号输入端向所述第六开关晶体管M2输入负电压信号时,第六开关晶体管M2导通,以使得电源端提供的电流可以经过第六开关晶体管M2流至驱动晶体管M4的源极。

[0040] 如图2所示,所述驱动晶体管M4通过所述第五开关晶体管M5与所述发光二极管D1的阳极连接,具体地,所述驱动晶体管M4的漏极与所述第五开关晶体管M5的源极电性连接,所述第五开关晶体管M5的漏极与所述发光二极管D1的阳极电性连接,所述发光二极管D1的阴极接地,当所述第四扫描信号输入端向所述第五开关晶体管M5输入负电压信号时,第五开关晶体管M5导通,以使得流经驱动晶体管M4的电流可以通过第五开关晶体管M5流至发光二极管D1的阳极。

[0041] 如图2所示,所述驱动晶体管M4通过第四开关晶体管M1与所述数据信号输入端Vdata连接,具体地,所述驱动晶体管M4的源极与所述第四开关晶体管M1的漏极电性连接,所述第四开关晶体管M1的源极与所述数据信号输入端Vdata电性连接,则当所述第三扫描信号输入端向第四开关晶体管M1输入负电压信号时,第四开关晶体管M1导通,以使得数据信号输入端Vdata输入的信号可以经过第四开关晶体管M1,流至所述驱动晶体管M4的源极,其中,所述数据信号输入端Vdata用于输入控制所述发光二极管D1亮度的信号。

[0042] 由于所述发光二极管D1的亮度是由流经所述驱动晶体管M4的电流大小决定,而流经所述驱动晶体管M4的电流大小又是由所述驱动晶体管M4的栅极电压决定的,由图2可知,由于驱动晶体管M4的栅极与所述存储电容C1电性连接,因而所述驱动晶体管M4的栅极电压将由所述存储电容C1保持的电压决定。

[0043] 因此可以通过将数据信号输入端Vdata提供的用于控制发光二极管D1亮度的信号输入所述存储电容C1,通过调整所述存储电容C1能够提供的电压,以调整所述驱动晶体管M4的栅极电压,进而达到控制所述发光二极管D1亮度的目的。

[0044] 为了达到数据信号输入端Vdata输入的信号可以输入所述存储电容C1的目的,如图2所示,所述驱动晶体管M4的漏极与所述第一开关晶体管M6的漏极电性连接,所述第一开关晶体管M6的源极与所述存储电容C1的第一端a1电性连接,且所述第一开关晶体管M6的源极与所述驱动晶体管M4的栅极电性连接,则当第四开关晶体管M1、驱动开关晶体管M4以及第一开关晶体管M6处于导通状态时,数据信号输入端Vdata输入的信号可以通过第四开关晶体管M1、驱动开关晶体管M4以及第一开关晶体管M6,流至所述存储电容的第一端a1,以使得发光二极管D1亮度的信号输入所述存储电容C1,实现对所述存储电容的充电。

[0045] 目前,OLED显示面板由若干个OLED像素组成,每个OLED像素即相当于上文所述的发光二极管,在实际使用中,可以通过向OLED显示面板中不同的OLED像素输入不同信号,以使得OLED像素点发出不同亮度的亮光,进而达到OLED显示面板成像的目的。

[0046] 在实际使用中,每个OLED像素每一帧所接收到的用于控制亮度的信号可能都是不同的,为了避免前一帧信号对OLED像素发光亮度的影响,在一种实施方式中,在向OLED像素输入用于控制亮度的信号前,往往需要首先向OLED像素输入初始化信号,以使得OLED像素

在所述初始化信号的控制下停止发光。

[0047] 如图2所示,所述初始化信号输入端Vref用于提供初始化信号,所述初始化信号输入端Vref通过第三开关晶体管M3与所述发光二极管D1连接,具体的,所述初始化信号输入端Vref与所述第三开关晶体管M3的漏极电性连接,所述第三开关晶体管M3的源极与所述发光二极管D1的阳极电性连接,则当第三开关晶体管M3处于导通状态时,初始化信号输入端Vref可以通过开关晶体管M3将初始化信号输入发光二极管D1的阳极,以使得发光二极管D1在初始化信号的控制下停止发光,其中,所述初始化信号一般可以是指在初始化信号输入端Vref接入反向电压而产生的信号。

[0048] 同时,所述初始化信号输入端Vref通过第二开关晶体管M7以及第一开关晶体管M6与所述存储电容C1的a1端连接,如图2所示,所述初始化信号输入端Vref与所述第二开关晶体管M7的漏极电性连接,所述第二开关晶体管M7的源极与所述第一开关晶体管M6的漏极电性连接,所述第一开关晶体管M6的源极与所述存储电容C1的a1端电性连接,则当第二开关晶体管M7以及第一开关晶体管M6均处与导通状态时,初始化信号输入端Vref输入的初始化信号可以通过第二开关晶体管M7以及第一开关晶体管M6输入存储电容C1,以使得存储电容C1在所述初始化信号的控制下放电,从而达到初始化存储电容C1的目的。

[0049] 下面以图2所示的OLED像素补偿电路为例,结合图3所示的电路时序图,对本发明实施例提供的上述OLED像素补偿电路的控制方法进行描述。

[0050] 如图3所示的电路时序图,其中,T1表示电路初始化阶段,T2表示补偿阶段,T3表示发光阶段,“0”表示扫描信号输入端输入正电压信号,“1”表示扫描信号输入端输入负电压信号。

[0051] 在电路初始化阶段T1,第四扫描信号输入端EM=0,第三扫描信号输入端S2=0,第一扫描信号输入端SW=1,第二扫描信号输入端S1=1。

[0052] 由于第一扫描信号输入端SW=1,表示第一扫描信号输入端SW输入负电压信号,因而栅极与所述第一扫描信号输入端SW电性连接的第一开关晶体管M6处于导通状态;而由于第二扫描信号输入端S1=1,表示第一扫描信号输入端SW输入负电压信号,因而栅极与所述第二扫描信号输入端S1电性连接的第二开关晶体管M7以及第三开关晶体管M3均处于导通状态。

[0053] 又由于第四扫描信号输入端EM以及第三扫描信号输入端S2在T1阶段均输入正电压信号,因而栅极与第四扫描信号输入端EM电性连接的第五开关晶体管M5以及第六开关晶体管M2均处于截止状态,栅极与第三扫描信号输入端S2电性连接的第四开关晶体管M1也处于截止状态。

[0054] 如图4所示,表示在初始化阶段T1时,OLED像素补偿电路中各器件的工作状态,其中,图4中所示的“×”,表示该开关晶体管处于截止状态。此时,初始化信号输入端Vref输入初始化信号,所述初始化信号沿着图中虚线所示路径,分别输入发光二极管D1的阳极以及存储电容C1的a1端,以使得所述发光二极管D1在所述初始化信号的控制下关闭,所述存储电容C1在所述初始化信号的控制下初始化。

[0055] 在补偿阶段T2,第四扫描信号输入端EM=0,第三扫描信号输入端S2=1,第一扫描信号输入端SW=1,第二扫描信号输入端S1=0。

[0056] 由于第一扫描信号输入端SW以及第三扫描信号输入端S2均输入负电压信号,因而

所述第一开关晶体管M6以及第四开关晶体管M1均处于导通状态。

[0057] 又由于第四扫描信号输入端EM输入正电压信号,因而栅极与所述第四扫描信号输入端EM电性连接的第五开关晶体管M5以及第六开关晶体管M2均处于截止状态,又由于第二扫描信号输入端S1输入正电压信号,因而栅极与所述第二扫描信号输入端S1电性连接的第二开关晶体管M7以及第三开关晶体管M3均处于截止状态。

[0058] 如图5所示,表示在补偿阶段T2时,OLED像素补偿电路中各器件的工作状态,其中,图5中所示的“×”,表示该开关晶体管处于截止状态。此时,数据信号输入端Vdata输入用于控制发光二极管D1亮度的信号,该信号沿着图中虚线所示路径,经过第一开关晶体管M6以及第四开关晶体管M1输入所述存储电容C1的a1端,实现对所述存储电容C1的充电。

[0059] 在发光阶段T3,第四扫描信号输入端EM=1,第三扫描信号输入端S2=0,第一扫描信号输入端SW=0,第二扫描信号输入端S1=0。

[0060] 由于第四扫描信号输入端EM输入负电压信号,因而栅极与所述第四扫描信号输入端EM电性连接的第五开关晶体管M5以及第六开关晶体管M2均处于导通状态。

[0061] 又由于第三扫描信号输入端S2、第一扫描信号输入端SW以及第二扫描信号输入端S1均输入正电压信号,因而第一开关晶体管M6、第二开关晶体管M7、第三开关晶体管M3以及第四开关晶体管M1均处于截止状态。

[0062] 如图6所示,表示在发光阶段3时,OLED像素补偿电路中各器件的工作状态,其中,图6中所示的“×”,表示该开关晶体管处于截止状态。此时,电源端Vdd通电,电源端Vdd输入的电流沿图中虚线所示的路径,经过第六开关晶体管M2、驱动晶体管M4以及第五开关晶体管M5,输入发光二极管D1的阳极,以使得所述发光二极管D1在所述的驱动晶体管M4的驱动下发光。

[0063] 由于OLED像素补偿电路中驱动晶体管M4的栅极仅与存储电容C1的第一端a1以及第一开关晶体管M6的源极电性连接,因而在发光阶段,所述驱动晶体管的栅极仅存在一条漏电路径,通过减少驱动晶体管栅极的漏电路径,从而使驱动晶体管的栅极电压变化趋于稳定,进而使得发光二极管的亮度稳定。

[0064] 以上所述仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。




图1




图2




图3




图4




图5




图6

专利名称(译)	一种OLED像素补偿电路及其控制方法		
公开(公告)号	<a href="#">CN107886898B</a>	公开(公告)日	2019-12-03
申请号	CN201610872023.0	申请日	2016-09-30
[标]申请(专利权)人(译)	昆山国显光电有限公司		
申请(专利权)人(译)	昆山国显光电有限公司		
当前申请(专利权)人(译)	昆山国显光电有限公司		
[标]发明人	王瑞彬		
发明人	王瑞彬		
IPC分类号	G09G3/3225 G09G3/3258		
CPC分类号	G09G3/3225 G09G3/3258 G09G2320/0233		
代理人(译)	许志勇		
其他公开文献	<a href="#">CN107886898A</a>		
外部链接	<a href="#">Espacenet</a>	<a href="#">Sipo</a>	

## 摘要(译)

本申请公开了一种OLED像素补偿电路及其控制方法，用以解决现有的OLED像素补偿电路由于驱动晶体管栅极电压存在漏电路径，导致驱动晶体管栅极电压发生变化，进而影响OLED像素亮度的问题。OLED像素补偿电路，其特征在于，包括：驱动晶体管、存储电容、第一开关晶体管、第二开关晶体管以及发光二极管，驱动晶体管的栅极与存储电容的第一端电性连接，驱动晶体管的栅极与第一开关晶体管的源极电性连接，存储电容的第一端与第一开关晶体管的源极电性连接，第一开关晶体管的漏极与所述第二开关晶体管的源极电性连接，发光二极管的阳极与驱动晶体管的漏极连接，发光二极管的阳极与第一开关晶体管的漏极连接。

