



(12)发明专利申请

(10)申请公布号 CN 109037273 A

(43)申请公布日 2018.12.18

(21)申请号 201710427376.4

(22)申请日 2017.06.08

(71)申请人 京东方科技集团股份有限公司  
地址 100015 北京市朝阳区酒仙桥路10号  
申请人 合肥鑫晟光电科技有限公司

(72)发明人 朱升 张正元 随鹏 袁繁  
卓晓军 王涛

(74)专利代理机构 北京市柳沈律师事务所  
11105  
代理人 彭久云

(51)Int.Cl.  
H01L 27/32(2006.01)


权利要求书2页 说明书10页 附图4页

(54)发明名称

有机发光二极管阵列基板及其制备方法、显示装置

(57)摘要

本公开提供一种有机发光二极管阵列基板，该有机发光二极管阵列基板包括：衬底基板和依次设置在所述衬底基板上的第一金属层、第一绝缘层和第二金属层；其中，所述第一金属层包括第一电源走线，所述第二金属层包括第二电源走线；所述第二电源走线通过贯穿所述第一绝缘层中的第一过孔结构与所述第一电源走线并联连接。该阵列基板中第一电源走线和第二电源走线通过第一过孔结构并联连接，这可以减小电压降。



1. 一种有机发光二极管阵列基板,包括:  
衬底基板和依次设置在所述衬底基板上的第一金属层、第一绝缘层和第二金属层;其中,  
所述第一金属层包括第一电源走线,所述第二金属层包括第二电源走线;  
所述第二电源走线通过贯穿所述第一绝缘层的第一过孔结构与所述第一电源走线并联连接。
2. 根据权利要求1所述的有机发光二极管阵列基板,其中,所述第一金属层的电阻率小于所述第二金属层的电阻率。
3. 根据权利要求2所述的有机发光二极管阵列基板,其中,所述第一金属层的材料包括铜、铜合金、银和银合金中的至少之一;  
所述第二金属层的材料包括镍、钼、铌、铝、钛及其任意组合形成的合金中的至少之一。
4. 根据权利要求1所述的有机发光二极管阵列基板,其中,所述第二电源走线通过贯穿所述第一绝缘层中的至少两个所述第一过孔结构与所述第一电源走线并联连接。
5. 根据权利要求1-4中任一项所述的有机发光二极管阵列基板,其中,所述第一电源走线的宽度大于所述第二电源走线的宽度。
6. 根据权利要求5所述的有机发光二极管阵列基板,其中,所述第一电源走线具有面状结构。
7. 根据权利要求6所述的有机发光二极管阵列基板,还包括像素结构,其中,所述像素结构包括驱动晶体管,所述驱动晶体管包括栅极、栅绝缘层、第二绝缘层和第一电极;所述第一电极通过贯穿所述第二绝缘层和所述栅绝缘层的第二过孔结构与所述第二电源走线电连接。
8. 根据权利要求7所述的有机发光二极管阵列基板,其中,所述栅极的材料与所述第二电源走线的材料相同,所述栅极与所述第二电源走线同层且相互间隔设置。
9. 一种显示装置,包括权利要求1-8中任一项所述的有机发光二极管阵列基板。
10. 一种有机发光二极管阵列基板的制备方法,包括:  
提供衬底基板;  
在所述衬底基板上依次形成第一金属层、第一绝缘层和第二金属层;其中,  
所述第一金属层包括第一电源走线,所述第二金属层包括第二电源走线;  
所述第二电源走线通过贯穿所述第一绝缘层中的第一过孔结构与所述第一电源走线并联连接。
11. 根据权利要求10所述的制备方法,其中,所述第一金属层的电阻率小于所述第二金属层的电阻率。
12. 根据权利要求10或11所述的制备方法,其中,所述第一电源走线的宽度大于所述第二电源走线的宽度。
13. 根据权利要求12所述的制备方法,还包括形成像素结构,其中,形成所述像素结构包括形成驱动晶体管,形成所述驱动晶体管包括形成栅极、栅绝缘层、第二绝缘层和第一电极;所述第一电极通过贯穿所述第二绝缘层和所述栅绝缘层的第二过孔结构与所述第二电源走线电连接。
14. 根据权利要求13所述的制备方法,其中,所述栅极的材料与所述第二电源走线的材

料相同,所述栅极与所述第二电源走线同层且相互间隔设置。

## 有机发光二极管阵列基板及其制备方法、显示装置

### 技术领域

[0001] 本发明的实施例涉及一种有机发光二极管阵列基板及其制备方法、显示装置。

### 背景技术

[0002] OLED (Organic Light Emitting Diode, 有机发光二极管) 显示器是新一代的显示器, 与液晶显示器相比, 具有自发光, 响应速度快以及视角宽等优点, 可以用于柔性显示、透明显示、3D显示等。

[0003] 有机发光二极管 (OLED) 阵列基板包括多个像素单元, 每个像素单元可以包括开关晶体管、驱动晶体管和OLED显示器件。OLED是电流型发光器件, 其主要包括阳极、阴极以及有机材料功能层。OLED主要的工作原理是: 有机材料功能层在阳极和阴极形成的电场的驱动下, 通过载流子注入和复合而发光。与OLED的阳极或者阴极电连接的驱动晶体管起着限流的作用, 如果驱动晶体管的电极材料的电阻率太大或者电源走线的电阻太大, 则会出现很大的电压降, 而且对于不同位置处的像素单元的影响不同, 从而对显示的均一性产生不利影响。

### 发明内容

[0004] 本发明至少一实施例提供一种有机发光二极管阵列基板, 该有机发光二极管阵列基板包括: 衬底基板和依次设置在所述衬底基板上的第一金属层、第一绝缘层和第二金属层; 其中, 所述第一金属层包括第一电源走线, 所述第二金属层包括第二电源走线; 所述第二电源走线通过贯穿所述第一绝缘层中的第一过孔结构与所述第一电源走线并联连接。

[0005] 例如, 在本发明至少一实施例提供的有机发光二极管阵列基板中, 所述第一金属层的电阻率小于所述第二金属层的电阻率。

[0006] 例如, 在本发明至少一实施例提供的有机发光二极管阵列基板中, 所述第一金属层的材料包括铜、铜合金、银和银合金中的至少之一; 所述第二金属层的材料包括镍、钼、铌、铝、钛及其任意组合形成的合金中的至少之一。

[0007] 例如, 在本发明至少一实施例提供的有机发光二极管阵列基板中, 所述第二电源走线通过贯穿所述第一绝缘层中的至少两个所述第一过孔结构与所述第一电源走线并联连接。

[0008] 例如, 在本发明至少一实施例提供的有机发光二极管阵列基板中, 所述第一电源走线的宽度大于所述第二电源走线的宽度。

[0009] 例如, 在本发明至少一实施例提供的有机发光二极管阵列基板中, 所述第一电源走线具有面状结构。

[0010] 例如, 本发明至少一实施例提供的有机发光二极管阵列基板还包括像素结构, 其中, 所述像素结构包括驱动晶体管, 所述驱动晶体管包括栅极、栅绝缘层、第二绝缘层和第一电极; 所述第一电极通过贯穿所述第二绝缘层和所述栅绝缘层的第二过孔结构与所述第二电源走线电连接。

[0011] 例如,在本发明至少一实施例提供的有机发光二极管阵列基板中,所述栅极的材料与所述第二电源走线的材料相同,所述栅极与所述第二电源走线同层且相互间隔设置。

[0012] 本发明至少一实施例还提供一种显示装置,包括上述任一所述的有机发光二极管阵列基板。

[0013] 本发明至少一实施例还提供一种有机发光二极管阵列基板的制备方法,该制备方法包括:提供衬底基板;在所述衬底基板上依次形成第一金属层、第一绝缘层和第二金属层;其中,所述第一金属层包括第一电源走线,所述第二金属层包括第二电源走线;所述第二电源走线通过贯穿所述第一绝缘层中的第一过孔结构与所述第一电源走线并联连接。

[0014] 例如,在本发明至少一实施例提供的制备方法中,所述第一金属层的电阻率小于所述第二金属层的电阻率。

[0015] 例如,在本发明至少一实施例提供的制备方法中,所述第一电源走线的宽度大于所述第二电源走线的宽度。

[0016] 例如,本发明至少一实施例提供的制备方法还包括形成像素结构,其中,形成所述像素结构包括形成驱动晶体管,形成所述驱动晶体管包括形成栅极、栅绝缘层、第二绝缘层和第一电极;所述第一电极通过贯穿所述第二绝缘层和所述栅绝缘层的第二过孔结构与所述第二电源走线电连接。

[0017] 例如,在本发明至少一实施例提供的制备方法中,所述栅极的材料与所述第二电源走线的材料相同,所述栅极与所述第二电源走线同层且相互间隔设置。

[0018] 本公开通过采用稳定性较好的铝等金属材料形成驱动晶体管的电极和第二电源走线,采用电阻率较低的铜或者银,或者含有铜和银至少之一的金属合金形成第一电源走线,且第一电源走线和第二电源走线通过第一过孔结构并联连接的方式来减小电压降,以同时避免采用稳定性较好的铝等金属材料形成电源走线时电压降较大和采用电阻率较低的铜或者银,或者含有铜和银至少之一的金属合金形成金属电极时工艺不成熟的问题。

## 附图说明

[0019] 为了更清楚地说明本发明实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本发明的一些实施例,而非对本发明的限制。

[0020] 图1为一种有机发光二极管阵列基板的截面结构示意图;

[0021] 图2为本发明一实施例提供的一种有机发光二极管阵列基板的截面结构示意图;

[0022] 图3为本发明一实施例提供的一种有机发光二极管阵列基板的平面结构示意图;

[0023] 图4为图3中沿A-A'剖面线切割形成的有机发光二极管阵列基板的截面结构示意图;

[0024] 图5为本发明一实施例提供的一种有机发光二极管阵列基板的截面结构示意图;

[0025] 图6为本发明一实施例提供的一种第一电源走线设置成镂空结构的平面结构示意图;

[0026] 图7为本发明一实施例提供的一种3T1C像素电路的示意图;以及

[0027] 图8为本发明一实施例提供的一种有机发光二极管阵列基板的制备方法的流程图。

[0028] 附图标记:

[0029] 101,201-衬底基板;102,208-栅极;103,211-栅绝缘层;104,212-有源层;105-绝缘层;106-第一源漏电极;107-第二源漏电极;108-电源走线;202-第一金属层;203-第一绝缘层;204-第二金属层;205-第一电源走线;206-第二电源走线;207-第一过孔结构;209-栅线;210-数据线;30-开关晶体管;40-驱动晶体管;213-第一电极;214-第二电极;50-OLED器件;501-第三电极;502-有机材料功能层;503-第四电极;504-像素界定层;505-钝化层;506-封装;215-第二绝缘层;216-第三绝缘层;217-第二过孔结构;218-第三过孔结构;219-镂空结构;2191-子镂空结构。

### 具体实施方式

[0030] 为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例的附图,对本发明实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。

[0031] 除非另外定义,本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。

[0032] 图1为一种有机发光二极管(OLED)阵列基板的截面结构示意图,如图1所示,该OLED阵列基板包括衬底基板101以及设置在衬底基板101上的驱动晶体管,以及包括与该驱动晶体管相连的OLED、存储电容等(未示出)。该驱动晶体管包括栅极102、源极和漏极,电源走线108与栅极102在同一构图工艺中形成,且电源走线108与栅极102具有相同的材料,例如,栅极102和电源走线108的材料均为铝金属材料,该电源走线108与该栅极102设置在同一层且相互间隔。该驱动晶体管还包括设置在栅极102和电源走线108上的栅绝缘层103,设置在栅绝缘层103上的有源层104,该有源层104上设置有绝缘层105,绝缘层105上设置有第一源漏电极106(例如源极或漏极)和第二源漏电极107(相应地例如漏极或源极)。在一对相邻的像素单元的驱动晶体管中,一个驱动晶体管的第一源漏电极106和另一个驱动晶体管的第一源漏电极106相连接,且该相连接的第一源漏电极106和第一源漏电极106通过贯穿绝缘层105和栅绝缘层103中的过孔结构与电源走线108电连接。

[0033] 目前,采用稳定性好的铝金属材料制备驱动晶体管的电极的工艺较为成熟,但是铝金属的电阻率较高,采用铝金属材料形成驱动晶体管的电极(例如,栅极、第一源漏电极和第二源漏电极等)和电源走线时,产生的电压降较大,该较大的电压降会对显示器件显示的均一性产生不利影响。通常,将铝金属电极或者铝金属走线的宽度值设置的很大来减小电压降,但这样会降低开口率且增加生产成本。

[0034] 本公开的发明人注意到,铜或者银金属材料的电阻率较低,采用铜金属材料或者银金属材料形成驱动晶体管的电极(例如,栅极、第一源漏电极和第二源漏电极)和电源走

线时,产生的电压降较小,但是铜金属和银金属易被氧化,而且在对铜金属材料或者银金属材料形成的金属膜层进行构图的过程中,铜金属材料和银金属材料的刻蚀速率低,且刻蚀程度不好控制,这样会使形成的铜金属电极或者银金属电极的均一性较差。基于上述分析,本公开的发明人发现,如果驱动晶体管的电极采用铝金属材料制备,在制备驱动晶体管的栅极的工艺过程中形成第二电源走线,采用铜金属材料形成第一电源走线,第一电源走线和第二电源走线通过过孔结构并联连接则可以减小电源走线(包括第一电源走线和第二电源走线)的电阻,从而整体上可以减小电压降,还可以同时避免采用稳定性较好的铝等金属材料形成电源走线时电压降较大和采用电阻率较低的铜或者银,或者含有铜和银至少之一的金属合金形成金属电极时工艺不成熟的问题。

[0035] 本发明至少一实施例提供一种有机发光二极管(OLED)阵列基板,该有机发光二极管(OLED)阵列基板包括:衬底基板和依次设置在该衬底基板上的第一金属层、第一绝缘层和第二金属层;该第一金属层包括第一电源走线,第二金属层包括第二电源走线;第二电源走线通过贯穿第一绝缘层中的第一过孔结构与第一电源走线并联连接。

[0036] 本发明的实施例通过采用稳定性较好的铝等金属材料形成驱动晶体管的电极和第二电源走线,采用电阻率较低的铜或者银,或者含有铜和银至少之一的金属合金形成第一电源走线,且第一电源走线和第二电源走线通过过孔结构并联连接的方式以减小电压降。这样可以同时避免采用稳定性较好的铝等金属材料形成电源走线时电压降较大的问题和采用电阻率较低的铜或者银,或者含有铜和银至少之一的金属合金形成金属电极时工艺不成熟的问题。

[0037] 下面通过几个实施例进行说明。

[0038] 实施例一

[0039] 本实施例提供一种有机发光二极管(OLED)阵列基板,图2为本实施例提供的一种OLED阵列基板的截面结构示意图。例如,如图2所示,该有机发光二极管(OLED)阵列基板包括:衬底基板201和依次设置在该衬底基板201上的第一金属层202、第一绝缘层203和第二金属层204,该第一金属层202包括第一电源走线205,第二金属层204包括第二电源走线206,该第二电源走线206通过贯穿第一绝缘层203中的第一过孔结构207与第一电源走线205并联连接。该第二金属层204还可以包括与第二电源走线206同层设置的金属电极,这样可以减少工艺步骤,降低工艺过程的复杂性。示例性地,在图2中,第二电源走线206与驱动晶体管的栅极208同层设置。

[0040] 例如,该OLED阵列基板包括显示区域和显示区域之外的外围区域,其中显示区域又称为AA(Active Area)区,一般用于实现显示,外围区域例如可用于设置驱动电路、进行显示面板的封装等。例如,在外围区域,第一电源走线205可以和第二电源走线206电连接,在显示区域,第一电源走线205可以和第二电源走线206电连接,这样第一电源走线205和第二电源走线206在两端分别连接以形成并联电路,或者第一电源走线205和第二电源走线206彼此连接的位置可以都位于显示区域中。当第一电源走线205接受电压信号并将电压信号进行传递,且当电压信号到达和第一电源走线205连接的第二电源走线206时,第二电源走线206作为电压信号传递的支路与第一电源走线205同时传递电压信号,这样相当于第一电源走线205和第二电源走线206形成并联电路,降低了电信号传递过程中的电阻;或者,也可以是第二电源走线206先接受电压信号,当电压信号到达和第二电源走线206电连接的第

一电源走线205时,第一电源走线205作为电压信号传递的支路与第二电源走线206同时传递电压信号;又或者,第一电源走线205和第二电源走线206同时接受电压信号,第一电源走线205和第二电源走线206作为两条支路同时传递电压信号。

[0041] 例如,第一金属层202的电阻率小于第二金属层204的电阻率。这样,和第二电源走线206同层同材料形成的金属电极和第一电源走线205可以采用不同电阻率的材料形成,且第一电源走线205和第二电源走线206并联连接,可以同时避免采用稳定性较好的铝等金属材料形成电源走线时电压降较大的问题和采用电阻率较低的铜或者银,或者含有铜和银至少之一的金属合金形成金属电极时工艺不成熟的问题。

[0042] 例如,该第一金属层202的材料包括铜、铜合金、银和银合金中的至少之一。

[0043] 例如,该第二金属层204的材料包括镍、钼、铌、铝、钛及其任意组合形成的合金中的至少之一。例如,该合金包括镍钼合金、镍铌合金、铌钼合金、铝钼合金、钛钼合金、铝铌合金、铝钛合金、钛铌合金、镍钼铌合金或者铝钼钛合金。

[0044] 例如,第二电源走线206通过贯穿第一绝缘层203中的至少两个第一过孔结构207与第一电源走线205并联连接,这样通过在多处实现第一电源走线205和第二电源走线206的并联连接可以进一步地减少电压降。例如,该多个第一过孔结构207可以在同一构图工艺中形成,相比于形成一个第一过孔结构207,形成多个第一过孔结构207不会增加额外的工艺步骤,只需要根据需求选择不同的掩模板即可。

[0045] 例如,图3为本实施例提供的一种OLED阵列基板的平面结构示意图,图4为图3中沿A-A'剖面线切割形成的OLED阵列基板的截面结构示意图。

[0046] 如图3和图4所示,该OLED阵列基板还包括设置在衬底基板201上的数据线210和与栅极208连接的栅线209,栅线209和数据线210例如交叉限定用于像素单元的区域,该区域内设置有像素结构,示例性的,该像素结构包括开关晶体管30、驱动晶体管40和OLED器件50(包括第三电极501、第四电极503、有机材料功能层502和像素界定层504),开关晶体管30的栅极和开关晶体管30的第一电极连接到栅线209和数据线210,开关晶体管30的第二电极连接驱动晶体管40的栅极;驱动晶体管40的第一电极和第二电极连接到第一电源走线205、第二电源走线206和OLED器件50。例如,第二电源走线206与驱动晶体管40的第一电极213(即驱动晶体管40的输入电极,例如为源极或者漏极)电连接;OLED器件50的第三电极501与驱动晶体管40之间设置有第三绝缘层216(例如,可以是第一钝化层),第三电极501通过贯穿第三绝缘层216的第三过孔结构218与驱动晶体管40的第二电极214(即驱动晶体管40的输出电极)电连接。

[0047] 例如,如图4所示,以驱动晶体管为底栅型薄膜晶体管为例加以说明,该驱动晶体管40包括栅极208、设置在栅极208上的栅绝缘层211、设置在栅绝缘层211上的有源层212、设置在有源层212上的第二绝缘层215,设置在第二绝缘层215上的第一电极213和第二电极214。

[0048] 例如,如图4所示,驱动晶体管40的栅极208与第二电源走线206设置在同一层;驱动晶体管40的栅极208的材料与第二电源走线206的材料相同,栅极208与第二电源走线206同层且相互间隔设置。

[0049] 例如,如图4所示,驱动晶体管40的第一电极213通过贯穿第二绝缘层215和栅绝缘层211的第二过孔结构217与第二电源走线206电连接。这样,驱动晶体管40的第一电极213

和第二电源走线206电连接,第二电源走线206和第一电源走线205电连接,还可以形成三层并联的结构,从而进一步地减小第一电源走线205和第二电源走线206的电阻,进一步地减小电压降。

[0050] 例如,图5为本实施例提供的一种OLED阵列基板的截面结构示意图,从图5中可以看出,多个像素单元的驱动晶体管并排设置,每一对相邻的像素单元的驱动晶体管之间设置有一个上述三层并联结构,即驱动晶体管40的第一电极213和第二电源走线206电连接,第二电源走线206和第一电源走线205电连接形成的三层并联结构。

[0051] 例如,如图4所示,OLED器件50中第三电极501的材料可以为透明导电材料,该透明导电材料包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)氧化锌(ZnO)、氧化铟(In<sub>2</sub>O<sub>3</sub>)、氧化铝锌(AZO)和碳纳米管等。第三电极501的材料还可以为金属导电材料,该金属导电材料包括铜(Cu)、铬(Cr)、钼(Mo)、金(Au)、银(Ag)以及铂(Pt)等单金属或者上述金属形成的合金材料,例如,铜铬合金(CuCr)或者铬钼合金(CrMo)等。

[0052] 例如,有源层212的材料为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)氧化锌(ZnO)、氧化铟(In<sub>2</sub>O<sub>3</sub>)、氧化铝锌(AZO)和碳纳米管等。

[0053] 例如,第三电极501的厚度可以为40~120nm,例如:40nm、50nm、60nm、70nm、80nm、90nm、100nm、110nm或者120nm。

[0054] 例如,OLED器件50中第四电极503的材料包括银、镁、铝、锂单金属或者镁铝合金(MgAl)、锂铝合金(LiAl)等。

[0055] 例如,第四电极503的厚度可以为3~30nm,例如:5nm、10nm、15nm、20nm、25nm或者30nm。

[0056] 例如,在图4中,OLED器件50中像素界定层504通常采用有机绝缘材料(例如,丙烯酸类树脂)或者无机绝缘材料(例如,氮化硅SiN<sub>x</sub>或者氧化硅SiO<sub>x</sub>)形成,像素界定层504具有绝缘的性质。在图4中,像素界定层504可以被看作设置在第三电极501和第四电极503之间的绝缘结构。

[0057] 例如,第三电极501为阳极,第四电极503为阴极,或者,第三电极501为阴极,第四电极503为阳极。

[0058] 需要说明的是,上述第三电极501和第四电极503的材料和结构只是本实施例中的一个示例,第三电极501和第四电极503还可以由其他的材料制备而成,根据第三电极和第四电极的材料的不同,可以分为单面出光型阵列基板和双面出光型阵列基板,当阳极和阴极中一个电极的材料为不透光或半透光材料时,阵列基板为单面出光型,当阳极和阴极的材料均为透光材料和/或半透光材料时,该阵列基板为双面出光型。

[0059] 对于单面出光型OLED阵列基板,根据阳极和阴极的材料的不同,又可以分为顶出光型和底出光型。当阳极靠近衬底基板设置,阴极远离衬底基板设置,且阳极的材料为透光导电材料,阴极的材料为不透光导电材料时,由于光从阳极、再经衬底基板一侧出射,可以称为底出光型;当阳极的材料为不透光导电材料,阴极的材料为透明或半透明导电材料时,由于光从阴极远离衬底基板一侧出射,可以称为顶出光型。也可以将上述两种阳极和阴极的相对位置进行替换,在此不再赘述。

[0060] 对于双面出光型显示基板,当阳极靠近衬底基板设置,阴极远离衬底基板设置,且阳极和阴极的材料均为透光导电和/或半透光材料时,由于光一方面从阳极、再经衬底基板

一侧出射,另一方面从阴极远离衬底基板一侧出射,可以称为双面出光型。这里,也可以是阳极远离衬底基板设置,阴极靠近衬底基板设置。

[0061] 例如,该OLED器件50中有机材料功能层502可以包括:空穴传输层、发光层和电子传输层,为了能够提高电子和空穴注入发光层的效率,该有机材料功能层还可以包括设置在阴极与电子传输层之间的电子注入层,以及设置在阳极与空穴传输层之间的空穴注入层等有机功能层。这些有机功能层的材料以及尺寸等可以采用常规设计,本公开的实施例对此不作限制。

[0062] 另外,由于水、氧气等对阴极、有机材料功能层的性能的影响较大,如图4所示,该OLED阵列基板的第四电极503上还可以设置有钝化层505和封装层506。

[0063] 例如,该钝化层505的材料可以为氮化硅( $\text{SiN}_x$ )、氧化硅( $\text{SiO}_x$ )以及丙烯酸类树脂等。

[0064] 例如,封装层506的材料包括氮化硅、氧化硅或者感光树脂形成的单一膜层或者复合膜层,例如,感光树脂可以为聚丙烯酸类树脂、聚酰亚胺类树脂或者聚酰胺类树脂等。

[0065] 例如,本实施例提供的驱动晶体管和开关晶体管可以为底栅型结构、顶栅型结构或者双栅型结构。例如,图4所示的驱动晶体管为底栅型结构。顶栅、底栅是相对于有源层和栅极的位置而定的,即相对于衬底基板,当栅极靠近衬底基板,有源层远离衬底基板时为底栅型薄膜晶体管;当栅极远离衬底基板,有源层靠近衬底基板时,为顶栅型薄膜晶体管;双栅型结构则同时包括顶栅和底栅。

[0066] 例如,如图4所示,该驱动晶体管为底栅型薄膜晶体管,第二电源走线206设置在第一电源走线205和驱动晶体管40的第一电极213之间。当驱动晶体管为顶栅型薄膜晶体管时,第一电源走线可以设置在第二电源走线和驱动晶体管的第一电极之间,顶栅结构和双栅结构的驱动晶体管的各层结构可以参见上述底栅型结构的描述,在此不再赘述。

[0067] 例如,在本实施例中,第一绝缘层203、第二绝缘层215和第三绝缘层216的材料可以包括有机绝缘材料(例如,丙烯酸类树脂)或者无机绝缘材料(例如,氮化硅 $\text{SiN}_x$ 或者氧化硅 $\text{SiO}_x$ )。

[0068] 例如,被用作栅绝缘层211的材料包括氮化硅( $\text{SiN}_x$ )、氧化硅( $\text{SiO}_x$ )、氧化铝( $\text{Al}_2\text{O}_3$ )、氮化铝( $\text{AlN}$ )或其他适合的材料。

[0069] 例如,该第一电源走线205的宽度大于第二电源走线206的宽度。第二电源走线206的宽度相对较小可以提高像素的开口率,第一电源走线205的宽度相对较大可以减小第一电源走线205的电阻,进而减小电压降。

[0070] 例如,第一电源走线205具有面状结构,例如整体上呈平板状。例如,该第一电源走线205为由金属网格形成的面状电极结构(而非单个条状或线状),该金属网格形成的面状电极结构包括多个网孔。该面状的第一电源走线可以降低电压降(IR drop),从而可以降低OLED阵列基板的能耗。需要说明的是,面状结构的第一电源走线是指电源走线在像素结构的宽度和长度方向上均有一定的尺寸和延伸范围。

[0071] 例如,在一个示例中,可以为每一列像素结构对应设置一条面状的第一电源走线,这样可以继续将多条面状的第一电源走线相连,形成一体的结构,可以使得第一电源走线的面积更大,进而使得第一电源走线的电压降(IR drop)进一步降低,从而可以进一步减少OLED阵列基板的能耗。

[0072] 例如,图6为本实施例提供的一种第一电源走线设置成镂空结构的平面结构示意图。如图6所示,在一个示例中,面状的第一电源走线的与OLED阵列基板上的像素结构、栅线 and 数据线对应的区域可以设置有镂空结构219。需要说明的是,该镂空结构219的尺寸与像素结构、栅线和数据线的尺寸相对应,该镂空结构219的尺寸大于上述金属网格中网孔的尺寸。例如,第一电源走线205与像素结构对应的区域设置成镂空结构219主要是为了防止金属走线遮光,影响光线的透过率,即在像素结构对应的区域设置镂空结构可以增大光线的透过率,对入射光线进行充分的利用;第一电源走线与栅线、数据线对应的区域设置成镂空结构,主要是为了防止第一电源走线与栅线、数据线之间形成电容。例如,如图6所示,该镂空结构219可以包括多个非连续的子镂空结构2191(即多个子镂空结构彼此间间隔开),这样相当于把面状结构的电源走线分割成多个并联的区域,这样可以减小面状电源走线的电阻,从而可以大幅度的减小电源走线的电压降。

[0073] 例如,图7为本实施例提供的一种3T1C(3个晶体管1个电容)补偿像素电路的示意图。该补偿像素电路基于传统的2T1C像素电路以实现外部补偿功能。结合图4和图7可以看出,除了开关晶体管T1、T2和驱动晶体管T3之外,该像素结构还包括存储电容C1,该存储电容C1的一端例如与开关晶体管T1的漏极电连接,另一端与驱动晶体管T3的漏极电连接。例如,开关晶体管T1的栅极用于接受扫描信号G1而源极用于接收数据信号DATA;开关晶体管T2的栅极用于接受扫描信号G1,漏极用于向感测线SENSE输出感测信号,源极与驱动晶体管T2的漏极电连接;驱动晶体管T3的栅极与开关晶体管T1的漏极电连接,源极与电源电压VDD电连接;OLED的阳极与驱动晶体管T3的漏极电连接,而阴极与电源电压VSS电连接。在上述像素电路中,各晶体管可以为P型晶体管,但也可以为N型晶体管,所采用的驱动信号的进行则相应改变。例如,在本公开的实施例中,像素电路还可以为4T2C等结构,除上述开关晶体管和驱动晶体管之外,还可以包括补偿晶体管、复位晶体管等,在此不做限制。

[0074] 实施例二

[0075] 本实施例提供一种显示装置,该显示装置包括实施例一中的任一OLED阵列基板。显示装置中的其他结构可参见常规设计。该显示装置例如可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0076] 实施例三

[0077] 本实施例提供一种有机发光二极管(OLED)阵列基板的制备方法,例如,图8为本实施例提供的一种OLED阵列基板的制备方法的流程图,如图8所示,该制备方法包括如下步骤:

[0078] 步骤101、提供衬底基板。

[0079] 例如,该衬底基板可以为玻璃基板、石英基板以及塑料基板等。

[0080] 步骤102、在衬底基板上形成第一金属层,该第一金属层包括第一电源走线。

[0081] 例如,该第一金属层的材料包括铜、铜合金、银、银合金中的至少之一。

[0082] 步骤103、在第一金属层上形成第一绝缘层。

[0083] 例如,该第一绝缘层的材料可以包括有机绝缘材料(例如,丙烯酸类树脂)或者无机绝缘材料(例如,氮化硅 $\text{SiN}_x$ 或者氧化硅 $\text{SiO}_x$ )。

[0084] 步骤104、在第一绝缘层上形成第二金属层,该第二金属层包括第二电源走线,该第一电源走线通过贯穿第一绝缘层中的第一过孔结构与第二电源走线并联连接。

[0085] 例如,第二电源走线通过贯穿第一绝缘层中的至少两个第一过孔结构与第一电源走线并联连接,这样通过在多处实现第一电源走线和第二电源走线的并联连接可以进一步地减少电压降。例如,该多个第一过孔结构可以在同一构图工艺中形成,相比于形成一个第一过孔结构,形成多个第一过孔结构不会增加额外的工艺步骤,只需要根据需求选择不同的掩模板即可。

[0086] 例如,该第二金属层还可以包括与第二电源走线同层设置的金属电极,这样可以减少工艺步骤,降低工艺过程的复杂性。示例性地,第二电源走线与驱动晶体管的栅极同层设置。

[0087] 例如,在本实施例提供的制备方法中,该第一金属层的电阻率小于该第二金属层的电阻率。这样,和第二电源走线同层同材料形成的金属电极和第一电源走线可以采用不同电阻率的材料形成,将第一电源走线和第二电源走线并联连接,可以减小电源走线(包括第一电源走线和第二电源走线)的电阻,进而减小电压降。同时避免采用稳定性较好的铝等金属材料形成电源走线时电压降较大和采用电阻率较低的铜或者银,或者含有铜和银至少之一的金属合金形成金属电极时工艺不成熟的问题。

[0088] 例如,该第二金属层的材料包括镍、钼、铌、铝、钛和其任意合金中的至少之一。例如,该合金包括镍钼合金、镍铌合金、铌钼合金、铝钼合金、钛钼合金、铝铌合金、铝钛合金、钛铌合金、镍钼铌合金和铝钼钛合金。

[0089] 例如,在本实施例提供的制备方法中,第一电源走线的宽度大于第二电源走线的宽度。

[0090] 例如,第二电源走线的宽度相对较小可以提高像素的开口率,第一电源走线的宽度相对较大可以减小第一电源走线的电阻,进而减小电压降。

[0091] 例如,第一电源走线具有面状结构。例如,该第一电源走线为由金属网格形成的面状电极结构(而非单个条状或线状),该金属网格形成的面状电极结构包括多个网孔。该面状的第一电源走线可以降低电压降(IR drop),从而可以降低OLED阵列基板的能耗。需要说明的是,面状结构的第一电源走线是指电源走线在像素结构的宽度和长度方向上均有一定的尺寸和延伸范围。

[0092] 例如,本实施例提供的制备方法还包括形成驱动晶体管,该驱动晶体管包括栅极、栅绝缘层、有源层、第二绝缘层、第一电极和第二电极。

[0093] 例如,驱动晶体管的栅极与第二电源走线设置在同一层,驱动晶体管的栅极与第二电源走线采用相同的材料在相同的构图工艺中形成,且相互间隔设置。

[0094] 例如,驱动晶体管的第一电极(即驱动晶体管的输入电极)通过贯穿第二绝缘层和栅绝缘层的第二过孔结构与第二电源走线电连接。这样,驱动晶体管的第一电极和第二电源走线电连接,第二电源走线和第一电源走线电连接,以形成三层并联的结构,从而进一步地减小了第一电源走线和第二电源走线的电阻,进一步地减小了电压降。

[0095] 例如,在本实施例提供的OLED阵列基板中,当驱动晶体管为底栅型薄膜晶体管时,第二电源走线设置在第一电源走线和驱动晶体管的第一电极之间。当驱动晶体管为顶栅型薄膜晶体管时,第一电源走线可以设置在第二电源走线和驱动晶体管的第一电极之间,顶栅结构的驱动晶体管的各层结构可以参见上述底栅型结构的描述,在此不再赘述。

[0096] 例如,在本实施例提供的制备方法中,该第二电源走线通过第二绝缘层的第二过

孔结构与驱动晶体管的第一电极电连接。

[0097] 本发明的实施例提供一种有机发光二极管(OLED)阵列基板及其制备方法和显示装置具有以下至少一项有益效果:本公开通过采用稳定性较好的铝等金属材料形成驱动晶体管的电极和第二电源走线,采用电阻率较低的铜或者银,或者含有铜和银至少之一的金属合金形成第一电源走线,且第一电源走线和第二电源走线通过过孔结构并联连接的方式来减小电压降,以同时避免采用稳定性较好的铝等金属材料形成电源走线时电压降较大和采用电阻率较低的铜或者银,或者含有铜和银至少之一的金属合金形成金属电极时工艺不成熟的问题。

[0098] 有以下几点需要说明:

[0099] (1) 本发明实施例附图只涉及到与本发明实施例涉及到的结构,其他结构可参考通常设计。

[0100] (2) 为了清晰起见,在用于描述本发明的实施例的附图中,层或区域的厚度被放大或缩小,即这些附图并非按照实际的比例绘制。可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。

[0101] (3) 在不冲突的情况下,本发明的实施例及实施例中的特征可以相互组合以得到新的实施例。

[0102] 以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,本发明的保护范围应以所述权利要求的保护范围为准。




图1




图2




图3




图4




图5




图6




图7




图8

专利名称(译)	有机发光二极管阵列基板及其制备方法、显示装置		
公开(公告)号	<a href="#">CN109037273A</a>	公开(公告)日	2018-12-18
申请号	CN2017110427376.4	申请日	2017-06-08
[标]申请(专利权)人(译)	京东方科技集团股份有限公司 合肥鑫晟光电科技有限公司		
申请(专利权)人(译)	京东方科技集团股份有限公司 合肥鑫晟光电科技有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司 合肥鑫晟光电科技有限公司		
[标]发明人	朱升 张正元 随鹏 袁粲 卓晓军 王涛		
发明人	朱升 张正元 随鹏 袁粲 卓晓军 王涛		
IPC分类号	H01L27/32		
CPC分类号	H01L27/32 H01L27/3276 H01L27/3279		
其他公开文献	CN109037273B		
外部链接	<a href="#">Espacenet</a> <a href="#">SIPO</a>		

摘要(译)

本公开提供一种有机发光二极管阵列基板，该有机发光二极管阵列基板包括：衬底基板和依次设置在所述衬底基板上的第一金属层、第一绝缘层和第二金属层；其中，所述第一金属层包括第一电源走线，所述第二金属层包括第二电源走线；所述第二电源走线通过贯穿所述第一绝缘层中的第一过孔结构与所述第一电源走线并联连接。该阵列基板中第一电源走线和第二电源走线通过第一过孔结构并联连接，这可以减小电压降。

