



(12)发明专利申请

(10)申请公布号 CN 110197644 A

(43)申请公布日 2019. 09. 03

(21)申请号 201910498193.0

(22)申请日 2019.06.10

(71)申请人 武汉华星光电半导体显示技术有限公司

地址 430079 湖北省武汉市东湖新技术开
发区高新大道666号光谷生物创新园
C5栋305室

(72)发明人 王海

(74)专利代理机构 深圳市德力知识产权代理事
务所 44265

代理人 林才桂 王中华

(51)Int.Cl.

G09G 3/3225(2016.01)


权利要求书2页 说明书6页 附图2页

(54)发明名称

像素驱动电路

(57)摘要

本发明提供一种像素驱动电路。所述像素驱动电路应用于OLED显示面板,包括复位模块、补偿模块、发光模块及存储电容控制模块,补偿模块包括存储电容;复位模块用于接入第一控制信号及复位电压,并在第一控制信号的控制下复位补偿模块和发光模块;补偿模块用于接入第二控制信号,并在第二控制信号的控制下写入数据信号并进行阈值电压的补偿;发光模块用于接收第三控制信号,并在第三控制信号的控制下发光;存储电容控制模块用于根据OLED显示面板的刷新频率的不同,调整补偿模块中存储电容的电容值,通过存储电容控制模块根据OLED显示面板的刷新频率的不同,调整补偿模块中存储电容的电容值,能够避免因刷新频率的提高而造成充电不足。



1. 一种像素驱动电路,其特征在于,应用于OLED显示面板,包括复位模块(1)、与所述复位模块(1)电性连接的补偿模块(2)、与所述复位模块(1)电性连接的发光模块(3)及与所述补偿模块(2)电性连接的存储电容控制模块(4),所述补偿模块(2)包括存储电容;

所述复位模块(1)用于接入第一控制信号(S1)及复位电压(VI),并在所述第一控制信号(S1)的控制下将复位电压(VI)传输至补偿模块(2)和发光模块(3)以复位所述补偿模块(2)和发光模块(3);

所述补偿模块(2)用于接入第二控制信号(S2),并在所述第二控制信号(S2)的控制下写入数据信号(Data)并进行阈值电压的补偿;

所述发光模块(3)用于接收第三控制信号(S3),并在所述第三控制信号(S3)的控制下发光;

所述存储电容控制模块(4)用于根据所述OLED显示面板的刷新频率的不同,调整所述补偿模块(2)中存储电容的电容值。

2. 如权利要求1所述的像素驱动电路,其特征在于,所述存储电容控制模块(4)接收第一电容控制信号(ACT1)及第二电容控制信号(ACT2),以通过第一电容控制信号(ACT1)及第二电容控制信号(ACT2)的电位的改变调整所述补偿模块(2)中存储电容的电容值。

3. 如权利要求2所述的像素驱动电路,其特征在于,所述存储电容控制模块(4)包括第八薄膜晶体管(M8)及第九薄膜晶体管(M9);

所述第八薄膜晶体管(M8)的栅极接入第一电容控制信号(ACT1),源极接入电源高电位(VDD),漏极电性连接补偿模块(2);

所述第九薄膜晶体管(M9)的栅极接入第二电容控制信号(ACT2),源极接入电源高电位(VDD),漏极电性连接补偿模块(2)。

4. 如权利要求3所述的像素驱动电路,其特征在于,所述补偿模块(2)还包括第一薄膜晶体管(M1)、第二薄膜晶体管(M2)及第三薄膜晶体管(M3),所述存储电容包括第一电容(C1)及第二电容(C2);

所述第一薄膜晶体管(M1)的源极电性连接第二薄膜晶体管(M2)的漏极,漏极电性连接第三薄膜晶体管(M3)的漏极;

所述第二薄膜晶体管(M2)的栅极接入第二控制信号(S2),源极接入数据信号(Data);

所述第三薄膜晶体管(M3)的栅极接入第二控制信号(S2),源极电性连接所述第一薄膜晶体管(M1)的栅极;

所述第一电容(C1)的第一端电性连接所述第八薄膜晶体管(M8)的漏极,第二端电性连接所述第一薄膜晶体管(M1)的栅极;

所述第二电容(C2)的第一端电性连接所述第九薄膜晶体管(M9)的漏极,第二端电性连接所述第一薄膜晶体管(M1)的栅极。

5. 如权利要求4所述的像素驱动电路,其特征在于,所述第一电容(C1)的电容值大于第二电容(C2)的电容值。

6. 如权利要求5所述的像素驱动电路,其特征在于,当所述OLED显示面板的刷新频率 $\leq 60\text{Hz}$ 时,所述第一电容控制信号(ACT1)和第二电容控制信号(ACT2)控制所述第八薄膜晶体管(M8)及第九薄膜晶体管(M9)均打开;

当 $60\text{Hz} <$ 所述OLED显示面板的刷新频率 $\leq 90\text{Hz}$ 时,所述第一电容控制信号(ACT1)控制

所述第八薄膜晶体管 (M8) 打开,所述第二电容控制信号 (ACT2) 控制第九薄膜晶体管 (M9) 关闭;

当所述OLED显示面板的刷新频率 $>90\text{Hz}$ 时,所述第一电容控制信号 (ACT1) 控制所述第八薄膜晶体管 (M8) 关闭,所述第二电容控制信号 (ACT2) 控制第九薄膜晶体管 (M9) 打开。

7. 如权利要求4所述的像素驱动电路,其特征在于,所述复位模块 (1) 包括第四薄膜晶体管 (M4) 及第七薄膜晶体管 (M7);

所述第四薄膜晶体管 (M4) 的栅极接入第一控制信号 (S1),源极接入复位电压 (VI),漏极电性连接第一薄膜晶体管 (M1) 的栅极;

所述第七薄膜晶体管 (M7) 的栅极接入第一控制信号 (S1),源极接入复位电压 (VI),漏极电性连接发光模块 (3)。

8. 如权利要求7所述的像素驱动电路,其特征在于,所述发光模块 (3) 包括第五薄膜晶体管 (M5)、第六薄膜晶体管 (M6) 及有机发光二极管 (D1);

所述第五薄膜晶体管 (M5) 的栅极接入第三控制信号 (S3),源极接入电源高电压 (VDD),漏极电性连接第一薄膜晶体管 (M1) 的漏极;

所述第六薄膜晶体管 (M6) 的栅极接入第三控制信号 (S3),源极电性连接第一薄膜晶体管 (M1) 的漏极,漏极电性连接有机发光二极管 (D1) 的阳极;

所述有机发光二极管 (D1) 的阳极电性连接第七薄膜晶体管 (M7) 的漏极,阴极接入电源低电压 (VSS)。

9. 如权利要求8所述的像素驱动电路,其特征在于,所述第一薄膜晶体管 (M1)、第二薄膜晶体管 (M2)、第三薄膜晶体管 (M3)、第四薄膜晶体管 (M4)、第五薄膜晶体管 (M5)、第六薄膜晶体管 (M6) 及第七薄膜晶体管 (M7) 均为P型薄膜晶体管。

10. 如权利要求9所述的像素驱动电路,其特征在于,所述第一控制信号 (S1)、第二控制信号 (S2) 及第三控制信号 (S3) 的电位相互配合使得所述像素驱动电路依次进入复位阶段 (10)、阈值电压补偿阶段 (20) 及发光阶段 (30);

在所述复位阶段 (10),第一控制信号 (S1) 为低电位,第二控制信号 (S2) 及第三控制信号 (S3) 为高电位;

在阈值电压补偿阶段 (20),第二控制信号 (S2) 为低电位,第一控制信号 (S1) 及第三控制信号 (S3) 为高电位;

在发光阶段 (30),第三控制信号 (S3) 为低电位,第一控制信号 (S1) 及第二控制信号 (S2) 为高电位。

像素驱动电路

技术领域

[0001] 本发明涉及显示技术领域,尤其涉及一种像素驱动电路。

背景技术

[0002] 有机发光二极管 (Organic Light Emitting Display,OLED) 显示装置具有自发光、驱动电压低、发光效率高、响应时间短、清晰度和对比度高、近180°视角、使用温度范围宽,可实现柔性显示与大面积全色显示等诸多优点,被业界公认为是最有发展潜力的显示装置。

[0003] OLED显示装置按照驱动方式可以分为无源矩阵型OLED (Passive Matrix OLED, PMOLED) 和有源矩阵型OLED (Active Matrix OLED, AMOLED) 两大类,即直接寻址和薄膜晶体管 (Thin Film Transistor, TFT) 矩阵寻址两类。其中,AMOLED具有呈阵列式排布的像素,属于主动显示类型,发光效能高,通常用作高清晰度的大尺寸显示装置。

[0004] AMOLED是电流驱动器件,当有电流流过有机发光二极管时,有机发光二极管发光,且发光亮度由流过有机发光二极管自身的电流决定。大部分已有的集成电路 (Integrated Circuit, IC) 都只传输电压信号,故AMOLED的像素驱动电路需要完成将电压信号转变为电流信号的任务。传统的AMOLED像素驱动电路通常为2T1C,即两个薄膜晶体管加一个电容的结构,将电压变换为电流。

[0005] 随着显示技术的不断发展,用户对于显示面板的刷新频率的要求越来越高,目前主流的60Hz刷新频率已经不能满足用户的要求,需要使用90Hz或120Hz的高刷新频率的场景越来越多,对于60Hz刷新频率,扫描1行像素的时间为6.94 μ s,而90Hz刷新频率,扫描1行像素仅剩4.63 μ s,120Hz刷新频率(扫描1行像素仅剩3.4 μ s,目前的OLED显示面板的像素驱动电路,均只有一个固定电容值的存储电容,无法根据显示面板的刷新频率的变化调整存储电容的电容值,在应用于高刷新频率时,由于扫描时间的缩短,容易造成充电不足,引起画面异常。

发明内容

[0006] 本发明的目的在于提供一种像素驱动电路,能够随着OLED显示面板的刷新频率的改变,调整存储电容值,避免因刷新频率的提高而造成充电不足。

[0007] 为实现上述目的,本发明提供一种像素驱动电路,应用于OLED显示面板,包括复位模块、与所述复位模块电性连接的补偿模块、与所述复位模块电性连接的发光模块及与所述补偿模块电性连接的存储电容控制模块,所述补偿模块包括存储电容;

[0008] 所述复位模块用于接入第一控制信号及复位电压,并在所述第一控制信号的控制下将复位电压传输至补偿模块和发光模块以复位所述补偿模块和发光模块;

[0009] 所述补偿模块用于接入第二控制信号,并在所述第二控制信号的控制下写入数据信号并进行阈值电压的补偿;

[0010] 所述发光模块用于接收第三控制信号,并在所述第三控制信号的控制下发光;

[0011] 所述存储电容控制模块用于根据所述OLED显示面板的刷新频率的不同,调整所述补偿模块中存储电容的电容值。

[0012] 所述存储电容控制模块接收第一电容控制信号及第二电容控制信号,以通过第一电容控制信号及第二电容控制信号的电位的改变调整所述补偿模块中存储电容的电容值。

[0013] 所述存储电容控制模块包括第八薄膜晶体管及第九薄膜晶体管;

[0014] 所述第八薄膜晶体管)的栅极接入第一电容控制信号,源极接入电源高电位,漏极电性连接补偿模块;

[0015] 所述第九薄膜晶体管的栅极接入第二电容控制信号,源极接入电源高电位,漏极电性连接补偿模块。

[0016] 所述补偿模块还包括第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管,所述存储电容包括第一电容及第二电容;

[0017] 所述第一薄膜晶体管的栅极电性连接电性连接第一电容的第二端,,源极电性连接第二薄膜晶体管的漏极,漏极电性连接第三薄膜晶体管的漏极;

[0018] 所述第二薄膜晶体管的栅极接入第二控制信号,源极接入数据信号;

[0019] 所述第三薄膜晶体管的栅极接入第二控制信号,源极电性连接所述第一薄膜晶体管的栅极;

[0020] 所述第一电容的第一端电性连接所述第八薄膜晶体管的漏极,第二端电性连接所述第一薄膜晶体管的栅极;

[0021] 所述第二电容的第一端电性连接所述第九薄膜晶体管的漏极,第二端电性连接所述第一薄膜晶体管的栅极。

[0022] 所述第一电容的电容值大于第二电容的电容值。

[0023] 当所述OLED显示面板的刷新频率 $\leq 60\text{Hz}$ 时,所述第一电容控制信号和第二电容控制信号控制所述第八薄膜晶体管及第九薄膜晶体管均打开;

[0024] 当 $60\text{Hz} <$ 所述OLED显示面板的刷新频率 $\leq 90\text{Hz}$ 时,所述第一电容控制信号控制所述第八薄膜晶体管打开,所述第二电容控制信号控制第九薄膜晶体管关闭;

[0025] 当所述OLED显示面板的刷新频率 $> 90\text{Hz}$ 时,所述第一电容控制信号控制所述第八薄膜晶体管关闭,所述第二电容控制信号控制第九薄膜晶体管打开。

[0026] 所述复位模块包括第四薄膜晶体管及第七薄膜晶体管;

[0027] 所述第四薄膜晶体管的栅极接入第一控制信号,源极接入复位电压,漏极电性连接第一薄膜晶体管的栅极;

[0028] 所述第七薄膜晶体管的栅极接入第一控制信号,源极接入复位电压,漏极电性连接发光模块。

[0029] 所述发光模块包括第五薄膜晶体管、第六薄膜晶体管及有机发光二极管;

[0030] 所述第五薄膜晶体管的栅极接入第三控制信号,源极接入电源高电压,漏极电性连接第一薄膜晶体管的漏极;

[0031] 所述第六薄膜晶体管的栅极接入第三控制信号,源极电性连接第一薄膜晶体管的漏极,漏极电性连接有机发光二极管的阳极;

[0032] 所述有机发光二极管的阳极电性连接第七薄膜晶体管的漏极,阴极接入电源低电压。

[0033] 所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管及第七薄膜晶体管均为P型薄膜晶体管。

[0034] 所述第一控制信号、第二控制信号及第三控制信号的电位相互配合使得所述像素驱动电路依次进入复位阶段、阈值电压补偿阶段及发光阶段；

[0035] 在所述复位阶段，第一控制信号为低电位，第二控制信号及第三控制信号为高电位；

[0036] 在阈值电压补偿阶段，第二控制信号为低电位，第一控制信号及第三控制信号为高电位；

[0037] 在发光阶段，第三控制信号为低电位，第一控制信号及第二控制信号为高电位。

[0038] 本发明的有益效果：本发明提供一种像素驱动电路，应用于OLED显示面板，包括复位模块、与所述复位模块电性连接的补偿模块、与所述复位模块电性连接的发光模块及与所述补偿模块电性连接的存储电容控制模块，所述补偿模块包括存储电容；所述复位模块用于接入第一控制信号及复位电压，并在所述第一控制信号的控制下将复位电压传输至补偿模块和发光模块以复位所述补偿模块和发光模块；所述补偿模块用于接入第二控制信号，并在所述第二控制信号的控制下写入数据信号并进行阈值电压的补偿；所述发光模块用于接收第三控制信号，并在所述第三控制信号的控制下发光；所述存储电容控制模块用于根据所述OLED显示面板的刷新频率的不同，调整所述补偿模块中存储电容的电容值。本发明设置所述存储电容控制模块根据所述OLED显示面板的刷新频率的不同，调整所述补偿模块中存储电容的电容值，能够避免因刷新频率的提高而造成充电不足，提升像素驱动电路的稳定性。

附图说明

[0039] 为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

[0040] 附图中，

[0041] 图1为本发明的像素驱动电路的电路图；

[0042] 图2为本发明的像素驱动电路的时序图。

具体实施方式

[0043] 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

[0044] 请参阅图1，本发明提供一种像素驱动电路，应用于OLED显示面板，包括复位模块1、与所述复位模块1电性连接的补偿模块2、与所述复位模块1电性连接的发光模块3及与所述补偿模块2电性连接的存储电容控制模块4，所述补偿模块2包括存储电容；

[0045] 所述复位模块1用于接入第一控制信号S1及复位电压VI，并在所述第一控制信号S1的控制下将复位电压VI传输至补偿模块2和发光模块3以复位所述补偿模块2和发光模块3；

[0046] 所述补偿模块2用于接入第二控制信号S2，并在所述第二控制信号S2的控制下写入数据信号Data并进行阈值电压的补偿；

[0047] 所述发光模块3用于接收第三控制信号S3,并在所述第三控制信号S3的控制下发光;

[0048] 所述存储电容控制模块4用于根据所述OLED显示面板的刷新频率的不同,调整所述补偿模块2中存储电容的电容值。

[0049] 具体地,所述存储电容控制模块4接收第一电容控制信号ACT1及第二电容控制信号ACT2,以通过第一电容控制信号ACT1及第二电容控制信号ACT2的电位的改变调整所述补偿模块2中存储电容的电容值。

[0050] 进一步地,在本发明的优选实施例中,所述存储电容控制模块4包括第八薄膜晶体管M8及第九薄膜晶体管M9;所述第八薄膜晶体管M8的栅极接入第一电容控制信号ACT1,源极接入电源高电位VDD,漏极电性连接补偿模块2;所述第九薄膜晶体管M9的栅极接入第二电容控制信号ACT2,源极接入电源高电位VDD,漏极电性连接补偿模块2。

[0051] 具体地,在本发明的优选实施例中,所述补偿模块2还包括第一薄膜晶体管M1、第二薄膜晶体管M2及第三薄膜晶体管M3,所述存储电容包括第一电容C1及第二电容C2;所述第一薄膜晶体管M1的栅极电性连接第一电容C1的第二端,源极电性连接第二薄膜晶体管M2的漏极,漏极电性连接第三薄膜晶体管M3的漏极;所述第二薄膜晶体管M2的栅极接入第二控制信号S2,源极接入数据信号Data;所述第三薄膜晶体管M3的栅极接入第二控制信号S2,源极电性连接所述第一薄膜晶体管M1的栅极;所述第一电容C1的第一端电性连接所述第八薄膜晶体管M8的漏极,第二端电性连接所述第一薄膜晶体管M1的栅极;所述第二电容C2的第一端电性连接所述第九薄膜晶体管M9的漏极,第二端电性连接所述第一薄膜晶体管M1的栅极。

[0052] 进一步地,所述第一电容C1的电容值大于第二电容C2的电容值,当所述OLED显示面板的刷新频率 $\leq 60\text{Hz}$ 时,所述第一电容控制信号ACT1和第二电容控制信号ACT2控制所述第八薄膜晶体管M8及第九薄膜晶体管M9均打开;当 $60\text{Hz} < \text{所述OLED显示面板的刷新频率} \leq 90\text{Hz}$ 时,所述第一电容控制信号ACT1控制所述第八薄膜晶体管M8打开,所述第二电容控制信号ACT2控制第九薄膜晶体管M9关闭;当所述OLED显示面板的刷新频率 $> 90\text{Hz}$ 时,所述第一电容控制信号ACT1控制所述第八薄膜晶体管M8关闭,所述第二电容控制信号ACT2控制第九薄膜晶体管M9打开。

[0053] 需要说明的是,目前OLED显示面板常用的刷新频率包括30Hz、60Hz、90Hz及120Hz,如上述,对于30Hz及60Hz的OLED显示面板,本发明设置所述第一电容控制信号ACT1和第二电容控制信号ACT2控制所述第八薄膜晶体管M8及第九薄膜晶体管M9均打开,此时第一电容C1及第二电容C2同时启用,补偿模块2中的存储电容的大小为第一电容C1和第二电容C2的电容值的和,对于90Hz的OLED显示面板,本发明设置所述第一电容控制信号ACT1控制所述第八薄膜晶体管M8打开,所述第二电容控制信号ACT2控制第九薄膜晶体管M9关闭,第一电容C1启用,第二电容C2停用,所述补偿模块2中的存储电容的大小为第一电容C1的电容值,对于120Hz的OLED线面板,本发明设置所述第一电容控制信号ACT1控制所述第八薄膜晶体管M8关闭,所述第二电容控制信号ACT2控制第九薄膜晶体管M9打开,第一电容C1停用,第二电容C2启用,所述补偿模块2中的存储电容的大小为第二电容C2的电容值,从而本发明通过第一电容控制信号ACT1及第二电容控制信号ACT2的控制所述第一电容C1和第二电容C2的启用与否,使得所述补偿模块2中的存储电容的大小随着刷新频率的提升而减少,避免因刷

新频率提高导致存储电容充电不足,

[0054] 进一步地,在本发明的优选实施例中,所述第八薄膜晶体管M8及第九薄膜晶体管M9均为P型薄膜晶体管,当所述OLED显示面板的刷新频率 $\leq 60\text{Hz}$ 时,所述第一电容控制信号ACT1和第二电容控制信号ACT2均为低电位;当 $60\text{Hz} < \text{所述OLED显示面板的刷新频率} \leq 90\text{Hz}$ 时,所述第一电容控制信号ACT1为低电位,所述第二电容控制信号ACT2为高电位;当所述OLED显示面板的刷新频率 $> 90\text{Hz}$ 时,所述第一电容控制信号ACT1为高电位,所述第二电容控制信号ACT2为低电位。

[0055] 具体地,在本发明的优选实施例中,所述复位模块1包括第四薄膜晶体管M4及第七薄膜晶体管M7;所述第四薄膜晶体管M4的栅极接入第一控制信号S1,源极接入复位电压VI,漏极电性连接第一薄膜晶体管的栅极;所述第七薄膜晶体管M7的栅极接入第一控制信号S1,源极接入复位电压VI,漏极电性连接发光模块3。

[0056] 具体地,在本发明的优选实施例中,所述发光模块3包括第五薄膜晶体管M5、第六薄膜晶体管M6及有机发光二极管D1;

[0057] 所述第五薄膜晶体管M5的栅极接入第三控制信号S3,源极接入电源高电压VDD,漏极电性连接第一薄膜晶体管M1的漏极;

[0058] 所述第六薄膜晶体管M6的栅极接入第三控制信号S3,源极电性连接第一薄膜晶体管M1的漏极,漏极电性连接有机发光二极管D1的阳极;

[0059] 所述有机发光二极管D1的阳极电性连接第七薄膜晶体管M7的漏极,阴极接入电源低电压VSS。

[0060] 具体地,在本发明的优选实施例中,所述第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6及第七薄膜晶体管M7均为P型薄膜晶体管。

[0061] 进一步地,所述第一控制信号S1、第二控制信号S2及第三控制信号S3的电位相互配合使得所述像素驱动电路依次进入复位阶段10、阈值电压补偿阶段20及发光阶段30;

[0062] 在所述复位阶段10,第一控制信号S1为低电位,第二控制信号S2及第三控制信号S3为高电位;

[0063] 在阈值电压补偿阶段20,第二控制信号S2为低电位,第一控制信号S1及第三控制信号S3为高电位;

[0064] 在发光阶段30,第三控制信号S3为低电位,第一控制信号S1及第二控制信号S2为高电位。

[0065] 需要说明书的,结合图2,在复位阶段10,第一控制信号S1为低电位,第四薄膜晶体管M4及第七薄膜晶体管M7打开,将第一薄膜晶体管M1的栅极和有机发光二极管D1的阳极电位变成低电位,存储电容放电。

[0066] 在阈值电压补偿阶段20,第二控制信号S2为低电位,第二薄膜晶体管M2、第三薄膜晶体管M3打开。第一薄膜晶体管M1的源漏短接,且第一薄膜晶体管M1的栅极电位 $|V_A| > |V_{th}|$;即此时第一薄膜晶体管M1变成二极管,第一薄膜晶体管M1打开,直到第一薄膜晶体管M1的栅极的电位变成 $V_{data} - |V_{th}|$ 截止;

[0067] 在发光阶段30,第三控制信号S3低电位,第五薄膜晶体管M5、第六薄膜晶体管M6打开。第一薄膜晶体管M1的栅极相对于源极的电压 V_{gs} 为:

[0068] $V_{gs} = V_{dd} - (V_{data} - |V_{th}|)$;

[0069] 经过第一薄膜晶体管M1的电流 I_{ds} 为:

[0070] $I_{ds} = (1/2)K(V_{dd} - V_{data})^2$;

[0071] K为第一薄膜晶体管M1的特性常数,流过有机发光二极管D1的电流等于 I_{ds} ,第一薄膜晶体管M1和有机发光二极管D1的阈值电压与 I_{ds} 无关,第一薄膜晶体管M1和有机发光二极管D1的阈值电压得到补偿。

[0072] 值得一提的是,所述应用该像素驱动电路的OLED显示面板包括阵列排布的多个子像素,对应每一个子像素均设有一个像素驱动电路,对应每一行的子像素设置一条扫描线及一条发光信号线,对应每一列的子像素设置一条数据线,每一条扫描线输出一扫描信号,每一条发光信号线输出一发光信号,每一条数据线输出一数据信号,每一个像素驱动电路中,第一控制信号为其所在行的前一行扫描线输出的扫描信号,第二控制信号为其所在行的扫描线输出的扫描信号,第三控制信号为其所在行的发光信号线输出的发光信号,数据信号为其所在列的数据线输出的数据信号。

[0073] 综上所述,本发明提供一种像素驱动电路,应用于OLED显示面板,包括复位模块、与所述复位模块电性连接的补偿模块、与所述复位模块电性连接的发光模块及与所述补偿模块电性连接的存储电容控制模块,所述补偿模块包括存储电容;所述复位模块用于接入第一控制信号及复位电压,并在所述第一控制信号的控制下将复位电压传输至补偿模块和发光模块以复位所述补偿模块和发光模块;所述补偿模块用于接入第二控制信号,并在所述第二控制信号的控制下写入数据信号并进行阈值电压的补偿;所述发光模块用于接收第三控制信号,并在所述第三控制信号的控制下发光;所述存储电容控制模块用于根据所述OLED显示面板的刷新频率的不同,调整所述补偿模块中存储电容的电容值。本发明设置所述存储电容控制模块根据所述OLED显示面板的刷新频率的不同,调整所述补偿模块中存储电容的电容值,能够避免因刷新频率的提高而造成充电不足,提升像素驱动电路的稳定性。

[0074] 以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明权利要求的保护范围。




图1




图2

专利名称(译)	像素驱动电路		
公开(公告)号	CN110197644A	公开(公告)日	2019-09-03
申请号	CN201910498193.0	申请日	2019-06-10
[标]发明人	王海		
发明人	王海		
IPC分类号	G09G3/3225		
CPC分类号	G09G3/3225		
代理人(译)	王中华		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供一种像素驱动电路。所述像素驱动电路应用于OLED显示面板，包括复位模块、补偿模块、发光模块及存储电容控制模块，补偿模块包括存储电容；复位模块用于接入第一控制信号及复位电压，并在第一控制信号的控制下复位补偿模块和发光模块；补偿模块用于接入第二控制信号，并在第二控制信号的控制下写入数据信号并进行阈值电压的补偿；发光模块用于接收第三控制信号，并在第三控制信号的控制下发光；存储电容控制模块用于根据OLED显示面板的刷新频率的不同，调整补偿模块中存储电容的电容值，通过存储电容控制模块根据OLED显示面板的刷新频率的不同，调整补偿模块中存储电容的电容值，能够避免因刷新频率的提高而造成充电不足。

