



(12) 发明专利

(10) 授权公告号 CN 103531149 B

(45) 授权公告日 2015. 07. 15

(21) 申请号 201310530181. 4

CN 102930818 A, 2013. 02. 13,

(22) 申请日 2013. 10. 31

US 2005285827 A1, 2005. 12. 29,

(73) 专利权人 京东方科技集团股份有限公司
地址 100015 北京市朝阳区酒仙桥路 10 号
专利权人 成都京东方光电科技有限公司

审查员 李小艳

(72) 发明人 青海刚 祁小敬

(74) 专利代理机构 北京中博世达专利商标代理
有限公司 11274

代理人 申健

(51) Int. Cl.

G09G 3/32(2006. 01)

(56) 对比文件

CN 1779763 A, 2006. 05. 31,

KR 20060032830 A, 2006. 06. 15,

US 2008088547 A1, 2008. 04. 17,

JP 2008122836 A, 2008. 05. 29,

CN 103000132 A, 2013. 03. 27,


权利要求书2页 说明书10页 附图7页

(54) 发明名称

一种交流驱动的像素电路、驱动方法及显示装置

(57) 摘要

本发明的实施例提供一种交流驱动的像素电路、驱动方法及显示装置, 涉及显示器制造领域, 能够在有效避免有机发光二极管的快速老化的同时, 消除线路内阻对发光电流的影响和驱动晶体管阈值电压对面板显示不均匀性的影响。该像素电路包括: 第一电容、第二电容、第一电压输入单元、第二电压输入单元、数据信号输入单元、第一发光单元和第二发光单元。本发明的实施例用于显示器制造。



1. 一种交流驱动的像素电路,其特征在于,包括:第一电容、第二电容、第一电压输入单元、第二电压输入单元、数据信号输入单元、第一发光单元和第二发光单元;

所述第一发光单元用于在所述驱动控制端、第一电压输入端、第二电压输入端的控制下发光;

所述第二发光单元用于在所述驱动控制端、第一电压输入端、第二电压输入端的控制下发光;其中所述第一发光单元在预设的第一时间周期内发光和所述第二发光单元在预设的第二时间周期内发光;

其中所述第一电压输入单元用于在第一扫描端的控制下向所述第一发光单元和所述第二发光单元提供第一电压端的第一输入电压;

所述第二电压输入单元用于在第二扫描端的控制下向所述第一发光单元和第二发光单元提供第二电压端的第二输入电压;

所述数据信号输入单元用于在所述第一扫描端的控制下向所述驱动控制端输入数据线的数据线信号;

所述第一电容的第一极连接所述第一电压端,所述电容的第二极连接所述第一电压输入端;

所述第二电容的第一极连接所述第一电压输入端,所述第一电容的第二极连接所述驱动控制端。

2. 根据权利要求1所述的像素电路,其特征在于,所述第一电压输入单元包括第一开关晶体管,所述第一开关晶体管的栅极连接所述第一扫描端,所述第一开关晶体管的源极连接所述第一电压端,所述第一开关晶体管的漏极连接所述第一电压输入端。

3. 根据权利要求1所述的像素电路,其特征在于,所述数据信号输入单元包括第二开关晶体管,所述第二开关晶体管的栅极连接所述第一扫描端,所述第二开关晶体管的源极连接所述数据线,所述第二开关晶体管的漏极连接所述驱动控制端。

4. 根据权利要求1所述的像素电路,其特征在于,所述第二电压输入单元包括第三开关晶体管,所述第三开关晶体管的栅极连接所述第二扫描端,所述第三开关晶体管的源极连接所述第二电压端,所述第三开关晶体管的漏极连接所述第二电压输入端。

5. 根据权利要求1所述的像素电路,其特征在于,

所述第一发光单元包括:第一驱动晶体管和第一发光二极管;

所述第一驱动晶体管的栅极连接所述驱动控制端,所述第一驱动晶体管的源极连接所述第一电压输入端;

所述第一发光二极管的第一极连接所述第一驱动晶体管的漏极,所述第一发光二极管的第二极连接所述第二电压输入端;

所述第二发光单元包括:第二驱动晶体管和第二发光二极管;

所述第二驱动晶体管的栅极连接所述驱动控制端,所述第二驱动晶体管的源极连接所述第一电压输入端;

所述第二发光二极管的第二极连接所述第二驱动晶体管的漏极,所述第二发光二极管的第一极连接所述第二电压输入端;

所述第一驱动晶体管和所述第二驱动晶体管的类型不同。

6. 根据权利要求1-5任一项所述的像素电路,其特征在于,所述第一发光单元在所述

第一电压端和第二电压端提供的预设的高电平周期发光或预设的低电平周期发光,所述第二发光单元在所述第一电压端和第二电压端提供的预设的低电平周期发光或预设的高电平周期发光。

7. 一种显示装置,其特征在于,包括权利要求 1-6 任一项所述的像素电路。

8. 一种像素电路的驱动方法,其特征在于,包括:

在第一阶段,第一扫描端控制第一电压输入单元关闭,控制数据信号输入单元开启,数据线向驱动控制端输入第一参考电压,第二扫描端控制第二电压输入单元开启,将第二电压输入端和第二电压端导通,第一电容放电重置第一电压输入端的电压;

在第二阶段,第一扫描端控制第一电压输入单元关闭,控制数据信号输入单元开启,数据线向驱动控制端输入数据电压,第二扫描端控制第二电压输入单元关闭,第二电容耦合使得第一电压输入端的电压跳变;

在第三阶段,第一扫描端控制第一电压输入单元开启,控制数据信号输入单元关闭,第二扫描端控制第二电压输入单元开启,驱动控制端、第一电压输入端、第二电压输入端驱动第一发光单元发光;

在第四阶段,第一扫描端控制第一电压输入单元关闭,控制数据信号输入单元开启,数据线向驱动控制端输入第二参考电压,第二扫描端控制第二电压输入单元开启,将第二电压输入端和第二电压端导通,第一电容放电重置第一电压输入端的电压;

在第五阶段,第一扫描端控制第一电压输入单元关闭,控制数据信号输入单元开启,数据线向驱动控制端输入数据电压,第二扫描端控制第二电压输入单元关闭,第二电容耦合使得第一电压输入端的电压跳变;

在第六阶段,第一扫描端控制第一电压输入单元开启,控制数据信号输入单元关闭,第二扫描端控制第二电压输入单元开启,驱动控制端、第一电压输入端、第二电压输入端驱动第二发光单元发光。

9. 根据权利要求 8 所述的驱动方法,其特征在于,

在第一阶段,第一开关晶体管、第二驱动晶体管截止,第二开关晶体管、第三开关晶体管及第一驱动晶体管导通;

在第二阶段,第一开关晶体管及第三开关晶体管截止,第二开关晶体管导通,第一驱动晶体管及第二驱动晶体管断路;

在第三阶段,第一开关晶体管、第三开关晶体管、第一驱动晶体管导通、第二开关晶体管及第二驱动晶体管截止;

在第四阶段,第一开关晶体管、第一驱动晶体管截止,第二开关晶体管、第三开关晶体管及第二驱动晶体管导通;

在第五阶段,第一开关晶体管、第三开关晶体管管截止,第二开关晶体管导通,第一驱动晶体及第二驱动晶体管断路;

在第六阶段,第一开关晶体管、第三开关晶体管及第二驱动晶体管开启,第二开关晶体管、第一驱动晶体管截止。

一种交流驱动的像素电路、驱动方法及显示装置

技术领域

[0001] 本发明涉及显示器制造领域,尤其涉及一种交流驱动的像素电路、驱动方法及显示装置。

背景技术

[0002] AMOLED (Active Matrix Organic Light Emitting Diode,有源矩阵有机发光二极管面板)能够发光是由驱动 TFT (Thin Film Transistor,薄膜场效应晶体管),在饱和状态时产生的电流所驱动,因为输入相同的灰阶电压时,不同的临界电压会产生不同的驱动电流,造成电流的不一致性。LTPS (Low Temperature Poly-silicon,低温多晶硅)制程上 V_{th} (晶体管阈值电压)的均匀性非常差,同时 V_{th} 也有漂移,如此传统的 2T1C 电路亮度均匀性一直很差。影响亮度均匀性的另一个原因在于,由于线路存在内阻,而 OLED 是电流驱动的发光器件,一旦有电流通过,线路内阻上必然产生压降,因此会直接导致不同位置的电源电压达不到要求的电压。

[0003] 此外,OLED 有机发光二极管的老化问题,这是所有 OLED 发光显示都必须面对的共性问题,由于现有技术大多使用直流驱动,空穴和电子的传输方向是固定不变的,它们分别从正负极注入到发光层,在发光层中形成激子,辐射发光。其中未参与复合的多余空穴(或电子),或者积累在空穴传输层/发光层(或发光层/电子传输层)界面,或者越过势垒流入电极。随着使用时间的延长,而随着 OLED 使用时间的延长,在发光层的内部面积累的很多未复合的载流子使得 OLED 内部形成内建电场,导致发光二极管的阈值电压不断升高,其发光亮度也会不断降低,能量利用效率也逐步降低。现有技术提出了一种 OLED 交流驱动电路,该电路虽然实现了 OLED 的交流驱动解决了 OLED 有机发光二极管的老化问题,然而无法改善内阻和驱动晶体管阈值对面板显示不均匀性的影响。

发明内容

[0004] 本发明的实施例提供一种交流驱动的像素电路、驱动方法及显示装置,能够在有效避免有机发光二极管的快速老化的同时,消除线路内阻对发光电流的影响和驱动晶体管阈值电压对面板显示不均匀性的影响。

[0005] 为达到上述目的,本发明的实施例采用如下技术方案:

[0006] 一方面,提供一种交流驱动的像素电路,其特征在于,包括:第一电容、第二电容、第一电压输入单元、第二电压输入单元、数据信号输入单元、第一发光单元和第二发光单元;

[0007] 所述第一发光单元用于在所述驱动控制端、第一电压输入端、第二电压输入端的控制下发光;

[0008] 所述第二发光单元用于在所述驱动控制端、第一电压输入端、第二电压输入端的控制下发光;其中所述第一发光单元在预设的第一时间周期内发光和所述第二发光单元在预设的第二时间周期内发光;

[0009] 其中所述第一电压输入单元用于在第一扫描端的控制下向所述第一发光单元和所述第二发光单元提供第一电压端的第一输入电压；

[0010] 所述第二电压输入单元用于在所述第二扫描端的控制下向所述第一发光单元和第二发光单元提供第二电压端的第二输入电压；

[0011] 所述数据信号输入单元用于在所述第一扫描端的控制下向所述驱动控制端输入数据线的数据线信号；

[0012] 所述第一电容的第一极连接所述第一电压端，所述电容的第二极连接所述第一电压输入端；

[0013] 所述第二电容的第一极连接所述第一电压输入端，所述第一电容的第二极连接所述驱动控制端。

[0014] 可选的，所述第一电压输入单元包括第一开关晶体管，所述第一开关晶体管的栅极连接所述第一扫描端，所述第一开关晶体管的源极连接所述第一电压端，所述第一开关晶体管的漏极连接所述第一电压输入端。

[0015] 可选的，所述数据信号输入单元包括第二开关晶体管，所述第二开关晶体管的栅极连接所述第一扫描端，所述第二开关晶体管的源极连接所述数据线，所述第二开关晶体管的漏极连接所述驱动控制端。

[0016] 可选的，所述第二电压输入单元包括第三开关晶体管，所述第三开关晶体管的栅极连接所述第二扫描端，所述第三开关晶体管的源极连接所述第二电压端，所述第三开关晶体管的漏极连接所述第二电压输入端。

[0017] 可选的，所述第一发光单元包括：第一驱动晶体管和第一发光二极管；

[0018] 所述第一驱动晶体管的栅极连接所述驱动控制端，所述第一驱动晶体管的源极连接所述第一电压输入端；

[0019] 所述第一发光二极管的第一极连接所述第一驱动晶体管的漏极，所述第一发光二极管的第二极连接所述第二电压输入端；

[0020] 所述第二发光单元包括：第二驱动晶体管和第二发光二极管；

[0021] 所述第二驱动晶体管的栅极连接所述驱动控制端，所述第二驱动晶体管的源极连接所述第一电压输入端；

[0022] 所述第二发光二极管的第二极连接所述第二驱动晶体管的漏极，所述第二发光二极管的第一极连接所述第二电压输入端；

[0023] 所述第一驱动晶体管和所述第二驱动晶体的类型不同。

[0024] 可选的，所述第一发光单元在所述第一电压端和第二电压端提供的预设的高电平周期发光或预设的低电平周期发光，所述第二发光单元在所述第一电压端和第二电压端提供的预设的低电平周期发光或预设的高电平周期发光。

[0025] 一方面，提供一种显示装置，包括上述任一项所述的像素电路。

[0026] 一方面，提供一种像素电路的驱动方法，其特征在于，包括：

[0027] 在第一阶段，第一扫描端控制第一电压输入单元关闭，控制数据信号输入单元开启，数据线向驱动控制端输入第一参考电压，第二扫描端控制第二电压输入单元开启，将第二电压输入端和第二电压端导通，第一电容放电重置第一电压输入端的电压；

[0028] 在第二阶段，第一扫描端控制第一电压输入单元关闭，控制数据信号输入单元开

启,数据线向驱动控制端输入数据电压,第二扫描端控制第二电压输入单元关闭,第二电容耦合使得第一电压输入端的电压跳变;

[0029] 在第三阶段,第一扫描端控制第一电压输入单元开启,控制数据信号输入单元关闭,第二扫描端控制第二电压输入单元开启,驱动控制端、第一电压输入端、第二电压输入端驱动第一发光单元发光;

[0030] 在第四阶段,第一扫描端控制第一电压输入单元关闭,控制数据信号输入单元开启,数据线向驱动控制端输入第二参考电压,第二扫描端控制第二电压输入单元开启,将第二电压输入端和第二电压端导通,第一电容放电重置第一电压输入端的电压;

[0031] 在第五阶段,第一扫描端控制第一电压输入单元关闭,控制数据信号输入单元开启,数据线向驱动控制端输入数据电压,第二扫描端控制第二电压输入单元关闭,第二电容耦合使得第一电压输入端的电压跳变;

[0032] 在第六阶段,第一扫描端控制第一电压输入单元开启,控制数据信号输入单元关闭,第二扫描端控制第二电压输入单元开启,驱动控制端、第一电压输入端、第二电压输入端驱动第二发光单元发光。

[0033] 可选的,在第一阶段,第一开关晶体管、第二驱动晶体管截止,第二开关晶体管、第三开关晶体管及第一驱动晶体管导通;

[0034] 在第二阶段,第一开关晶体管及第三开关晶体管截止,第二开关晶体管导通,第一驱动晶体管及第二驱动晶体管断路;

[0035] 在第三阶段,第一开关晶体管、第三开关晶体管、第一驱动晶体管导通、第二开关晶体管及第二驱动晶体管截止;

[0036] 在第四阶段,第一开关晶体管、第一驱动晶体管截止,第二开关晶体管、第三开关晶体管及第二驱动晶体管导通;

[0037] 在第五阶段,第一开关晶体管、第三开关晶体管管截止,第二开关晶体管导通,第一驱动晶体及第二驱动晶体管断路;

[0038] 在第六阶段,第一开关晶体管、第三开关晶体管及第二驱动晶体管开启,第二开关晶体管、第一驱动晶体管截止。

[0039] 本发明的实施例提供的交流驱动的像素电路、驱动方法及显示装置,在每个像素电路中设置补偿电容以及两个分别工作在不同的时间周期内的发光单元以实现像素电路的交流驱动,能够在有效避免有机发光二极管的快速老化的同时,消除线路内阻对发光电流的影响和驱动晶体管阈值电压对面板显示不均匀性的影响。

附图说明

[0040] 为了更清楚地说明本发明的实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例。

[0041] 图 1 为本发明的实施例提供的一种交流驱动的像素电路的结构示意图;

[0042] 图 2 为本发明的另一实施例提供的一种交流驱动的像素电路的结构示意图;

[0043] 图 3 为本发明的实施例提供的一种交流驱动的像素电路的输入信号时序状态示意图;

- [0044] 图 4 为本发明的实施例提供的一种交流驱动的像素电路工作第一阶段等效电路图；
- [0045] 图 5 为本发明的实施例提供的一种交流驱动的像素电路工作第二阶段等效电路图；
- [0046] 图 6 为本发明的实施例提供的一种交流驱动的像素电路工作第三阶段等效电路图；
- [0047] 图 7 为本发明的实施例提供的一种交流驱动的像素电路工作第四阶段等效电路图；
- [0048] 图 8 为本发明的实施例提供的一种交流驱动的像素电路工作第五阶段等效电路图；
- [0049] 图 9 为本发明的实施例提供的一种交流驱动的像素电路工作第六阶段等效电路图。

具体实施方式

[0050] 下面将结合本发明的实施例中的附图,对本发明的实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。

[0051] 本发明所有实施例中采用的开关晶体管和驱动晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件,此外本发明实施例所采用的晶体管包括 P 型晶体管和 N 型晶体管两种,其中, P 型晶体管在栅极为低电平时导通,在栅极为高电平时截止, N 型晶体管在栅极为高电平时导通,在栅极为低电平时截止,其中对于导通在本技术领域内也用打开或开启替代,截止可以在本技术领域内也用关闭替代,在本申请的实施例中可以表示对应的功能。

[0052] 参照图 1 所示,一种交流驱动的像素电路,包括:第一电容 C1、第二电容 C2,第一电压输入单元 11、第二电压输入单元 12、数据信号输入单元 13、第一发光单元 14 和第二发光单元 15;

[0053] 第一发光单元 14 连接第一电压输入端 a、第二电压输入端 b、驱动控制端 g,用于在驱动控制端 g、第一电压输入端 a、第二电压输入端 b 的控制下在第 N 帧发光;

[0054] 第二发光单元 15 连接第一电压输入端 a、第二电压输入端 b、驱动控制端 g,用于在驱动控制端 g、第一电压输入端 a、第二电压输入端 b 的控制下在与第 N 帧相邻的第 N+1 帧发光;

[0055] 其中第一电压输入单元 11 连接第一电压端 POWER1 (n)、第一电压输入端 a 和第一扫描端 G (n);用于在第一扫描端 G (n)的控制下向第一发光单元 14 和第二发光单元 15 提供第一电压端 POWER1 (n)的第一输入电压;

[0056] 第二电压输入单元 12 连接第二电压端 POWER2(n)、第二电压输入端 b 和第二扫描端 EM (n);用于在第二扫描端 EM (n)的控制下向第一发光单元 14 和第二发光单元 15 提供第二电压端 POWER2 (n)的第二输入电压;

[0057] 数据信号输入单元 13 连接数据线 DATA、第一扫描端 G (n)和驱动控制端 g,用于在第一扫描端 G (n)的控制下向驱动控制端 g 输入数据线 DATA 数据线信号;

[0058] 第一电容 C1 的第一极连接第一电压端 POWER1 (n),第一电容 C1 的第二极连接第

一电压输入端 a；

[0059] 第二电容 C2 的第一极连接第一电压输入端 a，所述第二电容的第二极连接所述驱动控制端 g。

[0060] 其中，第一时间周期和第二时间周期可以为相邻的两个数据帧，但不以此为限定；第一时间周期和第二时间周期可以根据需要进行设定。通常，“一个数据帧(简称为一帧)”即为“一个显示周期”的时间，约在数毫秒至数十毫秒。

[0061] 本发明的实施例提供的交流驱动的像素电路，在每个像素电路中设置补偿电容以及两个分别工作在不同的时间周期内的发光单元以实现像素电路的交流驱动，能够在有效避免有机发光二极管的快速老化的同时，消除线路内阻对发光电流的影响和驱动晶体管阈值电压对面板显示不均匀性的影响。

[0062] 本发明的实施例提供一种交流驱动的像素电路，包括：第一电容 C1、第二电容 C2、第一电压输入单元 11、第二电压输入单元 12、数据信号输入单元 13、第一发光单元 14 和第二发光单元 15；

[0063] 其中，第一电压输入单元 11 包括第一开关晶体管 T1，所述第一开关晶体管 T1 的栅极连接所述第一扫描端 G(n)，所述第一开关晶体管 T1 的源极连接所述第一电压端 POWER1(n)，所述第一开关晶体管 T1 的漏极连接所述第一电压输入端 a。

[0064] 数据信号输入单元 13 包括第二开关晶体管 T2，所述第二开关晶体管 T2 的栅极连接所述第一扫描端 G(n)，所述第二开关晶体管 T2 的源极连接所述数据线 DATA，所述第二开关晶体管 T2 的漏极连接驱动控制端 g。

[0065] 第二电压输入单元 12 包括第三开关晶体管 T3，所述第三开关晶体管 T3 的栅极连接所述第二扫描端 EM(n)，所述第三开关晶体管 T3 的源极连接所述第二电压端 POWER2(n)，所述第三开关晶体管 T3 的漏极连接所述第二电压输入端 b。

[0066] 所述第一发光单元 14 包括：第一驱动晶体管 DTFT1 和第一发光二极管 OLED1；

[0067] 所述第一驱动晶体管 DTFT1 的栅极连接所述驱动控制端 g，所述第一驱动晶体管 DTFT1 的源极连接所述第一电压输入端 a；

[0068] 所述第一发光二极管 OLED1 的第一极连接所述第一驱动晶体管 DTFT1 的漏极，所述第一发光二极管 OLED1 的第二极连接所述第二电压输入端 b；

[0069] 所述第二发光单元 15 包括：第二驱动晶体管 DTFT2 和第二发光二极管 OLED2；

[0070] 所述第二驱动晶体管 DTFT2 的栅极连接所述驱动控制端 g，所述第二驱动晶体管 DTFT2 的源极连接所述第一电压输入端 a；

[0071] 所述第二发光二极管 OLED2 的第二极连接所述第二驱动晶体管 DTFT2 的漏极，所述第二发光二极管 OLED1 的第一极连接所述第二电压输入端 b；

[0072] 所述第一驱动晶体管 DTFT1 和第二驱动晶体管 DTFT2 的类型不同。

[0073] 例如，第一驱动晶体管 DTFT1 为 P 型晶体管，第二驱动晶体管 DTFT1 为 N 型晶体管。

[0074] 所述第一发光单元在所述第一电压端和第二电压端提供的预设的高电平周期发光或预设的低电平周期发光，所述第二发光单元在所述第一电压端和第二电压端提供的预设的低电平周期发光或预设的高电平周期发光。

[0075] 可选的在采用交流电时，所述第一发光单元在所述第一电压端和第二电压端提供的交流电的正半周发光或负半周发光，所述第二发光单元在所述第一电压端和第二电压端

提供的交流电的负半周发光或正半周发光,即第一发光单元在交流电的正半周发光时,第二发光单元在交流电的负半周发光;第二发光单元在交流电的正半周发光时,第一发光单元在交流电的负半周发光。可以采用以下方式提供交流电:当前像素电路在进行当前帧的输出和下一帧的输出时,第一电压端 POWER1 (n) 和第二电压端 POWER2 (n) 的电压要发生反向跳变。

[0076] 本发明的实施例提供一种显示装置,包括上述的像素电路。

[0077] 本发明的实施例提供的显示装置,在每个像素电路中设置补偿电容以及两个分别工作在不同的时间周期内的发光单元以实现像素电路的交流驱动,能够在有效避免有机发光二极管的快速老化的同时,消除线路内阻对发光电流的影响和驱动晶体管阈值电压对面板显示不均匀性的影响。

[0078] 本发明的实施例提供一种像素电路的驱动方法,包括:

[0079] 在第一阶段,第一扫描端控制第一电压输入单元关闭,控制数据信号输入单元开启,数据线向驱动控制端输入第一参考电压,第二扫描端控制第二电压输入单元开启,将第二电压输入端和第二电压端导通,第一电容放电重置第一电压输入端的电压;

[0080] 在第二阶段,第一扫描端控制第一电压输入单元关闭,控制数据信号输入单元开启,数据线向驱动控制端输入数据电压,第二扫描端控制第二电压输入单元关闭,第二电容耦合使得第一电压输入端的电压跳变;

[0081] 在第三阶段,第一扫描端控制第一电压输入单元开启,控制数据信号输入单元关闭,第二扫描端控制第二电压输入单元开启,驱动控制端、第一电压输入端、第二电压输入端驱动第一发光单元发光;

[0082] 在第四阶段,第一扫描端控制第一电压输入单元关闭,控制数据信号输入单元开启,数据线向驱动控制端输入第二参考电压,第二扫描端控制第二电压输入单元开启,将第二电压输入端和第二电压端导通,第一电容放电重置第一电压输入端的电压;

[0083] 在第五阶段,第一扫描端控制第一电压输入单元关闭,控制数据信号输入单元开启,数据线向驱动控制端输入数据电压,第二扫描端控制第二电压输入单元关闭,第二电容耦合使得第一电压输入端的电压跳变;

[0084] 在第六阶段,第一扫描端控制第一电压输入单元开启,控制数据信号输入单元关闭,第二扫描端控制第二电压输入单元开启,驱动控制端、第一电压输入端、第二电压输入端驱动第二发光单元发光。

[0085] 可选的,该方法还包括:在第一阶段,第一开关晶体管、第二驱动晶体管截止,第二开关晶体管、第三开关晶体管及第一驱动晶体管导通;

[0086] 在第二阶段,第一开关晶体管及第三开关晶体管截止,第二开关晶体管导通,第一驱动晶体管及第二驱动晶体管断路;

[0087] 在第三阶段,第一开关晶体管、第三开关晶体管、第一驱动晶体管导通、第二开关晶体管及第二驱动晶体管截止;

[0088] 在第四阶段,第一开关晶体管、第一驱动晶体管截止,第二开关晶体管、第三开关晶体管及第二驱动晶体管导通;

[0089] 在第五阶段,第一开关晶体管、第三开关晶体管管截止,第二开关晶体管导通,第一驱动晶体及第二驱动晶体管断路;

[0090] 在第六阶段,第一开关晶体管、第三开关晶体管及第二驱动晶体管开启,第二开关晶体管、第一驱动晶体管截止。

[0091] 本发明的实施例提供的交流驱动的像素电路的驱动方法,在每个像素电路中设置补偿电容以及两个分别工作在不同的时间周期内的发光单元以实现像素电路的交流驱动,能够在有效避免有机发光二极管的快速老化的同时,消除线路内阻对发光电流的影响和驱动晶体管阈值电压对面板显示不均匀性的影响。

[0092] 以上第一扫描端、第二扫描端可以采用单独供电的方式,也可以采用扫描线的形式进行供电,或者两者结合任意组合,以下具体实施例以扫描线的形式进行说明,即第一扫描线作为第一扫描端、第二扫描线作为第二扫描端分别为本发明的电路提供输入的控制信号。

[0093] 具体的,结合图 3 所示的信号时序状态图,图 2 所示的像素电路,以第一时间周期和第一时间周期为相邻的两个数据帧(N 和 N+1)为例对本发明提供的像素驱动方法具体说明如下:

[0094] 图 3 为本发明的像素驱动电路原理图,整个电路的构成包括 3 个开关晶体管(T1-T3),两个驱动晶体管 DTFT1、DTFT2,两个电容 C1 和 C2,DTFT1 为 P 型,DTFT2 为 N 型,T1、T3 作为开关晶体管为 P 型,T2 作为开关晶体管为 N 型,两个发光二极管 OLED1、OLED2,可以理解的是,发光二极管包括阴极和阳极,因此以上发光二极管的第一极和第二极分别为发光二极管的阳极和阴极,根据具体需求与驱动晶体管的漏极连接,本实施例中发光二极管的第一极为阳极,第二极为阴极;每行有一个第一扫描信号线 G(n)、一个第二扫描信号线 EM(n) 用于发光控制,电源信号分别由第一电压端 POWER1(n)、第二电压端 POWER2(n) 提供,一条数据线 DATA。需要说明的是每一行像素电路需要单独的电源信号控制,且每过一帧的时间后,每行像素电路电源信号(第一电压端 POWER1、第二电压端 POWER2) 需要翻转。参照图 3 所示,当前像素电路的电源由第一电压端 POWER1(n)、第二电压端 POWER2(n) 提供,下一级像素电路的电源由第一电压端 POWER1(n+1)、第二电压端 POWER2(n+1) 提供,图 3 中还示出了当前像素电路的第一扫描线 G(n) 信号、第二扫描线 EM(n) 信号,下一级像素电路的第一扫描线 EM(n+1) 信号、第二扫描线 G(n+1) 信号,其中每行像素电路的操作分 3 个阶段(图 3 中示出,当前帧 t1-t3 以及下一帧 t4-t6),由于相邻两帧的发光驱动是由像素电路中对称的部分交替进行,因此这里会将相邻两帧的每个阶段的电路操作作一一说明,共 6 个阶段,但电路操作本身只需 3 个阶段。开关晶体管开启电平为高电平 VGH,关闭电平为 VGL。电源的高电平为 VDD,低电平为 VSS。因此相对于 P 型的开关晶体管,当替换成 N 型的开关晶体管时,只需要调换栅极的信号时序即可,当然本发明中以开关晶体管能够实现方法权利要求中的开关作用即可。

[0095] 具体电路操作时序图如图 3 所示,第 N 帧的三个阶段的操作情况如下:

[0096] 第一阶段 t1:等效电路如图 4, G(n) 为高电平、EM(n) 为低电平。T1 截止,T2、T3 导通,同时 POWER2(n) 从 VDD 跳变为 VSS,POWER1(n) 从 VSS 跳变为 VDD。此时数据线 DATA 上的信号为第一参考电压 Vref1。需要说明的是该第一参考电压 Vref1 对应于最低灰阶数据信号电压,即对于 P 型 TFT 驱动管,可以取 Vdata(max) 为 Vref1 即数据线信号的最大值,因此 Vref1 满足以下条件:

[0097] $VDD - Vref1 > |V_{thd1}|$ 且 $Vref1 \geq Vdata$;

[0098] V_{thd1} 为 DTFT1 的阈值电压, $V_{data(max)}$ 为数据线信号中电压的最大值, 此时 DTFT2 虽然开启, 但由于从两个 $POWER1(n)$ 和 $POWER2(n)$ 电压跳变开始, OLED2 已经从交流驱动的正半周期进入交流驱动的负半周期, OLED2 处于反向偏置, 没有电流流过, 因此 DTFT2 处于源极开路的状态, OLED2 进入恢复时期。由于 V_{ref1} 使得 DTFT1 开启, 因此 C2 通过 DTFT1 放电, 电流会流过 OLED1, a 点的电位不断的下降, 直到 a 点的电位为 $V_{ref1} + |V_{thd1}|$, 因此 a 点电位为:

$$[0099] \quad V_a = V_{ref1} + |V_{thd1}|。$$

[0100] 第二阶段 t_2 : 等效电路如图 5, $G(n)$ 为高电平、 $EM(n)$ 跳变为高电平, 因此 T1、T3 截止, T2 导通。a 点处于悬空状态, 数据线上的电压从 V_{ref1} 跳变为 V_{data} , 由于 C2 的耦合, a 点的电位跳变为:

$$[0101] \quad V_a = V_{ref1} + |V_{thd1}| + (V_{data} - V_{ref1}) * C_2 / (C_1 + C_2);$$

[0102] 因此对 C2 来说, 两端的压差为:

$$[0103] \quad V_{c2} = V_a - V_g = V_{ref1} + |V_{thd1}| + (V_{data} - V_{ref1}) * C_2 / (C_1 + C_2) - V_{data};$$

$$[0104] \quad = (V_{ref1} - V_{data}) * C_1 / (C_1 + C_2) + |V_{thd1}|;$$

[0105] 同时对于 OLED1 和 OLED2 都处于断路状态。

[0106] 第三阶段 t_3 : 等效电路如图 6, 该阶段, $G(n)$ 跳变为低电平、 $EM(n)$ 跳变为低电平, T1、T3 导通, T2 截止。OLED1 为正向偏置, 处于交流驱动的正半周期进入工作状态, 而 OLED2 为反向偏置, 处于交流驱动的负半周期进入恢复期无电流流过。因此 DTFT2 处于源极断路状态。对于 DTFT1 来说, 由于 T2 截止, 栅极处于悬空状态, 因此 a 点电位的变化对于电容 C2 两端的电压没有影响, DTFT1 的栅源电压仍然为上一阶段 C2 两端的电压即:

$$[0107] \quad V_{sg} = V_{c2} = (V_{ref1} - V_{data}) * C_1 / (C_1 + C_2) + |V_{thd1}|;$$

[0108] 通过 DTFT1 的驱动电流即 OLED1 的发光电流为:

$$[0109] \quad I_{oled1} = k_{d1} (V_{sg} - |V_{thd1}|)^2$$

$$[0110] \quad = k_{d1} [(V_{ref1} - V_{data}) * C_1 / (C_1 + C_2) + |V_{thd1}| - |V_{thd1}|]^2;$$

$$[0111] \quad = k_{d1} [(V_{ref1} - V_{data}) * C_1 / (C_1 + C_2)]^2$$

[0112] K_{d1} 为与工艺和驱动设计有关的常数; V_{thd1} 为 DTFT1 的阈值电压。驱动电流只受数据电压 V_{data} 和第一参考电压 V_{ref1} 的影响, 与驱动管 DTFT1 的阈值没有关系了。OLED2 从交流驱动的正半周期转向负半周期, 而且 OLED2 将在一帧的时间内都处于负半周期。当负半周电压来到时, 发光层界面上多余空穴和电子改变运动方向, 朝着相反的方向运动, 相对地消耗了这些多余的电子和空穴, 从而削弱了由正半周的多余载流子在 OLED 内部形成的内建电场, 进一步增强了下一个正半周的载流子注入及复合, 最终有利提高复合效率。另外, 负半周的反向偏压处理可以“烧断 (Burn out)”某些局部导通的微观小通道“细丝 (Filaments)”, 这种细丝实际上是由某种“针孔”引起的, 针孔的消除对于延长器件的使用寿命是相当重要的, 其中针孔为半导体沉积过程中沉积不均匀形成的细孔。因此 OLED2 在这一帧时间中处于恢复期。

[0113] 在过了一帧的时间后, 进入第 N+1 帧, 该帧电路的 3 个阶段的操作情况如下:

[0114] 第四阶段 t_4 : 等效电路如图 7, $G(n)$ 为高电平、 $EM(n)$ 为低电平。T1 截止, T2、T3 导通, 同时 $POWER1(n)$ 从 VDD 跳变为 VSS, $POWER2(n)$ 从 VSS 跳变为 VDD。此时数据线上的信号为第二参考电压 V_{ref2} 。需要说明的是该第二参考电压 V_{ref2} 对应于最低灰阶数据信

号电压,即对于 N 型 TFT 驱动管,可以取 $V_{data(min)}$ 为 V_{re2f} ,因此 V_{ref} 满足以下条件:

[0115] $V_{ref2}-V_{SS}>V_{thd2}$ 且 $V_{ref2}\leq V_{data}$;

[0116] V_{thd2} 为 DTFT2 的阈值电压, $V_{data(min)}$ 为数据线信号中电压的最小值,此时 DTFT1 虽然开启,但由于从两个 $POWER1(n)$ 和 $POWER2(n)$ 电压跳变开始, OLED1 已经从交流驱动的正半周期进入交流驱动的负半周期, OLED1 处于反向偏置,没有电流流过,因此 DTFT1 处于源极开路的状态, OLED1 进入恢复时期。由于 V_{ref2} 使得 DTFT2 开启,因此流过 OLED2 的电流通过 DTFT2 对 C1 充电, a 点的电位不断的上升,直到 a 点的电位为 $V_{ref2}-V_{thd2}$,因此 a 点电位为:

[0117] $V_a=V_{ref2}-V_{thd2}$;

[0118] 第五阶段 t_5 :等效电路如图 8, $G(n)$ 为高电平、 $EM(n)$ 跳变为高电平,因此 T1、T3 截止, T2 导通。A 点处于悬空状态,数据线上的电压从 V_{ref2} 跳变为 V_{data} ,由于 C2 的耦合, a 点的电位跳变为:

[0119] $V_a=V_{ref2}-V_{thd2}+(V_{data}-V_{ref2})\cdot C_2/(C_1+C_2)$;

[0120] 因此对 C2 来说,两端的压差为:

[0121] $V_{c2}=V_g-V_a$

[0122] $=V_{data}-[V_{ref2}-V_{thd2}+(V_{data}-V_{ref2})\cdot C_2/(C_1+C_2)]$;

[0123] $=(V_{data}-V_{ref2})\cdot C_1/(C_1+C_2)+V_{thd2}$;

[0124] 同时对于 OLED1 和 OLED2 都处于断路状态。

[0125] 第六阶段 t_6 :等效电路如图 9, $G(n)$ 跳变为低电平、 $EM(n)$ 跳变为低电平, T1、T3 导通, T2 截止。OLED2 为正向偏置,处于交流驱动的正半周期进入工作状态,而 OLED1 为反向偏置,处于交流驱动的负半周期进入恢复期无电流流过。因此 DTFT1 处于源极断路状态。对于 DTFT2 来说,由于 T2 截止,栅极处于悬空状态,因此 a 点电位的变化对于电容 C1 两端的电压没有影响, DTFT2 的栅源电压仍然为上一阶段确定的 C1 两端的电压即:

[0126] $V_{gs}=V_{c2}$

[0127] $=(V_{data}-V_{ref2})\cdot C_1/(C_1+C_2)+V_{thd2}$;

[0128] 通过 DTFT2 的驱动电流即 OLED2 的发光电流为:

[0129] $I_{oled2}=k_{d2}(V_{gs}-V_{thd2})^2$

[0130] $=k_{d2}[(V_{data}-V_{ref2})\cdot C_1/(C_1+C_2)+V_{thd2}-V_{thd2}]^2$;

[0131] $=k_{d2}[(V_{data}-V_{ref2})\cdot C_1/(C_1+C_2)]^2$

[0132] K_{d2} 为与工艺和驱动设计有关的常数; V_{thd2} 为 DTFT2 的阈值电压。驱动电流只受数据电压 V_{data} 和第二参考电压 V_{ref2} 的影响,与驱动管 DTFT2 的阈值没有关系。OLED1 从交流驱动的正半周期转向负半周期,而且 OLED1 将在一帧的时间内都处于负半周期。当负半周电压来到时,发光层界面上多余空穴和电子改变运动方向,朝着相反的方向运动,相对地消耗了这些多余的电子和空穴,从而削弱了由正半周的多余载流子在 OLED 内部形成的内建电场,进一步增强了下一个正半周的载流子注入及复合,最终有利提高复合效率。另外,负半周的反向偏压处理可以“烧断 (Burn out)”某些局部导通的微观小通道“细丝 (Filaments)”,这种细丝实际上是由某种“针孔”引起的,针孔的消除对于延长器件的使用寿命是相当重要的。因此 OLED1 在这一帧时间中处于恢复期。

[0133] 以上即是本发明相邻两帧时间里的驱动电路的操作。需要说明的是由于在相邻

两帧时间里,驱动晶体管不一样,驱动电流的表达方式也不一样,因此需要数据线针对不同的驱动晶体管提供不同的数据线电压,具体的参照时序电路图 3,在第 N 帧的范围内,在第一阶段数据线提供 Vref1,在第二阶段数据线提供数据信号 data,第三阶段数据线提供 Vref1,在第 N+1 帧的范围内,第四阶段数据线提供 Vref2,在第五阶段数据线提供数据信号 data,第六阶段数据线提供 Vref2。当然该像素电路的开关晶体管适用于非晶硅、多晶硅、氧化物等工艺的薄膜晶体管,该电路可以经过简化、替代、组合轻易改成其它 NMOS、PMOS 或 CMOS 电路,只需对应的调整输入信号的时序关系即可实现,因此只要不违背本发明的实质都属于本发明范畴。

[0134] 以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9

专利名称(译)	一种交流驱动的像素电路、驱动方法及显示装置		
公开(公告)号	CN103531149B	公开(公告)日	2015-07-15
申请号	CN201310530181.4	申请日	2013-10-31
[标]申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
[标]发明人	青海刚 祁小敬		
发明人	青海刚 祁小敬		
IPC分类号	G09G3/32		
CPC分类号	G09G3/32 G09G3/3233 G09G3/3258 G09G2300/0426 G09G2300/0804 G09G2300/0819 G09G2300/0852 G09G2300/0861 G09G2310/0256 G09G2320/043 G09G2320/045 G09G2330/028		
代理人(译)	申健		
审查员(译)	李小艳		
其他公开文献	CN103531149A		
外部链接	Espacenet SIPO		

摘要(译)

本发明的实施例提供一种交流驱动的像素电路、驱动方法及显示装置，涉及显示器制造领域，能够在有效避免有机发光二极管的快速老化的同时，消除线路内阻对发光电流的影响和驱动晶体管阈值电压对面板显示不均匀性的影响。该像素电路包括：第一电容、第二电容、第一电压输入单元、第二电压输入单元、数据信号输入单元、第一发光单元和第二发光单元。本发明的实施例用于显示器制造。

