



(12)发明专利申请

(10)申请公布号 CN 111243530 A

(43)申请公布日 2020.06.05

(21)申请号 201910870905.7

(22)申请日 2019.09.16

(30)优先权数据

10-2018-0149806 2018.11.28 KR

(71)申请人 乐金显示有限公司

地址 韩国首尔

(72)发明人 金泰旭 异正润 李秉宰

(74)专利代理机构 北京律诚同业知识产权代理

有限公司 11006

代理人 徐金国

(51)Int.Cl.

G09G 3/3275(2016.01)

G09G 3/3291(2016.01)


权利要求书3页 说明书12页 附图14页

(54)发明名称

数据驱动器和包括数据驱动器的有机发光显示装置

(57)摘要

提供了一种数据驱动器和包括数据驱动器的有机发光显示装置,其中用于驱动显示面板的放大器的数量减少。数据驱动器包括:模数转换器;第一放大器电路;连接至第一放大器电路的输出端的第一开关,将第一放大器电路的输出端选择性地连接至显示面板的第一数据线和显示面板的第二数据线;第二放大器电路;连接至第二放大器电路的输出端的第二开关,将第二放大器电路的输出端选择性地连接至第二数据线和模数转换器;以及连接至第二放大器电路的输出端的第三开关,将第二放大器电路的输出端选择性地连接至显示面板的感测线。



1. 一种数据驱动器,包括:

模数转换器;

第一放大器电路;

连接至所述第一放大器电路的输出端的第一开关,所述第一开关配置成将所述第一放大器电路的输出端选择性地连接至显示面板的第一数据线并且将所述第一放大器电路的输出端选择性地连接至所述显示面板的第二数据线;

第二放大器电路;

连接至所述第二放大器电路的输出端的第二开关,所述第二开关配置成将所述第二放大器电路的输出端选择性地连接至所述第二数据线并且将所述第二放大器电路的输出端选择性地连接至所述模数转换器;和

连接至所述第二放大器电路的输出端的第三开关,所述第三开关配置成将所述第二放大器电路的输出端选择性地连接至所述显示面板的感测线。

2. 根据权利要求1所述的数据驱动器,还包括:

基础电源电路;

连接在所述基础电源电路与所述第一数据线之间的第四开关;和

连接在所述基础电源电路与所述第二数据线之间的第五开关。

3. 根据权利要求2所述的数据驱动器,其中所述基础电源电路配置成提供用于关断与所述第一数据线或所述第二数据线连接的像素中的像素电流的像素关闭电压。

4. 根据权利要求1所述的数据驱动器,其中所述第一放大器电路包括:

第一放大器,所述第一放大器具有反相输入端、非反相输入端和输出端,所述反相输入端连接至所述输出端;和

第一数模转换器,所述第一数模转换器连接至所述第一放大器的非反相输入端。

5. 根据权利要求4所述的数据驱动器,其中所述第二放大器电路包括:

第二放大器,所述第二放大器具有反相输入端、非反相输入端和输出端;

第二数模转换器,所述第二数模转换器连接至所述第二放大器的非反相输入端;和

连接在所述第二放大器的反相输入端与所述第二放大器的输出端之间的反馈电容器。

6. 根据权利要求5所述的数据驱动器,其中所述第二放大器的反相输入端连接至所述显示面板的感测线。

7. 一种显示装置,包括:

显示面板,包括:第一像素电路;与所述第一像素电路相邻的第二像素电路;连接至所述第一像素电路的第一数据线;连接至所述第二像素电路的第二数据线;和连接至所述第一像素电路和所述第二像素电路的感测线;以及

连接至所述显示面板的数据驱动器,所述数据驱动器包括第一放大器电路和第二放大器电路,

其中所述显示装置在使用时在感测驱动模式中和显示驱动模式中操作,

其中在所述感测驱动模式中:

所述第一放大器电路在第一像素的感测驱动过程中的第一设置时段期间将感测数据电压输出至所述第一数据线,并且在第二像素的感测驱动过程中的第二设置时段期间将所述感测数据电压输出至所述第二数据线,并且

所述第二放大器电路在所述第一设置时段和所述第二设置时段期间将参考电压输出至所述感测线,在所述第一像素的感测驱动过程中的第一采样时段期间输出所述第一像素的第一感测结果,并且在所述第二像素的感测驱动过程中的第二采样时段期间输出所述第二像素的第二感测结果。

8. 根据权利要求7所述的显示装置,其中,在所述感测驱动模式中,在所述第一设置时段之后产生所述第一采样时段,在所述第一采样时段之后产生所述第二设置时段,并且在所述第二设置时段之后产生所述第二采样时段。

9. 根据权利要求7所述的显示装置,其中,在所述显示驱动模式中:

所述第一放大器电路将第一显示数据电压输出至所述第一数据线,并且

所述第二放大器电路将第二显示数据电压输出至所述第二数据线。

10. 根据权利要求9所述的显示装置,其中,在所述显示驱动模式中,在所述第一放大器电路将所述第一显示数据电压输出至所述第一数据线的同时,所述第二放大器电路将所述第二显示数据电压输出至所述第二数据线。

11. 根据权利要求9所述的显示装置,其中所述数据驱动器还包括:

模数转换器;

连接至所述第一放大器电路的输出端的第一开关,所述第一开关在所述第一设置时段期间并且在所述显示驱动模式中将所述第一放大器电路的输出端选择性地连接至所述第一数据线,并且在所述第二设置时段期间将所述第一放大器电路的输出端选择性地连接至所述第二数据线;

连接至所述第二放大器电路的输出端的第二开关,所述第二开关在所述第一采样时段和所述第二采样时段期间将所述第二放大器电路的输出端选择性地连接至所述模数转换器,并且在所述显示驱动模式中将所述第二放大器电路的输出端选择性地连接至所述第二数据线;和

连接至所述第二放大器电路的输出端的第三开关,所述第三开关在所述第一设置时段和所述第二设置时段期间将所述第二放大器电路的输出端选择性地连接至所述感测线。

12. 根据权利要求11所述的显示装置,还包括:

基础电源电路,所述基础电源电路配置成提供用于关断所述第一像素电路或所述第二像素电路中的像素电流的像素关闭电压;

连接在所述基础电源电路与所述第一数据线之间的第四开关;和

连接在所述基础电源电路与所述第二数据线之间的第五开关。

13. 根据权利要求12所述的显示装置,其中所述第四开关在所述第二设置时段和所述第二采样时段期间将所述基础电源电路选择性地连接至所述第一数据线,并且所述第五开关在所述第一设置时段和所述第一采样时段期间将所述基础电源电路选择性地连接至所述第二数据线。

14. 根据权利要求7所述的显示装置,其中所述第一放大器电路包括:

第一放大器,所述第一放大器具有反相输入端、非反相输入端和输出端,所述反相输入端连接至所述输出端;和

第一数模转换器,所述第一数模转换器连接至所述第一放大器的非反相输入端。

15. 根据权利要求14所述的显示装置,其中所述第二放大器电路包括:

第二放大器,所述第二放大器具有反相输入端、非反相输入端和输出端;
第二数模转换器,所述第二数模转换器连接至所述第二放大器的非反相输入端;和
连接在所述第二放大器的反相输入端与所述第二放大器的输出端之间的反馈电容器。

16. 根据权利要求15所述的显示装置,其中所述第二放大器的反相输入端连接至所述感测线。

17. 根据权利要求11所述的显示装置,还包括:

连接至所述显示面板的驱动器集成电路(IC),其中所述驱动器集成电路包括所述数据驱动器;和

连接至所述驱动器集成电路的补偿集成电路(IC),所述补偿集成电路配置成接收由所述数据驱动器输出的数字感测数据,并且基于所述数字感测数据修正从主机系统接收的图像数据。

18. 根据权利要求17所述的显示装置,其中所述数据驱动器还包括:

基础电源电路,所述基础电源电路配置成提供用于关断所述第一像素电路或所述第二像素电路中的像素电流的像素关闭电压;

连接在所述基础电源电路与所述第一数据线之间的第四开关;和

连接在所述基础电源电路与所述第二数据线之间的第五开关。

19. 一种数据驱动器,包括:

选择性地连接至第一像素的第一数据线和第二像素的第二数据线的第二放大器电路;
和

选择性地连接至感测线和所述第二数据线的第二放大器电路,

其中所述数据驱动器在感测驱动模式中和在显示驱动模式中操作,

其中在所述感测驱动模式中:

所述第一放大器电路在所述第一像素的感测驱动过程中的第一设置时段期间将感测数据电压输出至所述第一数据线,并且在所述第二像素的感测驱动过程中的第二设置时段期间将所述感测数据电压输出至所述第二数据线,并且

所述第二放大器电路在所述第一设置时段和所述第二设置时段期间将参考电压输出至所述感测线,在所述第一像素的感测驱动过程中的第一采样时段期间输出所述第一像素的第一感测结果,并且在所述第二像素的感测驱动过程中的第二采样时段期间输出所述第二像素的第二感测结果。

20. 根据权利要求19所述的显示装置,其中所述第一放大器电路和所述第二放大器电路的每一个仅包括一个放大器。

数据驱动器和包括数据驱动器的有机发光显示装置

技术领域

[0001] 本发明涉及一种数据驱动器和包括数据驱动器的有机发光显示装置。

背景技术

[0002] 有源矩阵型有机发光显示装置是这样一种装置,其中多个像素以矩阵形式布置并且根据图像数据的灰度级调节由像素形成的图像的亮度,每个像素都包括有机发光二极管(OLED)和驱动薄膜晶体管(TFT)。驱动TFT根据施加在其栅极电极与源极电极之间的电压(下文中,称为“栅极-源极电压”)控制流入OLED中的像素电流。根据像素电流确定OLED的光量和屏幕的亮度。

[0003] 驱动TFT的阈值电压、电子迁移率等确定每个像素的驱动特性,因而期望它们在所有像素中相同。然而,像素的驱动特性可由于诸如工艺特性、时变特性等之类的各种原因而变化。驱动特性的这种差异导致亮度偏差,这限制了期望图像的实现。已知外部补偿技术来补偿像素之间的亮度偏差,外部补偿技术通过感测像素的驱动特性,基于感测结果修正输入图像的数据的。

发明内容

[0004] 外部补偿技术利用包括在数据驱动器中的电流积分器感测像素的驱动特性。相关技术的数据驱动器包括用于构成电流积分器的多个积分放大器以及连接至数模转换器(DAC)的多个缓存放大器。缓存放大器分别连接至显示面板的数据线,并且向数据线输出显示数据电压或感测数据电压。显示数据电压和感测数据电压是用于导通像素电流的电压。积分放大器分别连接至显示面板的感测线并且从感测线接收像素电流。

[0005] 在显示驱动的情况下,仅缓存放大器操作,以将显示数据电压输出至相应数据线,而积分放大器不操作。积分放大器仅在感测驱动中操作。在感测驱动的情况下,连接至同一积分放大器的像素不能被同时感测,因而仅连接至一个像素的缓存放大器输出感测数据电压,并且连接至另一个像素的缓存放大器输出用于关断像素电流的单独的截止(OFF)电压。

[0006] 如上所述,相关技术的数据驱动器需要与数据线的数量对应的缓存放大器并且需要与感测线的数量对应的积分放大器,因而集成电路(IC)的芯片尺寸和功耗增加。

[0007] 本发明提供了一种数据驱动器和包括数据驱动器的有机发光显示装置,其中通过放大器的共用(或放大器共享)来减少用于驱动的放大器的数量。

[0008] 在至少一个实施方式中,本发明提供了一种数据驱动器,包括:模数转换器、第一放大器电路、第二放大器电路、以及第一开关、第二开关和第三开关。所述第一开关连接至所述第一放大器电路的输出端,并且所述第一开关配置成将所述第一放大器电路的输出端选择性地连接至显示面板的第一数据线并且将所述第一放大器电路的输出端选择性地连接至所述显示面板的第二数据线。所述第二开关连接至所述第二放大器电路的输出端,并且所述第二开关配置成将所述第二放大器电路的输出端选择性地连接至所述第二数据线并且将所述第二放大器电路的输出端选择性地连接至所述模数转换器。所述第三开关连接

至所述第二放大器电路的输出端,并且所述第三开关配置成将所述第二放大器电路的输出端选择性地连接至所述显示面板的感测线。

[0009] 在另一个实施方式中,本发明提供了一种显示装置,包括显示面板和连接至所述显示面板的数据驱动器。所述显示面板包括:第一像素电路;与所述第一像素电路相邻的第二像素电路;连接至所述第一像素电路的第一数据线;连接至所述第二像素电路的第二数据线;和连接至所述第一像素电路和所述第二像素电路的感测线。所述数据驱动器包括第一放大器电路和第二放大器电路。所述显示装置在使用时在感测驱动模式中和显示驱动模式中操作。在所述感测驱动模式中,所述第一放大器电路在第一像素的感测驱动过程中的第一设置时段期间将感测数据电压输出至所述第一数据线,并且在第二像素的感测驱动过程中的第二设置时段期间将所述感测数据电压输出至所述第二数据线。此外,在所述感测驱动模式中,所述第二放大器电路在所述第一设置时段和所述第二设置时段期间将参考电压输出至所述感测线,在所述第一像素的感测驱动过程中的第一采样时段期间输出所述第一像素的第一感测结果,并且在所述第二像素的感测驱动过程中的第二采样时段期间输出所述第二像素的第二感测结果。

[0010] 在另一个实施方式中,本发明提供了一种数据驱动器,包括第一放大器电路和第二放大器电路。所述第一放大器电路选择性地连接至第一像素的第一数据线和第二像素的第二数据线。所述第二放大器电路选择性地连接至感测线和所述第二数据线。所述数据驱动器在感测驱动模式中和在显示驱动模式中进行操作。在所述感测驱动模式中,所述第一放大器电路在所述第一像素的感测驱动过程中的第一设置时段期间将感测数据电压输出至所述第一数据线,并且在所述第二像素的感测驱动过程中的第二设置时段期间将所述感测数据电压输出至所述第二数据线。此外,在所述感测驱动模式中,所述第二放大器电路在所述第一设置时段和所述第二设置时段期间将参考电压输出至所述感测线,在所述第一像素的感测驱动过程中的第一采样时段期间输出所述第一像素的第一感测结果,并且在所述第二像素的感测驱动过程中的第二采样时段期间输出所述第二像素的第二感测结果。

附图说明

[0011] 被包括用来给本发明提供进一步理解且并入本申请组成本申请一部分的附图图解了本发明的实施方式,并与说明书一起用于解释本发明的原理。在附图中:

[0012] 图1是图解根据本发明实施方式的有机发光显示装置的框图。

[0013] 图2是图解根据本发明实施方式的数据驱动器与显示面板之间的连接状态的框图。

[0014] 图3是根据本发明实施方式的第一像素和第二像素的等效电路图。

[0015] 图4是根据本发明实施方式的数据驱动器的示意性电路图。

[0016] 图5A和图5B是图解在第一像素的感测驱动过程中的第一设置时段期间数据驱动器和像素的操作的示意图。

[0017] 图6A和图6B是图解在第一像素的感测驱动过程中的第一感测时段和第一采样时段期间数据驱动器和像素的操作的示意图。

[0018] 图7A和图7B是图解在第二像素的感测驱动过程中的第二设置时段期间数据驱动器和像素的操作的示意图。

[0019] 图8A和图8B是图解在第二像素的感测驱动过程中的第二感测时段和第二采样时段期间数据驱动器和像素的操作的示图。

[0020] 图9A和图9B是图解在第一像素和第二像素的显示驱动过程中的第一编程时段期间数据驱动器和像素的操作的示图。

[0021] 图10A和图10B是图解在第一像素和第二像素的显示驱动过程中的第二编程时段和发光时段期间数据驱动器和像素的操作的示图。

具体实施方式

[0022] 将通过参照附图描述的以下实施方式阐明本发明的优点和特征以及其实现方法。然而,本发明可以以不同的形式实施,不应解释为限于在此列出的实施方式。而是,提供这些实施方式是为了使本公开内容全面和完整,并将本发明的范围充分地传递给所属领域技术人员。另外,本发明仅由权利要求书的范围限定。

[0023] 为了描述本发明的实施方式而在附图中公开的形状、大小、比例、角度、数量等仅仅是说明性的,本发明的实施方式不限于本申请中示出的那些。相似的参考标记在整个申请中指代相似的要素。此外,在本申请的描述中,当确定对相关已知技术的详细描述会不必要地使本申请的重点模糊不清时,将省略该详细描述

[0024] 在解释一要素时,尽管没有明确说明,但该要素应解释为包含误差范围。

[0025] 在描述位置关系时,例如,当两部分之间的位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……一侧”时,可在这两部分之间设置一个或多个其他部分,除非使用了明确限制性的术语“紧接”或“直接”。

[0026] 将理解到,尽管在此可使用术语“第一”、“第二”等来描述各种要素,但这些要素不应受这些术语限制。这些术语仅仅是用来将一要素与另一要素区分开。例如,在不背离本发明的范围的情况下,第一要素可能被称为第二要素,类似地,第二要素可能被称为第一要素。

[0027] 在本发明中,形成在显示面板的基板上的像素电路可实现为具有n型金属氧化物半导体场效应晶体管(MOSFET)结构的薄膜晶体管(TFT),或者实现为具有p型MOSFET结构的TFT。TFT是包括栅极、源极和漏极的三电极元件。源极是向晶体管提供载流子的电极。在TFT中,载流子从源极开始流动。漏极是载流子离开TFT的电极。就是说,在MOSFET中,载流子从源极流到漏极。在n型TFT的情形中,载流子是电子,因而源极电压具有比漏极电压低的电压,使得电子可从源极流到漏极。在n型TFT中,电子从源极流到漏极,因而电流从漏极流到源极。相比之下,在p型TFT(PMOS)的情形中,由于载流子是空穴,所以源极电压高于漏极电压,使得空穴可从源极流到漏极。在p型TFT中,由于空穴从源极流到漏极,所以电流从源极流到漏极。应当注意,MOSFET的源极和漏极不固定。例如,MOSFET的源极和漏极可根据施加的电压而变化。

[0028] 同时,在本发明中,TFT的半导体层可由氧化物元件、非晶硅元件和多晶硅元件中的至少一种实现。

[0029] 下文中,将参照附图详细描述本发明的实施方式。在下面的实施方式中,作为显示装置将主要描述包括有机发光材料的有机发光显示装置。

[0030] 在描述本发明时,如果认为对相关已知功能或结构的详细描述会不必要地分散本

发明的主题,将省略这种解释,但所属领域技术人员会理解。

[0031] 图1是图解根据本发明实施方式的有机发光显示装置的框图。

[0032] 参照图1,有机发光显示装置包括显示面板10、驱动器IC (D-IC) 20、补偿IC 30、主机系统40和存储器50。本发明的面板驱动器包括设置在显示面板10中的栅极驱动器15和设置在驱动器IC (D-IC) 20中的数据驱动器22。

[0033] 显示面板10包括多个像素线,每个像素线包括多个像素和多条信号线。信号线可包括用于向像素提供显示数据电压V_{DIS}和感测数据电压V_{SEN}的数据线、用于向像素提供参考电压V_{REF}并感测像素中流动的像素电流的感测线、用于向像素提供栅极信号的栅极线、以及用于向像素提供高电位像素电压的高电位电源线。

[0034] 显示面板10的像素以矩阵形式布置,以构成像素阵列。像素阵列中包括的每个像素可连接至任意一条数据线、任意一条感测线、任意一条栅极线和高电位电源线。此外,像素阵列中包括的每个像素可进一步被提供来自电力产生单元的低电位像素电压,电力产生单元可以是或包括适合产生低电位像素电压的任何电力产生电路系统或电学部件。

[0035] 显示面板10可包括栅极驱动器15。栅极驱动器15可包括用于产生栅极信号的多个级,各级的输出端可连接至栅极线。栅极驱动器可将用于控制像素的开关元件的栅极信号提供至栅极线。

[0036] 驱动器IC (D-IC) 20包括时序控制器21和数据驱动器22。

[0037] 时序控制器21可基于从主机系统40输入的诸如垂直同步信号V_{sync}、水平同步信号H_{sync}、点时钟信号DCLK和数据使能信号DE之类的时序信号,产生用于控制栅极驱动器15的操作时序的栅极时序控制信号GDC和用于控制数据驱动器22的操作时序的数据时序控制信号DDC。尽管在图1中主机系统40被示出为与补偿IC 30通信地连接,但很容易理解,主机系统40可直接或间接与有机发光显示装置的各种其他电路系统或部件,比如时序控制器21通信地连接。

[0038] 数据时序控制信号DDC可包括源极起始脉冲、源极采样时钟、源极输出使能信号等,但不限于此。源极起始脉冲控制数据驱动器22的数据采样起始时序。源极采样时钟是基于上升沿或下降沿控制数据的采样时序的时钟信号。源极输出使能信号控制数据驱动器22的输出时序。

[0039] 栅极时序控制信号GDC可包括栅极起始脉冲、栅极移位时钟等,但不限于此。栅极起始脉冲施加至产生第一个栅极输出的级,以激活该级的操作。共同地输入至各级的栅极移位时钟是用于移位栅极起始脉冲的时钟信号。

[0040] 时序控制器21控制面板驱动器的操作时序,以在通电时段、每个帧的垂直有效时段、每个帧的垂直消隐时段和断电时段中的至少一个中感测像素的驱动特性。在此,通电时段是从施加系统电力的时间点起一直到紧接在屏幕开启之前的时间点为止的时段,断电时段是指从屏幕关闭的时间点起一直到紧接在系统电力断开之前的时间点为止的时段。垂直有效时段是其中图像数据写入到显示面板10中以进行屏幕再现的时段,垂直消隐时段是位于相邻的垂直有效时段之间并且停止图像数据的写入的时段。像素的驱动特性包括像素中包括的驱动元件(例如,驱动晶体管)的阈值电压和电子迁移率,并且可进一步包括像素中包括的发光元件的工作点电压。

[0041] 时序控制器21可通过根据预定顺序控制关于显示面板10的像素线的感测驱动时

序和显示驱动时序,实现显示驱动和感测驱动。本发明中描述的“像素线(pixel line)”是指在栅极线的延伸方向上彼此相邻的像素和连接至像素的信号线的集合,而不是物理信号线。例如,像素线可指像素阵列的像素的行或列。

[0042] 时序控制器21可将用于显示驱动的时序控制信号GDC和DDC与用于感测驱动的时序控制信号GDC和DDC产生为不同。感测驱动是指通过将感测数据电压VSEN写入每个像素线中包括的感测目标像素来感测相应像素的驱动特性并且基于感测结果数据SDATA更新用于补偿相应像素的驱动特性的变化的补偿值。感测驱动包括通过向每个像素线中包括的非感测目标像素写入像素关闭电源电压VOFF来关断相应像素中的像素电流。显示驱动是指基于更新的补偿值修正要输入至像素的数字图像数据并且通过将修正后的图像数据CDATA对应的显示数据电压VDIS施加至像素来显示输入图像。

[0043] 在感测驱动期间,在像素的驱动元件中流动的像素电流不分配至发光元件,而是输出至感测线。因此,感测目标像素的发光在显示装置的感测驱动期间停止。这是为了增加感测的精度。当在通电时段或断电时段期间执行感测驱动时,在屏幕关闭的状态下感测像素线,因而被感测的像素线是不可见的。相比之下,当在垂直有效时段或垂直消隐时段期间执行感测驱动时,在屏幕开启的状态下感测像素线,因而被感测的像素线是可见的。在这种情况下,被感测的像素线的发光时间必然短于非感测的像素线的发光时间。因而,为了降低由于发光时间差异导致的线暗淡(line dim)的可见性,在每一帧改变被感测的像素线的位置,在此,可与图像扫描顺序无关地(例如,随机地或以与图像扫描顺序不同的任何顺序)改变被感测的像素线的位置。每帧中被感测的像素线的数量可以是单个或多个。

[0044] 数据驱动器22连接至数据线和感测线。数据驱动器22产生用于感测驱动的感测数据电压VSEN和用于显示驱动的显示数据电压VDIS并且将产生的数据电压提供至数据线。数据驱动器22可产生进一步用于感测驱动和显示驱动的参考电压VREF并且将参考电压VREF提供至感测线。数据驱动器22可感测通过感测线输入的像素电流。

[0045] 显示数据电压VDIS是与通过补偿IC 30修正的数字图像数据CDATA有关的数模转换结果,显示数据电压VDIS的大小可根据灰度级值和补偿值逐个像素地变化。由于驱动元件的驱动特性可基于像素的颜色而不同,所以感测数据电压VSEN可针对不同颜色的像素,例如,R(红色)像素、G(绿色)像素、B(蓝色)像素和W(白色)像素产生为不同。

[0046] 数据驱动器22利用两个放大器驱动三条信号线,例如,连接至两个像素的两条数据线和共同地连接至这两个像素的一条感测线。在相关技术中,需要三个放大器驱动三条信号线,但在本发明提供的各实施方式中,通过放大器共享,利用两个放大器驱动三条信号线。因此,根据本发明,驱动器IC(D-IC) 20的芯片尺寸和功耗减小。

[0047] 数据驱动器22向数据线提供进一步用于感测驱动的像素关闭用电源电压VOFF(或像素关闭电源电压)。像素关闭电源电压VOFF是在感测驱动期间用于关断非感测目标像素中的像素电流的数据电压。在相关技术中,通过放大器产生像素关闭电源电压VOFF,由于放大器操作,消耗了相对大量的电力。在本发明的一些实施方式中,数据驱动器22包括用于提供像素关闭电源电压VOFF的基础电源电路(在此可称为基础电源单元),由此最少化或减少会导致大量功耗的放大器操作。

[0048] 存储器50存储在感测驱动期间从数据驱动器22输入的数字感测结果数据SDATA。存储器50可实现为闪存,但本发明的实施方式不限于此。

[0049] 补偿IC 30可包括补偿电路系统31(可称为补偿单元31)和补偿存储器32。补偿存储器32将从存储器50读取的数字感测结果数据SDATA传送至补偿单元31。补偿存储器32可以是任何计算机可读存储介质,在一些实施方式中可以是随机存取存储器(RAM),例如双倍速率同步动态RAM(DDR SDRAM),但本发明的实施方式不限于此。补偿单元31基于从存储器50读取的数字感测结果数据SDATA计算每个像素的补偿偏移和补偿增益,基于计算的补偿偏移和补偿增益修正从主机系统40输入的图像数据,并且将修正后的图像数据CDATA提供至数据驱动器22。补偿单元31可包括配置成执行在此针对补偿单元31描述的各种特征和功能的任何电子电路系统、部件等。

[0050] 图2是图解根据本发明实施方式的数据驱动器与显示面板之间的连接状态的框图。

[0051] 参照图2,显示面板10可包括连接至第一像素PXL1的第一数据线140A、连接至第二像素PXL2的第二数据线140B、以及共同地连接至第一像素PXL1和第二像素PXL2的感测线150。第一像素PXL1和第二像素PXL2针对显示来说同时驱动,而针对感测来说在不同的时间按顺序驱动。

[0052] 数据驱动器22包括第一放大器电路221(在此可称为第一放大器单元)、第二放大器电路222(在此可称为第二放大器单元)、基础电源单元(GND)223、连接开关224、以及模数转换器(ADC)225,以驱动连接至第一像素PXL1和第二像素PXL2的三条信号线140A,140B和150。

[0053] 在感测驱动期间,第一放大器单元221选择性地连接至第一数据线140A和第二数据线140B,以将感测数据电压VSEN提供至相应数据线,并且在显示驱动期间,第一放大器单元221将第一显示数据电压VDIS1提供至第一数据线140A。第一放大器单元221包括一个放大器。

[0054] 在感测驱动期间,第二放大器单元222将参考电压VREF提供至感测线150并且随后从感测线150接收第一像素PXL1的第一像素电流或第二像素PXL2的第二像素电流,并且在显示驱动期间,第二放大器单元222将参考电压VREF提供至感测线150并且随后将第二显示数据电压VDIS2提供至第二数据线140B。此外,在感测驱动期间,第二放大器单元222将第一像素电流的感测结果SEN-OUT1和第二像素电流的感测结果SEN-OUT2输出至ADC 225。第二放大器单元222包括一个放大器。

[0055] 在感测驱动期间,基础电源单元GND 223选择性地连接至第一数据线140A和第二数据线140B并且将像素关闭电源电压VOFF提供至相应数据线。像素关闭电源电压VOFF可以是地电压,但不限于此。

[0056] 连接开关224进行切换,使得两个放大器(例如,第一放大器单元221和第二放大器单元222的每一个中的一个放大器)可驱动三条信号线140A,140B和150。根据连接开关224的切换操作,第一像素PXL1和第二像素PXL2可针对显示来说同时驱动,而针对感测来说在不同的时间按顺序驱动。

[0057] 在感测驱动期间,ADC 225将从第二放大器单元222输入的第一像素电流的感测结果SEN-OUT1和第二像素电流的感测结果SEN-OUT2转换为数字感测结果数据SDATA并且随后将转换后的数字感测结果数据SDATA提供至存储器50。

[0058] 图3是根据本发明实施方式的第一像素和第二像素的等效电路图。

[0059] 参照图3,第一像素PXL1和第二像素PXL2连接至不同的数据线140A和140B并且共同地连接至同一感测线150。在此,第一像素PXL1和第二像素PXL2的具体电路仅仅是示例,在本发明的各实施方式中可进行各种修改。就是说,本发明的实施方式不限于图3中所示的像素构造。

[0060] 第一像素PXL1包括有机发光器件(OLED)OLED1、驱动TFT DT1、第一开关TFT ST11、第二开关TFT ST12、以及存储电容器CST1。

[0061] OLED1是在显示驱动期间发射具有与从驱动TFT DT1汲取的像素电流对应的强度的光的发光元件。OLED1的阳极电极连接至第二节点N12,并且阴极电极连接至低电位像素电压EVSS的输入端。在显示驱动期间,当第二节点N12处的电压增加至工作点电压时,OLED1开启,以开始发光。然而,在感测驱动期间,OLED1不发光。这是因为在第二节点N12处的电压低于OLED1的工作点电压的状态下执行感测驱动。

[0062] 驱动TFT DT1是用于产生对应于栅极-源极电压的像素电流的驱动元件。驱动TFT DT1的栅极电极连接至第一节点N11,其漏极电极连接至高电位像素电压EVDD的输入端,并且其源极电极连接至第二节点N12。

[0063] 第一开关TFT ST11和第二开关TFT ST12设定驱动TFT DT1的栅极-源极电压。在显示驱动期间,驱动TFT DT1的栅极-源极电压对应于第一显示数据电压V_{DIS1}与参考电压V_{REF}之间的差。在感测驱动期间,驱动TFT DT1的栅极-源极电压对应于感测数据电压V_{EN}与参考电压V_{REF}之间的差。第二开关TFT ST12用于例如通过感测线150将驱动TFT DT1和数据驱动器22连接。

[0064] 第一开关TFT ST11的栅极电极连接至栅极线160,其漏极电极连接至第一数据线140A,并且其源极电极连接至第一节点N11。在显示驱动期间,第一开关TFT ST11响应于来自栅极线160的栅极信号而导通并且将充入第一数据线140A中的第一显示数据电压V_{DIS1}提供至第一节点N11。在感测驱动期间,第一开关TFT ST11响应于来自栅极线160的栅极信号而导通并且将充入第一数据线140A中的感测数据电压V_{SEN}施加至第一节点N11。

[0065] 第二开关TFT ST12的栅极电极连接至栅极线160,其漏极电极连接至第二节点N12,并且其源极电极连接至感测线150。在显示驱动期间,第二开关TFT ST12响应于来自栅极线160的栅极信号而导通并且将充入感测线150中的参考电压V_{REF}施加至第二节点N12。此外,在感测驱动期间,第二开关TFT ST12响应于来自栅极线160的栅极信号而导通并且将充入感测线150中的参考电压V_{REF}施加至第二节点N12,之后,第二开关TFT ST12通过感测线150将在驱动TFT DT1中流动的第一像素电流施加至数据驱动器22。

[0066] 存储电容器CST1连接在第一节点N11与第二节点N12之间,以将驱动TFT DT1的栅极-源极电压保持期望的时段。

[0067] 第二像素PXL2包括OLED2、驱动TFT DT2、第一开关TFT ST21、第二开关TFT ST22、以及存储电容器CST2。

[0068] OLED2是在显示驱动期间发射具有与从驱动TFT DT2汲取的像素电流对应的强度的光的发光元件。OLED2的阳极电极连接至第二节点N22,并且阴极电极连接至低电位像素电压EVSS的输入端。在显示驱动期间,当第二节点N22处的电压增加至工作点电压时,OLED2开启,以开始发光。然而,在感测驱动期间,OLED2不发光。这是因为在第二节点N22处的电压低于OLED2的工作点电压的状态下执行感测驱动。

[0069] 驱动TFT DT2是用于产生对应于栅极-源极电压的像素电流的驱动元件。驱动TFT DT2的栅极电极连接至第一节点N21,其漏极电极连接至高电位像素电压EVDD的输入端,并且其源极电极连接至第二节点N22。

[0070] 第一开关TFT ST21和第二开关TFT ST22设定驱动TFT DT2的栅极-源极电压。在显示驱动期间,驱动TFT DT2的栅极-源极电压对应于第二显示数据电压VDIS2与参考电压VREF之间的差。在感测驱动期间,驱动TFT DT2的栅极-源极电压对应于感测数据电压VEN与参考电压VREF之间的差。第二开关TFT ST22用于通过感测线150将驱动TFT DT2和数据驱动器22连接。

[0071] 第一开关TFT ST21的栅极电极连接至栅极线160,其漏极电极连接至第二数据线140B,并且其源极电极连接至第一节点N21。在显示驱动期间,第一开关TFT ST21响应于来自栅极线160的栅极信号而导通并且将充入第二数据线140B中的第二显示数据电压VDIS2提供至第一节点N21。在感测驱动期间,第一开关TFT ST21响应于来自栅极线160的栅极信号而导通并且将充入第二数据线140B中的感测数据电压VSEN施加至第一节点N21。

[0072] 第二开关TFT ST22的栅极电极连接至栅极线160,其漏极电极连接至第二节点N22,并且其源极电极连接至感测线150。在显示驱动期间,第二开关TFT ST22响应于来自栅极线160的栅极信号而导通并且将充入感测线150中的参考电压VREF施加至第二节点N22。此外,在感测驱动期间,第二开关TFT ST22响应于来自栅极线160的栅极信号而导通并且将充入感测线150中的参考电压VREF施加至第二节点N22,之后,第二开关TFT ST22通过感测线150将在驱动TFT DT2中流动的第二像素电流施加至数据驱动器22。

[0073] 存储电容器CST2连接在第一节点N21与第二节点N22之间,以将驱动TFT DT2的栅极-源极电压保持期望的时段。

[0074] 图4是根据本发明实施方式的数据驱动器的示意性电路图。

[0075] 参照图4,第一放大器单元221包括产生感测数据电压VSEN和第一显示数据电压VDIS1的数模转换器(DAC)DAC1以及输出感测数据电压VSEN和第一显示数据电压VDIS1的第一放大器AMP1。

[0076] 第一放大器AMP1包括非反相(+)输入端1a、反相(-)输入端1b和输出端1c。非反相(+)输入端1a连接至DAC1的输出端。反相(-)输入端1b和输出端1c彼此连接,例如,短路。因此,第一放大器AMP1作为稳定地输出DAC1的输出的输出缓存器进行操作。

[0077] 参照图4,第二放大器单元222包括产生参考电压VREF和第二显示数据电压VDIS2的数模转换器(DAC)DAC2、输出参考电压VREF和第二显示数据电压VDIS2并且接收第一像素电流或第二像素电流的第二放大器AMP2、以及连接在第二放大器AMP2的输出端2c与感测线150之间的反馈电容器CFB。

[0078] 第二放大器AMP2包括非反相(+)输入端2a、反相(-)输入端2b和输出端2c。非反相(+)输入端2a连接至DAC2的输出端。反馈电容器CFB和第五连接开关SW5并联连接在反相(-)输入端2b与输出端2c之间。因此,当第五连接开关SW5导通时,第二放大器AMP2作为稳定DAC2的输出的输出缓存器进行操作,并且当第五连接开关SW5关断时,第二放大器AMP2作为将第一像素电流或第二像素电流积分的电流积分器进行操作。

[0079] 参照图4,连接开关包括第一至第五连接开关SW1至SW5。第一至第五连接开关SW1至SW5可以是适合于将一个电路元件、布线等彼此选择性地电连接的任何开关或开关元件。

在一些实施方式中,连接开关SW1至SW5的每一个可包括一个或多个晶体管。

[0080] 第一连接开关SW1导通/关断基础电源单元(GND) 223与第一数据线140A之间的连接。第二连接开关SW2导通/关断基础电源单元(GND) 223与第二数据线140B之间的连接。第三连接开关SW3选择性地第一放大器AMP1的输出端1c连接至第一数据线140A和第二数据线140B。第四连接开关SW4选择性地第二放大器AMP2的输出端2c连接至第二数据线140B和ADC 225。第五连接开关SW5导通/关断第二放大器AMP2的输出端2c与感测线150之间的连接。

[0081] 图5A和图5B是图解在第一像素的感测驱动过程中的第一设置(set-up)时段期间数据驱动器和像素的操作的示图。图6A和图6B图解了在第一像素的感测驱动过程中的第一感测时段和第一采样时段期间数据驱动器和像素的操作。

[0082] 在不同时间(即,以时分方式)执行第一像素PXL1的感测驱动和第二像素PXL2的感测驱动。按照第一设置时段、第一感测时段和第一采样时段的顺序执行第一像素PXL1的感测驱动。

[0083] 参照图5A,在第一设置时段期间,第一连接开关SW1关断,第二连接开关SW2导通,第三连接开关SW3连接至第一数据线140A,第四连接开关SW4浮置(即,既不连接至第二数据线140B也不连接至ADC 225),并且第五连接开关SW5导通。因此,在第一设置时段期间,第一放大器AMP1配置为将DAC1中产生的感测数据电压VSEN输出至第一数据线140A的输出缓存器,并且第二放大器AMP2配置为将DAC2中产生的参考电压输出至感测线150的输出缓存器。此外,在第一设置时段期间,基础电源单元(GND) 223将像素关闭电源电压VOFF提供至第二数据线140B。

[0084] 参照图5B,在第一设置时段期间从第一放大器AMP1输出的感测数据电压VSEN通过第一数据线140A并通过第一像素PXL1的第一开关TFT ST11施加至第一像素PXL1的第一节点N11。在第一设置时段期间从基础电源单元(GND) 223输出的像素关闭电源电压VOFF通过第二数据线140B并通过第二像素PXL2的第一开关TFT ST21施加至第二像素PXL2的第一节点N21。在第一设置时段期间从第二放大器AMP2输出的参考电压VREF通过感测线150并通过第一像素PXL1的第二开关TFT ST12和第二像素PXL2的第二开关TFT ST22施加至第一像素PXL1和第二像素PXL2的第二节点N12和N22。因此,在第一设置时段期间,第一像素PXL1中包括的驱动TFT DT1的栅极-源极电压VSEN-VREF设为使驱动TFT DT1导通的大小(即,允许第一像素电流流动的大小),并且第二像素PXL2中包括的驱动TFT DT2的栅极-源极电压VOFF-VREF设为使驱动TFT DT2截止的大小(即,中断第二像素电流的大小)。

[0085] 参照图6B,在第一感测时段和第一采样时段期间,第一像素电流IPIX1流过第一像素PXL1的驱动TFT DT1,并且第二像素PXL2的驱动TFT DT2保持截止状态。

[0086] 参照图6A,在第一感测时段期间,第一连接开关SW1关断,第二连接开关SW2导通,第三连接开关SW3连接至第一数据线140A,第四连接开关SW4浮置,并且第五连接开关SW5关断。因此,在第一感测时段期间,第一放大器AMP1配置为将DAC1中产生的感测数据电压VSEN输出至第一数据线140A的输出缓存器,并且第二放大器AMP2配置为将从感测线150输入的第一像素电流IPIX1积分的电流积分器。随着第一像素电流IPIX1累积在反馈电容器CFB中,施加至第二放大器AMP2的输出端2c的输出电压发生变化,该输出电压是第一像素电流IPIX1的感测结果SEN-OUT1。

[0087] 参照图6A,在第一采样时段(其可以是紧接在第一感测时段之后的时段)期间,第四连接开关SW4被选择性地导通,使得从浮置状态变为连接至ADC 225的状态。然后,ADC 225将第一像素电流IPIX1的感测结果SEN-OUT1转换为数字感测结果数据SDATA。同时,在第一采样时段期间,其他开关SW1至SW3和SW5的导通/关断状态与第一感测时段相同。

[0088] 图7A和图7B是图解在第二像素的感测驱动过程中的第二设置时段期间数据驱动器和像素的操作的示图。图8A和图8B是图解在第二像素的感测驱动过程中的第二感测时段和第二采样时段期间数据驱动器和像素的操作的示图。

[0089] 在不同时间(即,以时分方式)执行第二像素PXL2的感测驱动和第一像素PXL1的感测驱动。在一些实施方式中,可顺序地执行第一像素PXL1和第二像素PXL2的感测驱动,例如,针对第一像素PXL1执行感测驱动,然后针对第二像素PXL2执行感测驱动。按照第二设置时段、第二感测时段和第二采样时段的顺序执行第二像素PXL2的感测驱动。

[0090] 参照图7A,在第二设置时段期间,第一连接开关SW1导通,第二连接开关SW2关断,第三连接开关SW3连接至第二数据线140B,第四连接开关SW4浮置,并且第五连接开关SW5导通。因此,在第二设置时段期间,第一放大器AMP1配置为将DAC1中产生的感测数据电压VSEN输出至第二数据线140B的输出缓存器,并且第二放大器AMP2配置为将DAC2中产生的参考电压输出至感测线150的输出缓存器。此外,在第二设置时段期间,基础电源单元(GND) 223将像素关闭电源电压VOFF提供至第一数据线140A。

[0091] 参照图7B,在第二设置时段期间从第一放大器AMP1输出的感测数据电压VSEN通过第二数据线140B并通过第二像素PXL2的第一开关TFT ST21施加至第二像素PXL2的第一节点N21。在第二设置时段期间从基础电源单元(GND) 223输出的像素关闭电源电压VOFF通过第一数据线140A并通过第一像素PXL1的第一开关TFT ST11施加至第一像素PXL1的第一节点N11。在第二设置时段期间从第二放大器AMP2输出的参考电压VREF通过感测线150并通过第一像素PXL1的第二开关TFT ST12和第二像素PXL2的第二开关TFT ST22施加至第一像素PXL1和第二像素PXL2的第二节点N12和N22。因此,在第二设置时段期间,第一像素PXL1中包括的驱动TFT DT1的栅极-源极电压VOFF-VREF设为使驱动TFT DT1截止的大小(即,中断第一像素电流的大小),并且第二像素PXL2中包括的驱动TFT DT2的栅极-源极电压VSEN-VREF设为使驱动TFT DT2导通的大小(即,导通第二像素电流的大小)。

[0092] 参照图8B,在第二感测时段和第二采样时段期间,第二像素电流IPIX2流过第二像素PXL2的驱动TFT DT2,并且第一像素PXL1的驱动TFT DT1保持截止状态。

[0093] 参照图8A,在第二感测时段期间,第一连接开关SW1导通,第二连接开关SW2关断,第三连接开关SW3连接至第二数据线140B,第四连接开关SW4浮置,并且第五连接开关SW5关断。因此,在第二感测时段期间,第一放大器AMP1配置为将DAC1中产生的感测数据电压VSEN输出至第二数据线140B的输出缓存器,并且第二放大器AMP2配置为将从感测线150输入的第二像素电流IPIX2积分的电流积分器。随着第二像素电流IPIX2累积在反馈电容器CFB中,施加至第二放大器AMP2的输出端2c的输出电压发生变化,该输出电压是第二像素电流IPIX2的感测结果SEN-OUT2。

[0094] 参照图8A,在第二采样时段(其可以是紧接在第二感测时段之后的时段)期间,第四连接开关SW4被选择性地导通,使得从浮置状态变为连接至ADC 225的状态。然后,ADC 225将第二像素电流IPIX2的感测结果SEN-OUT2转换为数字感测结果数据SDATA。同时,在第

二采样时段期间,其他开关SW1至SW3和SW5的导通/关断状态与第二感测时段相同。

[0095] 图9A和图9B是图解在第一像素和第二像素的显示驱动过程中的第一编程时段期间数据驱动器和像素的操作的示图。图10A和图10B是图解在第一像素和第二像素的显示驱动过程中的第二编程时段和发光时段期间数据驱动器和像素的操作的示图。

[0096] 可同步地或同时地执行第一像素PXL1的显示驱动和第二像素PXL2的显示驱动。按照第一编程时段、第二编程时段和发光时段的顺序执行第一像素PXL1和第二像素PXL2的显示驱动。

[0097] 参照图9A,在第一编程时段期间,第一连接开关SW1和第二连接开关SW2关断,第三连接开关SW3和第四连接开关SW4浮置,并且第五连接开关SW5导通。因此,在第一编程时段期间,第一放大器AMP1停止操作(例如,第一放大器AMP1既不向第一数据线140A输出信号,也不向第二数据线140B输出信号),并且第二放大器AMP2配置为将DAC2中产生的参考电压VREF输出至感测线150的输出缓存器。

[0098] 参照图9B,在第一编程时段期间从第二放大器AMP2输出的参考电压VREF通过感测线150并通过第一像素PXL1的第二开关TFT ST12和第二像素PXL2的第二开关TFT ST22施加至第一像素PXL1和第二像素PXL2的第二节点N12和N22。

[0099] 参照图10A,在第二编程时段期间,第一连接开关SW1和第二连接开关SW2关断,第三连接开关SW3连接至第一数据线140A,第四连接开关SW4连接至第二数据线140B,并且第五连接开关SW5导通。因此,在第二编程时段期间,第一放大器AMP1配置为将DAC1中产生的第一显示数据电压VDIS1输出至第一数据线140A的输出缓存器,并且第二放大器AMP2配置为将DAC2中产生的第二显示数据电压VDIS2输出至第二数据线140B的输出缓存器。如前面所述的,可基于通过补偿IC 30修正的数字图像数据CDATA,分别通过DAC1和DAC2产生第一显示数据电压VDIS1和第二显示数据电压VDIS2。

[0100] 参照图10B,在第二编程时段期间,从第一放大器AMP1输出的第一显示数据电压VDIS1通过第一数据线140A并通过第一像素PXL1的第一开关晶体管ST11施加至第一像素PXL1的第一节点N11。在第二编程时段期间,从第二放大器AMP2输出的第二显示数据电压VDIS2通过第二数据线140B并通过第二像素PXL2的第一开关晶体管ST21施加至第二像素PXL2的第一节点N21。

[0101] 因此,通过第一编程时段和第二编程时段,第一像素PXL1中包括的驱动TFT DT1的栅极-源极电压VDIS1-VREF设为使驱动TFT DT1导通的大小(即,允许第一像素电流 I_{dr1} 流动的大小),并且第二像素PXL2中包括的驱动TFT DT2的栅极-源极电压VDIS2-VREF设为使驱动TFT DT2导通的大小(即,允许第二像素电流 I_{dr2} 流动的大小)。

[0102] 在发光时段期间,连接开关SW1至SW5的导通/关断状态与第二编程时段相同。在发光时段期间,OLED1通过第一像素电流 I_{dr1} 发光并且OLED2通过第二像素电流 I_{dr2} 发光。

[0103] 如上所述,本发明各实施方式中提供的数据驱动器利用两个放大器驱动连接至两个像素的两条数据线以及共同地连接至这两个像素的一条感测线。在相关技术中,需要三个放大器驱动三条信号线。相比之下,在本发明中,通过放大器共享,利用两个放大器驱动三条信号线来执行感测驱动和显示驱动。根据本发明,驱动器IC (D-IC) 20的芯片尺寸和功耗减小。

[0104] 此外,本发明各实施方式中提供的数据驱动器向数据线提供进一步用于感测驱动

的像素关闭电源电压。在相关技术中,通过放大器产生像素关闭电源电压,基于放大器操作的功耗很大。相比之下,在本发明中,由于数据驱动器进一步包括用于提供像素关闭电源电压的基础电源单元,所以可最小化或减小由于放大器操作而导致的功耗。

[0105] 尽管描述了实施方式,但应当理解,所属领域技术人员可设计出其他修改,这落在本发明的原理的精神和范围内。特别是,在说明书、附图和所附权利要求书的范围内,在主题组合布置的组成部分和/或布置方面,各种变化和修改是可能的。

[0106] 上述各实施方式可组合以提供进一步的实施方式。可按照上面的详细描述对实施方式进行这些和其他变化。一般而言,在下面的权利要求书中,使用的术语不应被解释为将权利要求书限于说明书和权利要求书中公开的具体实施方式,而是应当解释为在这些权利要求涵盖的全部等同范围内包括所有可能的实施方式。因此,权利要求书不受具体实施方式的限制。




图1




图2




图3




图4




图5A




图5B




图6A




图6B




图7A




图7B




图8A




图9A




图9B




图10A




图10B

专利名称(译)	数据驱动器和包括数据驱动器的有机发光显示装置		
公开(公告)号	CN111243530A	公开(公告)日	2020-06-05
申请号	CN201910870905.7	申请日	2019-09-16
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	乐金显示有限公司		
当前申请(专利权)人(译)	乐金显示有限公司		
[标]发明人	金泰旭 李秉宰		
发明人	金泰旭 異正润 李秉宰		
IPC分类号	G09G3/3275 G09G3/3291		
CPC分类号	G09G3/3233 G09G3/3291 G09G2310/027 G09G2310/0291 G09G2320/0233 G09G2320/0295 G09G2320/043		
代理人(译)	徐金国		
优先权	1020180149806 2018-11-28 KR		
外部链接	Espacenet SIPO		

摘要(译)

提供了一种数据驱动器和包括数据驱动器的有机发光显示装置，其中用于驱动显示面板的放大器的数量减少。数据驱动器包括：模数转换器；第一放大器电路；连接至第一放大器电路的输出端的第一开关，将第一放大器电路的输出端选择性地连接至显示面板的第一数据线和显示面板的第二数据线；第二放大器电路；连接至第二放大器电路的输出端的第二开关，将第二放大器电路的输出端选择性地连接至第二数据线和模数转换器；以及连接至第二放大器电路的输出端的第三开关，将第二放大器电路的输出端选择性地连接至显示面板的感测线。

