



(12) 发明专利申请

(10) 申请公布号 CN 103714776 A

(43) 申请公布日 2014. 04. 09

(21) 申请号 201210559112. 1

(22) 申请日 2012. 12. 20

(30) 优先权数据

10-2012-0108967 2012. 09. 28 KR

10-2012-0131463 2012. 11. 20 KR

(71) 申请人 乐金显示有限公司

地址 韩国首尔

(72) 发明人 金俊永 李贤基 李文准

(74) 专利代理机构 北京三友知识产权代理有限公司 11127

代理人 吕俊刚 刘久亮

(51) Int. Cl.

G09G 3/32 (2006. 01)


权利要求书2页 说明书9页 附图10页

(54) 发明名称

有机发光显示器和擦除其图像残留的方法

(57) 摘要

本发明涉及有机发光显示器和擦除其图像残留的方法。在该图像残留擦除方法中，面板驱动电路在断电延迟时间期间由逻辑电源电压来驱动，以将像素放电。



1. 一种有机发光显示器,所述有机发光显示器包括:

显示面板,所述显示面板具有数据线、与所述数据线交叉的选通线以及包括有机发光二极管的像素;

面板驱动电路,所述面板驱动电路用于将数据写入所述显示面板;以及

电源单元,所述电源单元生成为驱动所述面板驱动电路所需的逻辑电源电压,保持所述逻辑电源电压的输出直到在电力输入信号从高逻辑电平减小至低逻辑电平之后经过了预定时间段的断电延迟时间为止,并且在所述断电延迟时间之后降低所述逻辑电源电压,

其中,所述面板驱动电路感测所述电力输入信号的变化,并且在所述断电延迟时间期间由所述逻辑电源电压驱动,以将预设的黑数据提供到所述像素,或者将选通信号提供到所述像素以将所述像素放电。

2. 根据权利要求1所述的有机发光显示器,其中,所述面板驱动电路包括:

数据驱动电路,所述数据驱动电路用于向所述数据线提供数据电压;

选通驱动电路,所述选通驱动电路用于向所述选通线顺序地提供所述选通信号;以及

定时控制器,所述定时控制器控制所述数据驱动电路的操作定时和所述选通驱动电路的操作定时,并且通过感测所述电力输入信号的变化和在所述断电延迟时间期间驱动所述数据驱动电路和所述选通驱动电路来控制所述像素的放电定时。

3. 根据权利要求2所述的有机发光显示器,其中,在所述断电延迟时间期间,与输入图像无关地,所述定时控制器将被预设为擦除图像残留的数字黑数据发送到所述数据驱动电路,

在所述断电延迟时间期间,所述数据驱动电路将所述数字黑数据转换成伽玛补偿电压,以生成黑数据电压并且将所述黑数据电压提供到所述数据线,并且

在所述断电延迟时间期间,所述选通驱动电路与所述黑数据电压同步地将包括扫描信号的所述选通信号提供到所述选通线。

4. 根据权利要求3所述的有机发光显示器,其中,所述选通驱动电路在所述逻辑电源电压开始减小之前的所述断电延迟时间内停止所述选通信号的输出。

5. 根据权利要求4所述的有机发光显示器,其中,当到达选通导通时间时,所述定时控制器停止用于控制所述选通驱动电路的操作定时的选通定时控制信号的输出,所述选通导通时间被设置为比从断电开始时间点到所述断电延迟时间的时段短。

6. 根据权利要求3所述的有机发光显示器,其中,所述面板驱动电路的特征在于:

所述选通线被划分成扫描线、发射线和初始化线;

所述选通信号被划分成顺序地提供到所述扫描线的扫描信号、顺序地提供到所述发射线的发射控制信号的第一脉冲和第二脉冲以及顺序地提供到所述初始化线的初始化信号;并且

所述初始化信号与所述发射控制信号的所述第一脉冲重叠。

7. 根据权利要求6所述的有机发光显示器,其中,所述定时控制器生成用于控制所述数据驱动电路的操作定时的数据定时控制信号和用于控制所述选通驱动电路的操作定时的选通定时控制信号,并且在断电开始时间点调制所述选通定时控制信号,并且

所述选通驱动电路响应于调制的所述选通定时控制信号,在所述断电延迟时间期间,输出除了所述扫描信号和所述发射控制信号的所述第二脉冲以外的其它选通信号。

8. 根据权利要求 7 所述的有机发光显示器,其中,所述数据驱动电路在所述断电延迟时间期间不输出数据电压。

9. 根据权利要求 7 所述的有机发光显示器,其中,所述选通驱动电路在所述逻辑电源电压开始减小之前的所述断电延迟时间内停止所述选通信号的输出。

10. 根据权利要求 9 所述的有机发光显示器,其中,当到达选通导通时间时,所述定时控制器停止用于控制所述选通驱动电路的操作定时的选通定时控制信号的输出,所述选通导通时间被设置为比从断电开始时间点到所述断电延迟时间的时段短。

11. 一种擦除有机发光显示器的图像残留的方法,所述方法包括以下步骤:

生成为驱动面板驱动电路所需的逻辑电源电压;

在电力输入信号从高逻辑电平反转为低逻辑电平之后,在预定时段的断电延迟时间期间保持所述逻辑电源电压的输出,以驱动所述面板驱动电路;

感测所述电力输入信号的变化;以及

在所述断电延迟时间期间通过所述逻辑电源电压来驱动所述面板驱动电路,以将预设的黑数据提供到像素,或者将选通信号提供到所述像素以将所述像素放电。

## 有机发光显示器和擦除其图像残留的方法

### 技术领域

[0001] 本发明涉及有机发光显示器和擦除其图像残留的方法。

### 背景技术

[0002] 有机发光显示器的每一个像素都包括作为自发光元件的有机发光二极管(下面,称为“OLED”)。该 OLED 包括堆叠的有机化合物层,如空穴注入层 HIL、空穴传输层 HTL、发射层 EML、电子传输层 ETL,以及电子注入层 EIL。OLED 通过允许电流流过荧光或含磷有机薄膜,而在电子和空穴在有机层中结合时发射光。

[0003] 有机发光二极管显示器可能在断电之后具有图像残留,并且图像残留可能持续达较长时间。这种图像残留问题因有机发光二极管显示器不能在断电时将像素中的残留电荷释放而发生。有机发光二极管的图像残留即使在电源关闭之后也可以被看到,并且能够持续,即使在将电源接通以再一次驱动显示面板之后也能够被看到。

### 发明内容

[0004] 努力做出本发明,以提供一种能够防止断电序列过程中的图像残留的有机发光显示器和擦除其图像残留的方法。

[0005] 本发明的示例性实施方式提供了一种有机发光显示器,该有机发光显示器包括:显示面板,该显示面板具有数据线、与所述数据线交叉的选通线以及包括有机发光二极管的像素;面板驱动电路,该面板驱动电路用于将数据写入所述显示面板;以及电源单元,该电源单元生成成为驱动所述面板驱动电路所需的逻辑电源电压,保持所述逻辑电源电压的输出直到在电力输入信号从高逻辑电平减小至低逻辑电平之后经过了预定时段的断电延迟时间为止,以及在所述断电延迟时间之后降低所述逻辑电源电压。

[0006] 所述面板驱动电路感测所述电力输入信号的变化,并且在所述断电延迟时间期间通过所述逻辑电源电压来驱动,以将预设的黑数据提供到所述像素,或者将选通信号提供到所述像素以将所述像素放电。

### 附图说明

[0007] 附图被包括进来以提供对本发明的进一步理解,并且被并入本申请并构成本申请的一部分,例示了本发明的实施方式,并与说明书一起用于说明本发明的原理。在附图中:

[0008] 图 1 是示出根据本发明的示例性实施方式的有机发光显示器的框图;

[0009] 图 2 是按步骤示出根据本发明的示例性实施方式的、擦除有机发光显示器的图像残留的方法的控制流程的流程图;

[0010] 图 3 是示出断电序列处理中的断电延迟时间的波形图;

[0011] 图 4 是示出像素的示例的电路图;

[0012] 图 5 是示出在通电状态下适当地显示输入图像的像素 P 的操作的波形图;

[0013] 图 6 是用于说明根据本发明的第一示例性实施方式的、擦除有机发光显示器的图

像残留的方法中的写入黑数据以擦除像素中的图像残留的操作的波形图；

[0014] 图 7 和 8 是用于说明根据本发明的第二示例性实施方式的、擦除有机发光显示器的图像残留的方法中的、通过初始化像素并抑制光发射来擦除图像残留的操作的波形图；

[0015] 图 9 是示出根据本发明的第一示例性实施方式的、用于实现擦除有机发光显示器的图像残留的方法的定时控制器的构造的框图；

[0016] 图 10 是示出根据本发明的第二示例性实施方式的、用于实现擦除有机发光显示器的图像残留的方法的定时控制器的构造的框图；

[0017] 图 11 是示出其中在逻辑电源电压减小时施加选通信号的实施例的波形图；以及

[0018] 图 12 是示出其中在逻辑电源电压减小之前不生成输出的选通信号的实施例的波形图。

### 具体实施方式

[0019] 下面，参照附图，对根据本发明的示例性实施方式进行详细描述。贯穿本说明书，相同标号指示大致相同的构件。在下面的描述中，如果判定与本发明有关的已知功能或构造的详细描述使得本发明的主题不清楚，则省略其详细描述。

[0020] 参照图 1，根据本发明的示例性实施方式的有机发光显示器包括：显示面板 10、用于将数据写入显示面板 10 的面板驱动电路和用于生成为驱动面板驱动电路所需的电力的电源单元 20。

[0021] 该面板驱动电路包括：数据驱动电路 12、选通驱动电路 13 以及定时控制器 11。该面板驱动电路感测电力输入信号 EL\_ON 的变化，并判断断电开始时间点。该面板驱动电路在断电延迟时间期间在接收到逻辑电源电压时附加地被驱动，由此将预设黑数据写入像素以擦除图像残留，而不管输入图像，或者，该面板驱动电路在断电延迟时间期间初始化像素，并且抑制像素的光发射。断电延迟时间是在断电开始时间点之后保持逻辑电源电压 (12V) 的时段。

[0022] 显示面板 10 具有多条数据线 14 和与所述多条数据线 14 交叉的多条选通线 15。像素 P 根据数据线 14 和选通线 15 的交叉限定的矩阵来设置。选通线 15 包括：扫描线 15a、发射线 15b 以及初始化线 15c。每一个像素 P 都可以被形成为由 OLED、驱动 TFT、四个切换 TFT 以及两个电容器构成的电路，但本发明不限于此。例如，每一个像素 P 都可以被实现为任何公知电路，其包括：OLED、用于根据数据电压来控制流过 OLED 的电流的驱动元件、一个或更多个切换元件以及一个或更多个电容器，并且在响应于扫描脉冲向驱动元件的栅极提供数据电压之后，响应于发射控制信号使 OLED 发射光。

[0023] 定时控制器 11 根据显示面板 10 的像素阵列，重新排列从外部主机系统接收到的数字视频数据 RGB，并将其提供到数据驱动电路 12。该主机系统可以被实现为以下中的任一种：TV 系统、机顶盒、导航系统、DVD 播放器、蓝光 (Blue-ray) 播放器、个人计算机 (PC)、家庭影院系统、电话系统等。该主机系统与数据 RGB 同步地将输入图像的数字视频数据和定时信号 Vsync、Hsync、CLK 和 DE 发送到定时控制器 11。

[0024] 定时控制器 11 基于诸如垂直同步信号 Vsync、水平同步信号 Hsync、主时钟信号 CLK 以及数据使能信号 DE 这样的定时信号，生成用于控制数据驱动电路 12 的操作定时的源定时控制信号 DDC，和用于控制选通驱动电路 13 的操作定时的选通定时控制信号 GDC。选

通定时控制信号 GDC 包括：选通起始脉冲、选通移位时钟信号、选通输出使能信号等。数据定时控制信号包括：源起始脉冲、源采样时钟、极性控制信号、源输出使能信号等。选通定时控制信号包括：用于限定选通信号的起始定时的选通起始脉冲 GSP、用于限定选通信号的移位定时的移位时钟 GSC 以及用于限定选通信号的输出定时的选通输出使能信号 GOE。

[0025] 数据驱动电路 12 将从定时控制器 11 输入的数字视频数据 RGB 转换成伽玛补偿电压，以生成模拟数据电压，并将该数据电压提供到数据线 14。选通驱动电路 13 在定时控制器 11 的控制下生成选通信号，并且针对像素阵列的每一行线顺序地移位选通信号。如图 5 所示，选通信号可以包括但不限于，扫描信号 SCAN、发射控制信号 EM 以及初始化信号 INIT。选通驱动电路 13 在定时控制器 11 的控制下，与数据电压同步地顺序地提供扫描信号 SCAN，并将发射控制信号 EM 顺序地提供到发射线 15b。而且，选通驱动电路 13 按线顺序方法将初始化信号 INIT 顺序地提供到初始化线 15c。扫描信号 SCAN、发射控制信号 EM 以及初始化信号 INIT 在选通高电压 VGH 与选通低电压 VGL 之间摆动。选通高电压 VGH 被设置成比形成在像素 P 中的切换 TFT 的阈值电压高的电压，而选通低电压 VGL 被设置成比形成在像素 P 中的切换 TFT 的阈值电压低的电压。

[0026] 电源单元 20 在电力输入信号 EL\_ON 按高逻辑电压输入时生成用于确定面板驱动电路的逻辑电源电压。电源单元 20 可以在其中电力输入信号 EL\_ON 保持高逻辑电平的通电状态下，生成电源电压 EVDD、低电位电源电压 EVSS、基准电压 Vref 以及初始化电压 Vinit。电源单元 20 在电力输入信号 EL\_ON 下跌至低逻辑电压时，将高电位电源电压 EVDD 降低至地电位或 0V，接着将输出的逻辑电源电压保持至 12V，使得面板驱动电路在断电延迟时间（图 3 的 T<sub>off</sub>）期间正常操作，并接着将逻辑电源电压降低至地电位或 0V。当高电位电源电压 EVDD 降低至地电位时，没有电流流过像素 P 的 OLED，并由此像素 P 不发射光。

[0027] 电力输入信号 EL\_ON 为在 3.3V 与 0V 之间摆动的 3.3V TTL（晶体管晶体管逻辑）电压，并且指示有机发光显示器的电力状态。当有机发光显示器的电力接通并且进入通电状态时，电力输入信号 EL\_ON 保持在 3.3V 的高逻辑电平，直到有机发光显示器的电力被切换至断电状态为止。当有机发光显示器的电力被用户或者因其它原因而关闭时，出现断电状态。在断电状态下，有机发光显示器的驱动电压根据预定断电序列顺序地关闭。电力输入信号 EL\_ON 在有机发光显示器的电力被切换至断电状态时降低至低逻辑电平 0V。

[0028] 该逻辑电源电压为 12V。电源单元 20 在断电延迟时间 T<sub>off</sub> 期间将逻辑电源电压保持在 12V，并接着不生成 12V 的逻辑电源电压的输出，其中，该断电延迟时间持续直到从断电开始时间点起经过了预定时段为止。因此，面板驱动电路在断电序列处理中在断电延迟时间 T<sub>off</sub> 期间正常操作，并接着因为 12V 的逻辑电源电压未随后输入而禁用并且停止其操作。断电延迟时间 T<sub>off</sub> 为 1 帧长或更多，并且可以被设置成，但不限于，大约 50msec。

[0029] 定时控制器 11 通过控制数据驱动电路 12 和选通驱动电路 13，在断电序列处理中擦除留在显示面板 10 的像素阵列上的图像残留。图 2 是按步骤示出根据本发明的示例性实施方式的、擦除有机发光显示器的图像残留的方法的控制流程的流程图。

[0030] 参照图 2，定时控制器 11 感测电力输入信号 EL\_ON 的变化，并且在电力输入信号减小至预定基准值或更小时，检测到开始断电（S1 和 S2）。定时控制器 11 在断电开始时间点之后的断电延迟时间 T<sub>off</sub> 期间，通过控制数据驱动电路 12 和选通驱动电路 13 来擦除留在像素阵列上的图像残留（S3）。该图像残留可以通过下面第一和第二示例性实施方式的图像

残留擦除方法来擦除。因为在断电开始时间点之后,未将高电位电源电压 EVDD 施加至像素 P,所以像素 P 因电流未流过 OLED 而不发射光。因此,像素 P 被放电同时不发射光,由此,擦除图像残留。因为像素不发射光并且在断电之后显得暗淡,所以在断电之后,用户不能察觉像素 P 的放电。

#### [0031] 第一示例性实施方式

[0032] 在第一示例性实施方式中,定时控制器 11 在至少 1 个帧时段期间,将黑数据发送到数据驱动电路 12,并且驱动数据驱动电路 12 和选通驱动电路 13,以将黑数据写入像素 P。黑数据存储在定时控制器 11 中,用于在断电序列处理中擦除图像残留的目的,而不管输入的图像数据。在定时控制器 11 中,黑数据可以被设置成具有黑灰度值的数字数据“00000000<sub>2</sub>”,并存储在寄存器中。黑数据可以被设置成暗灰度,例如,“0000XXXX<sub>2</sub>”,与黑灰度相似。这里,X 为 0 或 1。定时控制器 11 在断电开始时从寄存器读取黑数据,并将其发送至数据驱动电路 12。在第一示例性实施方式中,数据驱动电路 12 在断电延迟时间 T<sub>off</sub> 期间被附加地驱动,以将从定时控制器 11 输入的黑数据转换成伽玛补偿电压,生成黑数据电压,并将该黑数据电压提供到数据线 14。在第一示例性实施方式中,在定时控制器 11 的控制下,选通驱动电路 13 在断电延迟时间 T<sub>off</sub> 期间被附加地驱动,以生成扫描信号 SCAN、发射信号 EM 以及初始化信号 INIT。当在断电延迟时间 T<sub>off</sub> 内提供黑数据电压时,通过数据线将像素 P 中的残留电荷释放。因此,像素 P 的图像残留在断电延迟时间 T<sub>off</sub> 内被擦除。

[0033] 在断电序列处理中,在断电延迟时间 T<sub>off</sub> 内的 N (N 为正整数) 个帧时段期间,定时控制器 11 可以重复地将黑数据写入像素 P。

#### [0034] 第二示例性实施方式

[0035] 在第二示例性实施方式中,定时控制器 11 可以调制选通定时控制信号 GDC,以抑制像素 P 的光发射。选通定时控制信号 GDC 包括:用于指示扫描信号 SCAN 的起始定时的起始脉冲、发射控制信号 EM 以及初始化信号 INIT 和用于指示这些信号的移位定时的时钟信号。在第二示例性实施方式中,定时控制器 11 调制选通定时控制信号 GDC,以初始化像素 P 并抑制像素 P 的光发射。

[0036] 在第二示例性实施方式中,定时控制器 11 不向数据驱动电路 12 提供数据。根据第二示例性实施方式,数据驱动电路 12 在断电序列处理中不输出数据电压。在第二示例性实施方式中,选通驱动电路 13 在定时控制器 11 的控制下顺序地仅提供为初始化像素 P 所需的信号,并且不输出用于控制像素 P 的发射定时的发射控制信号(图 5 的 EM(P2))。当向像素 P 施加为初始化像素 P 所需的信号(例如,图 7 的 EM 和 INIT)时,像素 P 的一些 TFT 导通。在断电延迟时间 T<sub>off</sub> 内,通过导通 TFT 将像素 P 中的残留电荷释放。

[0037] 图 3 是示出断电序列处理中的断电延迟时间 T<sub>off</sub> 的波形图。

[0038] 参照图 3,定时控制器 11 在其中电力输入信号 EL\_ON 保持高逻辑电平的通电状态下,将输入图像的数字视频数据发送到数据驱动电路 12,并且按恰当方式控制数据驱动电路 12 和选通驱动电路 13,以将输入图像的数据写入像素 P。像素 P 中的数据每一帧时段更新。在图 3 中,正常帧指在通电状态下将输入图像数据写入像素 P 的 1 个帧时段。

[0039] 定时控制器 111 在电力输入信号 EL\_ON 改变至低逻辑电平时检测到开始断电,并且在断电延迟时间 T<sub>off</sub> 期间控制数据驱动电路 12 和选通驱动电路 13,以擦除留在像素阵列上的图像残留。在图 3 中,截止(off)帧指在断电序列处理中将黑数据写入像素 P 或者

不生成发射控制信号,由此抑制像素 P 的光发射并擦除图像残留的 1 个帧时段。一个或更多个截止帧时段可以分配在断电延迟时间  $T_{off}$  内。

[0040] 如图 4 所示,每一个像素 P 都可以连接至数据线 14、扫描线 15a、发射线 15b 以及初始化线 15c。每一个像素 P 都接收像素驱动电压,如高电位电源电压 EVDD、低电位电源电压 EVSS、基准电压  $V_{ref}$  以及初始化电压  $V_{init}$ 。基准电压  $V_{ref}$  和初始化电压  $V_{init}$  可以被设置成低于低电位电源电压 EVSS。基准电压  $V_{ref}$  与初始化电压  $V_{init}$  之差可以被设置成高于驱动 TFT DT 的阈值电压。高电位电源电压 EVDD、低电位电源电压 EVSS、基准电压  $V_{ref}$  以及初始化电压  $V_{init}$  可以由主机系统或电源单元 20 生成。

[0041] 如果像素 P 中的输入图像数据在电力输入信号 EL\_ON 改变至低逻辑电平时的时间点更新,则定时控制器 11 可以在将所有剩余数据写入像素 P 之后擦除图像残留,如图 3 所示。

[0042] 图 4 是示出像素 P 的示例的电路图。图 5 是示出在通电状态下适当地显示输入图像的像素 P 的操作的波形图。

[0043] 参照图 4 和图 5,像素 P 包括:OLED、驱动 TFT DT、第一至第四切换 TFT ST1 至 ST4、补偿电容器  $C_{gss}$  以及存储电容器  $C_{st}$ 。

[0044] OLED 根据从驱动 TFT DT 提供的电流发射光。有机化合物层堆叠在 OLED 的阳极与阴极之间。OLED 的有机化合物层可以包括:空穴注入层 HIL、空穴传输层 HTL、发射层 EML、电子传输层 ETL 以及电子注入层 EIL,但本发明不限于此,并且任何公知 OLED 结构都可适用。

[0045] 驱动 TFT DT 通过栅极-源极电压来控制流过 OLED 的电流。驱动 TFT DT 的栅极电极连接至节点 B,其漏极电极连接至高电位单元(cell)驱动电压 EVDD 的输入端子,而其源极电极连接至节点 C。

[0046] 第一切换 TFT ST1 响应于发射控制信号 EM 来切换节点 A 与节点 B 之间的电流路径。第一切换 TFT ST1 导通,以将存储在节点 A 中的数据电压  $V_{data}$  发送到节点 B。第一切换 TFT ST1 的栅极电极连接至发射线 15b,其漏极电极连接至节点 A,而其源极电极连接至节点 B。

[0047] 第二切换 TFT ST2 响应于初始化信号 INIT,切换初始化电压  $V_{init}$  的输入端子与节点 C 之间的电流路径。第二切换 TFT ST2 导通,以将初始化电压  $V_{init}$  提供到节点 C。第二切换 TFT ST2 的栅极电极连接至初始化线 15c,其漏极电极连接至初始化电压  $V_{init}$  的输入端子,而其源极电极连接至节点 C。

[0048] 第三切换 TFT ST3 响应于初始化信号 INIT,切换基准电压  $V_{ref}$  的输入端子与节点 B 之间的电流路径。第三切换 TFT ST3 导通,以将基准电压  $V_{ref}$  提供到节点 B。第三切换 TFT ST3 的栅极电极连接至初始化线 15c,其漏极电极连接至基准电压  $V_{ref}$  的输入端子,而其源极电极连接至节点 B。

[0049] 第四切换 TFT ST4 响应于扫描信号 SCAN,切换数据线 14 与节点 A 之间的电流路径。第四切换 TFT ST4 导通,以将数据电压  $V_{data}$  提供给节点 A。第四切换 TFT ST4 的栅极电极连接至扫描线 15a,其漏极电极连接至数据线 14,而其源极电极连接至节点 A。

[0050] 补偿电容器  $C_{gss}$  连接在节点 B 与节点 C 之间。补偿电容器  $C_{gss}$  在检测到驱动 TFT DT 的阈值电压时使能实现源极跟随器方法,并且贡献改进阈值电压补偿能力。

[0051] 存储电容器 Cst 连接在节点 A 与节点 C 之间。存储电容器 Cst 存储被输入到节点 A 的数据电压 Vdata, 并将其发送到节点 C。

[0052] 像素 P 的操作被划分成: 用于初始化节点 A、B 以及 C 的初始化时段 Ti、用于检测并存储驱动 TFTDT 的阈值电压的感测时段 Ts、用于将数据电压 Vdata 应用至像素 P 的编程时段 Tp 以及用于通过要根据数据电压 Vdata 驱动的驱动 TFT DT 将电流提供到 OLED 的发射时段 Te, 该数据电压 Vdata 不受驱动 TFT DT 的阈值电压影响。发射时段 Te 可以被划分成第一和第二发射时段 Te1 和 Te2。

[0053] 在初始化时段 Ti 中, 第二和第三切换 TFT ST2 和 ST3 响应于高逻辑电平的初始化信号 INIT 而同时导通。第一切换 TFT ST1 在初始化时段 Ti 中响应于发射控制信号 EM 的第一脉冲 P1 而导通。发射控制信号 EM 的第一脉冲 P1 与初始化信号 INIT 重叠。优选的是, 初始化信号 INIT 的脉冲宽于发射控制信号 EM 的第一脉冲 P1。结果, 在初始化时段 Ti 中, 初始化电压 Vinit 被提供到节点 C, 而基准电压 Vref 被提供到节点 B。而且, 基准电压 Vref 经由第一和第三切换 TFT ST1 和 ST3 提供到节点 A。第四切换 TFT ST4 在初始化时段 Ti 保持截止状态。基准电压 Vref 被设置成高于初始化电压 Vinit, 以使驱动 TFT DT 的栅极电压高于源极电压, 使得驱动 TFT DT 的漏极与源极之间的电流路径变得导通。

[0054] 初始化电压 Vinit 被设置成恰当低的值, 以防止 OLED 在除了发射时段 Te 以外的其它时段 Ti、Ts 以及 Tp 发射光。例如, 如果单元驱动电压 EVDD 被设置成 20V, 并且低电位单元驱动电压 EVSS 被设置成 0V, 则基准电压 Vref 和初始化电压 Vinit 可以分别设置成 -1V 和 -5V。

[0055] 图 5 所示的扫描信号 SCAN、发射控制信号 EM 以及初始化信号 INIT 被分组到一起, 并且被提供到包括扫描线 15a、发射线 15b 以及初始化线 15c 的一组选通线, 以选择像素阵列中的一行。这些信号 SCAN、EM 以及 INIT 随着它们针对像素阵列的每一行线移位而被提供到选通线 15。

[0056] 在感测时段 Ts 中, 发射控制信号 EM 和初始化信号 INIT 被反转为低逻辑电平。扫描信号 SCAN 在感测时段 Ts 保持低逻辑电平。结果, 第一至第四切换 TFT ST1、ST2、ST3 以及 ST4 在感测时段 Ts 期间保持截止状态, 并且流过驱动 TFT DT 的电流 Idt 逐渐减小。当驱动 TFT DT 的栅极-源极电压达到驱动 TFT DT 的阈值电压 Vth 时, 驱动 TFT DT 关闭。在这点上, 驱动 TFT DT 的阈值电压 Vth 通过源极跟随器方法来检测并且在节点 C 中充电。

[0057] 在编程时段 Tp 中, 第四切换 TFT ST4 与输入图像的数据电压 Vdata 同步地, 通过高逻辑电平的扫描信号 SCAN 导通。在这点上, 数据电压 Vdata 被提供到节点 A。第一至第三切换 TFT ST1、ST2 以及 ST3 在编程时段 Tp 期间保持截止状态。在编程时段 Tp 中, 节点 B 和 C 通过 TFT 或电容器与节点 A 分离, 因而, 感测时段 Ts 中的电位几乎保持相同。

[0058] 在第一发射时段 Te1, 第一切换 TFT ST1 通过发射控制信号 EM 的第二脉冲 P2 导通。在这点上, 在节点 A 充电的数据电压 Vdata 被发送至节点 B。第二至第四切换 TFT ST2、ST3 以及 ST4 在第一发射时段 Te1 期间保持截止状态。驱动 TFT DT 在第一发射时段 Te1 中向 OLED 提供与传送至节点 B 的数据电压 Vdata 成比例的电流。在第一发射时段 Te1 期间, 当流过驱动 TFT DT 的电流导致节点 C 的电位上升至 OLED 的阈值电压或更高时, 该电压增加直到 OLED 变得导通的“Voled”。结果, OLED 导通, 并且发射光。

[0059] 在第二发射时段 Te2, 第一至第四切换 TFT ST1、ST2、ST3 以及 ST4 保持截止状态。

第二发射时段  $T_{e2}$  被设置成防止被施加发射控制信号 EM 的第一切换 TFT ST1 劣化。为此, 发射控制信号 EM 在第二发射时段  $T_{e2}$  期间反转为低逻辑电平, 以便补偿第一切换 TFT ST1 的栅极偏压应力。

[0060] 像素 P (假设实现为图 4 的电路) 根据源极跟随器方法检测驱动 TFT DT 的阈值电压。该源极跟随器方法在检测阈值电压时允许补偿电容器连接在驱动 TFT DT 的栅极与源极之间, 并且使驱动 TFT 的源极电压跟随栅极电压。而且, 源极跟随器方法使其可以检测驱动 TFT DT 的具有负值的阈值电压和正阈值电压值, 因为高电位单元驱动电压 EVDD 以与驱动 TFT DT 的栅极分离的方式提供到漏极。像素 P 允许驱动 TFT DT 的栅极在感测驱动 TFT DT 的阈值电压时浮置, 并且使用连接在驱动 TFT DT 的栅极与源极之间的补偿电容器  $C_{gss}$  和驱动 TFT DT 的寄生电容器, 由此改进阈值电压补偿能力。通过减小发射控制信号 EM 的占空比 (on-duty), 可以最小化要根据发射控制信号 EM 切换的切换 TFT ST1 的劣化。

[0061] 图 6 是用于说明根据本发明第一示例性实施方式的、擦除有机发光显示器的图像残留的方法中的写入黑数据以擦除像素中的图像残留的操作的波形图。省略了图 6 的选通信号当中的发射控制信号 EM 和初始化信号 INIT。

[0062] 参照图 6, 在通电状态下, 在定时控制器 11 的控制下, 选通驱动电路 13 与输入图像的数据电压同步地向扫描线 15a 顺序地提供扫描信号 SCAN1 至 SCANn。因此, 在通电状态下, 将输入图像的数据写入像素 P。

[0063] 在电力输入信号 EL\_ON 改变为低逻辑电平之后, 定时控制器 11 在断电延迟时间  $T_{off}$  内向数据驱动电路 12 发送数字黑数据。该数字黑数据被预设以擦除图像残留, 而不管输入图像数据, 并且在断电开始之后的断电延迟时间  $T_{off}$  内引发像素 P 的放电。

[0064] 数据驱动电路 12 将数字黑数据转换成伽玛补偿电压, 以生成黑数据电压并将该黑数据电压提供到数据线 14。选通驱动电路 13 在断电延迟时间  $T_{off}$  内, 在定时控制器 11 的控制下, 与黑数据电压同步地向扫描线 15a 顺序地提供扫描信号 SCAN1 至 SCANn。因此, 在断电序列处理中将黑数据写入像素 P。因为黑数据被写入像素 P, 所以图像残留被擦除。

[0065] 如果基准电压  $V_{ref}$  和初始化电压  $V_{init}$  在断电开始之后保持负极性电压或正极性电压, 则可能在像素 P 中累积不必要的电荷。基准电压  $V_{ref}$  和初始化电压  $V_{init}$  改变为地电压或 0V。因此, 像素 P 的节点 A、B 以及 C 在断电开始之后被放电至地电位。

[0066] 图 7 和 8 是用于说明根据本发明第二示例性实施方式的、擦除有机发光显示器的图像残留的方法中的、通过初始化像素 P 并抑制光发射来擦除图像残留的操作的波形图。

[0067] 参照图 7 和 8, 定时控制器 11 调制选通定时控制信号 GDC, 以使在将电力输入信号 EL\_ON 改变为低逻辑电平的断电开始时间点不生成发射控制信号 EM 的第二脉冲 P2 和扫描信号 SCAN。

[0068] 因为在断电延迟时间  $T_{off}$  期间根本没有从定时控制器 11 输入数据, 所以数据驱动电路 12 不输出数据电压。在定时控制器 11 的控制下, 在断电延迟时间  $T_{off}$  期间, 选通驱动电路 13 生成发射控制信号 EM 的第一脉冲和初始化信号 INIT, 以初始化像素 P, 并且如图 8 所示, 顺序地移位信号。在定时控制器 11 的控制下, 在断电延迟时间  $T_{off}$  期间, 选通驱动电路 13 不输出发射控制信号 EM 的第二脉冲 P2, 并且不与数据电压同步地生成扫描信号 SCAN 的脉冲。

[0069] 在断电延迟时间  $T_{off}$  期间, 像素 P 响应于图 7 和 8 所示的信号 EM (P1) 和 INIT

而放电。在每一个像素 P 中,节点 A、B 以及 C 通过连接至地电压源而放电。像素 P 的 OLED 因为它们断电延迟时间  $T_{off}$  期间保持截止状态而不发射光。

[0070] 图 9 是示出根据本发明第一示例性实施方式的、用于实现擦除有机发光显示器的图像残留的方法的定时控制器的构造的框图。

[0071] 参照图 9,定时控制器 11 包括:电力感测单元 111、数据排列单元 112、寄存器 113 以及定时控制信号发生器 114。

[0072] 电力感测单元 111 感测电力输入信号 EL\_ON 中的电压变化,并且输出用于指示通电状态或断电状态的电力通 / 断信号。

[0073] 数据排列单元 112 接收输入图像的数字视频数据和用于图像残留擦除的数字黑数据。数据排列单元 112 根据显示面板 10 的像素阵列排列数据。数据排列单元 112 响应于从电力感测单元 111 输入的电力通 / 断信号的第一逻辑电平,选择输入图像的数字视频数据,并将其发送至数据驱动电路 12。另一方面,数据排列单元 112 响应于从电力感测单元 111 输入的电力通 / 断信号的第二逻辑电平,选择用于在断电延迟时间  $T_{off}$  擦除图像残留的数字黑数据,并将其发送至数据驱动电路 12。与输入图像无关地预设数字黑数据,并将其存储在定时控制器 111 的内部寄存器 113 中。

[0074] 定时控制信号发生器 114 接收定时信号,如垂直同步信号 Vsync、水平同步信号 Hsync、主时钟信号 CLK 以及数据使能信号 DE,并且计数定时信号,以生成数据定时控制信号 DDC 和选通定时控制信号 GDC。在根据本发明第一示例性实施方式的、擦除有机发光显示器的图像残留的方法中,在断电序列处理中,不调制数据定时控制信号 DDC 和选通定时控制信号 GDC。因此,在根据本发明第一示例性实施方式的、擦除有机发光显示器的图像残留的方法中,在断电延迟时间  $T_{off}$  期间,数据驱动电路 12 和选通驱动电路 13 像在通电状态中一样正常地操作,由此将黑数据写入像素 P,并擦除图像残留。

[0075] 图 10 是示出根据本发明第二示例性实施方式的、用于实现擦除有机发光显示器的图像残留的方法的定时控制器的构造的框图。

[0076] 参照图 10,定时控制器 11 包括:电力感测单元 117、数据排列单元 115 以及定时控制信号发生器 116。

[0077] 电力感测单元 117 感测电力输入信号 EL\_ON 中的电压变化,并且输出用于指示通电状态或断电状态的电力通 / 断信号。

[0078] 数据排列单元 115 接收输入图像的数字视频数据,根据显示面板 10 的像素阵列排列数据,并接着将其发送至数据驱动电路 12。

[0079] 定时控制信号发生器 116 接收定时信号,如垂直同步信号 Vsync、水平同步信号 Hsync、主时钟信号 CLK 以及数据使能信号 DE,并且计数定时信号,以生成数据定时控制信号 DDC 和选通定时控制信号 GDC,从而在其中保持电力通 / 断信号的第一逻辑电平的通电状态下生成图 5 的波形。定时控制信号发生器 116 响应于从电力感测单元 117 输入的电力通 / 断信号的第二逻辑电平,在断电开始时间点,调制选通定时控制信号 GDC 以生成图 7 和 8 的信号。在调制方法的一个示例中,不生成扫描信号 SCAN 的起始脉冲,并且仅生成发射控制信号 EM 的起始脉冲的第一脉冲,而不生成其第二脉冲。在通电状态下,发射控制信号 EM 的起始脉冲包括第一和第二脉冲 P1 和 P2,如同针对发射控制信号 EM 的情况一样。如果发射控制信号 EM 的调制起始脉冲中仅包括第一脉冲,则发射控制信号 EM 仅包括用于初始化

像素 P 的第一脉冲 P1, 如图 7 和 8 所示。

[0080] 如果选通驱动电路 13 输出选通信号直到逻辑电源电压减小为止, 如图 11 所示, 则选通驱动电路 13 的输出因逻辑电源电压中的波动而异常波动, 由此, 选通信号的波形可能在显示面板 10 的特定行中失真, 并且因选通信号的电压而可能在像素 P 中累积电荷。结果, 在像素 P 中累积不希望的电荷, 并且这些电荷针对 TFT 的应力增加权重, 由此导致阈值电压的变化和劣化。一旦当逻辑电源电压在减小时甚至或者在逻辑电源电压降低至 0V (参见图 11 的斜线图案) 之后从选通驱动电路 13 生成输出, 就再次接通有机发光显示器, 并且在显示面板 10 上显示图像。于是, 在显示面板的特定行中可能显现条纹状噪声。

[0081] 在本发明中, 仅仅当在栅极的断电延迟时间  $T_{off}$  内逻辑电源电压保持 12V 时, 从选通驱动电路 13 正常地输出选通信号, 并且在逻辑电源电压开始减小之前禁用选通驱动电路 13 的输出。为此, 定时控制器 11 计数选通导通 (gate-on) 时间  $T_{gon}$ , 该选通导通时间被设置成短于从断电开始时间点至断电延迟时间  $T_{off}$  的时段。并且在到达选通导通时间  $T_{gon}$  时, 停止输出选通定时控制信号 GDC。接着, 选通驱动电路 13 不生成输出, 如图 12 所示, 因为未输入选通定时控制信号 GDC, 即, 选通起始脉冲 GSP、选通移位时钟 GSC 以及选通输出使能信号 GOE。

[0082] 根据本发明的前述图像残留擦除方法可以应用于在通电状态下将黑灰度数据写入像素以用于黑数据插入驱动的方法。该黑数据插入驱动涉及在将输入图像的数据写入像素之后的预定时段之后写入黑数据。

[0083] 本发明的图像残留擦除方法可应用于在快门眼镜型立体图像显示装置的通电状态下将黑数据写入像素以便减小 3D 串扰的方法。“3D 串扰”指观察者利用单个眼睛 (左眼或右眼) 同时察觉到显示在显示面板上的左眼图像和右眼图像, 致使该用户察觉到图像的重叠。在快门眼镜型立体图像显示装置中, 显示在显示面板上的左眼图像和右眼图像被时分, 并且快门眼镜的左眼快门和右眼快门与显示在显示面板上的图像数据同步地打开 / 闭合。在快门眼镜型立体图像显示装置中, 在插入在用于写入左眼图像数据的帧时段与用于写入右眼图像数据的帧时段之间的重置帧时段期间, 将黑灰度数据写入像素数据, 以便减小 3D 串扰。本发明的图像残留擦除方法可以在快门眼镜型立体图像显示装置的重置帧时段中应用, 由此, 在像素上显示黑灰度。

[0084] 如上所述, 本发明使得可以自开始断电序列时的断电开始时间点起, 在驱动面板驱动电路的断电延迟时间期间, 通过对像素放电而在断电序列处理中擦除有机发光显示器的图像残留。

[0085] 尽管参照本发明的许多示例性实施方式对这些实施方式进行了描述, 但应当明白, 本领域技术人员可以想出落入本公开原理的范围内的许多其它修改例和实施方式。更具体地, 在本公开、附图以及所附权利要求书的范围内, 在主体组合排列结构的组件部分和 / 或排布结构中的各种变型和修改都是可能的。除了在该组件部分和 / 或排布结构中的变型和修改以外, 本领域技术人员还清楚可选用途。

[0086] 本申请要求 2012 年 9 月 28 日提交的韩国专利申请 No. 10-2012-0108967 和 11 月 20 日提交的韩国专利申请 No. 10-2012-0131463 的优先权, 所述韩国专利申请的全部内容出于所有目的而通过引用被完全合并于此。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9

11




图 10




图 11




图 12

专利名称(译)	有机发光显示器和擦除其图像残留的方法		
公开(公告)号	<a href="#">CN103714776A</a>	公开(公告)日	2014-04-09
申请号	CN201210559112.1	申请日	2012-12-20
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	乐金显示有限公司		
当前申请(专利权)人(译)	乐金显示有限公司		
[标]发明人	金俊永 李贤基 李文准		
发明人	金俊永 李贤基 李文准		
IPC分类号	G09G3/32		
CPC分类号	G09G3/3291 G09G3/3233 G09G2300/0852 G09G2300/0861 G09G2310/063 G09G2320/0257 G09G2330/02 G09G2330/027		
代理人(译)	刘久亮		
优先权	1020120131463 2012-11-20 KR 1020120108967 2012-09-28 KR		
其他公开文献	CN103714776B		
外部链接	<a href="#">Espacenet</a> <a href="#">SIPO</a>		

摘要(译)

本发明涉及有机发光显示器和擦除其图像残留的方法。在该图像残留擦除方法中，面板驱动电路在断电延迟时间期间由逻辑电源电压来驱动，以将像素放电。

