



(12)发明专利申请

(10)申请公布号 CN 109950278 A

(43)申请公布日 2019.06.28

(21)申请号 201811467049.2

(22)申请日 2018.12.03

(30)优先权数据

10-2017-0166006 2017.12.05 KR

(71)申请人 乐金显示有限公司

地址 韩国首尔

(72)发明人 林亨俊 朴汉善 方炯锡 朴志娟

(74)专利代理机构 北京鸿元知识产权代理有限公司 11327

代理人 李琳 陈英俊

(51)Int.Cl.

H01L 27/32(2006.01)

H01L 51/52(2006.01)


权利要求书1页 说明书15页 附图5页

(54)发明名称

电致发光显示装置

(57)摘要

一种电致发光显示装置,包括:基板,包括多个像素区域;多个发光二极管,在基板上彼此间隔开并且分别对应于多个像素区域;封装膜,分别覆盖多个发光二极管并且具有第一折射率;第一分隔壁,对应于多个像素区域之间的边界设置在封装膜之间,并且具有低于第一折射率的第二折射率;以及滤色器层,设置在封装膜和第一分隔壁上,其中,滤色器层包括具有第三折射率的多个滤色器图案以及设置在多个滤色器图案之间并且具有低于第三折射率的第四折射率的第二分隔壁。



1. 一种电致发光显示装置,包括:
基板,所述基板包括多个像素区域;
多个发光二极管,所述多个发光二极管在所述基板上彼此间隔开并且分别对应于所述多个像素区域;
封装膜,所述封装膜分别覆盖所述多个发光二极管并且具有第一折射率;
第一分隔壁,所述第一分隔壁对应于所述多个像素区域之间的边界设置在所述封装膜之间,并且具有低于所述第一折射率的第二折射率;以及
滤色器层,所述滤色器层设置在所述封装膜和所述第一分隔壁上,
其中,所述滤色器层包括具有第三折射率的多个滤色器图案以及设置在所述多个滤色器图案之间并且具有低于所述第三折射率的第四折射率的第二分隔壁。
2. 根据权利要求1所述的电致发光显示装置,其中,所述第二分隔壁设置为对应于所述第一分隔壁。
3. 根据权利要求1所述的电致发光显示装置,其中,所述多个滤色器图案被设置为分别对应于所述多个发光二极管。
4. 根据权利要求1所述的电致发光显示装置,其中,所述第一分隔壁和所述第二分隔壁中的每一个分隔壁的中部具有条形形状,并且所述第一分隔壁和所述第二分隔壁中的每一个分隔壁的上部具有向上逐渐增大的宽度。
5. 根据权利要求4所述的电致发光显示装置,其中,所述第一分隔壁和所述第二分隔壁中的每一个分隔壁的中部的宽度在 $2\mu\text{m}$ 至 $3\mu\text{m}$ 的范围内。
6. 根据权利要求4所述的电致发光显示装置,其中,所述第一分隔壁和所述第二分隔壁中的每一个分隔壁的高度在 $7\mu\text{m}$ 至 $9\mu\text{m}$ 的范围内。
7. 根据权利要求1所述的电致发光显示装置,其中,所述第二折射率和所述第四折射率中的每一个在1.0至1.55的范围内。
8. 根据权利要求1所述的电致发光显示装置,其中,所述滤色器层还包括设置在所述多个滤色器图案中的每一个滤色器图案的上表面上的散射层。
9. 根据权利要求1所述的电致发光显示装置,其中,所述多个滤色器图案中的每一个滤色器图案的边缘是弯曲的。
10. 根据权利要求1所述的电致发光显示装置,其中,所述电致发光显示装置还包括位于所述基板上的钝化层,
其中,所述多个发光二极管中的每一个包括:
设置在所述钝化层上的第一电极;
被配置为覆盖所述第一电极的边缘的绝缘图案;
设置在所述第一电极和所述绝缘图案上的发光层;以及
设置在所述发光层上的第二电极。
11. 根据权利要求10所述的电致发光显示装置,还包括设置在所述钝化层下方并位于所述基板上的层间绝缘层,
其中,所述钝化层和所述层间绝缘层通过所述第一分隔壁针对每个像素区域分隔开。

电致发光显示装置

[0001] 相关申请的交叉引用

[0002] 本申请要求2017年12月5日向韩国知识产权局提交的韩国专利申请第10-2017-0166006号的权益,其全部内容通过引用并入本文中。

技术领域

[0003] 本公开涉及一种电致发光显示装置,更具体地,涉及一种电致发光显示装置,在该电致发光显示装置中,设置了具有低折射率的分隔壁,使得提高了光提取效率并且防止了混色。

背景技术

[0004] 近年来,具有诸如变薄、变轻和具有低功耗的优异特性的平板显示器得到了广泛的发展并且被应用于各个领域。

[0005] 在平板显示器中,电致发光显示装置是这样的装置,在该装置中,电荷载流子被注入形成在作为电子注入电极的阴极和作为空穴注入电极的阳极之间的发光层中,使得形成激子,然后发生激子的辐射复合,从而发射光。

[0006] 由于电致发光显示装置是自发光的并且具有优异的对比度,所以可以使用诸如塑料的柔性基板形成电致发光显示装置。此外,电致发光显示装置具有数微秒的响应时间,并且在显示运动图像方面具有优势。电致发光显示装置也具有宽视角,并且在低温下是稳定的。由于电致发光显示装置由直流DC5V至15V的低电压驱动,所以易于设计和制造驱动电路。

[0007] 近来,由于基板的尺寸已经增大并且显示装置已经发展成具有高分辨率,所以像素间隔已经减小,并且混色已经成为问题。

发明内容

[0008] 因此,本公开的实施例涉及一种电致发光显示装置,该电致发光显示装置基本上消除了由于现有技术的限制和缺点而导致的一个或多个问题。

[0009] 本公开的一个目的是提供一种具有高分辨率的电致发光显示装置,在该电致发光显示装置中,设置了具有相对低的折射率的第一分隔壁和第二分隔壁,使得提高了光提取效率并且防止了混色。

[0010] 为了实现上述目的,本公开提供了一种电致发光显示装置,其包括:基板,所述基板包括多个像素区域;多个发光二极管,所述多个发光二极管在所述基板上彼此间隔开并且分别对应于所述多个像素区域;封装膜,所述封装膜分别覆盖所述多个发光二极管并且具有第一折射率;第一分隔壁,所述第一分隔壁对应于所述多个像素区域之间的边界设置在所述封装膜之间,并且具有低于所述第一折射率的第二折射率;以及滤色器层,所述滤色器层设置在所述封装膜和所述第一分隔壁上,其中,所述滤色器层包括具有第三折射率的多个滤色器图案以及设置在所述多个滤色器图案之间并且具有低于所述第三折射率的第

四折射率的第二分隔壁。

[0011] 在本公开中,具有低折射率的第一分隔壁设置在发光二极管之间,以便改变由于在发光二极管内部被全反射而不输出到外部的光的路径,并且允许所述光输出到外部。因此,可以提高光提取效率。

[0012] 此外,具有低折射率的第二分隔壁设置在滤色器图案之间,以便改变传播到相邻像素区域的光的路径,并且允许所述光输出到相应的像素区域。因此,可以防止混色。应当理解,上述一般性描述和以下详细描述都是示例性和说明性的,并且旨在提供对所要求保护的本公开的进一步解释。

附图说明

[0013] 本公开包含附图以提供对本公开的进一步理解,并且附图被并入本说明书并构成本说明书的一部分,附图示出了本公开的实施例,并且与说明书一起用于解释本公开的各个原理。在附图中:

[0014] 图1是示出了根据本公开的电致发光显示装置的单个像素区域的电路图。

[0015] 图2是示意性地示出了根据本公开的第一实施例的电致发光显示装置的截面图。

[0016] 图3是根据本公开的第一实施例的电致发光显示装置的一部分的放大图。

[0017] 图4是示意性地示出了根据本公开的第二实施例的电致发光显示装置的截面图。

[0018] 图5是根据本公开的第二实施例的电致发光显示装置的一部分的放大图。

[0019] 图6是示意性地示出了根据本公开的第一实施例和第二实施例的根据第一分隔壁和第二分隔壁的折射率的光提取效率的图。

具体实施方式

[0020] 在下文中,将参考附图描述本公开的示例性实施例。

[0021] <第一实施例>

[0022] 图1是示出了根据本公开的电致发光显示装置的单个像素区域的电路图。

[0023] 如图1所示,根据本公开的实施例的电致发光显示装置包括栅极线GL、数据线DL、开关薄膜晶体管Ts、驱动薄膜晶体管Td、存储电容器Cst和发光二极管D。栅极线GL和数据线DL相互交叉以限定像素区域SP。开关薄膜晶体管Ts、驱动薄膜晶体管Td、存储电容器Cst和发光二极管D形成在像素区域SP中。

[0024] 更具体地,开关薄膜晶体管Ts的栅极连接到栅极线GL,并且开关薄膜晶体管Ts的源极连接到数据线DL。驱动薄膜晶体管Td的栅极连接到开关薄膜晶体管Ts的漏极,驱动薄膜晶体管Td的源极连接到高压电源VDD。发光二极管D的阳极连接到驱动薄膜晶体管Td的漏极,发光二极管D的阴极连接到低压电源VSS。存储电容器Cst连接到驱动薄膜晶体管Td的栅极和漏极。

[0025] 电致发光显示装置被驱动以显示图像。例如,当开关薄膜晶体管Ts通过经由栅极线GL施加的栅极信号而导通时,来自数据线DL的数据信号通过开关薄膜晶体管Ts施加到驱动薄膜晶体管Td的栅极和存储电容器Cst的电极。

[0026] 当驱动薄膜晶体管Td通过数据信号而导通时,流过发光二极管D的电流被控制,从而显示图像。发光二极管D由于从高压电源VDD通过驱动薄膜晶体管Td供应的电流而发光。

[0027] 也就是说,流过发光二极管D的电流与数据信号的幅值成比例,并且发光二极管D发出的光的强度与流过发光二极管D的电流成比例。因此,像素区域SP根据数据信号的幅值显示不同的灰度级,因此,电致发光显示装置显示图像。

[0028] 当开关薄膜晶体管Ts被关断时,存储电容器Cst维持与一帧的数据信号相对应的电荷。因此,即使开关薄膜晶体管Ts被关断,存储电容器Cst也允许流过发光二极管D的电流恒定并且发光二极管D显示的灰度级保持到下一帧。

[0029] 除开关薄膜晶体管Ts和驱动薄膜晶体管Td及存储电容器Cst之外的晶体管和/或电容器可以进一步添加到像素区域SP中。

[0030] 图2是示意性地示出了根据本公开的第一实施例的电致发光显示装置的截面图。

[0031] 如图2所示,根据本公开的第一实施例的电致发光显示装置100可以包括:基板110;设置在基板110上并分别形成在像素区域SP1、SP2和SP3中的薄膜晶体管Td1、Td2和Td3及发光二极管D1、D2和D3;设置在发光二极管D1、D2和D3上的封装层170;以及设置在封装层170上的滤色器层180。

[0032] 也就是说,薄膜晶体管Td1、Td2和Td3及发光二极管D1、D2和D3可以形成在基板110上并分别形成在像素区域SP1、SP2和SP3中,基板110也称为下基板、薄膜晶体管(TFT)基板或背板。

[0033] 在这种情况下,像素区域SP1、SP2和SP3中的每一个是指这样的单元,在该单元中,形成了滤色器图案181、183和185中的特定类型的滤色器图案,从而可以发射具有特定颜色的光。

[0034] 例如,像素区域SP1、SP2和SP3可以包括蓝色像素区域SP1、红色像素区域SP2和绿色像素区域SP3,但是不限于此,并且还可以包括白色像素区域。

[0035] 具体地,半导体层122可以形成在像素区域SP1、SP2和SP3中的每一个中。栅极绝缘层124可以基本上遍及包括像素区域SP1、SP2和SP3的基板110形成在半导体层122上。半导体层122可以包括由本征半导体材料形成并设置在半导体层122的中心处的有源区域;以及由掺杂杂质的半导体材料形成并分别形成在有源区域的左侧位置处的源极区域和漏极区域。

[0036] 栅极126对应于半导体层122形成在栅极绝缘层124上,层间绝缘层128形成在栅极126上。层间绝缘层128和栅极绝缘层124可以包括配置为分别暴露半导体层122的源极区域和漏极区域的第一接触孔CH1和第二接触孔CH2。

[0037] 彼此间隔开的源极132和漏极130对应于半导体层122形成在层间绝缘层128上,源极132和漏极130可以分别通过第一接触孔CH1和第二接触孔CH2连接到半导体层122的源极区域和漏极区域。

[0038] 在这种情况下,形成在像素区域SP1、SP2和SP3中的每一个中的半导体层122、栅极126、源极132和漏极130可以构成薄膜晶体管Td1、Td2和Td3中的每一个。

[0039] 虽然图2中作为示例示出了共面型薄膜晶体管Td1、Td2和Td3,但是实施例不限于此,还可以形成交错型薄膜晶体管。

[0040] 虽然图2中仅示出了驱动薄膜晶体管Td1、Td2和Td3,但是可以在单个像素区域中形成例如图2的开关薄膜晶体管Ts(未示出)的多个薄膜晶体管,该开关薄膜晶体管Ts具有与驱动薄膜晶体管Td1、Td2和Td3相同的结构。

[0041] 虽然未示出,但是可以形成相互交叉以限定像素区域SP1、SP2和SP3的图2的栅极线GL、图2的数据线DL以及电力线。图2的开关薄膜晶体管Ts可以连接到图2的栅极线GL和图2的数据线DL,并且每个驱动薄膜晶体管Td1、Td2和Td3可以连接到图2的开关薄膜晶体管Ts以及电力线。

[0042] 钝化层134形成在薄膜晶体管Td1、Td2和Td3中的每一个上。钝化层134可以包括被配置为暴露源极132的第三接触孔CH3。

[0043] 外涂层可以设置在钝化层134上。在这种情况下,钝化层134和外涂层可以包括暴露源极132的第三接触孔CH3。

[0044] 这里,被配置为分隔像素区域SP1、SP2和SP3的孔h可以形成在钝化层134和层间绝缘层128中。也就是说,发光二极管D1、D2和D3可以由钝化层134和层间绝缘层128中的孔h分隔,使得发光二极管D1、D2和D3分别对应于像素区域SP1、SP2和SP3。发光二极管D1、D2和D3可以彼此间隔开并且分别设置在像素区域SP1、SP3和SP3中。

[0045] 虽然孔h在图2中被图示为形成在钝化层134和层间绝缘层128中,但这仅仅是一个示例。电致发光显示装置100可以具有形成有能够分隔对应于像素区域SP1、SP2和SP3的发光二极管D1、D2和D3的孔h的各种其它结构。

[0046] 这样的孔h可以通过执行使用光掩模和显影工艺的曝光工艺来形成。

[0047] 第一电极141可以设置在钝化层134上。

[0048] 在这种情况下,第一电极141可以是用于向发光层142供应空穴或电子中的一种的阳极或阴极。

[0049] 将作为示例描述根据本公开的第一实施例的电致发光显示装置100的第一电极141是阳极的情况。

[0050] 第一电极141可以形成为单层的诸如氧化铟锡(ITO)的透明导电材料。或者,第一电极141可以由诸如铝和钛的层叠结构(Ti/Al/Ti)、Al和ITO的层叠结构(ITO/Al/ITO)、APC合金及APC合金和ITO的层叠结构(ITO/APC/ITO)的具有相对高的反射率的导电材料形成,以便获得微腔效应。APC合金是指银(Ag)、钯(Pd)和铜(Cu)的合金。

[0051] 第一电极141可以通过形成在钝化层134中的第三接触孔CH3连接到薄膜晶体管Td1、Td2和Td3中的每一个的源极132,并且可以分别形成在像素区域SP1、SP2和SP3中的每一个中。

[0052] 虽然已经通过假设薄膜晶体管Td1、Td2和Td3是N型薄膜晶体管并且第一电极141连接到源极132描述了根据本公开的第一实施例的电致发光显示装置100,但是实施例不限于此。当薄膜晶体管Td1、Td2和Td3是P型薄膜晶体管时,第一电极141可以连接到漏极130。

[0053] 被配置为覆盖第一电极141的边缘的绝缘图案IP可以设置在第一电极141上。也就是说,绝缘图案IP可以被设置为覆盖第一电极141的侧表面以及覆盖上表面的一部分。

[0054] 绝缘图案IP可以由氧化硅形成,但是实施例不限于此。

[0055] 在这种情况下,绝缘图案IP可以减小第一电极141的阶梯差并且提高电流效率。也就是说,当在第一电极141上形成发光层142时,发光层142形成为在第一电极141的阶梯区域上具有相对小的厚度,从而防止对发光没有贡献的电流聚集。

[0056] 发光层142可以设置在第一电极141和绝缘图案IP上。

[0057] 在这种情况下,发光层142可以发射白光。例如,发光层142可以具有串联白色结

构,其中多个发光层堆叠以发射白光。例如,发光层142可以包括被配置为发射蓝光的第一发光层和设置在第一发光层上并且被配置为发射具有当与蓝色混合时变白的颜色的光的第二发光层。第二发光层可以是被配置为发射黄绿色光的发光层。然而,实施例不限于此,并且被配置为发射蓝光、红光和绿光中的一种的发光层142可以设置在像素区域SP1、SP2和SP3中的每一个中。

[0058] 发光层142的发光材料可以是折射率为约1.8或更高的有机发光材料或者诸如量子点的无机发光材料。

[0059] 此外,发光层142可以被设置为遵循像素区域SP1、SP2和SP3的整个表面的形态的形状。

[0060] 也就是说,发光层142可以被设置为遵循形成在像素区域SP1、SP2和SP3中的每一个中的第一电极141和绝缘图案IP以及形成在钝化层134和层间绝缘层128中的孔h的形态的形状。

[0061] 用于向发光层142供应电子或空穴中的一种的第二电极143可以设置在发光层142上。

[0062] 这里,第二电极143可以是阴极或阳极。

[0063] 将作为示例描述根据本公开的第一实施例的电致发光显示装置100的第二电极143是阴极的情况。

[0064] 在这种情况下,第二电极143沿发光层142的形态形成。也就是说,第二电极143可以形成为沿发光层142的形状覆盖发光层142。

[0065] 第二电极143可以由能够透射光的诸如ITO和IZO的透明导电材料形成,或者可以由诸如镁(Mg)、银(Ag)或Mg和Ag的合金的半透射导电材料形成。

[0066] 因此,第一电极141、绝缘图案IP、发光层142和第二电极143可以彼此重叠并形成发光二极管D1、D2和D3中的每一个,并且发光二极管D1、D2和D3可以彼此间隔开并分别对应于像素区域SP1、SP2和SP3设置。

[0067] 封装层170可以设置在分别对应于像素区域SP1、SP2和SP3形成的发光二极管D1、D2和D3上。

[0068] 根据本公开的第一实施例的电致发光显示装置100的封装层170可以包括具有第一折射率的封装膜171和具有低于第一折射率的第二折射率的第一分隔壁PW1。

[0069] 在这种情况下,封装膜171可以沿分别与像素区域SP1、SP2和SP3对应形成的发光二极管D1、D2和D3的形态形成。也就是说,封装膜171可以沿设置在发光二极管D1、D2和D3的最上部的第二电极143的形态形成。

[0070] 由于封装膜171沿第二电极143的形态设置,所以可以在封装膜171中对应于像素区域SP1、SP2和SP3之间的边界形成凹槽。

[0071] 在这种情况下,封装膜171可以由无机膜形成并且/或者可以具有多层结构。

[0072] 例如,封装膜171可以包括由氮化硅、氮化铝、氮化锆、氮化钛、氮化钪、氮化铪、氧化硅、氧化铝或氧化钛形成的至少一层。

[0073] 条形的第一分隔壁PW1可以设置在封装膜171的与像素区域SP1、SP2和SP3之间的边界对应的凹槽中。

[0074] 虽然第一分隔壁PW1的上部的宽度在附图中被图示为逐渐增大,但这仅仅是一个

示例,并且第一分隔壁PW1可以始终具有相同的宽度。

[0075] 第一分隔壁PW1可以是具有低于封装膜171的第一折射率的第二折射率的有机材料。例如,第一折射率可以在1.56至1.85的范围内,第二折射率可以在1.0至1.55的范围内,但是实施例不限于此。

[0076] 由于第一分隔壁PW1的折射率低于封装膜171的折射率,所以从发光二极管D1、D2和D3的发光层142倾斜入射到封装膜171上的光可以由第一分隔壁PW1反射并且输出到相应的像素区域SP1、SP2和SP3的上部区域。因此,可以提高电致发光显示装置100的光提取效率,并且可以防止混色。

[0077] 此外,通过封装膜171和设置在配置为覆盖发光二极管D1、D2和D3的封装膜171之间的第一分隔壁PW1可以更有效地防止氧气或水分渗透到发光层142和第二电极143中。

[0078] 滤色器层180可以设置在封装层170上。

[0079] 在这种情况下,滤色器层180可以包括分别对应于像素区域SP1、SP2和SP3形成的滤色器图案181、183和185以及设置在滤色器图案181、183和185之间的条形的第二分隔壁PW2。

[0080] 虽然第二分隔壁PW2的上部的宽度在附图中被图示为逐渐增大,但这仅仅是一个示例,并且第二分隔壁PW2可以始终具有相同的宽度。

[0081] 滤色器图案181、183和185可以具有第三折射率,并且第二分隔壁PW2可以具有低于第三折射率的第四折射率。

[0082] 在这种情况下,第三折射率可以在1.6至1.85的范围内,第四折射率可以在1.0至1.55的范围内,但是实施例不限于此。

[0083] 第二分隔壁PW2可以由氧化硅形成,但是实施例不限于此。

[0084] 由于第二分隔壁PW2的折射率低于滤色器图案181、183和185的折射率,所以从发光二极管D1、D2和D3的发光层142倾斜入射到滤色器图案181、183和185上的光可以由第二分隔壁PW2反射并且输出到相应的像素区域SP1、SP2和SP3的上部区域。因此,可以防止在视角方向上发生混色的问题。

[0085] 此外,由于滤色器图案181、183和185之间的第二分隔壁PW2具有相对精细的宽度,所以与设置黑矩阵的常规情况相比,可以增大发光面积。

[0086] 特别地,根据本公开的第一实施例的电致发光显示装置的第二分隔壁PW2可以对应于第一分隔壁PW1形成。也就是说,第一分隔壁PW1和第二分隔壁PW2可以设置为在垂直于基板110的第一方向上彼此平行。

[0087] 由于第一分隔壁PW1和第二分隔壁PW2设置为在第一方向上彼此平行,所以从分别形成在像素区域SP1、SP2和SP3中的发光二极管D1、D2和D3输出的光可以输出到相应的像素区域SP1、SP2和SP3的上部区域。因此,可以提高光提取效率,并且可以有效地防止混色。

[0088] 图3是根据本公开的第一实施例的电致发光显示装置的一部分的放大图。

[0089] 如图3所示,根据本公开的第一实施例的图2的电致发光显示装置100可以包括图2的基板110、设置在图2的基板110上的发光二极管D、设置在发光二极管D上的封装层170和设置在封装层170上的滤色器层180。

[0090] 层间绝缘层128和钝化层134可以设置在图2的基板110和发光二极管D之间。

[0091] 在这种情况下,由于被配置为分隔像素区域SP的孔h形成在钝化层134和层间绝缘

层128中,所以可以对应于像素区域SP形成发光二极管D。

[0092] 也就是说,由于形成在钝化层134和层间绝缘层128中的孔h,可以省略形成在常规电致发光显示装置中以分隔像素区域SP的堤层,并且可以简化工艺。

[0093] 第一电极141可以设置在钝化层134上,并且被配置为覆盖第一电极141的边缘的绝缘图案IP可以设置在第一电极141上。

[0094] 当使用绝缘图案IP在第一电极141上形成发光层142时,发光层142形成为在第一电极141的阶梯区域上具有相对小的厚度,从而防止对发光没有贡献的电流聚集,并且提高电流效率。

[0095] 发光层142可以设置在第一电极141和绝缘图案IP上。

[0096] 在这种情况下,发光层142可以被设置为遵循第一电极141、绝缘图案IP及形成在钝化层134和层间绝缘层128中的孔h的形态的形状。

[0097] 第二电极143可以设置在发光层142上。

[0098] 在这种情况下,第二电极143可以被设置为遵循发光层142的形态的形状。

[0099] 因此,第一电极141、绝缘图案IP、发光层142和第二电极143可以形成发光二极管D,并且相邻的发光二极管D可以彼此间隔开并且对应于像素区域SP设置。

[0100] 包括具有第一折射率的封装膜171和具有低于第一折射率的第二折射率的第一分隔壁PW1的封装层170可以设置在发光二极管D上。

[0101] 特别地,封装膜171可以沿发光二极管D的形态形成,也就是说,封装膜171可以沿设置在发光二极管D的最上部的第二电极143的形态形成。

[0102] 由于封装膜171沿第二电极143的形态设置,所以电致发光显示装置100可以具有这样的结构,在该结构中,封装膜171覆盖每个发光二极管D,因此,可以更有效地防止氧气或水分渗透到发光层142和第二电极143中。

[0103] 在这种情况下,封装膜171可以由无机膜形成并且/或者可以具有多层结构。

[0104] 第一分隔壁PW1可以设置在封装膜171的与像素区域SP之间的边界对应的凹槽中。

[0105] 第一分隔壁PW1的中部可以具有条形形状,并且第一分隔壁PW1的上部可以具有宽度向上逐渐增大的形状。然而,这仅仅是一个示例,并且第一分隔壁PW1可以形成为上部和中部具有相同的宽度。

[0106] 在这种情况下,第一分隔壁PW1的中部的宽度d1可以在 $2\mu\text{m}$ 至 $3\mu\text{m}$ 的范围内。第一分隔壁PW1的上部的宽度可以大于或等于第一分隔壁PW1的中部的宽度d1。然而,实施例不限于此,并且可以根据像素区域SP的大小、分辨率等以各种方式修改第一分隔壁PW1的上部和中部的宽度。

[0107] 此外,第一分隔壁PW1的高度H1可以在 $7\mu\text{m}$ 至 $9\mu\text{m}$ 的范围内,但是实施例不限于此。可以根据钝化层134、层间绝缘层128和发光二极管D的厚度等以各种方式修改高度H1。

[0108] 钝化层134和层间绝缘层128可以通过第一分隔壁PW1对应于像素区域SP分隔开。

[0109] 在这种情况下,第一分隔壁PW1可以是具有低于封装膜171的第一折射率的第二折射率的有机材料。例如,第一折射率可以在1.56至1.85的范围内,第二折射率可以在1.0至1.55的范围内,但是实施例不限于此。

[0110] 由于第一分隔壁PW1的折射率低于封装膜171的折射率,所以从发光二极管D的发光层142倾斜入射到封装膜171上的光L1可以由第一分隔壁PW1反射并且输出到相应的像素

区域SP的上部区域。因此,可以提高电致发光显示装置100的光提取效率,并且可以防止混色。

[0111] 通过在被配置为覆盖发光二极管D的封装膜171之间形成第一分隔壁PW1,可以进一步提高防止氧气或水分渗透到发光层142和第二电极143中的效率。

[0112] 滤色器层180可以设置在封装层170上。

[0113] 在这种情况下,滤色器层180可以包括对应于像素区域SP形成的滤色器图案181、183和185以及形成在滤色器图案181、183和185之间的第二分隔壁PW2。

[0114] 也就是说,滤色器图案181、183和185可以对应于发光二极管D设置。

[0115] 因此,当从发光二极管D输出白光时,可以通过滤色器图案181、183和185将白光转换为特定颜色的光。

[0116] 这里,滤色器图案181、183和185的边缘可以是弯曲的。

[0117] 此外,当从发光二极管D输出不同波长带的光时,滤色器图案181、183和185可以对应于发光二极管D设置,从而防止不同波长带的光混合并引起模糊现象和重影现象。

[0118] 滤色器图案181、183和185可以具有第三折射率,并且第二分隔壁PW2可以具有低于第三折射率的第四折射率。

[0119] 在这种情况下,第三折射率可以在1.6至1.85的范围内,第四折射率可以在1.0至1.55的范围内,但是实施例不限于此。

[0120] 第二分隔壁PW2的中部可以具有条形形状,并且第二分隔壁PW2的上部可以具有宽度向上逐渐增大的形状。

[0121] 第二分隔壁PW2的中部的宽度d2可以在 $2\mu\text{m}$ 至 $3\mu\text{m}$ 的范围内。第二分隔壁PW2的上部的宽度可以大于或等于第二分隔壁PW2的中部的宽度d2。然而,实施例不限于此。

[0122] 此外,第二分隔壁PW2的高度H2可以在 $7\mu\text{m}$ 至 $9\mu\text{m}$ 的范围内,但是实施例不限于此。高度H2可以根据滤色器图案181、183和185的厚度等以各种方式进行修改。

[0123] 第二分隔壁PW2可以由氧化硅形成,但是实施例不限于此。第二分隔壁PW2也可以由气隙形成。

[0124] 由于第二分隔壁PW2的折射率低于滤色器图案181、183和185的折射率,所以从发光二极管D的发光层142倾斜入射到滤色器图案181、183和185上的光L2可以由第二分隔壁PW2反射并且输出到相应的像素区域SP的上部区域。因此,可以防止在视角方向上发生混色的问题。

[0125] 此外,由于滤色器图案181、183和185之间的第二分隔壁PW2具有相对精细的宽度d2,所以与设置黑矩阵的常规情况相比,可以增大发光面积。

[0126] 散射层SL可以设置在滤色器图案181、183和185中的每一个的上表面上。

[0127] 在这种情况下,散射层SL可以是形成在滤色器图案181、183和185中的每一个的上表面上的凹凸图案,但是实施例不限于此。散射层SL也可以由包括珠 (bead) 的材料层形成。

[0128] 因此,穿过滤色器图案181、183和185并输出到外部的光L3可以在各个方向上散射。

[0129] 特别地,通过将垂直入射在像素区域SP之间的边界处的滤色器图案181、183和185上的光L3的一部分散射到第二分隔壁PW2,可以在观看者在其眼睛接近屏幕的状态下观看图像时(例如,当观看者使用虚拟现实 (VR) 装置观看图像时)防止可能由于精细的第二分隔

壁PW2被视为黑色区域而发生的网格感知。

[0130] 特别地,根据本公开的第一实施例的电致发光显示装置100的第二分隔壁PW2可以对应于第一分隔壁PW1形成。

[0131] 也就是说,第一分隔壁PW1和第二分隔壁PW2可以设置为在垂直于基板110的第一方向1A上彼此平行。

[0132] 由于第一分隔壁PW1和第二分隔壁PW2设置为在第一方向1A上彼此平行,所以从分别形成在像素区域SP中的发光二极管D输出的光可以输出到相应的像素区域SP的上部区域。因此,可以提高光提取效率,并且可以有效地防止混色。

[0133] <第二实施例>

[0134] 在下文中,可以省略与第一实施例相同或相似的配置的详细描述。

[0135] 图4是示意性地示出了根据本公开的第二实施例的电致发光显示装置的截面图。

[0136] 如图4所示,根据本公开的实施例的电致发光显示装置200可以包括:基板210;设置在基板210上并分别形成在像素区域SP1、SP2和SP3中的薄膜晶体管Td1、Td2和Td3及发光二极管D1、D2和D3;设置在发光二极管D1、D2和D3上的封装层270;以及设置在封装层270上的滤色器层280。

[0137] 也就是说,薄膜晶体管Td1、Td2和Td3及发光二极管D1、D2和D3可以形成在基板210上并分别形成在像素区域SP1、SP2和SP3中,基板210也称为下基板、薄膜晶体管(TFT)基板或背板。

[0138] 在这种情况下,像素区域SP1、SP2和SP3可以包括蓝色像素区域SP1、红色像素区域SP2和绿色像素区域SP3,但是不限于此,并且还可以包括白色像素区域。

[0139] 半导体层222可以形成在像素区域SP1、SP2和SP3中的每一个中。栅极绝缘层224可以基本上遍及包括像素区域SP1、SP2和SP3的基板210形成在半导体层222上。

[0140] 栅极226对应于半导体层222形成在栅极绝缘层224上,层间绝缘层228形成在栅极226上。层间绝缘层228和栅极绝缘层224可以包括配置为分别暴露半导体层222的源极区域和漏极区域的第一接触孔CH1和第二接触孔CH2。

[0141] 彼此间隔开的源极232和漏极230对应于半导体层222形成在层间绝缘层228上,源极232和漏极230可以分别通过第一接触孔CH1和第二接触孔CH2连接到半导体层222的源极区域和漏极区域。

[0142] 在这种情况下,形成在像素区域SP1、SP2和SP3中的半导体层222、栅极226、源极232和漏极230可以构成薄膜晶体管Td1、Td2和Td3。

[0143] 钝化层234形成在薄膜晶体管Td1、Td2和Td3中的每一个上。钝化层234可以包括被配置为暴露源极232的第三接触孔CH3。

[0144] 在这种情况下,在根据本公开的第二实施例的电致发光显示装置200中,被配置为分隔像素区域SP1、SP2和SP3的孔h1和h2可以形成在层间绝缘层228和钝化层234中。也就是说,发光二极管D1、D2和D3可以由层间绝缘层228和钝化层234中的孔h1和h2分隔,使得发光二极管D1、D2和D3分别对应于像素区域SP1、SP2和SP3。发光二极管D1、D2和D3可以彼此间隔开并且分别设置在像素区域SP1、SP2和SP3中。

[0145] 特别地,在根据本公开的第二实施例的电致发光显示装置200中,形成在层间绝缘层228中的孔h1的一部分的宽度可以大于形成在钝化层234中的孔h1的一部分的宽度。

[0146] 也就是说,电致发光显示装置200具有底切(under-cut)形式,其中层间绝缘层228的宽度小于设置在像素区域SP1、SP2和SP3中的每一个中的钝化层234的宽度。

[0147] 此外,可以设置被配置为覆盖钝化层234的上表面和侧表面的第一电极241。

[0148] 第一电极241可以通过形成在钝化层234中的第三接触孔CH3连接到薄膜晶体管Td1、Td2和Td3中的每一个的源极232,并且可以分别形成在像素区域SP1、SP2和SP3中的每一个中。

[0149] 由于根据本公开的第二实施例的电致发光显示装置200的层间绝缘层228和钝化层234具有底切形式,所以分别形成在像素区域SP1、SP2和SP3中的每一个中的第一电极241可以通过一个工艺形成,从而可以简化工艺。

[0150] 可以设置绝缘图案IP,该绝缘图案IP被配置为覆盖第一电极241的侧表面以及覆盖上表面的一部分。

[0151] 绝缘图案IP可以由氧化硅形成,但是实施例不限于此。

[0152] 在这种情况下,绝缘图案IP可以减小第一电极的241阶梯差并且提高电流效率。也就是说,当在第一电极241上形成发光层242时,发光层242形成为在第一电极241的阶梯区域上具有相对小的厚度,从而防止对发光没有贡献的电流聚集。

[0153] 可以设置被配置为覆盖第一电极241和绝缘图案IP的发光层242。

[0154] 在这种情况下,由于根据本公开的第二实施例的电致发光显示装置200的层间绝缘层228和钝化层234具有底切形式,所以分别形成在像素区域SP1、SP2和SP3中的每一个中的发光层242可以通过一个工艺形成。

[0155] 在这种情况下,发光层242可以发射白光,但是实施例不限于此。被配置为发射蓝光、红光和绿光中的一种的发光层242可以设置在像素区域SP1、SP2和SP3中的每一个中。

[0156] 发光层242的发光材料可以是折射率为约1.8或更高的有机发光材料或者诸如量子点的无机发光材料。

[0157] 可以设置被配置为覆盖发光层242的上表面和侧表面的第二电极243。

[0158] 虽然第二电极243在图4中被图示为仿佛第二电极243分别形成在像素区域SP1、SP2和SP3中的每一个中,但是第二电极243可以沿与图4所示的截面图的方向垂直的方向在截面图中彼此连接。

[0159] 因此,第一电极241、绝缘图案IP、发光层242和第二电极243形成发光二极管D1、D2和D3中的每一个,并且发光二极管D1、D2和D3可以彼此间隔开并分别对应于像素区域SP1、SP2和SP3设置。

[0160] 封装层270可以设置在分别对应于像素区域SP1、SP2和SP3形成的发光二极管D1、D2和D3上。

[0161] 根据本公开的第二实施例的电致发光显示装置200的封装层270可以包括具有第一折射率的封装膜271和具有低于第一折射率的第二折射率的第一隔壁PW1。

[0162] 在这种情况下,封装膜271可以设置为封装膜271覆盖对应于像素区域SP1、SP2、SP3中的每一个形成的发光二极管D1、D2和D3中的每一个的形式。

[0163] 在这种情况下,封装膜271可以由无机膜形成并且/或者具有多层结构。

[0164] 残留层(residual layer)OM可以存在于发光二极管D1、D2和D3之间。

[0165] 在这种情况下,残留层OM由残留在层间绝缘层228的孔h1中的用于形成发光二极

管D1、D2和D3及封装膜271的材料形成。

[0166] 第一分隔壁PW1可以对应于像素区域SP1、SP2和SP3之间的边界设置在封装膜271之间。

[0167] 虽然第一分隔壁PW1的中部在附图中被图示为具有条形形状,并且第一分隔壁PW1的上部在附图中被图示为具有宽度逐渐增大的形状,但这仅仅是一个示例。第一分隔壁PW1可以形成使得上部和中部具有相同的宽度。

[0168] 此外,根据本公开的第二实施例的电致发光显示装置200的第一分隔壁PW1的下部可以形成具有大于中部的宽度,并且第一分隔壁PW1的下表面可以接触残留层OM。

[0169] 第一分隔壁PW1可以是具有低于封装膜271的第一折射率的第二折射率的有机材料。例如,第一折射率可以在1.6至1.85的范围内,第二折射率可以在1.0至1.55的范围内,但是实施例不限于此。

[0170] 由于第一分隔壁PW1的折射率低于封装膜271的折射率,所以从发光二极管D1、D2和D3的发光层242倾斜入射到封装膜271上的光可以由第一分隔壁PW1反射并且输出到相应的像素区域SP1、SP2和SP3的上部区域。因此,可以提高电致发光显示装置200的光提取效率,并且可以防止混色。

[0171] 此外,通过封装膜271和设置在配置为覆盖发光二极管D1、D2和D3的封装膜271之间的第一分隔壁PW1可以更有效地防止氧气或水分渗透到发光层242和第二电极243中。

[0172] 通过第一分隔壁PW1的下部的宽度被形成为大于其中部的宽度并且第一分隔壁PW1的下表面具有下表面接触残留层OM的结构,可以进一步提高防止氧气和水分的渗透的效率。

[0173] 滤色器层280可以设置在封装层270上。

[0174] 在这种情况下,滤色器层280可以包括分别对应于像素区域SP1、SP2和SP3形成的滤色器图案281、283和285以及形成在滤色器图案281、283和285之间的第二分隔壁PW2。

[0175] 在这种情况下,滤色器图案281、283和285的边缘可以是弯曲的。

[0176] 滤色器图案281、283和285可以具有第三折射率,第二分隔壁PW2可以具有低于第三折射率的第四折射率。

[0177] 在这种情况下,第三折射率可以在1.6至1.85的范围内,第四折射率可以在1.0至1.55的范围内,但是实施例不限于此。

[0178] 第二分隔壁PW2可由氧化硅形成,但是实施例不限于此。

[0179] 由于第二分隔壁PW2的折射率低于滤色器图案281、283和285的折射率,所以从发光二极管D1、D2和D3的发光层242倾斜入射到滤色器图案281、283和285上的光可以由第二分隔壁PW2反射并且输出到相应的像素区域SP1、SP2和SP3的上部区域。因此,可以防止在视角方向上发生混色的问题。

[0180] 此外,由于滤色器图案281、283和285之间的第二分隔壁PW2具有相对精细的宽度,因此与设置黑矩阵的常规情况相比,可以增大发光面积。

[0181] 特别地,根据本公开的第二实施例的电致发光显示装置200的第二分隔壁PW2可以对应于第一分隔壁PW1形成。

[0182] 也就是说,第一分隔壁PW1和第二分隔壁PW2可以设置为在垂直于基板210的第一方向上彼此平行。

[0183] 由于第一分隔壁PW1和第二分隔壁PW2设置为在第一方向上彼此平行,所以从分别形成在像素区域SP1、SP2和SP3中的发光二极管D1、D2和D3输出的光可以输出到相应的像素区域SP1、SP2和SP3的上部区域。因此,可以提高光提取效率,并且可以有效地防止混色。

[0184] 图5是根据本公开的第二实施例的电致发光显示装置的一部分的放大图。

[0185] 如图5所示,根据本公开的第二实施例的图4的电致发光显示装置200可以包括图4的基板210、设置在图4的基板210上的发光二极管D、设置在发光二极管D上的封装层270和设置在封装层270上的滤色器层280。

[0186] 层间绝缘层228和钝化层234可以设置在图4的基板210和发光二极管D之间。

[0187] 在这种情况下,由于被配置为分隔像素区域SP的孔h1和h2形成在层间绝缘层228和钝化层234中,所以发光二极管D可以彼此间隔开并且分别设置在像素区域SP中。

[0188] 由于形成在钝化层234和层间绝缘层228中的孔h1和h2,可以省略形成在常规电致发光显示装置中以分隔像素区域SP的堤层,并且可以简化工艺。

[0189] 电致发光显示装置200具有底切形式,其中层间绝缘层228的宽度小于设置在每个像素区域SP中的钝化层234的宽度。

[0190] 此外,可以设置被配置为覆盖钝化层234的上表面和侧表面的第一电极241。

[0191] 在这种情况下,由于层间绝缘层228和钝化层234具有底切形式,所以可以通过一个工艺形成分别形成在每个像素区域SP中的第一电极241,从而可以简化工艺。

[0192] 可以设置绝缘图案IP,该绝缘图案IP被配置为覆盖第一电极241的侧表面以及覆盖上表面的一部分。

[0193] 当使用这种绝缘图案IP在第一电极241上形成发光层242时,发光层242形成在第一电极241的阶梯区域上具有相对小的厚度,从而防止对发光没有贡献的电流聚集。因此,可以提高电流效率。

[0194] 可以设置被配置为覆盖第一电极241和绝缘图案IP的发光层242。

[0195] 在这种情况下,由于根据本公开的第二实施例的电致发光显示装置200的层间绝缘层228和钝化层234具有底切形式,所以可以通过一个工艺形成分别形成在每个像素区域SP中的发光层242。

[0196] 可以设置被配置为覆盖发光层242的上表面和侧表面的第二电极243。

[0197] 第一电极241、绝缘图案IP、发光层242和第二电极243可以形成发光二极管D中的每一个,并且发光二极管D可以彼此间隔开并且分别对应于像素区域SP设置。

[0198] 封装层270可以设置在分别对应于像素区域SP形成的发光二极管D上。

[0199] 在这种情况下,封装层270可以包括具有第一折射率的封装膜271和具有低于第一折射率的第二折射率的第一分隔壁PW1。

[0200] 在这种情况下,封装膜271可以以封装膜271覆盖对应于每个像素区域SP形成的每个发光二极管D的形式设置。

[0201] 在这种情况下,封装膜271可以由无机膜形成并且/或者具有多层结构。

[0202] 由于封装膜271具有封装膜271覆盖每个发光二极管D的结构,所以可以更有效地防止氧气或水分渗透到发光层242和第二电极243中。

[0203] 残留层OM可以存在于发光二极管D之间。

[0204] 在这种情况下,残留层OM由残留在层间绝缘层228的孔h1中的用于形成发光二极

管D及封装膜271的材料形成。

[0205] 第一分隔壁PW1可以对应于像素区域SP之间的边界设置在封装膜271之间。

[0206] 虽然第一分隔壁PW1的中部在附图中被图示为具有条形形状,并且第一分隔壁PW1的上部在附图中被图示为具有宽度逐渐增大的形状,但这仅仅是一个示例。第一分隔壁PW1可以形成使得上部和中部具有相同的宽度。

[0207] 此外,根据本公开的第二实施例的电致发光显示装置200的第一分隔壁PW1的下部可以形成具有大于中部的宽度,并且第一分隔壁PW1的下表面可以接触残留层OM。

[0208] 在这种情况下,第一分隔壁PW1的中部的宽度d1可以在 $2\mu\text{m}$ 至 $3\mu\text{m}$ 的范围内。第一分隔壁PW1的上部的宽度可以大于或等于第一分隔壁PW1的中部的宽度d1。然而,实施例不限于此,并且可以根据像素区域SP的大小、分辨率等以各种方式修改第一分隔壁PW1的尺寸和形式。

[0209] 此外,第一分隔壁PW1的高度H1可以在 $7\mu\text{m}$ 至 $9\mu\text{m}$ 的范围内,但是实施例不限于此。可以根据钝化层234、层间绝缘层228和发光二极管D的厚度等以各种方式修改高度H1。

[0210] 在这种情况下,第一分隔壁PW1可以是具有低于封装膜271的第一折射率的第二折射率的有机材料。例如,第一折射率可以在1.6至1.85的范围内,第二折射率可以在1.0至1.55的范围内,但是实施例不限于此。

[0211] 由于第一分隔壁PW1的折射率低于封装膜271的折射率,所以从发光二极管D的发光层242倾斜入射到封装膜271上的光L1可以由第一分隔壁PW1反射并且向上输出。因此,可以提高电致发光显示装置200的光提取效率,并且可以防止混色。

[0212] 此外,通过在被配置为分别覆盖发光二极管D的封装膜271之间形成第一分隔壁PW1,可以进一步提高防止氧气或水分渗透到发光层242和第二电极243中的效率。

[0213] 此外,通过第一分隔壁PW1的下部的宽度被形成为大于其中部的宽度并且第一分隔壁PW1的下表面具有下表面接触残留层OM的结构,可以进一步提高发光二极管D的稳定性。

[0214] 滤色器层280可以设置在封装层270上。

[0215] 在这种情况下,滤色器层280可以包括分别对应于像素区域SP形成的滤色器图案281、283和285以及形成在滤色器图案281、283和285之间的第二分隔壁PW2。

[0216] 滤色器图案281、283和285可以具有第三折射率,并且第二分隔壁PW2可以具有低于第三折射率的第四折射率。

[0217] 在这种情况下,第三折射率可以在1.6至1.85的范围内,第四折射率可以在1.0至1.55的范围内,但是实施例不限于此。

[0218] 第二分隔壁PW2的中部的宽度d2可以在 $2\mu\text{m}$ 至 $3\mu\text{m}$ 的范围内。第二分隔壁PW2的上部的宽度可以大于或等于第二分隔壁PW2的中部的宽度d2。然而,实施例不限于此。

[0219] 此外,第二分隔壁PW2的高度H2可以在 $7\mu\text{m}$ 至 $9\mu\text{m}$ 的范围内,但是实施例不限于此。高度H2可以根据滤色器图案281、283和285的厚度等以各种方式进行修改。

[0220] 第二分隔壁PW2可以由氧化硅形成,但是实施例不限于此。第二分隔壁PW2也可以由气隙形成。

[0221] 由于第二分隔壁PW2的折射率低于滤色器图案281、283和285的折射率,所以从发光二极管D的发光层242倾斜入射到滤色器图案281、283和285上的光L2可以由第二分隔壁

PW2反射并且向上输出。因此,可以防止在视角方向上发生混色的问题。

[0222] 此外,由于滤色器图案281、283和285之间的第二分隔壁PW2具有相对精细的宽度d2,所以与设置黑矩阵的常规情况相比,可以增大发光面积。

[0223] 散射层SL可以设置在滤色器图案281、283和285中的每一个的上表面上。

[0224] 在这种情况下,散射层SL可以是形成在滤色器图案281、283和285中的每一个的上表面上的凹凸图案,但是实施例不限于此。散射层SL也可以由包括珠的材料层形成。

[0225] 因此,穿过滤色器图案281、283和285并输出到外部的光L3可以在各个方向上散射。

[0226] 特别地,通过将垂直入射在像素区域SP之间的边界处的滤色器图案281、283和285上的光L3的一部分散射到第二分隔壁PW2,可以在观看者在其眼睛接近屏幕的状态下观看图像时(例如,当观看者使用VR装置观看图像时)防止可能由于精细的第二分隔壁PW2被视为黑色区域而发生的网格感知。

[0227] 特别地,根据本公开的第二实施例的图5的电致发光显示装置200的第二分隔壁PW2可以对应于第一分隔壁PW1形成。

[0228] 也就是说,第一分隔壁PW1和第二分隔壁PW2可以设置为在垂直于基板110的第一方向1A上彼此平行。

[0229] 由于第一分隔壁PW1和第二分隔壁PW2设置为在第一方向1A上彼此平行,所以从分别形成在像素区域SP中的发光二极管D输出的光可以输出到相应的像素区域SP的上部区域。因此,可以提高光提取效率,并且可以有效地防止混色。

[0230] 图6是示意性地示出了根据本公开的第一实施例和第二实施例的根据第一分隔壁和第二分隔壁的折射率的光提取效率的图。

[0231] 也就是说,图6是示出了当图5的封装膜271及图5的滤色器图案281、283和285的折射率为1.7时,根据图5的第一分隔壁PW1和第二分隔壁PW2的折射率的变化光提取效率的图。

[0232] 如图6所示,可以看出,随着图5的第一分隔壁PW1和第二分隔壁PW2的折射率从1.55降低到1.4,光提取效率增大。

[0233] 也就是说,结果表明,当图5的第一分隔壁PW1和第二分隔壁PW2的折射率为1.55时,光提取效率为47,当图5的第一分隔壁PW1和第二分隔壁PW2的折射率为1.5时,光提取效率为51,当图5的第一分隔壁PW1和第二分隔壁PW2的折射率为1.45时,光提取效率为55.5,并且当图5的第一分隔壁PW1和第二分隔壁PW2的折射率为1.4时,光提取效率为59。

[0234] 因此,可以看出,当图5的第一分隔壁PW1和第二分隔壁PW2的折射率为1.4时,光提取效率最高。

[0235] 也就是说,从发光二极管D向外倾斜输出的光的路径可以通过图5的第一分隔壁PW1和第二分隔壁PW2进行调整,并且当图5的第一分隔壁PW1和第二分隔壁PW2的折射率为1.4时,大量的光可以输出到外部。以上说明仅以第二实施例的图5的第一分隔壁PW1和第二分隔壁PW2为例,图6也适用于第一实施例的图3的第一分隔壁PW1和第二分隔壁PW2。

[0236] 因此,通过将根据本公开的第一实施例的图2的电致发光显示装置100的图3的第一分隔壁PW1和第二分隔壁PW2和根据本公开的第二实施例的图4的电致发光显示装置200的图5的第一分隔壁PW1和第二分隔壁PW2的折射率设置为1.4,可以进一步提高光提取效

率。

[0237] 上文已经参考本公开的示例性实施例对本公开进行了描述。然而，本领域普通技术人员应当理解，在不背离以下权利要求中描述的本公开的技术精神和范围的范围内，可以对本公开进行各种修改和改变。




图1




图2




图4




图5




图6

专利名称(译)	电致发光显示装置		
公开(公告)号	CN109950278A	公开(公告)日	2019-06-28
申请号	CN201811467049.2	申请日	2018-12-03
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	乐金显示有限公司		
当前申请(专利权)人(译)	乐金显示有限公司		
[标]发明人	林亨俊 朴汉善 方炯锡 朴志娟		
发明人	林亨俊 朴汉善 方炯锡 朴志娟		
IPC分类号	H01L27/32 H01L51/52		
CPC分类号	H01L27/322 H01L27/3244 H01L51/5268 H01L51/5271 H01L51/5275 H01L27/3211 H01L51/5012 H01L51/5206 H01L51/5221 H01L51/5256		
代理人(译)	李琳 陈英俊		
优先权	1020170166006 2017-12-05 KR		
外部链接	Espacenet SIPO		

摘要(译)

一种电致发光显示装置，包括：基板，包括多个像素区域；多个发光二极管，在基板上彼此间隔开并且分别对应于多个像素区域；封装膜，分别覆盖多个发光二极管并且具有第一折射率；第一分隔壁，对应于多个像素区域之间的边界设置在封装膜之间，并且具有低于第一折射率的第二折射率；以及滤色器层，设置在封装膜和第一分隔壁上，其中，滤色器层包括具有第三折射率的多个滤色器图案以及设置在多个滤色器图案之间并且具有低于第三折射率的第四折射率的第二分隔壁。

