



(12)发明专利申请

(10)申请公布号 CN 108766353 A

(43)申请公布日 2018.11.06

(21)申请号 201810534482.7

(22)申请日 2018.05.29

(71)申请人 京东方科技集团股份有限公司

地址 100015 北京市朝阳区酒仙桥路10号

申请人 成都京东方光电科技有限公司

(72)发明人 徐映嵩

(74)专利代理机构 北京律智知识产权代理有限公司

公司 11438

代理人 王辉 阚梓瑄

(51)Int.Cl.

G09G 3/3233(2016.01)


权利要求书2页 说明书9页 附图3页

(54)发明名称

像素驱动电路及方法、显示装置

(57)摘要

本公开涉及显示技术领域,尤其涉及一种像素驱动电路及像素驱动方法、显示装置。该像素驱动电路包括第一开关元件至第五开关元件、驱动晶体管、第一存储电容和第二存储电容。该像素驱动电路在工作的工作过程中可以消除驱动晶体管的阈值电压、导线阻抗压降以及电致发光元件的老化对驱动电流的影响,确保各像素驱动电路输出的驱动电流一致,从而保证各像素显示亮度的均一性。



1. 一种像素驱动电路,用于驱动电致发光元件,其特征在于,所述像素驱动电路包括:

第一开关元件,连接第一节点,用于响应第一扫描信号而导通,将数据信号传输至所述第一节点;

驱动晶体管,连接第二节点和第三节点,用于响应所述第二节点的信号而导通,并在第一电源信号的作用下向所述第三节点输出驱动电流;

第二开关元件,连接所述第二节点和所述第三节点,用于响应第二扫描信号而导通,将所述第二节点和所述第三节点连通;

第三开关元件,连接所述第一节点和所述电致发光元件的第一极,用于响应第一控制信号而导通,将所述第一节点和所述电致发光元件的第一极连通;

第四开关元件,连接所述第三节点和所述电致发光元件的第一极,用于响应第二控制信号而导通,将所述第三节点和所述电致发光元件的第一极连通;

第五开关元件,连接所述电致发光元件的第一极,用于响应重置信号而导通,将参考信号传输至所述电致发光元件的第一极;

第一存储电容,第一端连接所述第一节点,第二端连接所述第二节点;

第二存储电容,第一端连接所述第二节点,第二端连接所述电致发光元件的第一极。

2. 根据权利要求1所述的像素驱动电路,其特征在于,所述第一开关元件至所述第五开关元件和所述驱动晶体管均具有控制端、第一端和第二端,其中:

所述第一开关元件的控制端接收所述第一扫描信号,所述第一开关元件的第一端接收所述数据信号,所述第一开关元件的第二端连接所述第一节点;

所述驱动晶体的控制端连接所述第二节点,所述驱动晶体管的第一端接收所述第一电源信号,所述驱动晶体的第二端连接所述第三节点;

所述第二开关元件的控制端接收所述第二扫描信号,所述第二开关元件的第一端连接所述第三节点,所述第二开关元件的第二端连接所述第二节点;

所述第三开关元件的控制端接收所述第一控制信号,所述第三开关元件的第一端连接所述电致发光元件的第一极,所述第三开关元件的第二端连接所述第一节点;

所述第四开关元件的控制端接收所述第二控制信号,所述第四开关元件的第一端连接所述第三节点,所述第四开关元件的第二端连接所述电致发光元件的第一极;

所述第五开关元件的控制端接收所述重置信号,所述第五开关元件的第一端接收所述参考信号,所述第五开关元件的第二端连接所述电致发光元件的第一极。

3. 根据权利要求1所述的像素驱动电路,其特征在于,所述像素驱动电路与第N行以及第N+1行扫描信号线连接;其中,第N行扫描信号线用于输出所述第一扫描信号,第N+1行扫描信号线用于输出所述第二扫描信号;N为正整数。

4. 根据权利要求1所述的像素驱动电路,其特征在于,多个所述像素驱动电路成N行排列,其中,第n行所述像素驱动电路中的所述第二扫描信号复用所述第n-1行所述像素驱动电路中的所述第一扫描信号, $n \in N$,N和n均为整数。

5. 根据权利要求2所述像素驱动电路,其特征在于,所述开关元件均为P型薄膜晶体管,所述开关元件的第一端均为源极,所述开关元件的第二端均为漏极。

6. 根据权利要求2所述像素驱动电路,其特征在于,所述开关元件均为N型薄膜晶体管,所述开关元件的第一端均为漏极,所述开关元件的第二端均为源极。

7. 一种像素驱动方法, 用于驱动权利要求1至6中任意一项所述的像素驱动电路, 其特征在于, 所述像素驱动方法包括:

在第一重置阶段, 通过第二扫描信号导通第二开关元件, 通过第一控制信号导通第三开关元件, 通过第二控制信号导通第四开关元件, 通过重置信号导通第五开关元件, 以将参考信号传输至电致发光元件的第一极、第一节点、第三节点、第二节点;

在第二重置阶段, 通过所述第二扫描信号导通所述第二开关元件, 通过所述第一控制信号导通所述第三开关元件, 通过所述重置信号导通所述第五开关元件, 将第一电源信号和驱动晶体管的阈值电压写入所述第二节点;

在数据写入阶段, 通过第一扫描信号导通第一开关元件, 通过所述重置信号导通所述第五开关元件, 将数据信号写入所述第一节点, 并将所述数据信号和所述参考信号之差写入所述第二节点;

在发光阶段, 通过所述第一控制信号导通所述第三开关元件, 通过第二控制信号导通所述第四开关元件, 使所述驱动晶体管在所述第二节点的信号的作用下导通, 并在所述第一电源信号的作用下输出驱动电流, 以驱动所述电致发光元件发光。

8. 根据权利要求7所述的像素驱动方法, 其特征在于, 所述开关元件均为P型薄膜晶体管, 所述开关元件的第一端均为源极, 所述开关元件的第二端均为漏极。

9. 根据权利要求7所述的像素驱动方法, 其特征在于, 所述开关元件均为N型薄膜晶体管, 所述开关元件的第一端均为漏极, 所述开关元件的第二端均为源极。

10. 一种显示装置, 其特征在于, 包括权利要求1~6中任意一项所述的像素驱动电路。

像素驱动电路及方法、显示装置

技术领域

[0001] 本公开涉及显示技术领域,尤其涉及一种像素驱动电路及像素驱动方法、显示装置。

背景技术

[0002] 有机发光二极管(Organic Light Emitting Diode,OLED)作为一种电流型发光器件,因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点越来越多地被应用于高性能显示领域当中。OLED显示装置按照驱动方式的不同可分为PMOLED(Passive Matrix Driving OLED,无源矩阵驱动有机发光二极管)和AMOLED(Active Matrix Driving OLED,有源矩阵驱动有机发光二极管)两种。由于AMOLED显示器具有低制造成本、高应答速度、省电、可用于便携式设备的直流驱动、工作温度范围大等优点,AMOLED得到了显示技术开发商日益广泛的关注。

[0003] 在现有的AMOLED显示面板中,每个发光像素都有独立的像素驱动电路为其提供驱动电流。由于各像素驱动电路中的驱动晶体管的工艺差异等,致使各驱动晶体管的阈值电压出现漂移和不一致的问题,进而导致各像素驱动电路输出的驱动电流不一致,从而导致显示面板中各像素发光不均匀。此外,由于各像素驱动电路与输出电源电压的驱动IC之间的导线的长度不同,因此,导线电阻的不同使每一个像素驱动电路得到的电源电压不同,从而使在相同的数据信号电压输入下,不同的像素有不同的电流、亮度输出,导致显示面板中各像素发光不均匀。另外,随着像素中的电致发光元件的老化也导致各像素发光不均匀。

[0004] 因此,需要提供一种能够克服由驱动晶体管的阈值电压和导线电阻以及电致发光元件的老化导致的显示亮度不均匀的像素驱动电路。

[0005] 需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

[0006] 本公开的目的在于提供一种像素驱动电路及像素驱动方法、显示装置,进而至少在一定程度上克服由驱动晶体管的阈值电压和导线电阻以及电致发光元件的老化等导致的显示亮度不均匀的问题。

[0007] 根据本公开的一个方面,提供一种像素驱动电路,用于驱动电致发光元件,所述像素驱动电路包括:

[0008] 第一开关元件,连接第一节点,用于响应第一扫描信号而导通,将数据信号传输至所述第一节点;

[0009] 驱动晶体管,连接第二节点和第三节点,用于响应所述第二节点的信号而导通,并在第一电源信号的作用下向所述第三节点输出驱动电流;

[0010] 第二开关元件,连接所述第二节点和所述第三节点,用于响应第二扫描信号而导通,将所述第二节点和所述第三节点连通;

[0011] 第三开关元件,连接所述第一节点和所述电致发光元件的第一极,用于响应第一控制信号而导通,将所述第一节点和所述电致发光元件的第一极连通;

[0012] 第四开关元件,连接所述第三节点和所述电致发光元件的第一极,用于响应第二控制信号而导通,将所述第三节点和所述电致发光元件的第一极连通;

[0013] 第五开关元件,连接所述电致发光元件的第一极,用于响应重置信号而导通,将参考信号传输至所述电致发光元件的第一极;

[0014] 第一存储电容,第一端连接所述第一节点,第二端连接所述第二节点;

[0015] 第二存储电容,第一端连接所述第二节点,第二端连接所述电致发光元件的第一极。

[0016] 在本公开的一种示例性实施例中,所述第一开关元件至所述第五开关元件和所述驱动晶体管均具有控制端、第一端和第二端,其中:

[0017] 所述第一开关元件的控制端接收所述第一扫描信号,所述第一开关元件的第一端接收所述数据信号,所述第一开关元件的第二端连接所述第一节点;

[0018] 所述驱动晶体管的控制端连接所述第二节点,所述驱动晶体管的第一端接收所述第一电源信号,所述驱动晶体的第二端连接所述第三节点;

[0019] 所述第二开关元件的控制端接收所述第二扫描信号,所述第二开关元件的第一端连接所述第三节点,所述第二开关元件的第二端连接所述第二节点;

[0020] 所述第三开关元件的控制端接收所述第一控制信号,所述第三开关元件的第一端连接所述电致发光元件的第一极,所述第三开关元件的第二端连接所述第一节点;

[0021] 所述第四开关元件的控制端接收所述第二控制信号,所述第四开关元件的第一端连接所述第三节点,所述第四开关元件的第二端连接所述电致发光元件的第一极;

[0022] 所述第五开关元件的控制端接收所述重置信号,所述第五开关元件的第一端接收所述参考信号,所述第五开关元件的第二端连接所述电致发光元件的第一极。

[0023] 在本公开的一种示例性实施例中,所述像素驱动电路与第N行以及第N+1行扫描信号线连接;其中,第N行扫描信号线用于输出所述第一扫描信号,第N+1行扫描信号线用于输出所述第二扫描信号;N为正整数。

[0024] 在本公开的一种示例性实施例中,多个所述像素驱动电路成N行排列,其中,第n行所述像素驱动电路中的所述第二扫描信号复用所述第n-1行所述像素驱动电路中的所述第一扫描信号, $n \in N$,N和n均为整数。

[0025] 在本公开的一种示例性实施例中,所述开关元件均为P型薄膜晶体管,所述开关元件的第一端均为源极,所述开关元件的第二端均为漏极。

[0026] 在本公开的一种示例性实施例中,所述开关元件均为N型薄膜晶体管,所述开关元件的第一端均为漏极,所述开关元件的第二端均为源极。

[0027] 根据本公开的一个方面,提供一种像素驱动方法,用于驱动上述任意一项所述的像素驱动电路,所述像素驱动方法包括:

[0028] 在第一重置阶段,通过第二扫描信号导通第二开关元件,通过第一控制信号导通第三开关元件,通过第二控制信号导通第四开关元件,通过重置信号导通第五开关元件,以将参考信号传输至电致发光元件的第一极、第一节点、第三节点、第二节点;

[0029] 在第二重置阶段,通过所述第二扫描信号导通所述第二开关元件,通过所述第一

控制信号导通所述第三开关元件,通过所述重置信号导通所述第五开关元件,将第一电源信号和驱动晶体管的阈值电压写入所述第二节点;

[0030] 在数据写入阶段,通过第一扫描信号导通第一开关元件,通过所述重置信号导通所述第五开关元件,将数据信号写入所述第一节点,并将所述数据信号和所述参考信号之差写入所述第二节点;

[0031] 在发光阶段,通过所述第一控制信号导通所述第三开关元件,通过第二控制信号导通所述第四开关元件,使所述驱动晶体管在所述第二节点的信号的作用下导通,并在所述第一电源信号的作用下输出驱动电流,以驱动所述电致发光元件发光。

[0032] 在本公开的一种示例性实施例中,所述开关元件均为P型薄膜晶体管,所述开关元件的第一端均为源极,所述开关元件的第二端均为漏极。

[0033] 在本公开的一种示例性实施例中,所述开关元件均为N型薄膜晶体管,所述开关元件的第一端均为漏极,所述开关元件的第二端均为源极。

[0034] 根据本公开的一个方面,提供一种显示装置,包括上述任意一项所述的像素驱动电路。

[0035] 本公开一种示例性实施例提供的一种像素驱动电路及像素驱动方法、显示装置,该像素驱动电路包括第一开关元件至第五开关元件、驱动晶体管、第一存储电容和第二存储电容。在该像素驱动电路的工作过程中,一方面,在第二重置阶段,通过导通第二开关元件,将驱动晶体的控制端和第二端连通,以将驱动晶体的阈值电压和第一电源信号写入第二节点,即对驱动晶体的阈值电压进行补偿,消除驱动晶体的阈值电压对驱动电流的影响,确保各像素驱动电路输出的驱动电流一致,进而保证各像素显示亮度的均一性,同时消除第一电源信号对驱动晶体的控制端和第一端之间的电压的影响,从而消除导线阻抗(IR)压降对各像素显示亮度的影响,确保各像素驱动电路输出的驱动电流一致,保证各像素显示亮度的均一性;另一方面,由于像素驱动电路输出的驱动电流与电致发光元件的导通电压成正比,在此基础上,在电致发光元件老化后,电致发光元件的导通电压增大,进而导致像素驱动电路输出的驱动电流增大,以对像素的显示亮度进行补偿,从而避免出现由电致发光元件的老化而造成的各像素显示亮度不均一的现象,保证各像素显示亮度的均一性;又一方面,在第一重置阶段,通过导通第二开关元件至第五开关元件,将参考信号传输至电致发光元件的第一极、第一节点至第三节点,以通过参考信号对电致发光元件的第一极、第一节点至第三节点进行重置,从而消除上一帧残留信号的影响。

[0036] 需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

附图说明

[0037] 通过参照附图来详细描述其示例性实施例,本公开的上述和其它特征及优点将变得更加明显。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:

[0038] 图1为本公开一种像素驱动电路的示意图;

[0039] 图2为本公开一示例性实施例中提供的像素驱动电路的工作时序图;

[0040] 图3为本公开一示例性实施例中提供的像素驱动电路在第一重置阶段的等效电路图；

[0041] 图4为本公开一示例性实施例中提供的像素驱动电路在第二重置阶段的等效电路图；

[0042] 图5为本公开一示例性实施例中提供的像素驱动电路在数据写入阶段的等效电路图；

[0043] 图6为本公开一示例性实施例中提供的像素驱动电路在发光阶段的等效电路图。

具体实施方式

[0044] 现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免模糊本公开的各方面。

[0045] 此外，附图仅为本公开的示意性图解，并非一定是按照比例绘制。图中相同的附图标记标识相同或相似的部分，因而将省略对它们的重复描述。

[0046] 本示例实施方式中提供了一种像素驱动电路，用于驱动电致发光元件，参照图1所示，该像素驱动电路可以包括：第一开关元件T1、驱动晶体管DT、第二开关元件T2、第三开关元件T3、第四开关元件T4、第五开关元件T5、第一存储电容C1以及第二存储电容C2。其中：

[0047] 第一开关元件T1连接第一节点N1，可以用于响应第一扫描信号G1而导通，将数据信号DATA传输至所述第一节点N1。驱动晶体管DT连接第二节点N2和第三节点N3，可以用于响应所述第二节点N2的信号而导通，并在第一电源信号VDD的作用下向所述第三节点N3输出驱动电流。第二开关元件T2连接所述第二节点N2和所述第三节点N3，可以用于响应第二扫描信号G2而导通，将所述第二节点N2和所述第三节点N3连通。第三开关元件T3连接所述第一节点N1和所述电致发光元件L的第一极，可以用于响应第一控制信号EMC而导通，将所述第一节点N1和所述电致发光元件L的第一极连通。第四开关元件T4连接所述第三节点N3和所述电致发光元件L的第一极，可以用于响应第二控制信号EM而导通，将所述第三节点N3和所述电致发光元件L的第一极连通；第五开关元件T5连接所述电致发光元件L的第一极，可以用于响应重置信号RESET而导通，将参考信号REF传输至所述电致发光元件L的第一极；第一存储电容C1的第一端连接所述第一节点N1，第一存储电容C1的第二端连接所述第二节点N2。第二存储电容C2的第一端连接所述第二节点N2，第二存储电容C2的第二端连接所述电致发光元件L的第一极。

[0048] 在该像素驱动电路的工作过程中，一方面，在第二重置阶段，通过导通第二开关元件T2，将驱动晶体管DT的控制端和第二端连通，以将驱动晶体管DT的阈值电压 V_{TH} 和第一电源信号VDD写入第二节点N2，即对驱动晶体管DT的阈值电压 V_{TH} 进行补偿，消除驱动晶体管DT的阈值电压 V_{TH} 对驱动电流的影响，确保各像素驱动电路输出的驱动电流一致，进而保证各像素显示亮度的均一性，同时消除第一电源信号VDD对驱动晶体管DT的控制端和第一端

之间的电压的影响,从而消除导线阻抗压降对各像素显示亮度的影响,确保各像素驱动电路输出的驱动电流一致,保证各像素显示亮度的均一性;另一方面,由于像素驱动电路输出的驱动电流与电致发光元件L的导通电压成正比,在此基础上,在电致发光元件L老化后,电致发光元件L的导通电压增大,进而导致像素驱动电路输出的驱动电流增大,以对像素的显示亮度进行补偿,从而避免出现由电致发光元件L的老化而造成的各像素显示亮度不均一的现象,保证各像素显示亮度的均一性;又一方面,在第一重置阶段,通过导通第二开关元件至第五开关元件(T2~T5),将参考信号REF传输至电致发光元件L的第一极、第一节点至第三节点(N1~N3),以通过参考信号REF对电致发光元件L的第一极、第一节点至第三节点(N1~N3)进行重置,从而消除上一帧残留信号的影响。

[0049] 在本示例性实施例中,上述第一开关元件至第五开关元件(T1~T5)和驱动晶体管DT均具有控制端、第一端和第二端。在此基础上,上述像素驱动电路中的第一开关元件至第五开关元件(T1~T5)和驱动晶体管DT的连接关系如下:

[0050] 所述第一开关元件T1的控制端接收所述第一扫描信号G1,所述第一开关元件T1的第一端接收所述数据信号DATA,所述第一开关元件T1的第二端连接所述第一节点N1。所述驱动晶体管DT的控制端连接所述第二节点N2,所述驱动晶体管DT的第一端接收所述第一电源信号VDD,所述驱动晶体管DT的第二端连接所述第三节点N3。所述第二开关元件T2的控制端接收所述第二扫描信号G2,所述第二开关元件T2的第一端连接所述第三节点N3,所述第二开关元件T2的第二端连接所述第二节点N2。所述第三开关元件T3的控制端接收所述第一控制信号EMC,所述第三开关元件T3的第一端连接所述电致发光元件L的第一极,所述第三开关元件T3的第二端连接所述第一节点N1,所述电致发光元件L的第二极连接第二电源信号VSS。所述第四开关元件T4的控制端接收所述第二控制信号EM,所述第四开关元件T4的第一端连接所述第三节点N3,所述第四开关元件T4的第二端连接所述电致发光元件L的第一极。所述第五开关元件T5的控制端接收所述重置信号RESET,所述第五开关元件T5的第一端接收所述参考信号REF,所述第五开关元件T5的第二端连接所述电致发光元件L的第一极。

[0051] 在本示例性实施例中,第一开关元件至第五开关元件(T1~T5)均可以分别对应第一开关晶体管至第五开关晶体管。各开关晶体管均分别具有控制端、第一端和第二端。各开关晶体管的控制端可以为栅极、各开关晶体管的第一端可以为源极、各开关晶体管的第二端可以为漏极;或者,各开关晶体管的控制端可以为栅极、各开关晶体管的第一端可以为漏极、各开关晶体管的第一端可以为源极。例如,在开关元件均为P型薄膜晶体管时,即第一开关元件至第五开关元件(T1~T5)可以分别对应第一P型薄膜晶体管至第五P型薄膜晶体管,所述开关元件的第一端均可以为源极,所述开关元件的第二端均可以为漏极。再例如,在所述开关元件也均为N型薄膜晶体管时,即第一开关元件至第五开关元件(T1~T5)可以分别对应第一N型薄膜晶体管至第五N型薄膜晶体管,所述开关元件的第一端均可以为漏极,所述开关元件的第二端可以均为源极。需要说明的是,上述开关元件还可以为其他类型的晶体管,本示例性实施例对此不作特殊限定。

[0052] 此外,各开关晶体管可以为增强型晶体管或者耗尽型晶体管,本示例性实施例对此不作特殊限定。需要说明的是,由于开关晶体管的源极和漏极对称,因此,开关晶体管的源极、漏极可以互换。

[0053] 所述驱动晶体管DT具有控制端、第一端以及第二端。例如,驱动晶体管DT的控制端

可以为栅极,驱动晶体管DT的第一端可以为源极、驱动晶体管DT的第二端可以为漏极。再例如,驱动晶体管DT的控制端可以为栅极,驱动晶体管DT的第一端可以为漏极,驱动晶体管DT的第二端可以为源极。此外,驱动晶体管DT可以为增强型驱动晶体管或耗尽型驱动晶体管,本示例性实施例对此不作特殊限定。

[0054] 所述第一存储电容C1和第二存储电容C2的类型可以根据具体的电路进行选择。例如,可以为MOS电容、金属电容或双多晶电容等,本示例性实施例对此不作特殊限定。

[0055] 所述电致发光元件L为电流驱动型电致发光元件,由流经驱动晶体管DT的电流控制其进行发光,例如,OLED,但本示例性实施例中的电致发光元件L不限于此。此外,电致发光元件L具有第一极和第二极。例如,电致发光元件L的第一极可以为阳极,电致发光元件L的第二极可以为阴极。再例如,电致发光元件L的第一极可以为阴极,电致发光元件L的第二极可以为阳极。

[0056] 在阵列排布的多个像素驱动电路中,为了复用各像素驱动电路中的第一扫描信号G1和第二扫描信号G2,以简化阵列排布的多个像素驱动电路的电路结构以及实现逐行扫描。所述像素驱动电路与第N行以及第N+1行扫描信号线连接;其中,第N行扫描信号线用于输出所述第一扫描信号G1,第N+1行扫描信号线用于输出所述第二扫描信号G2;N为正整数。具体的,像素驱动电路中的第一开关元件T1连接第N行扫描信号线,第二开关元件T2连接第N+1行扫描信号线。

[0057] 此外,在多个所述像素驱动电路成N行排列时,为了复用第一扫描信号G1,以简化多个像素驱动电路的电路结构,第n行所述像素驱动电路中的所述第二扫描信号G2复用所述第n-1行所述像素驱动电路中的所述第一扫描信号G1, $n \in N$,N和n均为整数。具体的,第n行像素驱动电路中的第二扫描信号G2为第n-1行像素驱动电路中的所述第一扫描信号G1。

[0058] 在本公开的示例性实施例中,还提供了一种像素驱动方法,用于驱动如图1所示的像素驱动电路。下面,结合图2所示的像素驱动电路的工作时序图对图1中的像素驱动电路的工作过程加以详细的说明,以所述开关元件均为P型薄膜晶体管、驱动晶体管为P型驱动晶体管为例。由于开关元件均为P型薄膜晶体管,因此,开关元件的第一端均为源极,开关元件的第二端均为漏极,且开关元件的导通信号均为低电平信号,开关元件的关断信号为高电平信号。该驱动时序图绘示出了第一扫描信号G1、第二扫描信号G2、第一控制信号EMC、第二控制信号EM以及重置信号RESET。

[0059] 在第一重置阶段(即 t_1 时间段),通过第二扫描信号G2导通第二开关元件T2,通过第一控制信号EMC导通第三开关元件T3,通过第二控制信号EM导通第四开关元件T4,通过重置信号RESET导通第五开关元件T5,以将参考信号REF传输至电致发光元件L的第一极、第一节点N1、第三节点N3、第二节点N2。在本示例性实施例中,第一扫描信号G1为高电平信号,第二扫描信号G2为低电平信号,第一控制信号EMC为低电平信号,第二控制信号EM为低电平信号,重置信号RESET为低电平信号,如图3所示,第一开关元件T1关断,第二开关元件T2、第三开关元件T3、第四开关元件T4以及第五开关元件T5均导通。参考信号REF通过第五开关元件T5、第三开关元件T3、第四开关元件T4以及第二开关元件T2传输至电致发光元件L的第一极、第一节点N1、第三节点N3以及第二节点N2,以对电致发光元件L的第一极、第一节点N1、第三节点N3以及第二节点N2进行重置,以消除上一帧残留信号的影响。需要说明的是,此时,电致发光元件L的第一极、第一节点N1、第三节点N3以及第二节点N2的电压均为参考信

号REF的电压VREF。

[0060] 在第二重置阶段(即 t_2 时间段),通过所述第二扫描信号G2导通所述第二开关元件T2,通过所述第一控制信号EMC导通所述第三开关元件T3,通过所述重置信号RESET导通所述第五开关元件T5,将第一电源信号VDD和驱动晶体管DT的阈值电压VTH写入所述第二节点N2。在本示例性实施例中,第一扫描信号G1为高电平信号、第二扫描信号G2为低电平信号、第一控制信号EMC为低电平信号、第二控制信号EM为高电平信号、重置信号RESET为低电平信号。如图4所示,第一开关元件T1和第四开关元件T4均关断,第二开关元件T2、第三开关元件T3和第五开关元件T5均导通。由于第二开关元件T2导通,将驱动晶体管DT的控制端和第二端连接连通,以将第一电源信号VDD和驱动晶体管DT的阈值电压VTH写入第二节点N2,即对第一存储电容C1和第二存储电容C2进行充电。此时第二节点N2和第三节点N3的电压信号均为VDD+VTH。由于第五开关元件T5和第三开关元件T3导通,因此,电致发光元件L的第一极和第一节点N1的电压信号仍为参考信号REF的电压VREF。

[0061] 在数据写入阶段(即 t_3 时间段),通过第一扫描信号G1导通第一开关元件T1,通过所述重置信号RESET导通所述第五开关元件T5,将数据信号DATA写入所述第一节点N1,并将所述数据信号DATA和所述参考信号REF之差写入所述第二节点N2。在本示例性实施例中,第一扫描信号G1为低电平信号,第二扫描信号G2为高电平信号,第一控制信号EMC为高电平信号,第二控制信号EM为高电平信号,重置信号RESET为低电平信号。如图5所示,第一开关元件T1和第五开关元件T5导通,第二开关元件T2、第三开关元件T3和第四开关元件T4关断。数据信号DATA通过第一开关元件T1传输至第一节点N1,因此,第一节点N1的电压变为数据信号DATA的电压VDATA,且第一节点N1的电压变化量为VDATA-VREF,同时,由于第一存储电容C1的自举作用,此时第二节点N2的电压由VDD+VTH变为VDD+VTH+VDATA-VREF。由于第五开关元件T5导通,因此,电致发光元件L的第一极的电压仍然为参考信号REF的电压VREF。

[0062] 在发光阶段(即 t_4 时间段),通过所述第一控制信号EMC导通所述第三开关元件T3,通过第二控制信号EM导通所述第四开关元件T4,使所述驱动晶体管DT在所述第二节点N2的信号的作用下导通,并在所述第一电源信号VDD的作用下输出驱动电流,以驱动所述电致发光元件L发光。在本示例性实施例中,第一扫描信号G1为高电平信号、第二扫描信号G2为高电平信号、第一控制信号EMC为低电平信号、第二控制信号EM为低电平信号、重置信号RESET为高电平信号。如图6所示,第一开关元件T1、第二开关元件T2和第五开关元件T5均关闭,第三开关元件T3和第四开关元件T4导通。驱动晶体管DT在第二节点N2的信号的作用下导通,并在第一电源信号VDD的作用下输出驱动电流,驱动电流通过第四开关元件T4传输至电致发光元件L以驱动电致发光元件发光。此时,电致发光元件L的第一极和第一节点N1和第三节点N3的电压变为电致发光元件L的导通电压VL,第二节点N2的电压变为VX。

[0063] 在此基础上,根据驱动晶体管DT的驱动电流的计算公式:

$$[0064] \quad I_{on} = K \times (V_{gs} - V_{th})^2 = K \times (V_g - V_s - V_{th})^2$$

$$[0065] \quad = K \times (V_X - V_{DD} - V_{th})^2$$

[0066] 其中,其中, V_{gs} 为驱动晶体管DT的栅极和源极之间的电压差、 V_g 为驱动晶体管DT的栅极电压、 V_s 为驱动晶体管DT的源极电压、 V_{th} 为驱动晶体管DT的阈值电压。

[0067] 下面,根据电荷守恒原理,即数据写入阶段(即 t_3 时间段)中像素驱动电路中的电荷与发光阶段(即 t_4 时间段)像素驱动电路中的电荷相同可得:

[0068] $(VDD+V_{TH}+V_{DATA}-V_{REF}-V_{DATA})C1+(VDD+V_{TH}+V_{DATA}-V_{REF}-V_{REF})C2=(VX-VL-VSS)$
(C1+C2) 求解上述公式可得:

[0069] $VX=VDD+V_{th}+V_{DATA}-V_{REF}-(V_{DATA}*C1+V_{REF}*C2)/(C1+C2)+(VL+VSS)$

[0070] 将VX代入驱动晶体管DT的驱动电流的计算公式可得:

[0071] $I_{on}=K \times (V_{DATA}-V_{REF}-(V_{DATA}*C1+V_{REF}*C2)/(C1+C2)+(VL+VSS))^2$

[0072] 由此可知,驱动电流与驱动晶体管DT的阈值电压VTH和第一电源信号VDD的电压均无关。因此,通过在第二重置阶段(即t2时间段)导通第二开关元件T2,将驱动晶体管DT的控制端和第二端连通,将驱动晶体管DT的阈值电压VTH和第一电源信号VDD写入第二节点N2,即对驱动晶体管DT的阈值电压VTH进行补偿,消除驱动晶体管DT的阈值电压VTH对驱动电流的影响,确保各像素驱动电路输出的驱动电流一致,进而保证各像素显示亮度的均一性,同时消除第一电源信号VDD对驱动晶体管DT的控制端和第一端之间的电压的影响,从而消除导线阻抗压降对各像素显示亮度的影响,以在发光阶段(即t4时间段),确保各像素驱动电路输出的驱动电流一致,保证各像素显示亮度的均一性。

[0073] 此外,由上述公式可知,驱动电流与电致发光元件L的导通电压成正比,因此,在电致发光元件L老化后,电致发光元件L的导通电压增大,进而导致像素驱动电路输出的驱动电流增大,以对像素的显示亮度进行补偿,从而避免出现由电致发光元件L的老化而造成的各像素显示亮度不均一的现象,保证各像素显示亮度的均一性。

[0074] 采用全P型薄膜晶体管具有以下优点:例如对噪声抑制力强;例如由于是低电平导通,而充电管理中低电平容易实现;例如P型薄膜晶体管制程简单,相对价格较低;例如P型薄膜晶体管的稳定性更好等等。

[0075] 需要说明的是:在上述具体的实施例中,所有开关元件均为P型薄膜晶体管;但本领域技术人员容易根据本公开所提供的像素驱动电路得到所有开关元件均为N型薄膜晶体管的像素驱动电路。在本公开的一种示例性实施方式中,所有开关元件可以均为N型薄膜晶体管,由于开关元件均为N型薄膜晶体管,因此,开关元件的导通信号均为高电平,开关元件的第一端均为漏极,开关元件的第二端均为源极。当然,本公开所提供的像素驱动电路也可以改为CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)电路等,并不局限于本实施例中提供的像素驱动电路,这里不再赘述。

[0076] 本示例实施方式还提供一种显示装置,包括上述的像素驱动电路。该显示装置包括:多条扫描线,用于提供扫描信号;多条数据线,用于提供数据信号;多个像素驱动电路,电连接于上述的扫描线和数据线;其中至少之一的像素驱动电路包括本示例实施方式中的上述任一像素驱动电路。其中,所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于,在第二重置阶段,通过导通第二开关元件,将驱动晶体管的控制端和第二端连通,以将驱动晶体管的阈值电压和第一电源信号写入第二节点,即对驱动晶体管的阈值电压进行补偿,消除驱动晶体管的阈值电压对驱动电流的影响,确保各像素驱动电路输出的驱动电流一致,进而保证各像素显示亮度的均一性,同时消除第一电源信号对驱动晶体管的控制端和第一端之间的电压的影响,从而消除导线阻抗压降对各像素显示亮度的影响,确保各像素驱动电路输出的驱动电流一致,保证各像素显示亮度的均一性;另外,由于像素驱动电路输出的驱动电流与电致发光元件的导通电压成正比,在此基础上,在电致发光元件老化后,电致发光元件的导通电压

增大,进而导致像素驱动电路输出的驱动电流增大,以对像素显示亮度进行补偿,从而避免出现由电致发光元件的老化而造成的各像素显示亮度不均一的现象,保证各像素显示亮度的均一性;此外,在第一重置阶段,通过导通第二开关元件至第五开关元件,将参考信号传输至电致发光元件的第一极、第一节点至第三节点,以通过参考信号对电致发光元件的第一极、第一节点至第三节点进行重置,从而消除上一帧残留信号的影响。

[0077] 需要说明的是:所述显示装置中各模块单元的具体细节已经在对应的像素驱动电路中进行了详细的描述,因此这里不再赘述。

[0078] 应当注意,尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元,但是这种划分并非强制性的。实际上,根据本公开的实施方式,上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之,上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

[0079] 此外,尽管在附图中以特定顺序描述了本公开中方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的,可以省略某些步骤,将多个步骤合并为一个步骤执行,以及/或者将一个步骤分解为多个步骤执行等。

[0080] 本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。




图5




图6

