



(12) 发明专利

(10) 授权公告号 CN 102708795 B

(45) 授权公告日 2014. 11. 12

(21) 申请号 201210050062. 4

CN 101625841 A, 2010. 01. 13, 说明书第 3 至 5 页、附图 1-3B.

(22) 申请日 2012. 02. 29

CN 101251977 A, 2008. 08. 27, 全文.

(73) 专利权人 京东方科技集团股份有限公司
地址 100015 北京市朝阳区酒仙桥路 10 号

CN 102298900 A, 2011. 12. 28, 全文.

US 2006164376 A1, 2006. 07. 27, 全文.

(72) 发明人 金泰逵 王颖 金秘爽

审查员 刘斌

(74) 专利代理机构 北京银龙知识产权代理有限公司 11243

代理人 许静 赵爱军

(51) Int. Cl.

G09G 3/32(2006. 01)

(56) 对比文件

CN 102201194 A, 2011. 09. 28, 说明书第 [0013]-[0023] 段, 附图 1-2.

CN 102201194 A, 2011. 09. 28, 说明书第 [0013]-[0023] 段, 附图 1-2.


权利要求书2页 说明书7页 附图4页

(54) 发明名称

阵列基板行驱动单元、阵列基板行驱动电路以及显示装置

(57) 摘要

本发明提供了一种阵列基板行驱动单元、阵列基板行驱动电路以及显示装置。该阵列基板行驱动单元包括用于产生栅极驱动信号的栅极驱动模块和发光控制模块；所述发光控制模块，与所述栅极驱动模块的栅极驱动信号输出端连接，用于在所述栅极驱动信号的控制下产生控制有机发光二极管开关的发光控制信号，所述栅极驱动信号和所述发光控制信号反相。本发明可以在产生栅极驱动信号的同时也产生与其反相的发光控制信号，以使得在显示数据写入像素单元的过程中，OLED 器件处于关闭状态，而显示数据写入像素单元后，OLED 器件开启发光，从而确保显示图像不会由于像素电路在数据的写入的不稳定状态发生闪烁。



1. 一种阵列基板行驱动单元,包括用于产生栅极驱动信号的栅极驱动模块,其特征在于,所述阵列基板行驱动单元还包括发光控制模块;

所述发光控制模块,与所述栅极驱动模块的栅极驱动信号输出端连接,用于在所述栅极驱动信号的控制下产生控制有机发光二极管开关的发光控制信号,所述栅极驱动信号和所述发光控制信号反相;

所述栅极驱动模块包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第一自举电容,其中,

所述第一薄膜晶体管,栅极与上一级阵列基板行驱动单元的栅极驱动信号输出端连接,源极分别与所述第二薄膜晶体管的漏极连接,漏极与驱动电源连接;

所述第二薄膜晶体管,栅极与下一级阵列基板行驱动单元的栅极驱动信号输出端连接,源极与所述驱动电源连接;

所述第三薄膜晶体管,栅极与所述第一薄膜晶体管的源极连接,源极与所述第四薄膜晶体管的漏极连接,漏极与第一时钟信号输入端连接;

所述第四薄膜晶体管,栅极与第二时钟信号输入端连接,源极与所述驱动电源连接;

所述第一自举电容,连接于所述第三薄膜晶体管的栅极和源极之间;

所述第一薄膜晶体管的栅极为输入端,所述第三薄膜晶体管的源极为本级栅极驱动信号输出端;

所述发光控制模块包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管和第二自举电容,其中,

所述第五薄膜晶体管,栅极与下一级阵列基板行驱动单元的栅极驱动信号输出端连接,源极分别与第六薄膜晶体管的漏极连接,漏极与所述驱动电源连接;

所述第六薄膜晶体管,栅极与所述第四薄膜晶体管的漏极连接,源极与所述驱动电源连接;

所述第七薄膜晶体管,栅极与所述第五薄膜晶体管的源极连接,源极与所述第八薄膜晶体管的漏极连接,漏极与所述驱动电源连接;

所述第八薄膜晶体管,栅极与所述第六薄膜晶体管的栅极连接,源极与所述驱动电源连接;

所述第二自举电容连接于所述第七薄膜晶体管的栅极和源极之间;

所述第七薄膜晶体管的源极为发光控制信号输出端。

2. 如权利要求 1 所述的阵列基板行驱动单元,其特征在于,

所述第一薄膜晶体管的漏极与所述驱动电源的低电平输出端连接;

所述第二薄膜晶体管的源极与所述驱动电源的高电平输出端连接;

所述第四薄膜晶体管的源极与所述驱动电源的高电平输出端连接;

所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管是 p 型薄膜晶体管。

3. 如权利要求 2 所述的阵列基板行驱动单元,其特征在于,

所述第五薄膜晶体管的漏极与所述驱动电源的低电平输出端连接;

所述第六薄膜晶体管的源极与所述驱动电源的高电平输出端连接;

所述第七薄膜晶体管的漏极与所述驱动电源的低电平输出端连接;

所述第八薄膜晶体管的源极与所述驱动电源的高电平输出端连接；

所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管和所述第八薄膜晶体管为 p 型薄膜晶体管。

4. 如权利要求 1 所述的阵列基板行驱动单元,其特征在于,

所述第一薄膜晶体管的漏极与所述驱动电源的高电平输出端连接；

所述第二薄膜晶体管的源极与所述驱动电源的低电平输出端连接；

所述第四薄膜晶体管的源极与所述驱动电源的低电平输出端连接；

所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管是 n 型薄膜晶体管。

5. 如权利要求 4 所述的阵列基板行驱动单元,其特征在于,

所述第五薄膜晶体管的漏极与所述驱动电源的高电平输出端连接；

所述第六薄膜晶体管的源极与所述驱动电源的低电平输出端连接；

所述第七薄膜晶体管的漏极与所述驱动电源的高电平输出端连接；

所述第八薄膜晶体管的源极与所述驱动电源的低电平输出端连接；

所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管和所述第八薄膜晶体管为 n 型薄膜晶体管。

6. 一种阵列基板行驱动电路,其特征在于,包括通过阵列成膜工艺制作在 OLED 显示器阵列基板上的多级如权利要求 1 至 5 中任一权利要求所述的阵列基板行驱动单元；

除了第一级阵列基板行驱动单元外,每一级阵列基板行驱动单元的输入端均和上一级阵列基板行驱动单元的栅极驱动信号输出端连接；

除了最后一级阵列基板行驱动单元外,每一级阵列基板行驱动单元的复位端均和与该级阵列基板行驱动单元相邻的下一级阵列基板行驱动单元的栅极驱动信号输出端连接。

7. 一种显示装置,其特征在于,包括如权利要求 6 所述的阵列基板行驱动电路。

阵列基板行驱动单元、阵列基板行驱动电路以及显示装置

技术领域

[0001] 本发明涉及有机发光显示领域，尤其涉及一种阵列基板行驱动单元、阵列基板行驱动电路以及显示装置。

背景技术

[0002] 有机发光显示二极管 (OLED) 由于具有高亮度，宽视角，较快的响应速度等优点，已越来越多地被应用于高性能显示中。传统的无源矩阵有机发光显示 (Passive Matrix OLED) 随着显示尺寸的增大，需要更短的单个像素的驱动时间，因而需要增大瞬态电流，增加功耗。同时大电流的应用会造成 ITO(像素电极) 线上压降过大，并使 OLED 工作电压过高，进而降低其效率。而有源矩阵有机发光显示 (Active Matrix OLED) 通过开关管逐行扫描输入 OLED 电流，可以很好地解决这些问题。

[0003] 阵列基板行驱动电路 (Gate on Array) 是将栅极开关电路集成在阵列基板上，从而实现驱动电路的高度集成，从节省材料和减少工艺步骤两方面降低成本。

[0004] 对于 AMOLED(有源矩阵有机发光二极管) 显示，不仅需要产生行选通信号，控制与该栅线相连像素的开/关状态，还需要对于有机发光显示二极管的开/关状态进行控制，该有机发光显示二极管的状态控制信号对于 P 型晶体管构成的 AMOLED 显示背板是一正电平信号，来确保在显示数据写入像素单元的过程中，OLED 器件处于关闭状态，而当显示数据写入像素单元之后，OLED 器件开启发光，以此来确保显示图像不会由于像素电路在数据的写入时的不稳定状态发生闪烁。

发明内容

[0005] 本发明的主要目的在于提供一种阵列基板行驱动单元、阵列基板行驱动电路以及显示装置，可以确保在显示数据写入像素单元的过程中，OLED 器件处于关闭状态，而显示数据写入像素单元后，OLED 器件开启发光，从而确保显示图像不会由于像素电路在数据的写入的不稳定状态发生闪烁。

[0006] 为了达到上述目的，本发明提供了一种阵列基板行驱动单元，包括用于产生栅极驱动信号的栅极驱动模块，所述阵列基板行驱动单元还包括发光控制模块；

[0007] 所述发光控制模块，与所述栅极驱动模块的栅极驱动信号输出端连接，用于在所述栅极驱动信号的控制下产生控制有机发光二极管开关的发光控制信号，所述栅极驱动信号和所述发光控制信号反相。

[0008] 实施时，所述栅极驱动模块包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第一自举电容，其中，

[0009] 所述第一薄膜晶体管，栅极与上一级阵列基板行驱动单元的栅极驱动信号输出端连接，源极分别与所述第二薄膜晶体管的漏极连接，漏极与驱动电源连接；

[0010] 所述第二薄膜晶体管，栅极与下一级阵列基板行驱动单元的栅极驱动信号输出端连接，源极与所述驱动电源连接；

[0011] 所述第三薄膜晶体管,栅极与所述第一薄膜晶体管的源极连接,源极与所述第四薄膜晶体管的漏极连接,漏极与第一时钟信号输入端连接;

[0012] 所述第四薄膜晶体管,栅极与第二时钟信号输入端连接,源极与所述驱动电源连接;

[0013] 所述第一自举电容,连接于所述第三薄膜晶体管的栅极和源极之间;

[0014] 所述第一薄膜晶体管的栅极为输入端,所述第三薄膜晶体管的源极为本级栅极驱动信号输出端。

[0015] 实施时,所述发光控制模块包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管和第二自举电容,其中,

[0016] 所述第五薄膜晶体管,栅极与下一级阵列基板行驱动单元的栅极驱动信号输出端连接,源极分别与所述第六薄膜晶体管的漏极连接,漏极与所述驱动电源连接;

[0017] 所述第六薄膜晶体管,栅极与所述第四薄膜晶体管的漏极连接,源极与所述驱动电源连接;

[0018] 所述第七薄膜晶体管,栅极与所述第五薄膜晶体管的源极连接,源极与所述第八薄膜晶体管的漏极连接,漏极与所述驱动电源连接;

[0019] 所述第八薄膜晶体管,栅极与所述第六薄膜晶体管的栅极连接,源极与所述驱动电源连接;

[0020] 所述第二自举电容连接于所述第七薄膜晶体管的栅极和源极之间;

[0021] 所述第七薄膜晶体管的源极为发光控制信号输出端。

[0022] 实施时,所述第一薄膜晶体管的漏极与所述驱动电源的低电平输出端连接;

[0023] 所述第二薄膜晶体管的源极与所述驱动电源的高电平输出端连接;

[0024] 所述第四薄膜晶体管的源极与所述驱动电源的高电平输出端连接;

[0025] 所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管是 p 型薄膜晶体管。

[0026] 实施时,所述第五薄膜晶体管的漏极与所述驱动电源的低电平输出端连接;

[0027] 所述第六薄膜晶体管的源极与所述驱动电源的高电平输出端连接;

[0028] 所述第七薄膜晶体管的漏极与所述驱动电源的低电平输出端连接;

[0029] 所述第八薄膜晶体管的源极与所述驱动电源的高电平输出端连接;

[0030] 所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管和所述第八薄膜晶体管为 p 型薄膜晶体管。

[0031] 实施时,所述第一薄膜晶体管的漏极与所述驱动电源的高电平输出端连接;

[0032] 所述第二薄膜晶体管的源极与所述驱动电源的低电平输出端连接;

[0033] 所述第四薄膜晶体管的源极与所述驱动电源的低电平输出端连接;

[0034] 所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管是 n 型薄膜晶体管。

[0035] 实施时,所述第五薄膜晶体管的漏极与所述驱动电源的高电平输出端连接;

[0036] 所述第六薄膜晶体管的源极与所述驱动电源的低电平输出端连接;

[0037] 所述第七薄膜晶体管的漏极与所述驱动电源的高电平输出端连接;

[0038] 所述第八薄膜晶体管的源极与所述驱动电源的低电平输出端连接;

[0039] 所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管和所述第八薄膜晶体管为 n 型薄膜晶体管。

[0040] 本发明还提供了一种阵列基板行驱动电路,包括通过阵列成膜工艺制作在液晶显示器阵列基板上的多级上述的阵列基板行驱动单元;

[0041] 除了第一级阵列基板行驱动单元外,每一级阵列基板行驱动单元的输入端均和上一级阵列基板行驱动单元的栅极驱动信号输出端连接;

[0042] 除了最后一级阵列基板行驱动单元外,每一级阵列基板行驱动单元的复位端均和与该级移位寄存器相邻的下一级阵列基板行驱动单元的栅极驱动信号输出端连接。

[0043] 本发明还提供了一种显示装置,包括上述的阵列基板行驱动电路。

[0044] 与现有技术相比,本发明所述的阵列基板行驱动单元、阵列基板行驱动电路以及显示装置,在产生栅极驱动信号的同时也产生与其反相的发光控制信号,以使得在显示数据写入像素单元的过程中,OLED 器件处于关闭状态,而显示数据写入像素单元后,OLED 器件开启发光,从而确保显示图像不会由于像素电路在数据的写入的不稳定状态发生闪烁。

附图说明

[0045] 图 1 是本发明第一实施例所述的阵列基板行驱动单元的结构框图;

[0046] 图 2 是本发明第二实施例所述的阵列基板行驱动单元的电路图;

[0047] 图 3 是本发明第二实施例所述的阵列基板行驱动单元在工作时各信号的时序图;

[0048] 图 4 是本发明第三实施例所述的阵列基板行驱动单元的电路图;

[0049] 图 5 是本发明第三实施例所述的阵列基板行驱动单元在工作时各信号的时序图;

[0050] 图 6 是本发明一实施例所述的阵列基板行驱动电路的电路图。

具体实施方式

[0051] 与 AMLCD(有源矩阵液晶显示器)相比,AMOLED(有源矩阵有机发光二极管)由于需要加大的电流驱动,故多采用迁移率更大的低温多晶硅电路实现。为了补偿多晶硅 TFT(薄膜晶体管)存在的阈值电压漂移的问题,AMOLED 的像素电路常需要相应的补偿结构,所以 AMOLED 的像素电路结构更为复杂,也相应的需要占用较大的 layout(线路布局)面积。

[0052] 本发明提供了一种结构简单性能稳定的用于有源矩阵有机发光显示器的阵列基板行驱动电路,该阵列基板行驱动电路包括多个通过阵列成膜工艺制作在液晶显示器阵列基板上的级联的阵列基板行驱动单元。每个阵列基板行驱动单元包含 8 个薄膜晶体管和 2 个电容。该阵列基板行驱动单元分为两级,第一级用以产生常规的栅线选通信号,第二级用以相应产生控制有机发光二极管开关的控制信号。本发明所述的阵列基板行驱动电路结构简单紧凑,减小了线路布局面积,是实现高分辨率 AMOLED 显示的最佳选择。

[0053] 如图 1 所示,本发明第一实施例所述的阵列基板行驱动单元,包括栅极驱动模块 11 和发光控制模块 12,其中,

[0054] 所述栅极驱动模块 11,与所述发光控制模块 12 连接,用于产生栅极驱动信号;

[0055] 所述发光控制模块 12,用于在所述栅极驱动信号的控制下产生控制有机发光二极管开关的发光控制信号,所述栅极驱动信号和所述发光控制信号反相。

[0056] 在本发明第一实施例所述的阵列基板行驱动单元中,所述发光控制模块 12 产生与栅极驱动信号反相的发光控制信号,使得在显示数据写入像素单元的过程中,OLED 器件处于关闭状态,而显示数据写入像素单元后,OLED 器件开启发光,从而确保显示图像不会由于像素电路在数据的写入的不稳定状态发生闪烁。

[0057] 如图 2 所示,本发明第二实施例所述的阵列基板行驱动单元的电路图,本发明第二实施例所述的阵列基板行驱动单元基于本发明第一实施例所述的阵列基板行驱动单元。在本发明第二实施例所述的阵列基板行驱动单元中,

[0058] 所述栅极驱动模块包括第一薄膜晶体管 T1、第二薄膜晶体管 T2、第三薄膜晶体管 T3、第四薄膜晶体管 T4 和第一自举电容 C1,其中,

[0059] 所述第一薄膜晶体管 T1,栅极与上一级阵列基板行驱动单元的栅极驱动信号输出端连接,源极与所述第二薄膜晶体管 T2 的漏极连接,漏极与驱动电源的低电平输出端连接;

[0060] 所述第二薄膜晶体管 T2,栅极与下一级阵列基板行驱动单元的栅极驱动信号输出端连接,源极与驱动电源的高电平输出端连接;

[0061] 所述第三薄膜晶体管 T3,栅极与第一薄膜晶体管 T1 的源极连接,源极与所述第四薄膜晶体管 T4 的漏极连接,漏极与第一时钟信号输入端连接;

[0062] 所述第四薄膜晶体管 T4,栅极与第二时钟信号输入端连接,源极与所述驱动电源的高电平输出端连接;

[0063] 所述第一自举电容 C1,连接于所述第三薄膜晶体管 T3 的栅极和源极之间;

[0064] 所述第一薄膜晶体管 T1、所述第二薄膜晶体管 T2、所述第三薄膜晶体管 T3 和所述第四薄膜晶体管 T4 为 p 型薄膜晶体管;

[0065] 所述发光控制模块包括第五薄膜晶体管 T5、第六薄膜晶体管 T6、第七薄膜晶体管 T7、第八薄膜晶体管 T8 和第二自举电容 C2,其中,

[0066] 所述第五薄膜晶体管 T5,栅极与下一级阵列基板行驱动单元的栅极驱动信号输出端连接,源极与第六薄膜晶体管 T6 的漏极连接,漏极与驱动电源的低电平输出端连接;

[0067] 所述第六薄膜晶体管 T6,栅极与第四薄膜晶体管 T4 的漏极连接,源极与驱动电源的高电平输出端连接;

[0068] 所述第七薄膜晶体管 T7,栅极与第五薄膜晶体管 T5 的源极连接,源极与第八薄膜晶体管 T8 的漏极连接,漏极与驱动电源的低电平输出端连接;

[0069] 所述第八薄膜晶体管 T8,栅极与第六薄膜晶体管 T6 的栅极连接,源极与驱动电源的高电平输出端连接;

[0070] 所述第二自举电容 C2,连接于第七薄膜晶体管 T7 的栅极与源极之间;

[0071] 所述第五薄膜晶体管 T5、第六薄膜晶体管 T6、第七薄膜晶体管 T7 和第八薄膜晶体管 T8 是 p 型薄膜晶体管;

[0072] 所述第一薄膜晶体管 T1 的栅极为本发明第二实施例所述的阵列基板行驱动单元的输入端,所述第二薄膜晶体管 T2 的栅极为本发明第二实施例所述的阵列基板行驱动单元的复位端,所述第三薄膜晶体管 T3 的源极为本发明第二实施例所述的阵列基板行驱动单元的栅极驱动信号输出端;所述第七薄膜晶体管 T7 的源极为本发明第二实施例所述的

阵列基板行驱动单元的发光控制信号输出端；

[0073] 其中,所述驱动电源的低电平输出端的输出电压 VGL,所述驱动电源的高电平输出端的输出电压为 VGH,从所述第一时钟信号输入端输入第一时钟信号 CLK1,从所述第二时钟信号输入端输入第二时钟信号 CLK2,上一级阵列基板行驱动单元的栅极驱动信号输出端的输出信号为 G[n-1],本级阵列基板行驱动单元的栅极驱动信号输出端的输出信号为 G[n],下一级阵列基板行驱动单元的栅极驱动信号输出端的输出信号为 G[n+1],本级阵列基板行驱动单元的发光控制信号输出端的输出信号为 EMISSION[n],N1 点为与所述第三薄膜晶体管 T3 的栅极连接的节点,N2 点为与所述第七薄膜晶体管 T7 的栅极连接的节点；

[0074] 本发明第二实施例所述的阵列基板行驱动单元由第一时钟信号 CLK1 和第二时钟信号 CLK2 控制,上一级阵列基板行驱动单元的栅极驱动信号输出端的输出信号 G[n-1] 作为本级阵列基板行驱动单元的输入信号,下一级阵列基板行驱动单元的栅极驱动信号输出端的输出信号 G[n+1] 作为本级阵列基板行驱动单元的复位信号。

[0075] 如图 3 所示,本发明第二实施例所述的阵列基板行驱动单元的工作过程分为输入采样阶段 t1,输出信号阶段 t2 和复位阶段 t3：

[0076] 在输入采样阶段 t1,G[n-1] 为低电平,T1 导通,同时 G[n+1] 为高电平,T2 关闭,所以此时 N1 点的电位相应地被拉低到 $VGL+|V_{thp}|$ ；由于此时 CLK2 为低电平,T4 关闭,G[n] 为高电平,故此时 C1 被充电,对输入信号进行采样。此时 G[n] 和 G[n+1] 均为高电平,确保了所述控制模块包括的各个晶体管的工作状态不会改变；

[0077] 在输出信号阶段 t2,G[n-1]、G[n+1] 均为高电平,N1 点的电位由 C1 保持,为 $VGL+|V_{thp}|$,为低电平,故 T3 导通,同时 CLK2 为高电平,T4 关闭,此时 G[n] 为低电平,则 T6 与 T8 均导通,此时 Emission[n] 为高电平,用于点亮有机发光二极管器件；

[0078] 在复位阶段 t3,G[n-1] 为高电平,确保晶体管 T1 和 T3 关闭；CLK2 为低电平,则将 G[n] 拉高为高电平；G[n] 为高电平,确保 T6 和 T8 关闭,G[n+1] 为低电平,通过开启 T2,将 N1 点的电压重新拉高；同时 T5 导通,N2 点电位被拉低为 $VGL+|V_{thp}|$,T7 导通,EMISSION[n] 相应被拉低,从而完成对 EMISSION[n] 的复位操作；

[0079] 其中, V_{thp} 是 T1、T5 的阈值电压。

[0080] 如图 4 所示,本发明第三实施例所述的阵列基板行驱动单元的电路图,本发明第三实施例所述的阵列基板行驱动单元基于本发明第一实施例所述的阵列基板行驱动单元。在本发明第三实施例所述的栅极驱动电路单元中,

[0081] 所述栅极驱动模块包括第一薄膜晶体管 T1、第二薄膜晶体管 T2、第三薄膜晶体管 T3、第四薄膜晶体管 T4 和第一自举电容 C1,其中,

[0082] 所述第一薄膜晶体管 T1,栅极与上一级阵列基板行驱动单元的栅极驱动信号输出端连接,源极与所述第二薄膜晶体管 T2 的漏极连接,漏极与驱动电源的高电平输出端连接；

[0083] 所述第二薄膜晶体管 T2,栅极与下一级阵列基板行驱动单元的栅极驱动信号输出端连接,源极与驱动电源的低电平输出端连接；

[0084] 所述第三薄膜晶体管 T3,栅极与所述第一薄膜晶体管 T1 的源极连接,源极与所述第四薄膜晶体管 T4 的漏极连接,漏极与第一时钟信号输入端连接；

[0085] 所述第四薄膜晶体管 T4,栅极与第二时钟信号输入端连接,源极与所述驱动电源

的低电平输出端连接；

[0086] 所述第一自举电容 C1, 连接于所述第三薄膜晶体管 T3 的栅极与源极之间；

[0087] 所述第一薄膜晶体管 T1、所述第二薄膜晶体管 T2、所述第三薄膜晶体管 T3 和所述第四薄膜晶体管 T4 为 n 型薄膜晶体管；

[0088] 所述发光控制模块包括第五薄膜晶体管 T5、第六薄膜晶体管 T6、第七薄膜晶体管 T7、第八薄膜晶体管 T8 和第二自举电容 C2, 其中,

[0089] 所述第五薄膜晶体管 T5, 栅极与下一级阵列基板行驱动单元的栅极驱动信号输出端连接, 源极与所述第六薄膜晶体管 T6 的漏极连接, 漏极与所述驱动电源的高电平输出端连接；

[0090] 所述第六薄膜晶体管 T6, 栅极与所述第四薄膜晶体管的漏极连接, 源极与所述驱动电源的低电平输出端连接；

[0091] 所述第七薄膜晶体管 T7, 栅极与所述第五薄膜晶体管 T5 的源极连接, 源极与所述第八薄膜晶体管 T8 的漏极连接, 漏极与所述驱动电源的高电平输出端连接；

[0092] 所述第八薄膜晶体管 T8, 栅极与所述第六薄膜晶体管 T6 的栅极连接, 源极与所述驱动电源的低电平输出端连接；

[0093] 所述第二自举电容 C2, 连接于所述第七薄膜晶体管 T7 的栅极和源极之间；

[0094] 所述第五薄膜晶体管 T5、所述第六薄膜晶体管 T6、所述第七薄膜晶体管 T7 和所述第八薄膜晶体管 T8 是 n 型薄膜晶体管；所述第一薄膜晶体管 T1 的栅极为本发明第三实施例所述的阵列基板行驱动单元的输入端, 所述第二薄膜晶体管 T2 的栅极为本发明第三实施例所述的阵列基板行驱动单元的复位端, 所述第三薄膜晶体管 T3 的源极为本发明第三实施例所述的阵列基板行驱动单元的栅极驱动信号输出端；所述第七薄膜晶体管 T7 的源极为本发明第三实施例所述的阵列基板行驱动单元的发光控制信号输出端；

[0095] 其中, 所述驱动电源的低电平输出端的输出电压 VGL, 所述驱动电源的高电平输出端的输出电压为 VGH, 从所述第一时钟信号输入端输入第一时钟信号 CLK1, 从所述第二时钟信号输入端输入第二时钟信号 CLK2, 上一级阵列基板行驱动电路单元的栅极驱动信号输出端的输出信号为 G[n-1], 本级阵列基板行驱动单元的栅极驱动信号输出端的输出信号为 G[n], 下一级阵列基板行驱动单元的栅极驱动信号输出端的输出信号为 G[n+1], 本级阵列基板行驱动单元的发光控制信号输出端的输出信号为 EMISSION[n], N1 点为与所述第三薄膜晶体管 T3 的栅极连接的节点, N2 点为与所述第七薄膜晶体管 T7 的栅极连接的节点；

[0096] 本发明第三实施例所述的阵列基板行驱动单元由第一时钟信号 CLK1 和第二时钟信号 CLK2 控制, 上一级阵列基板行驱动单元的栅极驱动信号输出端的输出信号 G[n-1] 作为本级阵列基板行驱动单元的输入信号, 下一级阵列基板行驱动单元的栅极驱动信号输出端的输出信号 G[n+1] 作为本级阵列基板行驱动单元的复位信号。

[0097] 本发明第二实施例和第三实施例所述的阵列基板行驱动单元所列举的发光控制模块仅起示例作用, 而并非对发光控制模块的结构加以限定, 任何可以在栅极驱动信号的控制下产生控制有机发光二极管开关的与该栅极驱动信号反相的发光控制信号的控制器件皆能用于构成所述发光控制模块。

[0098] 本发明还提供了一种阵列基板行驱动电路, 包括通过阵列成膜工艺制作在液晶显示器阵列基板上的多级上述的阵列基板行驱动单元；

[0099] 除了第一级阵列基板行驱动单元外,每一级阵列基板行驱动单元的输入端均和上一级阵列基板行驱动单元的栅极驱动信号输出端连接;

[0100] 除了最后一级阵列基板行驱动单元外,每一级阵列基板行驱动单元的复位端均和下一级阵列基板行驱动单元的栅极驱动信号输出端连接。

[0101] 如图 6 所示,本发明一实施例所述的阵列基板行驱动电路,包括 N+1 级阵列基板行驱动单元, N 为正整数;

[0102] 第一级阵列基板行驱动单元的输入端与输入信号 INPUT 连接;

[0103] 除了第一级阵列基板行驱动单元外,每一级阵列基板行驱动单元的输入端 IN 均和上一级阵列基板行驱动单元的栅极驱动信号输出端连接;

[0104] 除了最后一级阵列基板行驱动单元外,每一级阵列基板行驱动单元的复位端 RESET 均和下一级阵列基板行驱动单元的栅极驱动信号输出端连接;

[0105] 在图 6 中, EMISSION_1、EMISSION_2、EMISSION_3、EMISSION_N、EMISSION_{N+1} 分别标示的是第一级阵列基板行驱动单元的发光控制信号输出端、第二级阵列基板行驱动单元的发光控制信号输出端、第三级阵列基板行驱动单元的发光控制信号输出端、第 N 级阵列基板行驱动单元的发光控制信号输出端、第 N+1 级阵列基板行驱动单元的发光控制信号输出端;

[0106] STAGE_1、STAGE_2、STAGE_3、STAGE_N、STAGE_{N+1} 分别标示的是第一级阵列基板行驱动单元、第二级阵列基板行驱动单元、第三级阵列基板行驱动单元、第 N 级阵列基板行驱动单元、第 N+1 级阵列基板行驱动单元。

[0107] 本发明还提供了一种显示装置,包括上述的阵列基板行驱动电路。

[0108] 以上说明对本发明而言只是说明性的,而非限制性的,本领域普通技术人员理解,在不脱离所附权利要求所限定的精神和范围的情况下,可做出许多修改、变化或等效,但都将落入本发明的保护范围内。




图 1




图 2




图 3




图 4




图 5




图 6

专利名称(译)	阵列基板行驱动单元、阵列基板行驱动电路以及显示装置		
公开(公告)号	CN102708795B	公开(公告)日	2014-11-12
申请号	CN201210050062.4	申请日	2012-02-29
[标]申请(专利权)人(译)	京东方科技集团股份有限公司		
申请(专利权)人(译)	京东方科技集团股份有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司		
[标]发明人	金泰遼 王颖 金秘爽		
发明人	金泰遼 王颖 金秘爽		
IPC分类号	G09G3/32		
CPC分类号	G11C19/28 G09G3/3225 G09G2300/0861 G09G3/3266		
代理人(译)	许静 赵爱军		
审查员(译)	刘斌		
其他公开文献	CN102708795A		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供了一种阵列基板行驱动单元、阵列基板行驱动电路以及显示装置。该阵列基板行驱动单元包括用于产生栅极驱动信号的栅极驱动模块和发光控制模块；所述发光控制模块，与所述栅极驱动模块的栅极驱动信号输出端连接，用于在所述栅极驱动信号的控制下产生控制有机发光二极管开关的发光控制信号，所述栅极驱动信号和所述发光控制信号反相。本发明可以在产生栅极驱动信号的同时也产生与其反相的发光控制信号，以使得在显示数据写入像素单元的过程中，OLED器件处于关闭状态，而显示数据写入像素单元后，OLED器件开启发光，从而确保显示图像不会由于像素电路在数据的写入的不稳定状态发生闪烁。

