



(12)发明专利申请

(10)申请公布号 CN 108986742 A

(43)申请公布日 2018.12.11

(21)申请号 201811004141.5

(22)申请日 2018.08.30

(71)申请人 云谷(固安)科技有限公司

地址 065500 河北省廊坊市固安县新兴产
业示范区

(72)发明人 楼均辉

(74)专利代理机构 北京国昊天诚知识产权代理
有限公司 11315

代理人 许志勇

(51)Int.Cl.

G09G 3/3208(2016.01)

G09G 3/3266(2016.01)


权利要求书3页 说明书8页 附图4页

(54)发明名称

像素结构、像素电路和显示面板

(57)摘要

本申请公开了一种像素结构、像素电路和显示面板,该像素结构包括:发光二极管、至少六个晶体管和一个电容,该至少六个晶体管中包括一个或两个氧化物薄膜晶体管和至少一个低温多晶硅薄膜晶体管。本发明实施例中的像素结构、像素电路和显示面板中,通过在六个以上晶体管的像素结构采用一个或两个氧化物薄膜晶体管和至少一个低温多晶硅薄膜晶体管的组合方案,既可以为更高性能的OLED驱动提供方案,也可以改善现有OLED驱动方式的诸多不足之处。



1. 一种像素结构,其特征在于,包括:

发光二极管、至少六个晶体管和一个电容,该至少六个晶体管中包括一个或两个氧化物薄膜晶体管,以及至少一个低温多晶硅薄膜晶体管。

2. 如权利要求1所述的像素结构,该至少六个晶体管包括第一晶体管 (M2)、第二晶体管 (M3)、第三晶体管 (M1)、第四晶体管 (M6)、第五晶体管 (M4)、第六晶体管 (M5) 和第七晶体管 (M7),其中

第一晶体管 (M2),包含:第一端,用来接收像素数据信号;第二端;以及控制端,用来接收第一路信号,并根据该第一路信号使该像素数据信号自该第一端传送至该第二端;

第二晶体管 (M3),包含:第一端、第二端及控制端,该第二晶体管 (M3) 用来根据该第二晶体管 (M3) 的控制端及该第二晶体管 (M3) 的第一端的电位差,产生驱动电流以驱动该发光二极管,其中该第二晶体管的第一端电性耦接于该第一晶体管 (M2) 的第二端;

第三晶体管 (M1),包含:第一端,用来接收第一电源电压;第二端,电性耦接于该第二晶体管 (M3) 的第一端;以及控制端,用来接收第二路信号,并根据该第二路信号使该第一电源电压提供至该第二晶体管 (M3);

第四晶体管 (M6),包含:第一端,电性耦接于该第二晶体管 (M3) 的第二端;第二端,电性耦接于该发光二极管;以及控制端,用来接收该第二路信号,并根据该第二路信号使该驱动电流提供至该发光二极管;

第五晶体管 (M4),包含:第一端,电性耦接于该第二晶体管 (M3) 的第二端和第四晶体管 (M6) 的第一端;第二端,电性耦接于该第二晶体管 (M3) 的控制端;以及控制端,用来接收第三路信号,并根据该第三路信号使该第五晶体管 (M4) 的第一端的信号传送至该第五晶体管 (M4) 的第二端;

第六晶体管 (M5),包含:第一端,用来接收第一参考电压;第二端,电性耦接于该第二晶体管 (M3) 的控制端、该第五晶体管 (M4) 的第二端;以及控制端,用来接收第四路信号,并根据第四路信号使该第一参考电压自该第六晶体管 (M5) 的第一端传送至该第六晶体管 (M5) 的第二端;

第七晶体管 (M7),包含:第一端,用来接收第二参考电压;第二端,电性耦接于该第四晶体管 (M6) 的第二端及该发光二极管;以及控制端,用来接收第五路信号,并根据第五路信号使该第二参考电压自该第七晶体管 (M7) 的第一端传送至该第七晶体管 (M7) 的第二端,

该电容包含:第一端,电性耦接于该第六晶体管 (M5) 的第二端、该第二晶体管 (M3) 的控制端以及该第五晶体管 (M4) 的第二端;以及第二端,电性耦接于该第七晶体管 (M7) 的第二端、该第四晶体管 (M6) 的第二端及该发光二极管。

3. 如权利要求2所述的像素结构,其特征在于,

该第五晶体管 (M4) 和该第六晶体管 (M5) 为氧化物薄膜晶体管;

该第一晶体管 (M2)、该第二晶体管 (M3)、该第三晶体管 (M1)、该第四晶体管 (M6) 和该第七晶体管 (M7) 为低温多晶硅薄膜晶体管。

4. 如权利要求3所述的像素结构,其特征在于,

该第一路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:高电平、低电平、高电平,其中,该第一路信号为扫描信号;

该第二路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:高电平、高电平、

低电平,其中,该第二路信号为发光控制信号;

该第三路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:低电平、高电平、低电平,其中,该第三路信号为扫描信号;

该第四路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:高电平、低电平、低电平,其中,该第四路信号为扫描信号;

该第五路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:低电平、高电平、高电平,其中,该第五路信号为扫描信号。

5.如权利要求2所述的像素结构,其特征在于,

该第五晶体管(M4)为氧化物薄膜晶体管;

该第一晶体管(M2)、该第二晶体管(M3)、该第三晶体管(M1)、该第四晶体管(M6)、该第六晶体管(M5)和该第七晶体管(M7)为低温多晶硅薄膜晶体管。

6.如权利要求5所述的像素结构,其特征在于,

该第四路信号和该第五路信号复用同一路信号。

7.如权利要求5所述的像素结构,其特征在于,

该第一路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:高电平、低电平、高电平,其中,该第一路信号为扫描信号;

该第二路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:高电平、高电平、低电平,其中,该第二路信号为发光控制信号;

该第三路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:低电平、高电平、低电平,其中,该第三路信号为扫描信号;

该第四路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:低电平、高电平、高电平,其中,该第四路信号为扫描信号;

该第五路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:低电平、高电平、高电平,其中,该第五路信号为扫描信号。

8.如权利要求1所述的像素结构,其特征在于

该至少六个晶体管包括第一晶体管(M2)、第二晶体管(M3)、第三晶体管(M1)、第四晶体管(M6)、第五晶体管(M4)和第六晶体管(M5),其中

第一晶体管(M2),包含:第一端,用来接收像素数据信号;第二端;以及控制端,用来接收第一路信号,并根据该第一路信号使该像素数据信号自该第一端传送至该第二端;

第二晶体管(M3),包含:第一端、第二端及控制端,该第二晶体管(M3)用来根据该第二晶体管(M3)的控制端及该第二晶体管(M3)的第一端的电位差,产生驱动电流以驱动该发光二极管,其中该第二晶体管的第一端电性耦接于该第一晶体管(M2)的第二端;

第三晶体管(M1),包含:第一端,用来接收第一电源电压;第二端,电性耦接于该第二晶体管(M3)的第一端;以及控制端,用来接收第二路信号,并根据该第二路信号使该第一电源电压提供至该第二晶体管(M3);

第四晶体管(M6),包含:第一端,电性耦接于该第二晶体管(M3)的第二端;第二端,电性耦接于该发光二极管;以及控制端,用来接收该第二路信号,并根据该第二路信号使该驱动电流提供至该发光二极管;

第五晶体管(M4),包含:第一端,电性耦接于该第二晶体管(M3)的第二端和第四晶体管

(M6)的第一端;第二端,电性耦接于该第二晶体管(M3)的控制端;以及控制端,用来接收第三路信号,并根据该第三路信号使该第五晶体管(M4)的第一端的信号传送至该第五晶体管(M4)的第二端;

第六晶体管(M5),包含:第一端,用来接收第一参考电压;第二端,电性耦接于该第二晶体管(M3)的控制端、该第五晶体管(M4)的第二端;以及控制端,用来接收第四路信号,并根据第四路信号使该第一参考电压自该第六晶体管(M5)的第一端传送至该第六晶体管(M5)的第二端,

该电容包含:第一端,电性耦接于该第六晶体管(M5)的第二端、该第二晶体管(M3)的控制端以及该第五晶体管(M4)的第二端;以及第二端,电性耦接于该第四晶体管(M6)的第二端及该发光二极管。

9.如权利要求8所述的像素结构,其特征在于,

该第五晶体管(M4)和该第六晶体管(M5)为氧化物薄膜晶体管;

该第一晶体管(M2)、该第二晶体管(M3)、该第三晶体管(M1)、该第四晶体管(M6)和该第七晶体管(M7)为低温多晶硅薄膜晶体管。

10.如权利要求8所述的像素结构,其特征在于

该第一路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:高电平、低高电平、高电平,其中,该第一路信号为扫描信号;

该第二路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:高电平、高电平、低电平,其中,该第二路信号为发光控制信号;

该第三路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:低电平、高电平、低电平,其中,该第三路信号为扫描信号;

该第四路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为:高电平、低电平、低电平,其中,该第四路信号为扫描信号。

11.一种像素电路,其特征在于,包括:

以对应的驱动方式驱动的,如权利要求1-10任一项所述的像素结构。

12.一种显示面板,包括至少一个如权利要求12所述的像素电路。

像素结构、像素电路和显示面板

技术领域

[0001] 本申请涉及像素电路领域,尤其涉及一种像素结构、像素电路和显示面板。

背景技术

[0002] 随着显示面板技术的不断发展,有机发光二极管(Organic Light Emitting Diode,OLED)显示面板作为一种自发光的显示器件,与传统的薄膜晶体管液晶显示面板(Thin Film Transistor Liquid Crystal Display,TFT-LCD)相比,不仅不需要背光源,还具有重量轻、抗震性好、响应时间快、视角广、能耗低、低温特性好等优点,被广泛地应用在各个领域中。

发明内容

[0003] 有鉴于此,本发明实施例提供了一种像素结构、像素电路和显示面板。

[0004] 第一方面,本发明实施例提供了一种像素结构,包括:发光二极管、至少六个晶体管和一个电容,该至少六个晶体管中包括一个或两个氧化物TFT,以及至少一个低温多晶硅薄膜晶体管。

[0005] 第二方面,本发明实施例提供了一种像素电路,包括至少一个第一方面的像素结构。

[0006] 第三方面,本发明实施例提供了一种显示面板,包括至少一个第二方面的像素电路。

[0007] 本发明有益效果如下:

[0008] 本发明实施例中的像素结构、像素电路和显示面板中,通过在具有6个以上晶体管的像素结构采用低温多晶硅薄膜晶体管和一个或两个氧化物薄膜晶体管的组合方案,既可以为更高性能的OLED驱动提供方案,也可以改善现有OLED驱动方式的诸多不足之处。

附图说明

[0009] 为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。

[0010] 图1为本发明实施例提供的一种像素结构的示意图;

[0011] 图2为本发明实施例提供的具有7T1C像素结构的电路示意图;

[0012] 图3为本发明图2所示实施例提供的像素结构对应的扫描信号时序图;

[0013] 图4是本发明实施例提供的另一种具有7T1C像素结构的电路示意图;

[0014] 图5为本发明图4所示实施例提供的像素结构对应的扫描信号时序图;

[0015] 图6是本发明实施例提供的一种具有6T1C像素结构的的电路示意图;

[0016] 图7为本发明图6所示实施例提供的像素结构对应的扫描信号时序图。

具体实施方式

[0017] 为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。

[0018] 应当理解,尽管一些元素用数字术语(例如,第一,第二,第三等)指定,但应该理解,这样的指定仅用于指定来自一组相似元素的一个元素,但不限制任何特定顺序的元素。这样,在不脱离示例性实施例的范围的情况下,被指定为第一元素的元素可以被称为第二元素或第三元素。

[0019] 本发明的各种示例性实施例的各个特征可以部分地或完全地彼此结合或组合,并且如本领域技术人员充分理解的,可以在技术上实现各种互通或驱动,并且各个示例性实施例可以是彼此独立地执行或通过关联关系一起执行。在下文中,将参考附图详细描述本发明的各种实施例。

[0020] 需要说明的是,本公开的实施例中采用的晶体管,其源极、漏极在结构上可以是对称的,所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中,为了区分晶体管除作为控制端的栅极,直接描述了其中一极为第一端,另一极为第二端,所以本公开实施例中全部或部分晶体管的第一端和第二端根据需要是可以互换的。例如,本公开实施例的晶体管的第一端可以为源极,第二端可以为漏极;或者,晶体管的第一端为漏极,第二端为源极。

[0021] 图1是本发明实施例提供的一种像素结构的示意图。如图1所示,本发明实施例提供了一种像素结构,该像素结构包括:

[0022] 发光二极管、至少六个晶体管和一个电容,该至少六个晶体管中包括一个或两个氧化物薄膜晶体管,以及至少一个低温多晶硅薄膜晶体管。

[0023] 本发明实施例中的像素结构、像素电路和显示面板中,通过在具有6个以上晶体管的像素结构采用至少一个低温多晶硅薄膜晶体管和一个或两个氧化物薄膜晶体管的组合方案,既可以为更高性能的OLED驱动提供方案,也可以改善现有OLED驱动方式的诸多不足之处。

[0024] 为便于理解本申请的技术方案,下面以7T1C和6T1C的像素结构进行说明。

[0025] 图2是本发明实施例的具有7T1C的像素结构的电路示意图。

[0026] 可选地,如图2所示,在一个实施例中,该至少六个晶体管包括第一晶体管M2、第二晶体管M3、第三晶体管M1、第四晶体管M6、第五晶体管M4、第六晶体管M5和第七晶体管M7,其中

[0027] 第一晶体管M2,包含:第一端,用来接收像素数据信号Vdata;第二端;以及控制端,用来接收第一路信号S2,并根据该第一路信号S2使该像素数据信号自该第一端传送至该第二端;

[0028] 第二晶体管M3,包含:第一端、第二端及控制端,该第二晶体管M3用来根据该第二晶体管M3的控制端及该第二晶体管M3的第一端的电位差,产生驱动电流以驱动该发光二极管,其中该第二晶体管的第一端电性耦接于该第一晶体管M2的第二端;

[0029] 第三晶体管M1,包含:第一端,用来接收第一电源电压PVDD;第二端,电性耦接于该第二晶体管M3的第一端;以及控制端,用来接收第二路信号Emit,并根据该第二路信号Emit使该第一电源电压提供至该第二晶体管M3;

[0030] 第四晶体管M6,包含:第一端,电性耦接于该第二晶体管M3的第二端;第二端,电性耦接于该发光二极管;以及控制端,用来接收该第二路信号Emit,并根据该第二路信号Emit使该驱动电流提供至该发光二极管;

[0031] 第五晶体管M4,包含:第一端,电性耦接于该第二晶体管M3的第二端和第四晶体管M6的第一端;第二端,电性耦接于该第二晶体管M3的控制端;以及控制端,用来接收第三路信号S2',并根据该第三路信号S2'使该第五晶体管M4的第一端的信号传送至该第五晶体管M4的第二端;

[0032] 第六晶体管M5,包含:第一端,用来接收第一参考电压Vref;第二端,电性耦接于该第二晶体管M3的控制端、该第五晶体管M4的第二端;以及控制端,用来接收第四路信号S1',并根据第四路信号S1'使该第一参考电压Vref自该第六晶体管M5的第一端传送至该第六晶体管M5的第二端;

[0033] 第七晶体管M7,包含:第一端,用来接收第二参考电压Vref;第二端,电性耦接于该第四晶体管M6的第二端及该发光二极管;以及控制端,用来接收第五路信号S1,并根据第五路信号S1使该第二参考电压Vref自该第七晶体管M7的第一端传送至该第七晶体管M7的第二端。

[0034] 该电容包含:第一端,电性耦接于该第六晶体管M5的第二端、该第二晶体管M3的控制端以及该第五晶体管M4的第二端;以及第二端,电性耦接于该第七晶体管M7的第二端、该第四晶体管M6的第二端及该发光二极管。

[0035] 可选地,第一参考电压和第二参考电压可以复用一個参考电压。

[0036] 一方面,在本发明实施例中,第五晶体管M4和第六晶体管M5同时采用氧化物薄膜晶体管,能够使得断开电流(I_{OFF})较低,并减小电容C_{ST},提高PPI,改善补偿效果,减轻显示屏整体的MURA现象(亮度不均匀,造成各种痕迹的现象)。此外,由于M4和M5同时采用氧化物薄膜晶体管,从而能够采用低频驱动第二晶体管M3,以驱动发光二极管发光,降低功耗。

[0037] 另一方面,在本发明实施例中,第一晶体管M2和第七晶体管M7同时采用低温多晶硅薄膜晶体管,可以使得寄生电容较小,同时还可以降低信号S1和S2的负载。

[0038] 另一方面,在本发明实施例中,第二晶体管M3采用低温多晶硅薄膜晶体管,可以提供较好的稳定性,适合第二晶体管M3维持常开状态;寄生电容小,补偿效果好;7T1C不用增加新的ref线;可以提供较高的迁移率,需要的驱动电压低,能够节省功耗;对OLED V_{th}和PVEE均匀性要求较低。

[0039] 另一方面,在本发明实施例中,第三晶体管M1、第四晶体管M6采用低温多晶硅薄膜晶体管,可以提供较高的迁移率,进而降低TFT尺寸;可以提供较好的稳定性,适合第三晶体管M1、第四晶体管M6维持常开状态;还可以降低Emit信号的负载。

[0040] 本发明实施例中,通过将7T1C驱动电路中的部分驱动电路改为氧化物薄膜晶体管的手段或方案,达到了提高PPI,降低功耗的效果,同时可以增加C_{st}上的电位保持时间,不增加驱动信号数量。

[0041] 进一步的,如图2所示,在本发明的一个实施例中,该第五晶体管M4和该第六晶体

管M5为氧化物薄膜晶体管；

[0042] 该第一晶体管M2、该第二晶体管M3、该第三晶体管M1、该第四晶体管M6和该第七晶体管M7为低温多晶硅薄膜晶体管。

[0043] 应理解，本发明实施例中，第一参考电压Vref1的大小需要调整，设置范围为0~12V。

[0044] 当然，应理解，本发明图2所示实施例的驱动方法可包括：

[0045] 在初始化阶段T1，第六晶体管M5和第七晶体管M7导通，第一晶体管M2、第二晶体管M3、第三晶体管M1、第四晶体管M6、第五晶体管M4关断，写入第一参考电压，对第二晶体管进行初始化，并对发光二极管进行阳极复位。应理解，如图2所示，此时节点N1的电压为Vref，节点N4的电压为Vref。

[0046] 在补偿阶段T2，第一晶体管M2、第二晶体管M3、第五晶体管M4导通，第三晶体管M1、第四晶体管M6、第六晶体管M5和第七晶体管M7关断，将该像素数据信号写入该电容，并进行阈值抓取操作。此时，节点N2的电压为Vdata，节点N1的电压等于节点N3的电压且等于 $Vdata - |V_{th}|$ 。其中， V_{th} 表示晶体管M3的开启电压。

[0047] 在发光阶段T3，第三晶体管M1、第二晶体管M3、第四晶体管M6导通，第一晶体管M2、第五晶体管M4、第六晶体管M5和第七晶体管M7关断，该发光二极管发光。此时，节点N2的电压为PVDD，节点N1的电压为 $Vdata - |V_{th}|$ ；节点N3的电压为 $PVDD + V_{oled}$ ， $I_D = K(PVDD - Vdata + |V_{th}| - |V_{th}|) = K(PVDD - Vdata)$ 。其中，

[0048] Vdata表示输入的像素数据信号的电压；

[0049] PVDD为OLED的阴极电压；

[0050] V_{oled} 为加在OLED阴极和阳极间的电压差；

[0051] I_D 为通过OLED的电流；

[0052] PVDD为OLED的功率走线；

[0053] K为和TFT器件结构和特性有关的一个常数。

[0054] 图3是驱动本发明图2所示像素结构的时序信号示意图。

[0055] 应理解，为了使本发明实施例的像素结构驱动发光二极管发光，在本发明实施例中，扫描信号在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号如图3所示：

[0056] 该第一路信号S2在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为：高电平、低电平、高电平，其中，该第一路信号为扫描信号；

[0057] 该第二路信号Emit在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为：高电平、高电平、低电平，其中，该第二路信号为发光控制信号；

[0058] 该第三路信号S2'在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为：低电平、高电平、低电平，其中，该第三路信号为扫描信号；

[0059] 该第四路信号S1'在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为：低电平、高电平、低电平，其中，该第四路信号为扫描信号；

[0060] 该第五路信号S1在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为：低电平、高电平、高电平，其中，该第五路信号为扫描信号。

[0061] 图4是本发明实施例的另一个具有7T1C的像素结构的电路示意图。

[0062] 可选地，如图4所示，在本发明的一个实施例中，该第五晶体管M4为氧化物薄膜晶

体管；

[0063] 该第一晶体管M2、该第二晶体管M3、该第三晶体管M1、该第四晶体管M6、该第六晶体管M5和该第七晶体管M7为低温多晶硅薄膜晶体管。

[0064] 根据实验结果，在本发明实施例的7T1C的像素结构中，老化后的双栅TFT以M4的漏电为主，M5的漏电比较小。为了减小信号线数量，可以只将M4改为氧化物薄膜晶体管，M5仍然保持双栅的LTPS，这样可以省掉一路信号。

[0065] 优选地，如图4所示，该第五路信号和该第四路信号复用同一路扫描信号；该第一路信号和该第三路信号的电平信号相反。

[0066] 当然，应理解，本发明图4所示实施例的驱动方法可包括：

[0067] 在初始化阶段T1，第六晶体管M5和第七晶体管M7导通，第一晶体管M2、第二晶体管M3、第三晶体管M1、第四晶体管M6、第五晶体管M4关断，写入第一参考电压，对第二晶体管进行初始化，并对发光二极管进行阳极复位。应理解，如图2所示，此时节点N1的电压为Vref，节点N4的电压为Vref。

[0068] 在补偿阶段T2，第一晶体管M2、第二晶体管M3、第五晶体管M4导通，第三晶体管M1、第四晶体管M6、第六晶体管M5和第七晶体管M7关断，将该像素数据信号写入该电容，并进行阈值抓取操作。此时，节点N2的电压为Vdata，节点N1的电压等于节点N3的电压且等于 $Vdata - |V_{th}|$ 。其中， V_{th} 表示晶体管M3的开启电压。

[0069] 在发光阶段T3，第三晶体管M1、第二晶体管M3、第四晶体管M6导通，第一晶体管M2、第五晶体管M4、第六晶体管M5和第七晶体管M7关断，该发光二极管发光。此时，节点N2的电压为PVDD，节点N1的电压为 $Vdata - |V_{th}|$ ；节点N3的电压为 $PVEE + V_{oled}$ ， $ID = K(PVDD - Vdata + |V_{th}| - |V_{th}|) = K(PVDD - Vdata)$ 。其中，

[0070] Vdata为输入的像素数据信号的电压；

[0071] V_{th} 为晶体管M3的开启电压；

[0072] PVEE为OLED的阴极电压；

[0073] V_{oled} 为加在OLED阴极和阳极间的电压差；

[0074] ID为通过OLED的电流

[0075] PVDD为OLED的功率走线

[0076] K为和TFT器件结构和特性有关的一个常数。

[0077] 图5是驱动本发明图4所示像素结构的时序信号示意图。

[0078] 应理解，为了使本发明实施例的像素结构驱动发光二极管发光，在本发明实施例中，扫描信号在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号如图5所示：

[0079] 该第一路信号S2在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为：高电平、低电平、高电平，其中，该第一路信号为扫描信号；

[0080] 该第二路信号Emit在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为：高电平、高电平、低电平，其中，该第二路信号为发光控制信号；

[0081] 该第三路信号S2'在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为：低电平、高电平、低电平，其中，该第三路信号为扫描信号；

[0082] 该第四路信号S1'在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为：低电平、高电平、高电平，其中，该第四路信号为扫描信号；

[0083] 该第五路信号S1在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为：低电平、高电平、高电平，其中，该第五路信号为扫描信号。

[0084] 当然，应理解，本发明图4所示实施例的驱动方法可包括：

[0085] 在初始化阶段T1，第一晶体管M2和第七晶体管M7导通，第三晶体管M1、第四晶体管M6、第六晶体管M5关断，写入第一参考电压，对第二晶体管进行初始化，并对发光二极管进行阳极复位。

[0086] 在补偿阶段T2，第一晶体管M2、第二晶体管M3、第五晶体管M4导通，第三晶体管M1、第四晶体管M6、第六晶体管M5和第七晶体管M7关断，将该像素数据信号写入该电容，并进行阈值抓取操作。

[0087] 在发光阶段T3，第三晶体管M1、第二晶体管M3、第四晶体管M6导通，第一晶体管M2、第五晶体管M4、第六晶体管M5和第七晶体管M7关断，该发光二极管发光。

[0088] 前面介绍了一种7T1C的方案下Oxide TFT和低温多晶硅薄膜晶体管的两种组合方式。下面介绍一种6T1C的方案下Oxide TFT和低温多晶硅薄膜晶体管的组合方式。

[0089] 图6是本发明实施例的一个具体6T1C的像素结构的电路示意图。

[0090] 可选地，如图6所示，在本发明的一个实施例中，该至少六个晶体管包括第一晶体管M2、第二晶体管M3、第三晶体管M1、第四晶体管M6、第五晶体管M4和第六晶体管M5，其中

[0091] 第一晶体管M2，包含：第一端，用来接收像素数据信号Vdata；第二端；以及控制端，用来接收第一路信号S2，并根据该第一路信号S2使该像素数据信号Vdata自该第一端传送至该第二端；

[0092] 第二晶体管M3，包含：第一端、第二端及控制端，该第二晶体管M3用来根据该第二晶体管M3的控制端及该第二晶体管M3的第一端的电位差，产生驱动电流以驱动该发光二极管，其中该第二晶体管的第一端电性耦接于该第一晶体管M2的第二端；

[0093] 第三晶体管M1，包含：第一端，用来接收第一电源电压PVDD；第二端，电性耦接于该第二晶体管M3的第一端；以及控制端，用来接收第二路信号Emit，并根据该第二路信号Emit使该第一电源电压PVDD提供至该第二晶体管M3；

[0094] 第四晶体管M6，包含：第一端，电性耦接于该第二晶体管M3的第二端；第二端，电性耦接于该发光二极管；以及控制端，用来接收该第二路信号Emit，并根据该第二路信号Emit使该驱动电流提供至该发光二极管；

[0095] 第五晶体管M4，包含：第一端，电性耦接于该第二晶体管M3的第二端和第四晶体管M6的第一端；第二端，电性耦接于该第二晶体管M3的控制端；以及控制端，用来接收第三路信号S2'，并根据该第三路信号S2'使该第五晶体管M4的第一端的信号传送至该第五晶体管M4的第二端；

[0096] 第六晶体管M5，包含：第一端，用来接收第一参考电压Vref；第二端，电性耦接于该第二晶体管M3的控制端、该第五晶体管M4的第二端；以及控制端，用来接收第四路信号S1，并根据第四路信号S1使该第一参考电压Vref自该第六晶体管M5的第一端传送至该第六晶体管M5的第二端。

[0097] 该电容包含：第一端，电性耦接于该第六晶体管M5的第二端、该第二晶体管M3的控制端以及该第五晶体管M4的第二端；以及第二端，电性耦接于该第四晶体管M6的第二端及该发光二极管。

[0098] 应理解,在本发明实施例中,第五晶体管M4和第六晶体管M5同时采用氧化物薄膜晶体管,能够使得断开电流(I_{OFF})较低,并减小电容CST,提高PPI,改善补偿效果,减轻显示屏整体的MURA现象(亮度不均匀,造成各种痕迹的现象)。此外,由于M4和M5同时采用氧化物薄膜晶体管,从而能够采用低频驱动第二晶体管M3,以驱动发光二极管发光,降低功耗。

[0099] 进一步地,如图6所示,该第五晶体管M4和该第六晶体管M5为氧化物薄膜晶体管;

[0100] 该第一晶体管M2、该第二晶体管M3、该第三晶体管M1、该第四晶体管M6和该第七晶体管M7为低温多晶硅薄膜晶体管。

[0101] 当然,应理解,本发明图6所示实施例的驱动方法可包括:

[0102] 在初始化阶段T1,第一晶体管M2导通,第三晶体管M1、第四晶体管M6、第六晶体管M5关断,写入第一参考电压,对第二晶体管进行初始化,并对发光二极管进行阳极复位。应理解,如图2所示,此时节点N1的电压为V_{ref},节点N4的电压为V_{ref}。

[0103] 在补偿阶段T2,第一晶体管M2、第二晶体管M3、第五晶体管M4导通,第三晶体管M1、第四晶体管M6、第六晶体管M5关断,将该像素数据信号写入该电容,并进行阈值抓取操作。此时,节点N2的电压为V_{data},节点N1的电压等于节点N3的电压且等于V_{data}-|V_{th}|。其中,V_{th}表示晶体管M3的开启电压。

[0104] 在发光阶段T3,第三晶体管M1、第二晶体管M3、第四晶体管M6导通,第一晶体管M2、第五晶体管M4、第六晶体管M5关断,该发光二极管发光。此时,节点N2的电压为PVDD,节点N1的电压为V_{data}-|V_{th}|;节点N3的电压为PVEE+V_{oled}, $ID = K(PVDD - V_{data} + |V_{th}| - |V_{th}|) = K(PVDD - V_{data})$ 。其中,

[0105] V_{data}为输入的像素数据信号的电压;

[0106] V_{th}为晶体管M3的开启电压;

[0107] PVEE为OLED的阴极电压;

[0108] V_{oled}为加在OLED阴极和阳极间的电压差;

[0109] ID为通过OLED的电流;

[0110] PVDD为OLED的功率走线;

[0111] K为和TFT器件结构和特性有关的一个常数。

[0112] 图7是驱动本发明图6所示实施例的像素结构的时序信号示意图。应理解,为了使本发明实施例的像素结构驱动发光二极管发光,在本发明实施例中,扫描信号在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号如图7所示:

[0113] 该第一路信号S2在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为:高电平、低电平、高电平,其中,该第一路信号为扫描信号;

[0114] 该第二路信号Emit在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为:高电平、高电平、低电平,其中,该第二路信号为发光控制信号;

[0115] 该第三路信号S2'在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为:低电平、高电平、低电平,其中,该第三路信号为扫描信号;

[0116] 该第四路信号S1在初始化阶段T1、补偿阶段T2、发光阶段T3的电平信号分别为:低电平、高电平、低电平,其中,该第四路信号为扫描信号。

[0117] 当然,应理解,本发明图7所示实施例的驱动方法可包括:

[0118] 在初始化阶段T1,第一晶体管M2导通,第三晶体管M1、第四晶体管M6、第六晶体管

M5关断,写入第一参考电压,对第二晶体管进行初始化,并对发光二极管进行阳极复位。

[0119] 在补偿阶段T2,第一晶体管M2、第二晶体管M3、第五晶体管M4导通,第三晶体管M1、第四晶体管M6、第六晶体管M5关断,将该像素数据信号写入该电容,并进行阈值抓取操作。

[0120] 在发光阶段T3,第三晶体管M1、第二晶体管M3、第四晶体管M6导通,第一晶体管M2、第五晶体管M4、第六晶体管M5关断,该发光二极管发光。

[0121] 本发明实施例还公开了一种像素电路,包括如前述图2、4、6中任一实施例所示的像素结构。当然,应理解,该像素电路中还可包括驱动该像素结构工作的驱动方式。

[0122] 本发明实施例还公开了一种显示面板,包括至少一个前述像素电路。

[0123] 显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。




图1




图2




图3




图4




图5




图6




图7

专利名称(译)	像素结构、像素电路和显示面板		
公开(公告)号	CN108986742A	公开(公告)日	2018-12-11
申请号	CN201811004141.5	申请日	2018-08-30
[标]发明人	楼均辉		
发明人	楼均辉		
IPC分类号	G09G3/3208 G09G3/3266		
代理人(译)	许志勇		
外部链接	Espacenet SIPO		

摘要(译)

本申请公开了一种像素结构、像素电路和显示面板，该像素结构包括：发光二极管、至少六个晶体管和一个电容，该至少六个晶体管中包括一个或两个氧化物薄膜晶体管和至少一个低温多晶硅薄膜晶体管。本发明实施例中的像素结构、像素电路和显示面板中，通过在六个以上晶体管的像素结构采用一个或两个氧化物薄膜晶体管和至少一个低温多晶硅薄膜晶体管的组合方案，既可以为更高性能的OLED驱动提供方案，也可以改善现有OLED驱动方式的诸多不足之处。

