



## (12) 发明专利申请

(10) 申请公布号 CN 104022122 A

(43) 申请公布日 2014. 09. 03

(21) 申请号 201310481761. 9

(22) 申请日 2013. 10. 15

(30) 优先权数据

10-2013-0022444 2013. 02. 28 KR

(71) 申请人 三星显示有限公司

地址 韩国京畿道龙仁市

(72) 发明人 高武郁 李一正 任忠烈 权度县

尹柱元 禹珉宇

(74) 专利代理机构 北京铭硕知识产权代理有限公司

公司 11286

代理人 刘灿强 韩芳

(51) Int. Cl.

H01L 27/12(2006. 01)

H01L 29/786(2006. 01)

H01L 27/32(2006. 01)


权利要求书3页 说明书9页 附图5页

### (54) 发明名称

薄膜晶体管阵列基底和包括该基底的有机发光显示设备

### (57) 摘要

提供了一种包括多个像素的薄膜晶体管阵列基底和一种包括该薄膜晶体管阵列基底的有机发光显示设备,每个像素包括:电容器,包括第一电极和位于第一电极上方的第二电极;数据线,沿着第一方向延伸,被构造为提供数据信号,位于电容器上方,并且与电容器的一部分叠置;以及驱动电压线,被构造为提供驱动电压,位于电容器和数据线之间,并且包括沿着第一方向延伸的第一线和沿着与第一方向基本垂直的第二方向延伸的第二线。



1. 一种包括多个像素的薄膜晶体管阵列基底,所述多个像素中的每个像素包括:  
电容器,包括第一电极和位于第一电极上方的第二电极;  
数据线,沿着第一方向延伸,被构造为提供数据信号,位于电容器上方,并且与电容器的一部分叠置;以及  
驱动电压线,被构造为提供驱动电压,位于电容器和数据线之间,并且包括沿着第一方向延伸的第一线和沿着与第一方向基本垂直的第二方向延伸的第二线。
2. 根据权利要求1所述的薄膜晶体管阵列基底,其中,电容器的第二电极通过接触孔电结合到驱动电压线。
3. 根据权利要求1所述的薄膜晶体管阵列基底,其中,驱动电压线具有网状结构。
4. 根据权利要求1所述的薄膜晶体管阵列基底,其中,驱动电压线的第一线结合到所述多个像素中在第一方向上彼此相邻的像素;以及  
驱动电压线的第二线结合到所述多个像素中在第二方向上彼此相邻的像素。
5. 根据权利要求1所述的薄膜晶体管阵列基底,其中,驱动电压线的第二线完全覆盖电容器。
6. 根据权利要求1所述的薄膜晶体管阵列基底,所述薄膜晶体管阵列基底还包括:  
堆叠在电容器和驱动电压线之间的第一层间绝缘层和第二层间绝缘层;以及  
在驱动电压线和数据线之间的第三层间绝缘层。
7. 根据权利要求1所述的薄膜晶体管阵列基底,其中,所述多个像素中的每个像素还包括:  
驱动薄膜晶体管,电结合在驱动电压线和发光装置之间;以及  
开关薄膜晶体管,电结合在数据线和驱动薄膜晶体管之间。
8. 根据权利要求7所述的薄膜晶体管阵列基底,其中,驱动薄膜晶体管包括:  
半导体层;  
栅电极,结合到电容器的第一电极,位于半导体层的上方并与电容器的第二电极处于同一层;  
源电极,电结合到驱动电压线;以及  
漏电极,电结合到发光装置。
9. 根据权利要求7所述的薄膜晶体管阵列基底,其中,开关薄膜晶体管包括:  
半导体层;  
栅电极,位于半导体层的上方并与电容器的第一电极处于同一层,并且结合到沿着第二方向延伸的第一扫描线;  
源电极,结合到数据线;以及  
漏电极,结合到驱动薄膜晶体管。
10. 根据权利要求1所述的薄膜晶体管阵列基底,其中,所述多个像素中的每个像素还包括:  
第一扫描线、第二扫描线和发射控制线,沿着第二方向延伸并与电容器的第一电极处于同一层;以及  
初始化电压线,在驱动电压线和电容器的第二电极之间沿着第二方向延伸。
11. 一种包括多个像素的有机发光显示设备,所述多个像素中的每个像素包括:

第一薄膜晶体管,在基底上并且包括栅电极;

第二薄膜晶体管,在基底上并且包括栅电极;

电容器,包括:

第一电极,与第二薄膜晶体管的栅电极处于同一层;以及

第二电极,在第一电极上方并与第一薄膜晶体管的栅电极处于同一层;

数据线,被构造为提供数据信号,位于电容器的上方并与电容器的一部分叠置,数据线沿着第一方向延伸;以及

驱动电压线,位于电容器和数据线之间并且被构造为提供驱动电压,驱动电压线包括沿着第一方向延伸的第一线和沿着与第一方向基本垂直的第二方向延伸的第二线。

12. 根据权利要求 11 所述的有机发光显示设备,其中,电容器的第二电极通过接触孔电结合到驱动电压线。

13. 根据权利要求 11 所述的有机发光显示设备,其中,驱动电压线具有网状结构。

14. 根据权利要求 11 所述的有机发光显示设备,其中,驱动电压线的第一线结合到所述多个像素中在第一方向上彼此相邻的像素;以及

驱动电压线的第二线结合到所述多个像素中在第二方向上彼此相邻的像素。

15. 根据权利要求 11 所述的有机发光显示设备,其中,驱动电压线的第二线完全覆盖电容器。

16. 根据权利要求 11 所述的有机发光显示设备,所述有机发光显示设备还包括:

堆叠在电容器和驱动电压线之间的第一层间绝缘层和第二层间绝缘层;以及

在驱动电压线和数据线之间的第三层间绝缘层。

17. 根据权利要求 11 所述的有机发光显示设备,其中,第一薄膜晶体管电结合在驱动电压线和发光装置之间;以及

第二薄膜晶体管结合在数据线和第一薄膜晶体管之间。

18. 根据权利要求 17 所述的有机发光显示设备,其中,第一薄膜晶体管还包括:

半导体层;

源电极,电结合到驱动电压线;以及

漏电极,电结合到发光装置;

其中,第一薄膜晶体管的栅电极位于半导体层的上方并与电容器的第二电极处于同一层,并且结合到电容器的第一电极。

19. 根据权利要求 17 所述的有机发光显示设备,其中,第二薄膜晶体管还包括:

半导体层;

源电极,结合到数据线;以及

漏电极,结合到第一薄膜晶体管;

其中,第二薄膜晶体管的栅电极位于半导体层的上方并与电容器的第一电极处于同一层,并且结合到沿着第二方向延伸的第一扫描线。

20. 根据权利要求 11 所述的有机发光显示设备,其中,所述多个像素中的每个像素还包括:

第一扫描线、第二扫描线和发射控制线,沿着第二方向延伸并与电容器的第一电极处于同一层;以及

初始化电压线,沿着第二方向延伸并且位于电容器的第二电极和驱动电压线之间。

## 薄膜晶体管阵列基底和包括该基底的有机发光显示设备

[0001] 本申请要求于 2013 年 2 月 28 日在韩国知识产权局提交的第 10-2013-0022444 号韩国专利申请的优先权和权益,该申请公开的内容通过引用被全部包含于此。

### 技术领域

[0002] 本发明实施例涉及一种薄膜晶体管阵列基底以及包括该薄膜晶体管阵列基底的有机发光显示设备。

### 背景技术

[0003] 有机发光显示设备是自发射的,并且与液晶显示设备不同,有机发光显示设备不需要诸如背光的单独的光源,因此相对地减小了厚度并减轻了重量。另外,有机发光显示设备具有包括低功耗、高亮度或快速响应时间等的优良的特性。

[0004] 有机发光显示设备包括:栅极线,位于基底上并且沿着一个方向延伸;数据线,延伸以与栅极线交叉;像素电路,电连接到每条栅极线和每条数据线;以及有机发光二极管(OLED),电连接到像素电路。然而,近来,需要具有高清晰度的有机发光显示设备,使得像素电路的可用空间减小。

### 发明内容

[0005] 本发明的实施例提供一种薄膜晶体管阵列基底以及包括该薄膜晶体管阵列基底的有机发光显示设备,通过该薄膜晶体管阵列基底,可以减小或防止由于数据线和电容器之间的耦合导致的串扰,并且/或者驱动电压线可以被设计为具有网状结构。

[0006] 根据本发明实施例的一方面,提供一种包括多个像素的薄膜晶体管阵列基底,所述多个像素中的每个像素包括:电容器,包括第一电极和位于第一电极上方的第二电极;数据线,沿着第一方向延伸,被构造为提供数据信号,位于电容器上方,并且与电容器的一部分叠置;以及驱动电压线,被构造为提供驱动电压,位于电容器和数据线之间,并且包括沿着第一方向延伸的第一线和沿着与第一方向基本垂直的第二方向延伸的第二线。

[0007] 电容器的第二电极可通过接触孔电结合到驱动电压线。

[0008] 驱动电压线可具有网状结构。

[0009] 驱动电压线的第一线可以结合到所述多个像素中在第一方向上彼此相邻的一个像素,驱动电压线的第二线可结合到所述多个像素中在第二方向上彼此相邻的一个像素。

[0010] 驱动电压线的第二线可以完全覆盖电容器。

[0011] 薄膜晶体管阵列基底还可包括:堆叠在电容器和驱动电压线之间的第一层间绝缘层和第二层间绝缘层;以及在驱动电压线和数据线之间的第三层间绝缘层。

[0012] 所述多个像素中的每个像素还可以包括:驱动薄膜晶体管(TFT),电结合在驱动电压线和发光装置之间;以及开关 TFT,电结合在数据线和驱动 TFT 之间。

[0013] 驱动 TFT 可以包括:半导体层;栅电极,结合到电容器的第一电极,位于半导体层的上方并与电容器的第二电极处于同一层;源电极,电结合到驱动电压线;以及漏电极,电

结合到发光装置。

[0014] 开关 TFT 可以包括 : 半导体层 ; 栅电极, 位于半导体层的上方并与电容器的第一电极处于同一层, 并且结合到沿着第二方向延伸的第一扫描线 ; 源电极, 结合到数据线 ; 以及漏电极, 结合到驱动 TFT。

[0015] 所述多个像素中的每个像素还可以包括 : 第一扫描线、第二扫描线和发射控制线, 沿着第二方向延伸并与电容器的第一电极处于同一层 ; 以及初始化电压线, 在驱动电压线和电容器的第二电极之间沿着第二方向延伸。

[0016] 根据本发明实施例的另一方面, 提供一种包括多个像素的有机发光显示设备, 所述多个像素中的每个像素包括 : 第一薄膜晶体管 (TFT), 在基底上并且包括栅电极 ; 第二 TFT, 在基底上并且包括栅电极 ; 电容器, 包括第一电极和第二电极, 第一电极与第二 TFT 的栅电极处于同一层, 第二电极在第一电极上方并与第一 TFT 的栅电极处于同一层 ; 数据线, 被构造为提供数据信号, 位于电容器的上方并与电容器的一部分叠置, 数据线沿着第一方向延伸 ; 以及驱动电压线, 位于电容器和数据线之间并且被构造为提供驱动电压, 驱动电压线包括沿着第一方向延伸的第一线和沿着与第一方向基本垂直的第二方向延伸的第二线。

[0017] 电容器的第二电极可通过接触孔电结合到驱动电压线。

[0018] 驱动电压线可以具有网状结构。

[0019] 驱动电压线的第一线可以结合到所述多个像素中在第一方向上彼此相邻的像素, 驱动电压线的第二线可以结合到所述多个像素中在第二方向上彼此相邻的像素。

[0020] 驱动电压线的第二线可以完全覆盖电容器。

[0021] 所述有机发光显示设备还可以包括 : 堆叠在电容器和驱动电压线之间的第一层间绝缘层和第二层间绝缘层 ; 以及在驱动电压线和数据线之间的第三层间绝缘层。

[0022] 第一 TFT 可以电结合在驱动电压线和发光装置之间, 第二 TFT 可以结合在数据线和第一 TFT 之间。

[0023] 第一 TFT 还可以包括 : 半导体层 ; 源电极, 电结合到驱动电压线 ; 以及漏电极, 电结合到发光装置 ; 第一 TFT 的栅电极可位于半导体层的上方并与电容器的第二电极处于同一层, 并且可结合到电容器的第一电极。

[0024] 第二 TFT 还可以包括 : 半导体层 ; 源电极, 结合到数据线 ; 以及漏电极, 结合到第一 TFT ; 第二 TFT 的栅电极可位于半导体层的上方并与电容器的第一电极处于同一层, 并且可结合到沿着第二方向延伸的第一扫描线。

[0025] 所述多个像素中的每个像素还可以包括 : 第一扫描线、第二扫描线和发射控制线, 沿着第二方向延伸并与电容器的第一电极处于同一层 ; 以及初始化电压线, 沿着第二方向延伸并且位于电容器的第二电极和驱动电压线之间。

## 附图说明

[0026] 通过参照附图详细描述本发明的示例性实施例, 本发明的以上和其他方面将变得更明显, 在附图中 :

[0027] 图 1 是根据本发明实施例的显示设备的框图 ;

[0028] 图 2 是根据本发明实施例的显示设备的一个像素的电路图 ;

[0029] 图 3 是示出根据本发明实施例的图 2 的像素的平面图 ;

[0030] 图 4 是示出图 3 中所示的信号线的剖视图；

[0031] 图 5 是根据本发明实施例的图 3 的结构沿着线 A-A'、B-B' 和 C-C' 截取的剖视图；

[0032] 图 6 是用来与图 5 中所示的本发明的实施例作比较的比较示例的剖视图。

## 具体实施方式

[0033] 在下文中,将通过参照附图解释本发明的示例性实施例,以详细的说明本发明的实施例。然而,本发明可以以多种不同的形式来实施,并且不应该被理解为局限于在此阐述的实施例,而是提供这些实施例使本公开将是彻底和完全的,并将本发明的范围充分地传达给本领域的技术人员。

[0034] 在以下描述中,不会详细描述公知的功能或构造以避免因不必要的细节导致本发明变得难以理解。附图中相同的附图标记在整个说明书中指的是相同或相似的元件。

[0035] 此外,为了便于描述,可以任意地示出附图中的元件的厚度和尺寸,因此,本发明的精神和范围未必由附图限定。

[0036] 在附图中,为了清楚起见,可以夸大层和区域的厚度。在整个说明书中,也将理解的是,当诸如层、区域或基底的元件被称为“在”另一元件“上”时,其可以直接在另一元件上,或者也可以存在一个或多个中间元件。

[0037] 此外,当部件“包括”或“包含”元件时,除非有与之相反的具体的说明,否则该部件可以还 / 另外包括其他元件。此外,在整个说明书中,也将理解的是,当元件被称为“在”目标元件“上方”时,意味着该元件可以在目标元件上方或下方,并且不一定意味着该元件沿着重力方向在目标元件上方。

[0038] 如在此使用的,术语“和 / 或”包括一个或多个相关列出项目的任意和所有组合。

[0039] 图 1 是根据本发明实施例的显示设备 10 的框图。

[0040] 在本实施例中,显示设备 10 包括:包括多个像素 1 的显示单元 100、扫描驱动单元 200、数据驱动单元 300、发射控制驱动单元 400 和控制单元 500。

[0041] 显示单元 100 包括多个像素 1,多个像素 1 分别在多条扫描线 SL1 至 SLn、多条数据线 DL1 至 DLm 和多条发射控制线 EL1 至 ELn 中的各条的交叉点 / 交叉区域处并且排列成矩阵。多条扫描线 SL1 至 SLn 和多条发射控制线 EL1 至 ELn 沿着作为行方向的第二方向延伸,并且多条数据线 DL1 至 DLm 沿着作为列方向的第一方向延伸。驱动电压线 ELVDDL 具有网状结构,该网状结构包括沿着第一方向延伸的竖直线 VL 和沿着第二方向延伸的水平线 HL。在一个像素行处,多条扫描线 SL1 至 SLn 的 n 值可以不同于多条发射控制线 EL1 至 ELn 的 n 值。

[0042] 每个像素 1 连接到多条扫描线 SL1 至 SLn 中的两条扫描线,其中,多条扫描线 SL1 至 SLn 连接到显示单元 100。扫描驱动单元 200 产生两个扫描信号,并通过多条扫描线 SL1 至 SLn 将两个扫描信号发送到每个像素 1。即,扫描驱动单元 200 顺序地给第一扫描线(例如,偶数扫描线)SL2 至 SLn 或第二扫描线(例如,奇数扫描线)SL1 至 SLn-1 提供扫描信号。参照图 1,在每个像素 1 处,两条扫描线连接到对应的像素行,尽管本发明不限于此,因此,在本发明的另一个实施例中,每个像素 1 可以连接到对应的像素行的一条扫描线和前一像素行的另一条扫描线。

[0043] 在本实施例中,初始化电压线 IL 电连接到扫描驱动单元 200,并且可以因此接收

来自扫描驱动单元 200 的初始化电压。然而,在本发明的另一个实施例中,初始化电压线 IL 可以接收来自外部电压提供源的初始化电压。

[0044] 另外,每个像素 1 与连接到显示单元 100 的多条数据线 DL1 至 DLm 中的一条数据线电连接,并且与连接到显示单元 100 的多条发射控制线 EL1 至 ELn 中的一条发射控制线电连接。

[0045] 数据驱动单元 300 通过多条数据线 DL1 至 DLm 中的相应一条给每个像素 1 发送数据信号。无论何时通过第一扫描线 SL2 至 SLn 提供扫描信号,都将数据信号提供给响应于扫描信号而选择的对应的像素 1。

[0046] 发射控制驱动单元 400 产生发射控制信号,并通过多条发射控制线 EL1 至 ELn 中的相应一条将发射控制信号发送给每个像素 1。发射控制信号控制每个像素 1 的发射时间。在本发明的其他实施例中,根据每个像素 1 的内部结构,可以省略发射控制驱动单元 400。

[0047] 控制单元 500 将来自外部源的多个图像信号 R、G 和 B 转换为多个图像数据信号 DR、DG 和 DB,并且将多个图像数据信号 DR、DG 和 DB 发送给数据驱动单元 300。此外,响应于垂直同步信号 Vsync、水平同步信号 Hsync 和时钟信号 MCLK,控制单元 500 产生用于控制扫描驱动单元 200、数据驱动单元 300 和发射控制驱动单元 400 的驱动的控制信号,然后将控制信号分别发送给扫描驱动单元 200、数据驱动单元 300 和发射控制驱动单元 400。即,控制单元 500 产生并发送用来控制扫描驱动单元 200 的扫描驱动控制信号 SCS、用来控制数据驱动单元 300 的数据驱动控制信号 DCS 以及用来控制发射控制驱动单元 400 的发射驱动控制信号 ECS。

[0048] 每个像素 1 从外部源接收第一电源电压 ELVDD 和第二电源电压 ELVSS。第一电源电压 ELVDD 可以是高电平电压(例如,预定的高电平电压),并且第二电源电压 ELVSS 可以低于第一电源电压 ELVDD,或者可以是接地电压。通过驱动电压线 ELVDDL 中的相应驱动电压线将第一电源电压 ELVDD 提供给像素 1。

[0049] 由于响应于数据信号(其中,通过多条数据线 DL1 至 DLm 中的相应数据线提供所述数据信号)而提供给发射器件的驱动电流,所以像素 1 发射光(例如,具有预定亮度的光)。

[0050] 图 2 是根据本发明实施例的显示设备 10 的一个像素 1 的电路图。

[0051] 在本实施例中,显示设备 10 的像素 1 具有像素电路 2,其中,像素电路 2 包括多个薄膜晶体管(TFT)T1 至 T6 和存储电容器 Cst。像素 1 包括从像素电路 2 接收驱动电流(例如, I<sub>oled</sub>)的有机发光二极管(OLED),并因此而发光。

[0052] TFT T1 至 T6 分别包括:驱动 TFT T1、开关 TFT T2、补偿 TFT T3、初始化 TFT T4、第一发射控制 TFT T5 和第二发射控制 TFT T6。

[0053] 像素 1 包括:第一扫描线 24,发送第一扫描信号 S<sub>n</sub> 给开关 TFT T2 和补偿 TFT T3;第二扫描线 14,发送第二扫描信号 S<sub>n-1</sub> 给初始化 TFT T4;发射控制线 34,发送发射控制信号 E<sub>n</sub> 给第一发射控制 TFT T5 和第二发射控制 TFT T6;数据线 16,与第一扫描线 24 交叉并且发送数据信号 D<sub>m</sub>;驱动电压线 26,发送第一电源电压 ELVDD;以及初始化电压线 20,发送用来初始化驱动 TFT T1 的初始化电压 V<sub>INT</sub>。

[0054] 驱动 TFT T1 的栅电极 G1 连接到存储电容器 Cst 的第一电极 Cst1。驱动 TFT T1 的源电极 S1 通过第一发射控制 TFT T5 电连接到驱动电压线 26。驱动 TFT T1 的漏电极 D1 通过第二发射控制 TFT T6 电连接到 OLED 的阳极。根据开关 TFT T2 的开关操作,驱动 TFT



T1 接收数据信号 Dm, 然后提供驱动电流  $I_{oled}$  给 OLED。

[0055] 开关 TFT T2 的栅电极 G2 连接到第一扫描线 24。开关 TFT T2 的源电极 S2 连接到数据线 16。开关 TFT T2 的漏电极 D2 连接到驱动 TFT T1 的源电极 S1, 并且通过第一发射控制 TFT T5 电连接到驱动电压线 26。开关 TFT T2 响应于通过第一扫描线 24 发送的第一扫描信号  $S_n$  而导通, 因此执行用来通过数据线 16 将数据信号 Dm 发送给驱动 TFT T1 的源电极 S1 的开关操作。

[0056] 补偿 TFT T3 的栅电极 G3 连接到第一扫描线 24。补偿 TFT T3 的源电极 S3 连接到驱动 TFT T1 的漏电极 D1, 并且通过第二发射控制 TFT T6 电连接到 OLED 的阳极。补偿 TFT T3 的漏电极 D3 连接到存储电容器 Cst 的第一电极 Cst1、初始化 TFT T4 的漏电极 D4 以及驱动 TFT T1 的栅电极 G1。补偿 TFT T3 响应于通过第一扫描线 24 发送的第一扫描信号  $S_n$  而导通, 因此通过将驱动 TFT T1 的栅电极 G1 电连接到驱动 TFT T1 的漏电极 D1 而使驱动 TFT T1 以二极管的形式连接。

[0057] 初始化 TFT T4 的栅电极 G4 连接到第二扫描线 14。初始化 TFT T4 的源电极 S4 连接到初始化电压线 20。初始化 TFT T4 的漏电极 D4 连接到存储电容器 Cst 的第一电极 Cst1、补偿 TFT T3 的漏电极 D3 和驱动 TFT T1 的栅电极 G1。初始化 TFT T4 响应于通过第二扫描线 14 发送的第二扫描信号  $S_{n-1}$  而导通, 因此通过发送初始化电压 VINT 给驱动 TFT T1 的栅电极 G1 而执行用来初始化驱动 TFT T1 的栅电极 G1 的电压的初始化操作。

[0058] 第一发射控制 TFT T5 的栅电极 G5 连接到发射控制线 34。第一发射控制 TFT T5 的源电极 S5 连接到驱动电压线 26。第一发射控制 TFT T5 的漏电极 D5 连接到驱动 TFT T1 的源电极 S1 和开关 TFT T2 的漏电极 D2。

[0059] 第二发射控制 TFT T6 的栅电极 G6 连接到发射控制线 34。第二发射控制 TFT T6 的源电极 S6 连接到驱动 TFT T1 的漏电极 D1 和补偿 TFT T3 的源电极 S3。第二发射控制 TFT T6 的漏电极 D6 电连接到 OLED 的阳极。第一发射控制 TFT T5 和第二发射控制 TFT T6 响应于通过发射控制线 34 发送的发射控制信号  $E_n$  而同时导通, 使得第一电源电压 ELVDD 被提供到 OLED, 因此驱动电流  $I_{oled}$  流入 OLED。

[0060] 存储电容器 Cst 的第二电极 Cst2 连接到驱动电压线 26。存储电容器 Cst 的第一电极 Cst1 连接到驱动 TFT T1 的栅电极 G1、补偿 TFT T3 的漏电极 D3 和初始化 TFT T4 的漏电极 D4。

[0061] OLED 的阴极连接到第二电源电压 ELVSS。OLED 从驱动 TFT T1 接收驱动电流  $I_{oled}$ , 并且因此而发光, 从而显示图像。

[0062] 图 3 是示出根据本发明实施例的图 2 的像素 1 的平面图。图 4 是示出图 3 中所示的信号线的剖视图。这里, 图 3 示出了两个彼此相邻的像素 1。

[0063] 如图 3 中所示, 显示设备 10 的像素 1 包括沿着第二方向形成且分别施加第一扫描信号  $S_n$ 、第二扫描信号  $S_{n-1}$ 、发射控制信号  $E_n$  和初始化电压 VINT 的第一扫描线 24、第二扫描线 14、发射控制线 34 和初始化电压线 20。另外, 显示设备 10 的像素 1 包括数据线 16, 数据线 16 沿着第一方向形成并且与第一扫描线 24、第二扫描线 14、发射控制线 34 和初始化电压线 20 中的所有线交叉, 并将数据信号 Dm 施加到像素 1。此外, 像素 1 包括施加第一电源电压 ELVDD 的驱动电压线 26。

[0064] 驱动电压线 26 包括: 竖直线 VL, 沿着第一方向形成以便与数据线 16 基本平行; 水

平线 HL, 沿着第二方向形成以便与数据线 16 基本垂直。驱动电压线 26 的竖直线 VL 与在第一方向上相邻的其他像素的其他竖直线 VL 电连接, 水平线 HL 与在第二方向上相邻的其他像素的其他水平线 HL 电连接, 并且与数据线 16 交叉, 使得竖直线 VL 和水平线 HL 具有网状结构。驱动电压线 26 位于存储电容器 Cst 和数据线 16 之间的层, 因此用作金属屏蔽件。此外, 驱动电压线 26 的水平线 HL 具有完全地覆盖存储电容器 Cst 的面积, 因此与存储电容器 Cst 完全叠置。

[0065] 参照图 4, 第一扫描线 24、第二扫描线 14 和发射控制线 34 形成在基底 101 上的第一栅极绝缘层 GI1 上, 并且被包括在第一栅极布线 GL1 中。初始化电压线 20 形成在位于第一栅极绝缘层 GI1 上的第一层间绝缘层 ILD1 和第二栅极绝缘层 GI2 上方。初始化电压线 20 被包括在第二栅极布线 GL2 中。由于第一栅极布线 GL1 和第二栅极布线 GL2 通过在它们之间设置有第二栅极绝缘层 GI2 和第一层间绝缘层 ILD1 而处于不同的层, 所以位于不同层的相邻的第一栅极布线 GL1 和第二栅极布线 GL2 之间的距离可以减小, 使得在同一区域中可以形成更多的像素 1。即, 能够形成具有高清晰度的显示设备 10。

[0066] 第二层间绝缘层 ILD2 堆叠 / 层叠在第一栅极布线 GL1 和第二栅极布线 GL2 上 / 上方。

[0067] 驱动电压线 26 位于第二层间绝缘层 ILD2 上, 并且数据线 16 位于第二层间绝缘层 ILD2 上的第三层间绝缘层 ILD3 上并且与驱动电压线 26 部分地叠置。保护层 PL 形成在数据线 16 上。

[0068] 返回参照图 3, 像素 1 包括驱动 TFT T1、开关 TFT T2、补偿 TFT T3、初始化 TFT T4、第一发射控制 TFT T5 和第二发射控制 TFT T6。在图 3 中, 省略了 OLED。

[0069] 驱动 TFT T1 包括半导体层 A1、栅电极 G1、源电极 S1 和漏电极 D1。源电极 S1 对应于驱动半导体层 A1 的掺杂有杂质的源区, 并且漏电极 D1 对应于半导体层 A1 的掺杂有杂质的漏区。栅电极 G1 通过连接构件 40 和接触孔 41 至 44 连接到存储电容器 Cst 的第一电极 Cst1、补偿 TFT T3 的漏电极 D3 和初始化 TFT T4 的漏电极 D4。从驱动电压线 26 的竖直线 VL 突出的突出部位于驱动 TFT T1 的栅电极 G1 上。

[0070] 开关 TFT T2 包括半导体层 A2、栅电极 G2、源电极 S2 和漏电极 D2。源电极 S2 对应于半导体层 A2 的掺杂有杂质的源区, 并且漏电极 D2 对应于半导体层 A2 的掺杂有杂质的漏区。源电极 S2 通过接触孔 45 连接到数据线 16。栅电极 G2 形成为第一扫描线 24 的一部分。

[0071] 补偿 TFT T3 包括半导体层 A3、栅电极 G3、源电极 S3 和漏电极 D3。源电极 S3 对应于半导体层 A3 的掺杂有杂质的源区, 并且漏电极 D3 对应于半导体层 A3 的掺杂有杂质的漏区。栅电极 G3 通过第一扫描线 24 的一部分和从第一扫描线 24 突出的同时延伸的线的一部分形成为双栅电极, 使得栅电极 G3 防止漏电流。

[0072] 初始化 TFT T4 包括半导体层 A4、栅电极 G4、源电极 S4 和漏电极 D4。源电极 S4 对应于半导体层 A4 的掺杂有杂质的源区, 并且漏电极 D4 对应于半导体层 A4 的掺杂有杂质的漏区。源电极 S4 可通过接触孔 46 连接到初始化电压线 20。栅电极 G4 被形成为第二扫描线 14 的一部分。

[0073] 第一发射控制 TFT T5 包括半导体层 A5、栅电极 G5、源电极 S5 和漏电极 D5。源电极 S5 对应于半导体层 A5 的掺杂有杂质的源区, 并且漏电极 D5 对应于半导体层 A5 的掺杂

有杂质的漏区。源电极 S5 可通过接触孔 47 连接到驱动电压线 26。栅电极 G5 被形成为发射控制线 34 的一部分。

[0074] 第二发射控制 TFT T6 包括半导体层 A6、栅电极 G6、源电极 S6 和漏电极 D6。源电极 S6 对应于半导体层 A6 的掺杂有杂质的源区,并且漏电极 D6 对应于半导体层 A6 的掺杂有杂质的漏区。漏电极 D6 通过贯穿接触孔 48 的接触金属 CM,继而通过贯穿平坦化层 PL 的通孔 VIA 连接到 OLED 的阳极。栅电极 G6 被形成为发射控制线 34 的一部分。

[0075] 存储电容器 Cst 的第一电极 Cst1 通过利用连接构件 40 连接到补偿 TFT T3 的漏电极 D3、初始化 TFT T4 的漏电极 D4 和驱动 TFT T1 的栅电极 G1。

[0076] 存储电容器 Cst 的第二电极 Cst2 通过利用形成在接触孔 49 中的接触金属 CM 连接到驱动电压线 26,从而从驱动电压线 26 接收驱动电压 ELVDD。

[0077] 图 5 是根据本发明实施例的图 3 的结构沿着线 A-A'、B-B' 和 C-C' 截取的剖视图。图 5 示出了 TFT T1 至 TFT T6 之中的驱动 TFT T1、开关 TFT T2 和第二发射控制 TFT T6 以及存储电容器 Cst。

[0078] 参照图 5,驱动 TFT T1 的半导体层 A1、开关 TFT T2 的半导体层 A2 和第二发射控制 TFT T6 的半导体层 A6 形成在基底 101 上。上面所述的半导体层 A1、A2 和 A6 可以由多晶硅形成,并且包括不掺杂杂质的沟道区以及形成在沟道区两侧并且掺杂有杂质的源区和漏区。这里,杂质根据 TFT 的类型而变化,并且可以包括 N 型杂质或 P 型杂质。虽然没有示出,但是补偿 TFT T3 的半导体层 A3、初始化 TFT T4 的半导体层 A4 和第一发射控制 TFT T5 的半导体层 A5 可以与半导体层 A1、半导体层 A2 和半导体层 A6 一起形成(例如, A1、A2 和 A6 可以与 A3、A4 和 A5 同时形成,或可以与 A3、A4 和 A5 在大约相同的时间形成)。

[0079] 虽然没有示出,但是还可以在基底 101 和半导体层 A1 至 A6 之间形成缓冲层。缓冲层减少或防止杂质离子的扩散和外部湿气或空气的渗透,并且用作阻隔层和 / 或阻挡层以使表面平坦化。

[0080] 第一栅极绝缘层 GI1 堆叠在半导体层 A1 至 A6 上,并且位于基底 101 的整个表面上方。第一栅极绝缘层 GI1 可以由有机绝缘材料或无机绝缘材料形成,或者可以具有使有机绝缘材料和无机绝缘材料交替地形成的多叠层结构。

[0081] 开关 TFT T2 的栅电极 G2 和第二发射控制 TFT T6 的栅电极 G6 形成在第一栅极绝缘层 GI1 上。此外,形成存储电容器 Cst 的第一电极 Cst1。虽然没有示出,但是补偿 TFT T3 的栅电极 G3、初始化 TFT T4 的栅电极 G4 和第一发射控制 TFT T5 的栅电极 G5 可以与栅电极 G2 和栅电极 G6 形成在同一层,并且也可以由相同的材料形成。栅电极 G2、栅电极 G3、栅电极 G4、栅电极 G5、栅电极 G6 和存储电容器 Cst 的第一电极 Cst1 由第一栅极布线材料形成,并且在下文中,它们被称为第一栅电极。第一栅极布线材料可以包括例如从由铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)组成的组中选择的一种或多种金属材料。通过利用第一栅极布线材料,第一扫描线 24、第二扫描线 14 和发射控制线 34 可以与第一栅电极由同一层形成。

[0082] 第二栅极绝缘层 GI2 堆叠在第一栅电极上并且位于基底 101 的整个表面上方。第二栅极绝缘层 GI2 可以由有机绝缘材料形成,可以由无机绝缘材料形成,或者可以具有使有机绝缘材料和无机绝缘材料交替地形成的多叠层结构。

[0083] 驱动 TFT T1 的栅电极 G1 形成在第二栅极绝缘层 GI2 上。另外, 存储电容器 Cst 的第二电极 Cst2 形成在第二栅极绝缘层 GI2 上。栅电极 G1 和存储电容器 Cst 的第二电极 Cst2 由第二栅极布线材料形成, 并且在下文中, 它们被称为第二栅电极。类似地, 如第一栅极布线材料, 第二栅极布线材料可以包括例如从由 Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W 和 Cu 组成的组中选择的一种或多种金属材料。

[0084] 第一层间绝缘层 ILD1 堆叠在第二栅电极上并且位于基底 101 的整个表面上方。第一层间绝缘层 ILD1 可以由有机绝缘材料形成, 可以由无机绝缘材料形成, 或者可以具有使有机绝缘材料和无机绝缘材料的多层交替地形成的多叠层结构。

[0085] 第一接触金属 CM1 形成在第一层间绝缘层 ILD1 中的接触孔 45、48 和 49 中的每个接触孔处, 并因此连接到存储电容器 Cst 的第二电极 Cst2、开关 TFT T2 的源电极 S2 和第二发射控制 TFT T6 的漏电极 D6。第一接触金属 CM1 可以包括例如从由 Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W 和 Cu 组成的组中选择的一种或多种金属材料。第一接触金属 CM1 可以包括多叠层金属层, 并且在本实施例中, 第一接触金属 CM1 具有 Ti/Al/Ti 三层结构, 在该 Ti/Al/Ti 三层结构中, 钛形成在 Al 的上面和下面。然而, 本发明的一个或多个实施例不限于此, 因此第一接触金属 CM1 可以由各种材料形成的多叠层。此外, 初始化电压线 20 可以包括第一接触金属 CM1 的材料并且可以形成在第一层间绝缘层 ILD1 上。

[0086] 第二层间绝缘层 ILD2 堆叠在第一接触金属 CM1 上, 并且位于基底 101 的整个表面上方。第二层间绝缘层 ILD2 可以由有机绝缘材料形成或由无机绝缘材料形成, 或者可以具有多叠层结构, 在该多叠层结构中, 形成有有机绝缘材料和无机绝缘材料的交替层。

[0087] 驱动电压线 26 形成在第二层间绝缘层 ILD2 上, 并且通过第一接触金属 CM1 连接到存储电容器 Cst 的第二电极 Cst2。另外, 第二接触金属 CM2 形成在第二层间绝缘层 ILD2 中的接触孔 45 和 48 中的每个接触孔处, 并因此连接到开关 TFT T2 的源电极 S2 和第二发射控制 TFT T6 的漏电极 D6。驱动电压线 26 和第二接触金属 CM2 可以包括例如从由 Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W 和 Cu 组成的组中选择的一种或多种金属材料。

[0088] 第二接触金属 CM2 可以包括多叠层金属层, 并且在本实施例中, 第二接触金属 CM2 具有 Ti/Al/Ti 三层结构, 在该 Ti/Al/Ti 三层结构中, 钛形成在 Al 的上面和下面。然而, 本发明的一个或多个实施例不限于此, 因此第二接触金属 CM2 可以具有由各种材料形成的多叠层。

[0089] 第三层间绝缘层 ILD3 形成在驱动电压线 26 上以及第二接触金属 CM2 上, 并且位于基底 101 的整个表面上方。第三层间绝缘层 ILD3 可以由有机绝缘材料形成, 由无机绝缘材料形成, 或者可以具有使有机绝缘材料和无机绝缘材料交替地形成的多叠层结构。

[0090] 数据线 16 形成在第三层间绝缘层 ILD3 上。数据线 16 通过第一层间绝缘层 ILD1 和第二层间绝缘层 ILD2 中的接触孔 45 中的第一接触金属 CM1 和第二接触金属 CM2 连接到开关 TFT T2 的源电极 S2。存储电容器 Cst 的一部分与数据线 16 叠置, 并且驱动电压线 26 形成在与数据线 16 和存储电容器 Cst 叠置的位置对应的区域处。另外, 第三接触金属 CM3 形成在第三层间绝缘层 ILD3 中的接触孔 48 中, 并因此电连接到第二发射控制 TFT T6 的漏电极 D6。数据线 16 和第三接触金属 CM3 可以包括例如从由 Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W 和 Cu 组成的组中选择的一种或多种金属材料。第三接触金属 CM3

可以包括多叠层金属层,并且在本实施例中,第三接触金属 CM3 具有 Ti/Al/Ti 三层结构,在该 Ti/Al/Ti 三层结构中,钛形成在 Al 的上面和下面。然而,本发明的一个或多个实施例不限于此,因此本发明的其他实施例的第三接触金属 CM3 可以具有由各种材料形成的多叠层。

[0091] 平坦化层 PL 形成在数据线 16 和第三接触金属 CM3 上。平坦化层 PL 可以被形成为其上形成有 TFT T1 至 TFT T6 的基底 101 上方的表面平坦化,并且可以被形成成为单个绝缘层或多叠层绝缘层。平坦化层 PL 可以包括例如从由聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯(BCB)和酚树脂组成的组中选择的一种或多种材料。

[0092] 阳极 120 形成在平坦化层 PL 上。阳极 120 通过平坦化层 PL 中的通孔 VIA 连接到位于接触孔 48 中的第三接触金属 CM3,并因此电连接到第二发射控制 TFT T6 的漏电极 D6。

[0093] 在图 5 中, TFT T1 至 TFT T6 的源电极和漏电极中的未连接到其他线的源电极和漏电极分别由与半导体层 A1 至 A6 相同的层形成。即, TFT T1 至 TFT T6 中的每个 TFT 的源电极和漏电极可以由选择性掺杂的多晶硅形成。然而,本发明的一个或多个实施例不限于此,因此在另一个实施例中, TFT 的各个源电极和漏电极可以由不同于半导体层的各个层形成,并且可以通过各个接触孔连接到半导体层的各个源区和漏区。

[0094] 图 6 是用来与图 5 中所示的实施例作比较的比较示例的剖视图。

[0095] 图 6 的比较示例与图 5 的实施例的不同之处在于:数据线 16'' 和驱动电压线 26'' 形成在相同的层,以及存储电容器 Cst 与驱动电压线 26'' 叠置但没有与数据线 16'' 叠置。因此,将考虑与图 5 的实施例不同的特征来描述图 6 的比较示例。

[0096] 如在图 6 的比较示例中,如果数据线 16'' 与存储电容器 Cst 叠置,则在数据线 16'' 和存储电容器 Cst 之间引起耦合(例如,电感耦合或电容耦合),从而发生串扰(crosstalk)。因此,存储电容器 Cst 被形成为不与数据线 16'' 叠置。然而,当存储电容器 Cst 不与数据线 16'' 叠置时,难以确存储电容器 Cst 足够的电容。另外,由于数据线 16'' 和驱动电压线 26'' 形成在相同的层,所以难以确保线之间足够量的空间,使得驱动电压线 26'' 将不能形成水平线,因此使得网状结构难以实现,并因此可能发生由第一电源电压 ELVDD 的电压降导致的串扰。

[0097] 另一方面,根据在图 5 中示出的本实施例,数据线 16 和驱动电压线 26 形成在不同的层,并且驱动电压线 26 位于数据线 16 和存储电容器 Cst 之间。因此,驱动电压线 26 可以连接到在行方向(即,第二方向)上彼此相邻的像素,因此可以以网状结构形成。因此,由于网状结构的驱动电压线 26,所以可以减小或防止第一电源电压 ELVDD 的电压降。另外,由于驱动电压线 26 的水平线 HL 具有完全覆盖存储电容器 Cst 的面积,所以水平线 HL 可以将存储电容器 Cst 与数据线 16 屏蔽开,从而可以减小或防止数据线 16 和存储电容器 Cst 之间的耦合,并且可以确存储电容器 Cst 的足够的电容。

[0098] 根据本发明的一个或多个实施例,由于数据线和驱动电压线被堆叠,所以可以将电容器设置成与数据线叠置,从而可以减小或防止数据线和电容器之间的耦合,并且可以确保电容器的电容。

[0099] 虽然已经参考本发明实施例的示例性实施例具体示出并描述了本发明的实施例,但是本领域的普通技术人员将理解的是,在不脱离权利要求及其等同物所限定的本发明的精神和范围的情况下,对其可以在形式和细节上进行各种改变。




图 1




图 2




图 3






图 4




图 5




图 6

专利名称(译)	薄膜晶体管阵列基底和包括该基底的有机发光显示设备		
公开(公告)号	<a href="#">CN104022122A</a>	公开(公告)日	2014-09-03
申请号	CN201310481761.9	申请日	2013-10-15
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示有限公司		
当前申请(专利权)人(译)	三星显示有限公司		
[标]发明人	高武郁 李一正 任忠烈 权度县 尹柱元 禹珉宇		
发明人	高武郁 李一正 任忠烈 权度县 尹柱元 禹珉宇		
IPC分类号	H01L27/12 H01L29/786 H01L27/32		
CPC分类号	H01L27/3225 H01L27/1255		
代理人(译)	刘灿强 韩芳		
优先权	1020130022444 2013-02-28 KR		
其他公开文献	CN104022122B		
外部链接	<a href="#">Espacenet</a> <a href="#">SIPO</a>		

#### 摘要(译)

提供了一种包括多个像素的薄膜晶体管阵列基底和一种包括该薄膜晶体管阵列基底的有机发光显示设备，每个像素包括：电容器，包括第一电极和位于第一电极上方的第二电极；数据线，沿着第一方向延伸，被构造为提供数据信号，位于电容器上方，并且与电容器的一部分叠置；以及驱动电压线，被构造为提供驱动电压，位于电容器和数据线之间，并且包括沿着第一方向延伸的第一线和沿着与第一方向基本垂直的第二方向延伸的第二线。

