



(12) 发明专利

(10) 授权公告号 CN 101471032 B

(45) 授权公告日 2012. 06. 06

(21) 申请号 200810176317. 5

CN 1734546 A, 2006. 02. 15,

(22) 申请日 2008. 11. 14

CN 1577453 A, 2005. 02. 09,

US 2007/0040772 A1, 2007. 02. 22,

(30) 优先权数据

10-2007-0138359 2007. 12. 27 KR

审查员 姜颖婷

(73) 专利权人 乐金显示有限公司

地址 韩国首尔

(72) 发明人 全场训 金重铁 李浩荣

(74) 专利代理机构 北京三友知识产权代理有限公司 11127

代理人 黄纶伟

(51) Int. Cl.

G09G 3/32 (2006. 01)

(56) 对比文件

WO 2007/138729 A1, 2007. 12. 06,

CN 1447302 A, 2003. 10. 08,

CN 1693942 A, 2005. 11. 09,


权利要求书 3 页 说明书 7 页 附图 11 页

(54) 发明名称

发光显示器及其驱动方法

(57) 摘要

公开了一种发光显示器及其驱动方法。一种发光显示器包括：发光显示面板，其具有分别在像素区域中形成的多个像素单元，该像素区域由施加数据电压的数据线、按顺序施加选通电压的选通线、按顺序施加发光控制电压的发光控制线、施加驱动电压的驱动电源线、以及施加第一电平和第二电平的补偿电压的补偿电源线所限定；数据驱动器，其具有数量小于该数据线的数量的输出线；和形成在数据驱动器和发光显示面板之间的多路分配器单元，其中各像素单元包括：在相应一个像素区域中形成的发光元件；和用于该驱动发光元件的像素驱动器。



1. 一种发光显示器,该发光显示器包括:

发光显示面板,其具有分别在像素区域中形成的多个像素单元,该像素区域由施加数据电压的数据线、按顺序施加选通电压的选通线、按顺序施加发光控制电压的发光控制线、施加驱动电压的驱动电源线、以及施加第一电平的补偿电压和不同于该第一电平的第二电平的补偿电压的补偿电源线所限定;

数据驱动器,其具有数量小于所述数据线的数量的输出线;和

多路分配器单元,其形成在所述数据驱动器和所述发光显示面板之间,该多路分配器单元从所述输出线向所述数据线提供数据电压,

其中各所述像素单元包括:

在相应一个所述像素区域中形成的发光元件;和

像素驱动器,其基于对应的数据电压、选通电压、发光控制电压、驱动电压和所述第一电平的补偿电压来向所述发光元件提供与相应一个所述数据电压相对应的电流,并且基于所述第二电平的补偿电压来关闭所述发光元件,

其中,所述多路分配器单元将所述数据线划分为多个数据线组,所述多路分配器单元包括多个多路分配器,每个多路分配器都包括连接在所述数据驱动器的相应一条所述输出线和相应一个所述数据线组之间的多个采样晶体管,并且

其中,所述采样晶体管在前一级的选通线的扫描时段和当前级的选通线的扫描时段之间的数据输入时段中顺序导通,以按顺序向对应数据线组中的数据线提供相应的所述数据电压,并且

其中,在一个帧的第一周期中提供所述第一电平的补偿电压,在所述一个帧的第二周期中提供所述第二电平的补偿电压,所述第一周期包括交替重复的数据输入时段和所述扫描时段,所述第二周期是所述一个帧的除所述第一周期以外的其余周期,

其中,所述第一电平的补偿电压与所述驱动电压相同,并且所述第二电平的补偿电压与黑数据电压相同。

2. 根据权利要求 1 所述的发光显示器,其中所述像素驱动器包括:

驱动晶体管,其利用所述驱动电压来向所述发光元件提供与该驱动晶体管的栅极电压相对应的电流;

第一开关晶体管,其响应于所述选通电压向第一节点提供对应的数据电压;

第二开关晶体管,其响应于所述选通电压将所述驱动晶体管的栅极连接到所述驱动晶体管的源极或漏极;

第三开关晶体管,其响应于所述发光控制电压将所述驱动晶体管连接到所述发光元件;

第四开关晶体管,其响应于所述发光控制电压向所述第一节点提供所述第一电平的补偿电压;和

连接在所述第一节点和第二节点之间的存储电容器,该第二节点连接到所述驱动晶体管的栅极。

3. 根据权利要求 2 所述的发光显示器,其中所述像素驱动器还包括第五开关晶体管,该第五开关晶体管响应于提供到前一级的选通线的选通电压向所述第二节点提供初始化电压。

4. 根据权利要求 2 所述的发光显示器,其中所述数据线的电容是所述存储电容器的电容的十倍或更大。

5. 一种发光显示器的驱动方法,该发光显示器包括发光显示面板,该发光显示面板具有分别在像素区域中形成的多个像素单元,该像素区域由施加数据电压的数据线、按顺序施加选通电压的选通线、按顺序施加发光控制电压的发光控制线、施加驱动电压的驱动电源线、以及施加第一电平的补偿电压和不同于该第一电平的补偿电压的补偿电源线所限定,所述方法包括以下步骤:

通过形成在数据驱动器和所述发光显示面板之间的多路分配器单元从所述数据驱动器向所述数据线提供所述数据电压,所述数据驱动器具有数量小于所述数据线的数量的输出线;

按顺序向所述选通线提供所述选通电压;

基于所述发光控制电压、驱动电压和第一电平的补偿电压向各所述像素单元的发光元件提供与相应一个所述数据电压相对应的电流以开启所述发光元件;并且

基于所述第二电平的补偿电压来关闭所述发光元件,

其中,所述多路分配器单元将数据线划分为多个块,该多路分配器单元包括多个多路分配器,各所述多路分配器均包括连接在所述数据驱动器的相应一条输出线和相应一个所述块之间的多个采样晶体管,并且

其中,通过所述多路分配器单元向所述数据线提供所述数据电压的步骤包括:在前一级选通线的扫描时段和当前级选通线的扫描时段之间的数据输入时段中按顺序导通所述采样晶体管,以按顺序向所述相应块的数据线提供相应的所述数据电压,并且

其中,在一个帧的第一周期中提供所述第一电平的补偿电压,在所述一个帧的第二周期中提供所述第二电平的补偿电压,所述第一周期包括交替重复的数据输入时段和所述扫描时段,所述第二周期是所述一个帧的除所述第一周期以外的其余周期,

其中,所述第一电平的补偿电压与所述驱动电压相同,并且所述第二电平的补偿电压与黑数据电压相同。

6. 根据权利要求 5 所述的驱动方法,其中开启所述发光元件的步骤包括:

通过由所述选通电压导通的第一开关元件向第一节点提供对应的数据电压,并且通过由所述选通电压导通的第二开关元件将驱动晶体管的栅极连接到该驱动晶体管的源极或漏极,以在第二节点处对所述驱动晶体管的阈值电压进行采样,所述驱动晶体管输出与所述相应数据电压相对应的驱动电流;

通过由所述发光控制电压导通的第三开关元件将所述驱动晶体管连接到所述发光元件,并且通过由所述发光控制电压导通的第四开关元件向所述第一节点提供所述第一电平的补偿电压;和

基于所述第二节点处的电压使所述驱动晶体管导通以输出所述驱动电流,所述第二节点处的电压通过连接在所述第一节点和所述第二节点之间的存储电容器而由于第一节点处的电压变化而改变。

7. 根据权利要求 6 所述的驱动方法,其中关闭所述发光元件的步骤包括:

向所述第四开关元件提供所述第二电平的补偿电压;和

基于所述第二节点处的电压使所述驱动晶体管截止,所述第二节点处的电压通过所述

存储电容器而基于所述第二电平的补偿电压由第一节点处的电压变化而改变。

8. 根据权利要求 6 所述的驱动方法,该方法还包括:在通过所述多路分配器单元向所述数据线提供所述数据电压之前,通过由施加给前一级选通线的选通电压导通的第五开关元件向所述第二节点提供初始化电压。

9. 根据权利要求 5 所述的驱动方法,其中所述数据线的电容是所述存储电容器的电容的十倍或更大。

## 发光显示器及其驱动方法

### 技术领域

[0001] 本发明涉及发光显示器及其驱动方法,更具体地说,涉及能够减少数据驱动器的输出线数量的发光显示器及其驱动方法。

### 背景技术

[0002] 本申请要求享有 2007 年 12 月 27 日提交的韩国专利申请 2007-138359 的优先权,在此以引证的方式将其内容全部并入于此。

[0003] 有源矩阵型有机电致发光显示器包括以矩阵形式布置的多个像素单元以显示图像。如图 1 所示,有机电致发光显示器的各像素单元 10 包括有机发光二极管 (OLED :organic light emitting diode) 和用于独立驱动 OLED 的像素驱动器 12。该 OLED 具有连接到像素驱动器 12 的阴极、连接到电源线 PL 的阳极、以及形成在阴极和阳极之间的有机层。像素驱动器 12 包括用于提供选通信号的选通线 GL、用于提供数据信号的数据线 DL、适于提供电源信号 VDD 的电源线 PL、以及连接在选通线 GL、数据线 DL 和电源线 PL 之间的开关晶体管 ST、驱动晶体管 DT 和存储电容器 Cst。像素驱动器 12 利用该结构来驱动 OLED。

[0004] 向该发光显示器的各条数据线 DL 提供数据电压的数据驱动器具有与数据线 DL 一一对应的输出线。为此,随着发光显示器的分辨率增加,其数据线 DL 在数量上也随之增加,从而导致输出线的数量增加。结果,不仅构成数据驱动器的昂贵数据驱动集成电路 (IC) 的数量增加,而且安装数据驱动 IC 所需的处理时间和制造成本也随之增加,这导致发光显示器的总体成本增加。

### 发明内容

[0005] 因此,本发明旨在提供发光显示器及其驱动方法,该发光显示器及其驱动方法基本上消除了由于现有技术的限制和缺点而导致的一个或多个问题。

[0006] 本发明的目的是提供能够减少数据驱动器的输出线数量的发光显示器及其驱动方法。

[0007] 本发明的其它优点、目的以及特征将部分地在下面的说明中加以阐述,并且对于本领域的技术人员而言在考查以下内容后将部分地显见,或者可以从对本发明的实践来获知。通过在文字说明及其权利要求以及附图中具体指出的结构,可以实现并获得本发明的这些目的和其它优点。

[0008] 为实现这些目的和其他优点并且根据本发明的用途,如在此所具体实现和广泛描述的,一种发光显示器包括:发光显示面板,其具有分别在像素区域中形成的多个像素单元,该像素区域由施加数据电压的数据线、按顺序施加选通电压的选通线、按顺序施加发光控制电压的发光控制线、施加驱动电压的驱动电源线、以及施加第一电平的补偿电压和不同于该第一电平的补偿电压的补偿电源线所限定;数据驱动器,其具有数量小于该数据线的数量的输出线;和多路分配器单元,其形成在数据驱动器和发光显示面板之间,该多路分配器单元从输出线向数据线提供数据电压,其中各像素单元包括:在相应一个

像素区域中形成的发光元件；和像素驱动器，其基于对应的数据电压、选通电压、发光控制电压、驱动电压和第一电平的补偿电压来向发光元件提供与相应一个数据电压相对应的电流，并且基于第二电平的补偿电压来关闭该发光元件。

[0009] 在本发明的另一个方面中，一种发光显示器的驱动方法，其中该发光显示器包括发光显示面板，该发光显示面板具有分别在像素区域中形成的多个像素单元，该像素区域由施加数据电压的数据线、按顺序施加选通电压的选通线、按顺序施加发光控制电压的发光控制线、施加驱动电压的驱动电源线、以及施加第一电平的补偿电压和不同于该第一电平的补偿电压的补偿电源线所限定，该方法包括以下步骤：通过形成在数据驱动器和发光显示面板之间的多路分配器单元从数据驱动器向数据线提供数据电压，该数据驱动器具有数量小于数据线的数量的输出线；向选通线按顺序提供选通电压；基于发光控制电压、驱动电压和第一电平的补偿电压向各像素单元的发光元件提供与相应一个数据电压相对应的电流以开启发光元件；并且基于第二电平的补偿电压来关闭发光元件。

[0010] 应当明白，本发明的以上一般性描述和以下详细描述都是示例性和说明性的，旨在提供对要求保护的本发明的进一步说明。

#### 附图说明

[0011] 附图被包括进来以提供对本发明的进一步的理解并被并入且构成本申请的一部分，示出了本发明的实施方式，并且与说明书一起用于解释本发明的原理。在附图中：

[0012] 图 1 是现有技术的发光显示器的像素单元的电路图；

[0013] 图 2 是示出根据本发明的第一实施方式的发光显示器的构造的框图；

[0014] 图 3 是图 2 中示出的像素单元的详细电路图；

[0015] 图 4 是图 2 中示出的多路分配器的详细电路图；

[0016] 图 5 是例示根据本发明的第一实施方式的发光显示器的驱动方法的波形图；

[0017] 图 6A 到 6C 是详细例示根据本发明的第一实施方式的发光显示器的驱动方法的电路图；

[0018] 图 7 是例示在根据本发明的第一实施方式的发光显示器的扫描时段和数据输入时段中图 6A 到 6C 中示出的第一和第二节点处的电压变化的波形图；

[0019] 图 8 是根据本发明的第二实施方式的发光显示器的各像素单元的电路图；

[0020] 图 9 是例示在根据本发明的第二实施方式的发光显示器的扫描时段和数据输入时段中图 8 中示出的第一和第二节点处电压变化的波形图；

[0021] 图 10 是例示根据本发明第一和第二实施方式的各发光显示器的数据线电容器和存储电容器之间关系的电路图；以及

[0022] 图 11A 和 11B 是例示分别在扫描时段中采样晶体管导通的情况下的数据提供时间和在数据输入时段中采样晶体管导通的情况下的数据提供时间的波形图。

#### 具体实施方式

[0023] 现在详细参照本发明的优选实施方式进行说明，在附图中示出了其示例。尽可能地，在整个附图中使用相同的标号来表示相同或类似的部件。

[0024] 图 2 是示出根据本发明的第一实施方式的发光显示器的构造的框图。

[0025] 参照图 2, 根据本发明的第一实施方式的发光显示器包括发光显示面板 102、用于驱动发光显示面板 102 的选通线 GL1 到 GLn 的选通驱动器 106、用于驱动发光显示面板 102 的数据线 DL11 到 DLi j 的数据驱动器 104、在数据驱动器 104 和发光显示面板 102 之间形成的多路分配器单元 110、以及用于控制选通驱动器 106、数据驱动器 104 和多路分配器单元 110 的定时控制器 108。

[0026] 发光显示面板 102 利用连接到数据线 DL、选通线 GL、发光控制线 EL、驱动电源线 PL、以及补偿电源线 CPL 的多个像素单元 PXL 来显示图像。

[0027] 如图 3 所示, 各像素单元 PXL 包括 OLED 和用于驱动该 OLED 的像素驱动器 112。

[0028] 像素驱动器 112 包括第一到第四开关晶体管 ST1 到 ST4、驱动晶体管 DT 和存储电容器 Cst。

[0029] 第一开关晶体管 ST1 响应于来自相应选通线 GL 的低逻辑的选通电压将数据信号 Vdata 从对应的数据线 DL 提供到第一节点 N1, 以便在存储电容器 Cst 中充入数据信号 Vdata。

[0030] 第二开关晶体管 ST2 响应于来自选通线 GL 的低逻辑选通电压对驱动晶体管 DT 的栅极和漏极进行互连, 从而以二极管的形式连接驱动晶体管 DT。

[0031] 第三开关晶体管 ST3 响应于来自相应发光控制线 EL 的低逻辑发光控制电压将驱动晶体管 DT 的漏极连接到 OLED 的阳极。即, 第三开关晶体管 ST3 响应于低逻辑发光控制电压来提供从驱动晶体管 DT 向 OLED 输出的电流。

[0032] 第四开关晶体管 ST4 响应于来自选通线 GL 的低逻辑发光控制电压从补偿电源线 CPL 向第一节点 N1 提供补偿电压 Vref。

[0033] 驱动晶体管 DT 响应于第二节点 N2 处的电压来控制流向 OLED 的电流。

[0034] 在第一节点 N1 和第二节点 N2 之间形成电容器 Cst 以在第一节点 N1 和第二节点 N2 之间存储电压差 (difference voltage), 并且当第一开关晶体管 ST1 截止时, 利用所存储的电压维持驱动晶体管 DT 的导通状态达一个帧周期。

[0035] OLED 具有连接到像素驱动器 112 的阳极、连接到低电平电压 VSS 的阴极、以及形成在阳极和阴极之间的有机层。该 OLED 通过从驱动晶体管 DT 流经像素驱动器 112 的第三开关晶体管 ST3 的电流来发光。

[0036] 定时控制器 108 生成多个控制信号, 以控制选通驱动器 106 和数据驱动器 104 的驱动定时, 并且布置像素数据和将布置后的像素数据提供到数据驱动器 104。而且, 定时控制器 108 生成多个采样控制信号以控制多路分配器单元 110。

[0037] 选通驱动器 106 向选通线 GL1 到 GLn 按顺序提供低逻辑的选通电压。结果, 选通驱动器 106 以选通线为单位来驱动连接到选通线 GL1 到 GLn 上的第一开关晶体管 ST1 和第二开关晶体管 ST2。该选通驱动器 106 在一个水平周期的扫描时段提供低逻辑选通电压并且在该一个水平周期的数据输入时段提供高逻辑的选通电压。相应地, 在该一个水平周期的数据输入时段不向各像素单元提供数据电压, 而是在该一个水平周期的扫描时段向各像素单元提供数据电压。

[0038] 此外, 选通驱动器 106 向发光控制线 EL1 到 ELn 按顺序提供低逻辑发光控制电压。

[0039] 数据驱动器 104 在该一个水平周期的数据输入时段中向多路分配器单元 110 提供一条水平线的数据电压 Vdata。该数据驱动器 104 具有数量小于数据线 DL 的数量并且等于

多路分配器单元 110 的多路分配器 DEMUX 数量的输出线。

[0040] 多路分配器单元 110 在该一个水平周期的数据输入时段向数据线 DL 提供数据电压。为此,多路分配器单元 110 包括连接在数据驱动器 104 和发光显示面板 102 之间的多个多路分配器 DEMUX1 到 DEMUX<sub>i</sub>。

[0041] 多路分配器 DEMUX1 到 DEMUX<sub>i</sub> 中的每一个均连接在数据驱动器 104 的输出线 D01 到 D0<sub>i</sub> 中的相应其中一个和数据线 DL 的 DL11 到 DL1<sub>j</sub>、DL21 到 DL2<sub>j</sub>、...、或 DLi1 到 DLi<sub>j</sub> 中的相应 j(其中 j 是大于 1 的自然数)个之间。这些多路分配器 DEMUX1 到 DEMUX<sub>i</sub> 中的每一个均包括分别连接到 j 条数据线 DL11 到 DL1<sub>j</sub>、DL21 到 DL2<sub>j</sub>、...、或 DLi1 到 DLi<sub>j</sub> 的第一到第 j 个采样晶体管。在本发明中,作为示例给出了对于多路分配器 DEMUX1 到 DEMUX<sub>i</sub> 中的每一个均包括用于分别提供红(R)、绿(G)和蓝(B)数据电压 V<sub>data</sub> 的三个采样晶体管的情况的说明。在该情况下,数据驱动器 104 的输出线 D0 的数量是数据线 DL 数量的 1/3。

[0042] 如图 4 所示,多路分配器 DEMUX1 到 DEMUX<sub>i</sub> 中的每一个均包括与数据驱动器 104 的相应输出线 D0 并联连接的三个采样晶体管 MT1 到 MT3。

[0043] 第一到第三采样晶体管 MT1 到 MT3 响应于从定时控制器 108 提供的采样控制信号 MS1 到 MS3 分别在不同时间导通。即,第一到第 i 多路分配器 DEMUX1 到 DEMUX<sub>i</sub> 的第一采样晶体管 MT1 响应于第一采样控制信号 MS1 分别从数据驱动器 104 的输出线 D01 到 D0<sub>i</sub> 向分别连接到第一到第 i 个多路分配器 DEMUX1 到 DEMUX<sub>i</sub> 的第一输出端子的第一组数据线 DL11、DL21、...、DLi1 提供红数据电压。第一到第 i 个多路分配器 DEMUX1 到 DEMUX<sub>i</sub> 的第二采样晶体管 MT2 响应于第二采样控制信号 MS2 分别从数据驱动器 104 的输出线 D01 到 D0<sub>i</sub> 向分别连接到第一到第 i 个多路分配器 DEMUX1 到 DEMUX<sub>i</sub> 的第二输出端子的第二组数据线 DL12、DL22、...、DLi2 提供绿数据电压。第一到第 i 个多路分配器 DEMUX1 到 DEMUX<sub>i</sub> 的第三采样晶体管 MT3 响应于第三采样控制信号 MS3 分别从数据驱动器 104 的输出线 D01 到 D0<sub>i</sub> 向分别连接到第一到第 i 个多路分配器 DEMUX1 到 DEMUX<sub>i</sub> 的第三输出端子的第三组数据线 DL13、DL23、...、DLi3 提供蓝数据电压。

[0044] 图 5 是例示根据本发明的第一实施方式的发光显示器的驱动方法的波形图,并且图 6A 到 6C 是详细例示根据本发明的第一实施方式的发光显示器的驱动方法的电路图。

[0045] 如图 5 所示,将一个帧周期分为其中数据输入时段 PI 和扫描时段 PS 交替重复的第一周期 P1,以及第二周期 P2。

[0046] 首先,在第一周期 P1 的数据输入时段 PI 中,向第一到第三采样晶体管 MT1 到 MT3 按顺序提供低逻辑的第一到第三采样控制信号 MS1 到 MS3。如图 6A 所示,响应于这些低逻辑采样控制信号 MS1 到 MS3,第一到第三采样晶体管 MT1 到 MT3 导通。当利用低逻辑的第一采样控制信号 MS1 使第一采样晶体管 MT1 导通时,向第一组数据线 DL11、DL21、...、DLi1 分别提供来自数据驱动器 104 的输出线 D01、D02、...、D0<sub>i</sub> 的红数据电压 V<sub>data</sub>。接着,当利用低逻辑的第二采样控制信号 MS2 使第二采样晶体管 MT2 导通时,向第二组数据线 DL12、DL22、...、DLi2 分别提供来自数据驱动器 104 的输出线 D01、D02、...、D0<sub>i</sub> 的绿数据电压 V<sub>data</sub>。接着,当利用低逻辑的第三采样控制信号 MS3 使第三采样晶体管 MT3 导通时,向第三组数据线 DL13、DL23、...、DLi3 分别提供来自数据驱动器 104 的输出线 D01、D02、...、D0<sub>i</sub> 的蓝数据电压 V<sub>data</sub>。

[0047] 此时,对于第一到第三采样晶体管 MT1 到 MT3 导通的数据输入时段 PI,因为向选

通线 GL1 到 GLn 提供高逻辑选通电压, 所以没有向相应的像素单元施加提供给数据线 DL 的红、绿和蓝数据电压。

[0048] 在扫描时段 PS, 向对应的选通线 GL 提供低逻辑选通电压, 并且向对应的发光控制线 EL 提供高逻辑发光控制电压。结果, 如图 6B 所示, 第一开关晶体管 ST1 和第二开关晶体管 ST2 导通并且第三开关晶体管 ST3 和第四开关晶体管 ST4 截止。通过导通的第一开关晶体管 ST1 向第一节点 N1 提供来自相应数据线 DL 的数据电压 Vdata。通过导通的第二开关晶体管 ST2 将驱动晶体管 DT 的栅极和漏极进行互连。结果, 因为驱动晶体管 DT 用作正向二极管, 因此驱动晶体管 DT 的阈值电压 Vth\_S 被施加给驱动晶体管 DT 的栅极 (即, 第二节点 N2), 以使得在第二节点 N2 处对驱动晶体管 DT 的阈值电压 Vth\_S 进行采样。此时, 向驱动晶体管 DT 的源极提供高电平电压 VDD。因此, 如图 7 所示, 对第二节点 N2 施加了高电平电压 VDD 和驱动晶体管 DT 的阈值电压 Vth\_S 之间的电压差 (VDD-Vth\_S)。

[0049] 其后, 在下一级的像素单元的数据输入时段中, 向与下一级像素单元相对应的选通线 GL 提供高逻辑选通电压, 并且向与下一级像素单元相对应的发光控制线 EL 提供低逻辑发光控制电压。结果, 如图 6C 所示, 第一开关晶体管 ST1 和第二开关晶体管 ST2 截止, 而第三开关晶体管 ST3 和第四开关晶体管 ST4 导通。通过导通的第四开关晶体管 ST4 向第一节点 N1 提供第一电平的补偿电压 Vref。

[0050] 此时, 因为在像素驱动器 112 中没有形成电流路径, 因此跨电容器 Cst 的电压保持不变。结果, 第二节点 N2 (电容器 Cst 的另一端子) 处的电压因第一节点 N1 (电容器 Cst 的一个端子) 处的电压变化 (Vref-Vdata) 而变化。即, 如图 7 所示, 向第二节点 N2 提供了电压 (VDD-Vth\_S+Vref-Vdata)。

[0051] 接着, 驱动晶体管 DT 利用其栅源电压而导通。结果, 可以按以下方程式来表示经由第三开关晶体管 ST3 从驱动晶体管 DT 向 OLED 提供的电流。在方程式 1 中,  $\beta$  表示常数并且 Vth\_R 表示驱动晶体管 DT 的实际阈值电压。

[0052] [方程式 1]

$$[0053] \quad I = \beta / 2 (V_{gs} - V_{th\_R})^2$$

$$[0054] \quad = \beta / 2 (V_{dd} - V_{th\_S} + V_c - V_{data} - V_{dd} - V_{th\_R})^2$$

$$[0055] \quad = \beta / 2 (V_{ref} - V_{data} - V_{th\_S} - V_{th\_R})^2$$

[0056] 在方程式 1 中驱动晶体管 DT 的采样阈值电压 Vth\_S 和驱动晶体管 DT 的实际阈值电压 Vth\_R 相等的情况下, 来自驱动晶体管 DT 的电流取决于补偿电压 Vref 和数据电压 Vdata 而确定, 而不受高电平电压 VDD 的减少和驱动晶体管 DT 的阈值电压的影响。结果, 使由于驱动晶体管 DT 的迟滞而导致的图像质量的降低最小化。

[0057] 相反, 在方程式 1 中驱动晶体管 DT 的采样阈值电压 Vth\_S 和驱动晶体管 DT 的实际阈值电压 Vth\_R 不同的情况下, 来自驱动晶体管 DT 的电流受驱动晶体管 DT 的采样阈值电压 Vth\_S 和驱动晶体管 DT 的实际阈值电压 Vth\_R 的影响。在该情况下, 驱动晶体管 DT 的迟滞现象增加, 并且由于增加的迟滞现象产生的残像导致图像质量降低。为此, 在每帧的第二周期 P2 中, 向第四开关晶体管 ST4 提供第二电平的补偿电压 Vref, 该第二电平高于第一电平。结果, 通过第四开关晶体管 ST4 向第一节点 N1 提供该第二电压电平的补偿电压 Vref, 使得第二节点 N2 处的电压因第一节点 N1 处基于第二电平的补偿电压 Vref 的电压变化而改变。通过改变第二节点 N2 处的电压来使驱动晶体管 DT 截止, 由此使得在第二周期

P2 内在发光显示面板 102 上显示黑色图像。在该情况下,在每帧的第二周期 P2 中,通过第二电平的补偿电压  $V_{ref}$  来改变驱动晶体管 DT 的电场方向,以减少要由驱动晶体管 DT 捕捉的电荷量,从而防止增加驱动晶体管 DT 的迟滞现象。

[0058] 在该方式中,在根据本发明的发光显示器中,利用多路分配器单元向多条数据线提供经由一条输出线顺序提供的数据电压。通过第一开关晶体管向相应像素单元同时提供施加给多条数据线的电压。因此,可以显示均匀亮度的图像。

[0059] 图 8 是根据本发明的第二实施方式的发光显示器的像素结构的电路图。

[0060] 图 8 中示出的发光显示器的像素结构与图 3 中示出的发光显示器的像素结构相同,只是其还包括第五开关晶体管 ST5,该晶体管用于向第二节点 N2 提供初始化电压  $V_{ini}$ 。因此,将省略相同构成要素的详细说明。

[0061] 第五开关晶体管 ST5 响应于向前一级选通线  $GL_{n-1}$  提供的低逻辑选通电压来向第二节点 N2 提供初始化电压  $V_{ini}$ ,从而按水平线为单位对各像素单元进行初始化。该第五开关晶体管 ST5 具有连接到前一级的选通线  $GL_{n-1}$  的栅极端子、连接到初始化电压  $V_{ini}$  源的源极端子和连接到第二节点 N2 的漏极端子。这里,将初始化电压  $V_{ini}$  设置为低于从高电平电压 VDD 中减去像素驱动器 112 中包括的晶体管的阈值电压  $V_{th}$  而获得的电压。

[0062] 在使用第五开关晶体管 ST5 的初始化周期中,如图 9 所示,向前一级的选通线  $GL_{n-1}$  提供低逻辑选通电压,并且向前一级的发光控制线  $EL_{n-1}$  提供高逻辑发光控制电压。

[0063] 结果,第五开关晶体管 ST5 响应于低逻辑选通电压而导通,而第三开关晶体管 ST3 响应于高逻辑发光控制电压而截止。通过导通的第五开关晶体管 ST5 向第二节点 N2 提供初始化电压  $V_{ini}$ ,由此使得利用该初始化电压  $V_{ini}$  来初始化驱动晶体管 DT 的栅极端子。因此,可以防止驱动晶体管 DT 的阈值随着单侧极性而上升,以防止驱动晶体管 DT 受到损害。即,驱动晶体管 DT 将其阈值电压恢复到其初始状态。另一方面,初始化通路的方向不同于流到 OLED 的电流的方向,由此防止了由于漏电流而造成的黑色亮度增加的现象。

[0064] 如上所述,在根据本发明的发光显示器中,利用多路分配器单元向多条数据线提供经由一条输出线按顺序提供的数据电压。经由第一开关晶体管向相应的像素单元同时提供对多条数据线施加的数据电压,使得可显示均匀亮度的图像。

[0065] 另一方面,在根据本发明第一和第二实施方式的发光显示器及其驱动方法中,在扫描时段中,向第一到第三采样晶体管 MT1、MT2 和 MT3 提供高逻辑的采样控制信号。结果,如图 10 所示,多路分配器 DEMUX 与数据线 DL 绝缘,使得提供到各数据线 DL 的数据电压  $V_{data}$  浮置。因此,第三节点 N3 处的电压经受变化,导致由于邻近像素单元之间的驱动晶体管 DT 的阈值电压不均匀而造成的输入数据失真。这里,第三节点处的电压变化可由下面的方程式 2 来确定。

[0066] [方程式 2]

$$[0067] \quad \Delta V_{N3} = \Delta V_{N2} \times \frac{C_{st}}{C_{data} + C_{st}}$$

[0068] 在方程式 2 中,  $\Delta V_{N2}$  表示在第二节点 N2 处由于驱动晶体管 DT 的阈值电压不均匀而导致的电压变化,  $\Delta V_{N3}$  表示第三节点 N3 的电压变化,  $C_{st}$  表示存储电容器  $C_{st}$  的电容,并且  $C_{data}$  表示数据线 DL 的自身电容。

[0069] 当数据线 DL 的电容  $C_{data}$  是存储电容器的电容  $C_{st}$  的十倍大或更多时,由于驱动

晶体管 DT 的阈值电压的不均匀度为 1/10, 所以第三节点 N3 处的电压变化而导致的输入数据失真可以小到可以忽略。

[0070] 另一方面, 在前一级的选通线  $GL_{n-1}$  的扫描时段 PS 和当前级的选通线  $GL_n$  的扫描时段 PS 之间的时段中 (即, 在数据输入时段中), 以时分方式向数据线 DL 提供数据电压, 使得各像素单元在第一节点 N1 处的电压是均匀的。

[0071] 具体地说, 如图 11A 所示, 在当前级的选通线  $GL_n$  的扫描时段 PS 中, 第一到第三采样晶体管 MT1 到 MT3 响应于第一到第三采样控制信号 MS1 到 MS3 而按顺序导通。在该情况下, 向分别对应于第一到第三采样晶体管 MT1 到 MT3 的像素单元顺序提供数据电压。在该情况下, 向第一节点 N1 提供数据电压 Vdata 的时间如下。即, 因为第一采样晶体管 MT1 首先导通, 所以向与第一采样晶体管 MT1 连接的像素单元提供数据电压 Vdata 的时间比向与第二和第三采样晶体管 MT2 和 MT3 连接的像素单元提供数据电压 Vdata 的时间要长。结果, 在预定时间, 通常向对应于第一采样晶体管 MT1 的像素单元的第一节点 N1 提供数据电压 Vdata, 而向对应于第二和第三采样晶体管 MT2 和 MT3 的像素单元的第一节点 N1 提供未能到达期望电平的数据电压 Vdata, 由此使得图像质量不均匀。

[0072] 相反, 如图 11B 所示, 在前一级的选通线  $GL_{n-1}$  的扫描时段 PS 和当前级的选通线  $GL_n$  的扫描时段 PS 之间的数据输入时段 PI 中, 第一到第三采样晶体管 MT1 到 MT3 响应于第一到第三采样控制信号 MS1 到 MS3 而按顺序导通。结果, 在相应的数据线 DL 中通过第一到第三采样晶体管 MT1 到 MT3 对数据电压 Vdata 预充电。其后, 当向当前级的选通线  $GL_n$  提供低逻辑选通电压时, 同时向相应的像素单元提供数据电压 Vdata。在该情况下, 因为在数据输入时段中同时向相应的像素单元提供预充电的数据电压 Vdata, 所以图像质量均匀。

[0073] 从上面描述中可以清楚, 在根据本发明的发光显示器及其驱动方法中, 利用多路分配器单元向多条数据线提供了经由一条输出线按顺序提供的数据电压。通过第一开关晶体管向相应的像素单元同时提供向多条数据线施加的数据电压。因此, 可以显示均匀亮度的图像。

[0074] 显然, 对于本领域技术人员来说, 可以在不脱离本发明的精神或范围的情况下进行各种修改和变型。因此, 本发明旨在覆盖落入本发明的所附权利要求及其等同范围内的修改例和变型例。




图 1




图 2

图 2




图 3




图 4




图5




图6A




图6B




图6C




图 7




图 8




图 9




图 10




图 11A




图 11B

专利名称(译)	发光显示器及其驱动方法		
公开(公告)号	<a href="#">CN101471032B</a>	公开(公告)日	2012-06-06
申请号	CN200810176317.5	申请日	2008-11-14
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	乐金显示有限公司		
当前申请(专利权)人(译)	乐金显示有限公司		
[标]发明人	全场训 金重铁 李浩荣		
发明人	全场训 金重铁 李浩荣		
IPC分类号	G09G3/32		
CPC分类号	G09G2300/0842 G09G2300/0861 G09G2310/0262 G09G3/3233 G09G3/3291 G09G2300/0819 G09G2310/0297 G09G3/3266		
优先权	1020070138359 2007-12-27 KR		
其他公开文献	CN101471032A		
外部链接	<a href="#">Espacenet</a> <a href="#">SIPO</a>		

摘要(译)

公开了一种发光显示器及其驱动方法。一种发光显示器包括：发光显示面板，其具有分别在像素区域中形成的多个像素单元，该像素区域由施加数据电压的数据线、按顺序施加选通电压的选通线、按顺序施加发光控制电压的发光控制线、施加驱动电压的驱动电源线、以及施加第一电平和第二电平的补偿电压的补偿电源线所限定；数据驱动器，其具有数量小于该数据线的数量的输出线；和形成在数据驱动器和发光显示面板之间的多路分配器单元，其中各像素单元包括：在相应一个像素区域中形成的发光元件；和用于该驱动发光元件的像素驱动器。

