



(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(11) 공개번호 10-2017-0080280  
(43) 공개일자 2017년07월10일

(51) 국제특허분류(Int. Cl.)  
G02F 1/1343 (2006.01) G02F 1/1335 (2006.01)  
G02F 1/1339 (2006.01) G02F 1/1362 (2006.01)

(52) CPC특허분류  
G02F 1/134336 (2013.01)  
G02F 1/133514 (2013.01)

(21) 출원번호 10-2015-0191637  
(22) 출원일자 2015년12월31일  
심사청구일자 없음

(71) 출원인  
엘지디스플레이 주식회사  
서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자  
조희제  
대구광역시 달서구 장기로 115, 103동 303호 (성당동, 성당포스코더샵아파트)

이재광  
대구광역시 달서구 한들로 36, 108동 1905호 (장기동, 장기영남네오빌파크)

김성휘  
경상북도 구미시 산업로 320-12, 301동 312호 (원평동, 두산맨션)

(74) 대리인  
박장원


전체 청구항 수 : 총 22 항

(54) 발명의 명칭 액정표시장치 및 그 제조방법

(57) 요약

본 발명은 제1 기관에 정의된 제1, 2, 3 화소영역의 비표시부마다 구비된 더미 컬러필터와, 상기 제1, 2, 3 화소영역의 비표시부 각각에 있는 더미 컬러필터에 구비되고 제1, 2, 3 화소영역마다 비대칭으로 구성된 제1, 2, 3 컬러필터 개구부와, 상기 제1, 2, 3 컬러필터와 더미 컬러필터상에 구비되고 제1, 2 화소영역의 제1, 2 컬러필터 개구부 내에 제1, 2 드레인전극 콘택홀을 구비하고 상기 제3 화소영역의 제3 컬러필터 개구부 내에 제3 드레인전극 콘택홀과 공통배선 콘택홀을 구비한 평탄화막과, 상기 제1, 2, 3 드레인 전극 콘택홀을 통해 제1, 2, 3 드레인 전극에 접속되는 제1, 2, 3 화소전극 및, 상기 공통배선 콘택홀을 통해 공통배선에 접속되는 공통전극을 포함하는 액정표시장치를 제공한다.

대표도 - 도5



(52) CPC특허분류

*G02F 1/1339* (2013.01)

*G02F 1/136286* (2013.01)

---

## 명세서

### 청구범위

#### 청구항 1

제1 기관상에 서로 교차하여 배열되어 한 화소를 이루는 제1, 2, 3 화소영역 및 비표시부를 정의하는 게이트 배선 및 제1, 2, 3 데이터 배선;

상기 제1, 2, 3 화소영역 각각의 일측에 구비된 제1, 2, 3 박막 트랜지스터와, 상기 제1, 2, 3 화소영역에 구비된 제1, 2, 3 컬러필터;

상기 제1, 2, 3 화소영역의 비표시부마다 구비된 더미 컬러필터;

상기 제1, 2, 3 화소영역의 비표시부 각각에 구비되고 제1, 2, 3 화소영역마다 비대칭으로 구성된 제1, 2, 3 컬러필터 개구부;

상기 제1, 2, 3 컬러필터와 더미 컬러필터상에 구비되고 제1, 2 화소영역의 제1, 2 컬러필터 개구부 내에 제1, 2 드레인전극 콘택홀을 구비하고 상기 제3 화소영역의 제3 컬러필터 개구부 내에 제3 드레인전극 콘택홀과 공통 배선 콘택홀을 구비한 평탄화막;

상기 제1, 2, 3 드레인 전극 콘택홀을 통해 제1, 2, 3 드레인 전극에 접속되는 제1, 2, 3 화소전극; 및

상기 제1, 2, 3 화소전극과 이격되게 배치되며, 상기 공통배선 콘택홀을 통해 공통배선에 접속되는 공통전극을 포함하는 액정표시장치.

#### 청구항 2

제1 항에 있어서, 상기 제1, 2 컬러필터 개구부의 면적은 상기 제3 컬러필터 개구부의 면적보다 작은 액정표시장치.

#### 청구항 3

제1 항에 있어서, 상기 제1 화소영역의 제1 드레인 전극과 제2 화소영역의 제1 드레인 전극은 서로 비대칭적인 구조 형태로 이루어진 액정표시장치.

#### 청구항 4

제1 항에 있어서, 상기 제2 화소영역의 제2 드레인 전극은 제1, 3 화소영역의 제1, 3 드레인 전극과 다른 비대칭적 구조 형태로 이루어진 액정표시장치.

#### 청구항 5

제1 항에 있어서, 상기 제1 컬러필터 개구부는 제2 화소영역의 제2 데이터 배선에 비해 제1 화소영역의 제1 데이터 배선에 근접하여 위치하고 있으며, 제2 컬러필터 개구부는 제2 화소영역의 제2 데이터 배선보다 제3 화소영역의 제3 데이터 배선에 근접하여 위치하고 있는 액정표시장치.

#### 청구항 6

제1 항에 있어서, 상기 제1, 2 컬러필터 개구부는 상, 하로 배치된 제1, 2 드레인 전극 및 공통배선과 오버랩되며, 상기 제3 컬러필터 개구부는 상, 하로 배치된 제3 드레인 전극 및 공통배선 지역과 공통배선만 있는 지역과 오버랩된 액정표시장치.

#### 청구항 7

제1 항에 있어서, 상기 제1, 2 컬러필터 개구부 내에는 제1, 2 드레인 전극 콘택홀이 구비되고, 상기 제3 컬러필터 개구부 내에는 제3 드레인 전극 콘택홀 및 공통배선 콘택홀이 구비된 액정표시장치.

#### 청구항 8

제1 항에 있어서, 상기 제1, 2, 3 화소영역의 비표시부는 박막 트랜지스터, 게이트 배선 및 데이터 배선 부분을 포함하는 액정표시장치.

**청구항 9**

제1 항에 있어서, 상기 더미 컬러필터는 더미 적색 컬러필터 및 더미 청색 컬러필터의 적층 구조인 액정표시장치.

**청구항 10**

제1 항에 있어서, 상기 제1 기관에 이격되어 합착되는 제2 기관 중 상기 비표시부의 박막 트랜지스터와 대응하는 영역에 컬럼 스페이서가 구비된 액정표시장치.

**청구항 11**

제1 항에 있어서, 상기 컬럼 스페이서는 상기 제2 화소영역의 비표시부에 있는 제2 박막 트랜지스터와 대응하는 제2 기관상에 구비된 액정표시장치.

**청구항 12**

제1 기관상에 서로 교차하여 배열되어 한 화소를 이루는 제1, 2, 3 화소영역 및 비표시부를 정의하는 게이트 배선 및 제1, 2, 3 데이터 배선을 형성하는 단계;

상기 제1, 2, 3 화소영역 각각의 일측에 제1, 2, 3 박막 트랜지스터를 형성하는 단계;

상기 제1, 2, 3 화소영역에 제1, 2, 3 컬러필터를 형성하고 상기 제1, 2, 3 화소영역의 비표시부마다 더미 컬러필터를 형성하는 단계;

상기 제1, 2, 3 화소영역의 비표시부 각각에 제1, 2, 3 화소영역마다 비대칭으로 구성된 제1, 2, 3 컬러필터 개구부를 형성하는 단계;

상기 제1, 2, 3 컬러필터와 더미 컬러필터를 포함한 제1 기관 전면에 평탄화막을 형성하는 단계;

상기 제1, 2 화소영역의 제1, 2 컬러필터 개구부 내에 있는 평탄화막에 제1, 2 드레인전극 콘택홀을 형성하고 상기 제3 화소영역의 제3 컬러필터 개구부 내의 평탄화막에 제3 드레인전극 콘택홀과 공통배선 콘택홀을 형성하는 단계;

상기 제1, 2, 3 드레인 전극 콘택홀을 통해 제1, 2, 3 드레인 전극에 접속되는 제1, 2, 3 화소전극과, 상기 제1, 2, 3 화소전극과 이격되며 상기 공통배선 콘택홀을 통해 공통배선에 접속되는 공통전극을 형성하는 단계를 포함하는 액정표시장치 제조방법.

**청구항 13**

제12 항에 있어서, 상기 제1, 2 컬러필터 개구부의 면적은 상기 제3 컬러필터 개구부의 면적보다 작은 액정표시장치 제조방법 .

**청구항 14**

제12 항에 있어서, 상기 제1 화소영역의 제1 드레인 전극과 제2 화소영역의 제1 드레인 전극은 서로 비대칭적인 구조 형태로 이루어진 액정표시장치 제조방법.

**청구항 15**

제12 항에 있어서, 상기 제2 화소영역의 제2 드레인 전극은 제1, 3 화소영역의 제1, 3 드레인 전극과 다른 비대칭적 구조 형태로 이루어진 액정표시장치 제조방법.

**청구항 16**

제12 항에 있어서, 상기 제1 컬러필터 개구부는 제2 화소영역의 제2 데이터 배선에 비해 제1 화소영역의 제1 데이터 배선에 근접하여 위치하고 있으며, 제2 컬러필터 개구부는 제2 화소영역의 제2 데이터 배선보다 제3 화소영역의 제3 데이터 배선에 근접하여 위치하고 있는 액정표시장치 제조방법.

**청구항 17**

제1 항에 있어서, 상기 제1, 2 컬러필터 개구부는 상, 하로 배치된 제1, 2 드레인 전극 및 공통배선과 오버랩되며, 상기 제3 컬러필터 개구부는 상, 하로 배치된 제3 드레인 전극 및 공통배선 지역과 공통배선만 있는 지역과 오버랩된 액정표시장치 제조방법 .

**청구항 18**

제12 항에 있어서, 상기 제1, 2 컬러필터 개구부 내에는 제1, 2 드레인 전극 콘택홀이 구비되고, 상기 제3 컬러필터 개구부 내에는 제3 드레인 전극 콘택홀 및 공통배선 콘택홀이 구비된 액정표시장치 제조방법.

**청구항 19**

제12 항에 있어서, 상기 제1, 2, 3 화소영역의 비표시부는 박막 트랜지스터, 게이트 배선 및 데이터 배선 부분을 포함하는 액정표시장치 제조방법.

**청구항 20**

제12 항에 있어서, 상기 더미 컬러필터는 더미 적색 컬러필터 및 더미 청색 컬러필터의 적층 구조인 액정표시장치 제조방법.

**청구항 21**

제12 항에 있어서, 상기 제1 기관에 이격되어 합착되는 제2 기관 중 상기 비표시부의 박막 트랜지스터와 대응하는 영역에 컬럼 스페이서가 구비된 액정표시장치 제조방법.

**청구항 22**

제12 항에 있어서, 상기 컬럼 스페이서는 상기 제2 화소영역의 비표시부에 있는 제2 박막 트랜지스터와 대응하는 제2 기관상에 구비된 액정표시장치 제조방법.

**발명의 설명**

**기술 분야**

[0001] 본 발명은 표시장치에 관한 것으로, 특히 COT(Color on TFT) 구조에서 컬러필터 개구부 내에 컬럼 스페이서(Column Spacer)의 빠짐을 방지하는 액정표시장치 및 그 제조방법에 관한 것이다.

**배경 기술**

[0002] 최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.

[0003] 이러한 액정표시장치 중에서도, 각 화소(pixel)별로 전압의 온(on)/오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.

[0004] 최근에는 상부기관과 하부기관의 합착 마진에 의해 블랙매트릭스의 면적이 넓어짐에 따라 개구율이 저하되는 것을 방지하기 위해 컬러필터를 하부기관에 형성하는 COT(color filter on TFT) 구조가 제안되고 있다.

[0005] 도 1은 종래의 COT 구조 액정표시장치의 평면도이다.

[0006] 도 2는 도 1의 II-II선에 따른 액정표시장치의 단면도이다.

[0007] 도 3은 종래의 COT 구조 액정표시장치에 있어서, 컬럼 스페이서(Column Spacer)가 이동된 경우를 개략적으로 나타낸 평면도이다.

[0008] 도 4는 도 3의 IV-IV선에 따른 단면도로서, 컬러필터 개구부 내의 단면을 개략적으로 나타낸 도면이다.

[0009] 종래의 COT 구조 액정표시장치는, 도 1 및 2에 도시된 바와 같이, 제 1 기관 (10) 상에 다수의 게이트 배선(11)이 형성되고, 게이트 배선들(11)과 수직으로 교차하여 배열되는 제1, 2, 3 데이터 배선(14a, 14b, 14c)이 형

성된다. 이때, 서로 교차하여 배열되는 상기 게이트 배선(11)과 제1, 2, 3 데이터 배선(14a, 14b, 14c) 사이에는 한 화소를 이루는 제1, 2, 3 화소영역(P1, P2, P3)이 정의된다.

- [0010] 그리고, 상기 제1 기관(10)에는 상기 게이트 배선(11)과 평행하게 공통배선 (12)이 형성된다.
- [0011] 상기 제1 기관(10) 중 상기 게이트 배선(11)과 제1, 2, 3 데이터 배선(14a, 14b, 14c)의 교차 지점에는 박막 트랜지스터(T1, T2, T3)가 구비된다. 이러한 박막 트랜지스터(T1, T2, T3)는 게이트 배선(11)으로부터의 게이트 신호에 응답하여 제1, 2, 3 데이터 배선(14a, 14b, 14c)으로부터의 데이터신호를 제1, 2, 3 화소 전극(25a, 25b, 25c)에 공급한다.
- [0012] 이때, 상기 박막 트랜지스터(T1, T2, T3)는 게이트 배선(11)에 연결된 게이트 전극(11a), 제1, 2, 3 데이터 배선(14a, 14b, 14c)에 연결된 제1, 2, 3 소스 전극(15a, 15b, 15c), 제1, 2, 3 드레인 전극 콘택홀(23a, 23b, 23c)을 통해 제1, 2, 3 화소 전극(25a, 25b, 25c)에 접속된 제1, 2, 3 드레인 전극(16a, 16b, 16c) 및 상기 게이트 전극(11a)에 공급되는 게이트 전압에 의해 제1, 2, 3 소스 전극(15a, 15b, 15c)과 제1, 2, 3 드레인 전극(16a, 16b, 16c) 간에 도통 채널을 형성하기 위한 액티브층(미도시)을 구비한다. 이때, 상기 제1, 2, 3 소스 전극(15a, 15b, 15c)은 동일한 대칭적 구조 형태를 가지며, 상기 제1, 2, 3 드레인 전극(16a, 16b, 16c)도 서로 동일한 대칭적 구조 형태를 갖는다.
- [0013] 그리고, 상기 액티브층(미도시)은 반도체층과 오믹콘택층이 차례대로 적층되어 형성될 수 있다.
- [0014] 상기 박막 트랜지스터(T1, T2, T3)는 게이트 전극(11a)과 제1, 2, 3 소스전극(15a, 15b, 15c) 및 제1, 2, 3 드레인 전극(16a, 16b, 16c)의 절연을 위한 게이트 절연층(13)을 더 구비한다.
- [0015] 그리고, 상기 제1 기관(10)의 각 화소영역(P1, P2, P3)에는 적색(R), 녹색 (G), 청색 (B) 컬러필터(18, 19, 20)가 형성된다. 특히, 제1 화소영역(P1)에는 적색(R) 컬러필터(18)이 형성되고, 제2 화소영역(P)에는 녹색(G) 컬러필터(19)가 형성되며, 제3 화소영역(P)에는 청색(B) 컬러필터(20)가 형성된다.
- [0016] 이때, 상기 제1, 2, 3 화소영역(P1, P2, P3)에 있는 비표시부(NP1, NP2, NP3), 예를 들어 박막 트랜지스터(T1, T2, T3)와 게이트 배선(11) 및 공통배선(12) 그리고 제1, 2, 3 데이터 배선(14a, 14b, 14c) 위에는 더미 적색 컬러필터(18a) 및 더미 청색 컬러필터(20a)가 적층된다.
- [0017] 그리고, 상기 각 화소영역(P1, P2, P3)에 인접하여 위치하는 비표시부(NP1, NP2, NP3)에 있는 적층된 더미 적색 컬러필터(18a) 및 더미 청색 컬러필터(20a)에는 제1, 2, 3 컬러필터 개구부(21a, 21b, 21c)가 각각 형성된다. 이때, 상기 제1, 2, 3 컬러필터 개구부(21a, 21b, 21c)는 상기 제1, 2, 3 드레인 전극(16a, 16b, 16c)은 물론, 이 제1, 2, 3 드레인 전극(16a, 16b, 16c)과 중첩되지 않은 공통배선 (12)의 일부와도 중첩된다. 이때, 상기 제1, 2, 3 컬러필터 개구부(21a, 21b, 21c)는 동일한 면적 크기를 가진다.
- [0018] 그리고, 상기 적색(R), 녹색(G), 청색 (B) 컬러필터(18, 19, 20)는 물론 더미 적색 컬러필터(18a) 및 더미 청색 컬러필터(20a) 그리고 각 비표시부(NP1, NP2, NP3)에 구비된 제1, 2, 3 컬러필터 개구부(21a, 21b, 21c) 전면에는 평탄화막(22)이 형성된다.
- [0019] 상기 각 화소영역(P1, P2, P3)에 있는 비표시부(NP1, NP2, NP3)에 있는 제1, 2, 3 컬러필터 개구부(21a, 21b, 21c)에 위치하는 평탄화막(22)에는 그 아래의 제1, 2, 3 드레인 전극(16a, 16b, 16c) 및 공통배선(12) 일부를 각각 노출시키는 제1, 2, 3 드레인 전극 콘택홀(23a, 23b, 23c) 및 제1, 2, 3 공통배선 콘택홀(24a, 24b, 24c)이 각각 형성된다. 이때, 상기 제1, 2, 3 드레인 전극 콘택홀(23a, 23b, 23c) 및 제1, 2, 3 공통배선 콘택홀(24a, 24b, 24c)은 각 비표시부(NP1, NP2, NP3)에 위치하는 각 컬러필터 개구부(21a, 21b, 21c) 내에 위치한다.
- [0020] 상기 각 컬러필터 개구부(21a, 21b, 21c) 내의 평탄화막(22) 상에는 제1, 2, 3 드레인 전극 콘택홀(23a, 23b, 23c)을 통해 상기 각 화소영역(P1, P2, P3)마다 구비된 박막 트랜지스터(T1, T2, T3)의 제1, 2, 3 드레인 전극(16a, 16b, 16c)과 전기적으로 접속되는 제1, 2, 3 화소전극(25a, 25b, 25c)과 함께, 상기 제1, 2, 3 공통배선 콘택홀(24a, 24b, 24c)을 통해 상기 공통배선(12)과 전기적으로 접속되는 제1, 2, 3 공통 전극(26a, 26b, 26c)이 형성된다.
- [0021] 상기 제 1 기관(10)과 대향하여 합착되는 제2 기관(30)에는 컬럼 스페이서 (CS; Column Spacer)(33)가 형성된다. 이때, 상기 컬럼 스페이서(33)는 각 화소영역(P1, P2, P3)에 있는 비표시부(NP1, NP2, NP3)의 박막 트랜지스터(T1, T2, T3)와 중첩되는 위치에 형성된다.

- [0022] 그리고, 상기 제1 기관(10)과 제2 기관(30) 사이에는 액정층(40)이 형성된다.
- [0023] 이와 같은 구성으로 이루어진 종래의 액정표시장치는, 화소전극(25a, 25b, 25c)과 공통전극(26a, 26b, 26c)에 전압이 인가되면 이들 사이에 생성되는 전기장에 의해 액정층(40)의 액정분자의 배열 상태가 변화됨으로써 화상을 표시하게 된다.
- [0024] 그러나, 종래의 액정표시장치에 따르면, COT 구조를 적용함에 있어 신호 연결을 위해 더미 컬러필터에 형성된 컬러필터 개구부 내에 드레인 전극과 화소전극을 연결해 주는 드레인 전극 콘택홀과, 공통배선과 공통전극을 연결해 주는 공통배선 콘택홀을 형성해야 하기 때문에, 그만큼 컬러필터 개구부의 면적이 커야 되므로, 도 4에서와 같이, 이로 인해 컬러필터 개구부와 컬럼 스페이스(CS) 간의 거리(d1) 마진 부족이 발생하게 된다.
- [0025] 이렇게 컬러필터 개구부와 컬럼 스페이스 간의 거리(d1) 마진 부족으로 인해 컬럼 스페이스의 이동(shift)시에 컬럼 스페이스(CS)가 컬러필터 개구부에 빠지는 일이 발생하게 된다.
- [0026] 따라서, 컬럼 스페이스의 이동에 따라 컬러필터 개구부에 컬럼 스페이스가 빠짐으로 인해, 셀 내부의 체적 변동이 발생하여 터치 및 중력 불량이 발생하게 된다.

**발명의 내용**

**해결하려는 과제**

- [0027] 본 발명의 상기 문제점들을 해결하기 위하여, COT 구조의 액정표시장치에서 각 화소영역에 형성되는 컬러필터 개구부 및 드레인 전극을 비대칭 구조로 적용하여 컬럼 스페이스와 컬러필터 개구부 간 거리 마진을 확보하여 터치 및 중력 불량을 개선할 수 있는 액정표시장치 및 그 제조방법을 제공하는 것이다.

**과제의 해결 수단**

- [0028] 진술한 과제를 해결하기 위하여, 일 측면에서, 본 발명은 제1 기관상에 서로 교차하여 배열되어 한 화소를 이루는 제1, 2, 3 화소영역 및 비표시부를 정의하는 게이트 배선 및 제1, 2, 3 데이터 배선과, 상기 제1, 2, 3 화소영역 각각의 일측에 구비된 제1, 2, 3 박막 트랜지스터와, 상기 제1, 2, 3 화소영역에 구비된 제1, 2, 3 컬러필터와, 상기 제1, 2, 3 화소영역의 비표시부마다 구비된 더미 컬러필터와, 상기 제1, 2, 3 화소영역의 비표시부 각각에 구비되고 제1, 2, 3 화소영역마다 비대칭으로 구성된 제1, 2, 3 컬러필터 개구부와, 상기 제1, 2, 3 컬러필터와 더미 컬러필터상에 구비되고 제1, 2 화소영역의 제1, 2 컬러필터 개구부 내에 제1, 2 드레인전극 콘택홀을 구비하고 상기 제3 화소영역의 제3 컬러필터 개구부 내에 제3 드레인전극 콘택홀과 공통배선 콘택홀을 구비한 평탄화막과, 상기 제1, 2, 3 드레인 전극 콘택홀을 통해 제1, 2, 3 드레인 전극에 접속되는 제1, 2, 3 화소전극과, 상기 제1, 2, 3 화소전극과 이격되어 배치되는 제1, 2 공통전극과 함께 공통배선 콘택홀을 통해 공통배선에 접속되는 제3 공통전극을 포함하는 액정표시장치를 제공할 수 있다.
- [0029] 이러한 본 발명에 따른 액정표시장치에 있어서, 상기 제1, 2 컬러필터 개구부의 면적은 상기 제3 컬러필터 개구부의 면적보다 작을 수 있다.
- [0030] 이러한 본 발명에 따른 액정표시장치에 있어서, 상기 제1 화소영역의 제1 드레인 전극과 제2 화소영역의 제1 드레인 전극은 서로 비대칭적인 구조 형태로 이루어질 수 있다.
- [0031] 이러한 본 발명에 따른 액정표시장치에 있어서, 상기 제2 화소영역의 제2 드레인 전극은 제1, 3 화소영역의 제1, 3 드레인 전극과 다른 비대칭적 구조 형태로 이루어질 수 있다.
- [0032] 이러한 본 발명에 따른 액정표시장치에 있어서, 상기 제1 컬러필터 개구부는 제2 화소영역의 제2 데이터 배선에 비해 제1 화소영역의 제1 데이터 배선에 근접하여 위치하고 있으며, 제2 컬러필터 개구부는 제2 화소영역의 제2 데이터 배선보다 제3 화소영역의 제3 데이터 배선에 근접하여 위치하고 있을 수 있다.
- [0033] 이러한 본 발명에 따른 액정표시장치에 있어서, 상기 제1, 2 컬러필터 개구부는 상, 하로 배치된 제1, 2 드레인 전극 및 공통배선과 오버랩되며, 상기 제3 컬러필터 개구부는 상, 하로 배치된 제3 드레인 전극 및 공통배선 지역과 공통배선만 있는 지역과 오버랩될 수 있다.
- [0034] 이러한 본 발명에 따른 액정표시장치에 있어서, 상기 제1, 2 컬러필터 개구부 내에는 제1, 2 드레인 전극 콘택홀 만 위치하고 있으며, 상기 제3 컬러필터 개구부 내에는 제3 드레인 전극 콘택홀 및 공통배선 콘택홀이 위치할 수 있다.

- [0035] 이러한 본 발명에 따른 액정표시장치에 있어서, 상기 제1, 2, 3 화소영역의 비표시부는 박막 트랜지스터, 게이트 배선 및 데이터 배선 부분을 포함할 수 있다.
- [0036] 이러한 본 발명에 따른 액정표시장치에 있어서, 상기 더미 컬러필터는 더미 적색 컬러필터 및 더미 청색 컬러필터의 적층 구조일 수 있다.
- [0037] 이러한 본 발명에 따른 액정표시장치에 있어서, 상기 제1 기판에 이격되어 합착되는 제2 기판 중 상기 비표시부의 박막 트랜지스터와 대응하는 영역에 컬럼 스페이서가 구비될 수 있다.
- [0038] 이러한 본 발명에 따른 액정표시장치에 있어서, 상기 컬럼 스페이서는 상기 제2 화소영역의 비표시부에 있는 제2 박막 트랜지스터와 대응하는 제2 기판상에 구비될 수 있다.
- [0039] 진술한 과제를 해결하기 위하여, 다른 측면에서, 본 발명은 제1 기판상에 서로 교차하여 배열되어 한 화소를 이루는 제1, 2, 3 화소영역 및 비표시부를 정의하는 게이트 배선 및 제1, 2, 3 데이터 배선을 형성하는 단계와, 상기 제1, 2, 3 화소영역 각각의 일측에 제1, 2, 3 박막 트랜지스터를 형성하는 단계와, 상기 제1, 2, 3 화소영역에 제1, 2, 3 컬러필터를 형성하고 상기 제1, 2, 3 화소영역의 비표시부마다 더미 컬러필터를 형성하는 단계와, 상기 제1, 2, 3 화소영역의 비표시부 각각에 제1, 2, 3 화소영역마다 비대칭으로 구성된 제1, 2, 3 컬러필터 개구부를 형성하는 단계와, 상기 제1, 2, 3 컬러필터와 더미 컬러필터를 포함한 제1 기판 전면의 평탄화막을 형성하는 단계와, 상기 제1, 2 화소영역의 제1, 2 컬러필터 개구부 내에 있는 평탄화막에 제1, 2 드레인전극 콘택홀을 형성하고 상기 제3 화소영역의 제3 컬러필터 개구부 내의 평탄화막에 제3 드레인전극 콘택홀과 공통배선 콘택홀을 형성하는 단계와, 상기 제1, 2, 3 드레인 전극 콘택홀을 통해 제1, 2, 3 드레인 전극에 접속되는 제1, 2, 3 화소전극과 이 제1, 2, 3 화소전극과 이격되는 제1, 2 공통전극과 함께 상기 공통배선 콘택홀을 통해 공통배선에 접속되는 제3 공통전극을 형성하는 단계를 포함하는 액정표시장치 제조방법을 제공할 수 있다.
- [0040] 이러한 본 발명에 따른 액정표시장치의 제조방법에 있어서, 상기 제1, 2 컬러필터 개구부의 면적은 상기 제3 컬러필터 개구부의 면적보다 작을 수 있다.
- [0041] 이러한 본 발명에 따른 액정표시장치의 제조방법에 있어서, 상기 제1 화소영역의 제1 드레인 전극과 제2 화소영역의 제1 드레인 전극은 서로 비대칭적인 구조 형태로 이루어질 수 있다.
- [0042] 이러한 본 발명에 따른 액정표시장치의 제조방법에 있어서, 상기 제2 화소영역의 제2 드레인 전극은 제1, 3 화소영역의 제1, 3 드레인 전극과 다른 비대칭적 구조 형태로 이루어질 수 있다.
- [0043] 이러한 본 발명에 따른 액정표시장치의 제조방법에 있어서, 상기 제1 컬러필터 개구부는 제2 화소영역의 제2 데이터 배선에 비해 제1 화소영역의 제1 데이터 배선에 근접하여 위치하고 있으며, 제2 컬러필터 개구부는 제2 화소영역의 제2 데이터 배선보다 제3 화소영역의 제3 데이터 배선에 근접하여 위치하고 있을 수 있다.
- [0044] 상기 제1, 2 컬러필터 개구부는 상, 하로 배치된 제1, 2 드레인 전극 및 공통배선과 오버랩되며, 상기 제3 컬러필터 개구부는 상, 하로 배치된 제3 드레인 전극 및 공통배선 지역과 공통배선만 있는 지역과 오버랩될 수 있다.
- [0045] 이러한 본 발명에 따른 액정표시장치의 제조방법에 있어서, 상기 제1, 2 컬러필터 개구부 내에는 제1, 2 드레인 전극 콘택홀 만 위치하고 있으며, 상기 제3 컬러필터 개구부 내에는 제3 드레인 전극 콘택홀 및 공통배선 콘택홀이 위치할 수 있다.
- [0046] 이러한 본 발명에 따른 액정표시장치의 제조방법에 있어서, 상기 제1, 2, 3 화소영역의 비표시부는 박막 트랜지스터, 게이트 배선 및 데이터 배선 부분을 포함할 수 있다.
- [0047] 이러한 본 발명에 따른 액정표시장치의 제조방법에 있어서, 상기 더미 컬러필터는 더미 적색 컬러필터 및 더미 청색 컬러필터의 적층 구조일 수 있다.
- [0048] 이러한 본 발명에 따른 액정표시장치의 제조방법에 있어서, 상기 제1 기판에 이격되어 합착되는 제2 기판 중 상기 비표시부의 박막 트랜지스터와 대응하는 영역에 컬럼 스페이서가 구비될 수 있다.
- [0049] 이러한 본 발명에 따른 액정표시장치의 제조방법에 있어서, 상기 컬럼 스페이서는 상기 제2 화소영역의 비표시부에 있는 제2 박막 트랜지스터와 대응하는 제2 기판상에 구비될 수 있다.

**발명의 효과**

- [0050] 본 발명에 따른 액정표시장치 및 그 제조방법은 각 화소영역의 컬러필터 개구부 크기와 드레인 전극을 비대칭

구조를 적용하여 컬럼 스페이서와 컬러필터 개구부 간 거리 마진이 충분히 확보됨으로써 컬럼 스페이서의 이동(shift)에 따라 컬럼 스페이서가 컬러필터 개구부내에 빠질 수 있는 리스크(risk)가 없어지게 되어 셀 내부 체적 변동이 없게 되므로 터치 및 중력 불량을 개선할 수 있다.

**도면의 간단한 설명**

- [0051] 도 1은 종래의 COT 구조 액정표시장치의 평면도이다.
- 도 2는 도 1의 II-II선에 따른 액정표시장치의 단면도이다.
- 도 3은 종래의 COT 구조 액정표시장치에 있어서, 컬럼 스페이서(Column Spacer)가 이동(shift)된 경우를 개략적으로 나타낸 평면도이다.
- 도 4는 도 3의 IV-IV선에 따른 단면도로서, 컬러필터 개구부 내의 단면을 개략적으로 나타낸 도면이다.
- 도 5는 본 발명에 따른 COT 구조 액정표시장치의 평면도이다.
- 도 6은 도 5의 VI-VI선에 따른 COT 구조 액정표시장치의 단면도이다.
- 도 7은 도 5의 VII-VII선에 따른 COT 구조 액정표시장치의 단면도이다.
- 도 8a 내지 8h는 본 발명에 따른 COT 구조 액정표시장치의 제조공정 단면도들이다.

**발명을 실시하기 위한 구체적인 내용**

- [0052] 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 따른 COT 구조의 액정표시장치에 대해 상세히 설명한다.
- [0053] 도 5는 본 발명에 따른 COT 구조 액정표시장치의 평면도이다.
- [0054] 도 6은 도 5의 VI-VI선에 따른 COT 구조 액정표시장치의 단면도이다.
- [0055] 도 7은 도 5의 VII-VII선에 따른 COT 구조 액정표시장치의 단면도이다.
- [0056] 도 2를 참조하면, 제1 기관(100) 상에 일 방향으로 연장되어 게이트 배선(102)이 형성되고, 게이트 배선(102)과 나란한 방향으로 공통 배선(103)이 형성되며, 게이트 배선(102)과 교차하여 다수의 제1, 2, 3 화소영역(P1, P2, P3)을 정의하는 다수의 데이터 배선(112a, 112b, 113c)이 형성되어 있다. 이때, 상기 제1, 2, 3 화소영역(P1, P2, P3)은 하나의 단위 화소영역을 이룬다.
- [0057] 하지만, 단위 화소영역은 제1, 2, 3 화소영역(P1, P2, P3)에 한정되는 것은 아니며, 경우에 따라서는 다수의 화소영역들로 이루어질 수도 있다. 본 발명에서는 제1, 2, 3 화소영역(P1, P2, P3)을 하나의 단위 화소영역로 가정하여 설명하기로 한다.
- [0058] 그리고, 상기 게이트 배선(102)과 데이터 배선(112a, 112b, 112c)이 교차하는 지점에는 제1, 2, 3 박막 트랜지스터(T1, T2, T3)가 형성되어 있다. 이때, 상기 박막 트랜지스터(T1, T2, T3)는 게이트 전극(102a), 액티브층(110), 소스전극(115a, 115b, 115c) 및 제1, 2, 3 드레인 전극(116a, 116b, 116c)을 포함할 수 있다.
- [0059] 특히, 상기 제1, 2, 3 드레인 전극(116a, 116b, 116c) 중에서, 제2 화소영역(P2)에 있는 제2 박막 트랜지스터(T2)의 제2 드레인 전극(116b)은 좌, 우 양측에 각각 구비된 제1 화소영역(P1)에 있는 제1 박막 트랜지스터(T1)의 제1 드레인 전극(116a), 및 제3 화소영역(P3)에 있는 제3 박막 트랜지스터(T3)의 제3 드레인 전극(116c)에 대해 비대칭 구조로 이루어져 있다.
- [0060] 즉, 상기 제2 화소영역(P2)의 좌, 우 양측에 있는 제1 및 3 화소영역(P1, P3)의 제1, 3 드레인 전극(116a, 116c)은 서로 동일한 구조 형태를 갖지만, 상기 제2 제2 화소영역(P2)의 드레인 전극(116b)은 이와 다른 구조 형태를 갖는다. 이는 제2 화소영역(P2)의 제2 컬러필터 개구부(124b)와 제1 화소영역(P1)의 제1 컬러필터 개구부(124a) 간 거리를 최대한 멀게 하기 위함이다.
- [0061] 그리고, 상기 게이트 전극(102a)은 게이트 배선(102)으로부터 돌출된 형상으로 형성될 수 있고, 소스전극(115a, 115b, 115c)은 제1, 2, 3 데이터 배선(112a, 112b, 112c)으로부터 돌출된 형상으로 형성될 수 있다.
- [0062] 상기 제1, 2, 3 화소영역(P1, P2, P3) 각 각에는 액정표시장치의 컬러를 구현하기 위한 적색(R), 녹색(G) 및 청색(B) 컬러필터(120, 121, 122)가 형성되어 있다.

- [0063] 상기 제1, 2, 3 화소영역(P1, P2, P3)의 각 비표시부(NP)에는 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a)가 적층되어 있다. 이때, 상기 비표시부 (NP)는 박막 트랜지스터(T)와 게이트 배선(102) 및 공통배선(103) 그리고 데이터 배선(112a, 112b, 112c) 지역을 포함할 수 있다.
- [0064] 그리고, 상기 제1, 2, 3 화소영역(P1, P2, P3)의 각 비표시부(NP)에 있는 더미 적색 컬러필터(121a) 및 더미 청색 컬러필터(122a)에는 제1, 2, 3 컬러필터 개구부(124a, 124b, 124c)가 형성되어 있다.
- [0065] 이때, 상기 제1 컬러필터 개구부(124a)는 제1 화소영역(P1)의 비표시부(NP)에 있는 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a)에 형성되어 있다. 특히, 상기 제1 컬러필터 개구부(124a)는 상, 하로 배치된 드레인 전극(116a) 및 공통배선(103)과 오버랩되는 지역, 즉 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a) 부분에 형성되어 있다.
- [0066] 그리고, 상기 제2 컬러필터 개구부(124b)는 제2 화소영역(P2)의 비표시부 (NP)에 있는 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a)에 형성되어 있다. 특히, 상기 제2 컬러필터 개구부(124b)는 상, 하로 배치된 드레인 전극 (116b) 및 공통배선(103)과 오버랩되는 지역, 즉 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a) 부분에 형성되어 있다.
- [0067] 상기 제3 컬러필터 개구부(124c)는 제3 화소영역(P3)의 비표시부(NP)에 있는 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a)에 형성되어 있다. 특히, 상기 제3 컬러필터 개구부(124c)는 공통배선(103) 및 드레인 전극(116a)과 오버랩되는 지역은 물론 공통배선(103) 일부만 오버랩되는 지역, 즉 더미 적색 컬러필터 (120a) 및 더미 청색 컬러필터(122a) 부분에 형성되어 있다.
- [0068] 이때, 상기 제1 컬러필터 개구부(124a)는 제2 화소영역(P1)의 제2 데이터 배선(112b)에 비해 제1 화소영역(P1)의 제1 데이터 배선(112a)에 근접하여 배치되어 있으며, 제2 컬러필터 개구부(124b)는 제2 화소영역(P2)의 제2 데이터 배선(112b)보다 제3 화소영역(P3)의 제3 데이터 배선(112c)에 근접하여 배치되어 있다.
- [0069] 특히, 상기 제1, 2 컬러필터 개구부(124a, 124b)는 동일한 크기로 형성되어 있으며, 상기 제3 컬러필터 개구부(124c)는 상기 제1, 2 컬러필터 개구부(124a, 124b)보다 크게 형성되어 있다. 이는 제1, 2 컬러필터 개구부(124a, 124b)에는 제1, 2 드레인 전극 콘택홀(128a, 128b)만 형성되지만, 제3 컬러필터 개구부 (124c)에는 제3 드레인 전극 콘택홀(128c)과 공통배선 콘택홀(128d)이 형성되기 때문이다.
- [0070] 그리고, 상기 제1, 2, 3 컬러필터 개구부(124a, 124b, 124c)를 포함한 적색 (R), 녹색(G) 및 청색(B) 컬러필터(120, 121, 122)는 물론 상기 더미 적색 컬러필터(120a) 및 청색 컬러필터(122a) 상부에는 컬러필터(120, 121, 122)의 표면을 평탄화하기 위한 평탄화막(126)이 형성되어 있다.
- [0071] 상기 평탄화막(126) 중 상기 제1, 2, 3 컬러필터 개구부(124a, 124b, 124c) 내에 위치하는 평탄화막(126)에는 제1, 2, 3 드레인 전극 콘택홀(128a, 128b, 128c)과 함께 공통배선 콘택홀(128d)이 형성되어 있다. 이때, 상기 제1 드레인 전극 콘택홀(128a)은 상기 제1 컬러필터 개구부(124a) 내에 위치하며, 상기 제2 드레인 전극 콘택홀(128b)은 제2 컬러필터 개구부(124b) 내에 위치하며, 상기 제3 드레인 전극(128c) 및 공통배선 콘택홀(128d)은 제3 컬러필터 개구부(124c) 내에 위치한다.
- [0072] 그리고, 상기 제1 화소영역(P1)에 위치하는 제1 컬러필터 개구부(124a) 내의 평탄화막(126) 상에는 상기 제1 드레인 전극 콘택홀(128a)을 통해 상기 제1 화소영역(P1)의 제1 박막 트랜지스터(T1)를 구성하는 제1 드레인 전극(116a)에 접속되는 제1 화소전극(130a)과, 이 제1 화소전극(130a)과 이격되는 제1 공통전극(132a)이 형성되어 있다.
- [0073] 상기 제2 화소영역(P2)에 위치하는 제2 컬러필터 개구부(124b) 내의 평탄화막(126) 상에는 상기 제2 드레인 전극 콘택홀(128b)을 통해 상기 제2 화소영역(P2)의 제2 박막 트랜지스터(T2)를 구성하는 제2 드레인 전극(116b)에 접속되는 제2 화소전극(130b)과, 이 제2 화소전극(130b)과 이격되는 제2 공통전극(132b)이 형성되어 있다.
- [0074] 그리고, 상기 제3 화소영역(P3)에 위치하는 제3 컬러필터 개구부(124c) 내의 평탄화막(126) 상에는 상기 제3 드레인 전극 콘택홀(128c)을 통해 상기 제3 화소영역(P3)의 제3 박막 트랜지스터(T3)를 구성하는 제3 드레인 전극(116c)에 접속되는 제3 화소전극(130c)이 형성되고, 이 제3 화소전극(130c)과 이격되며 상기 공통배선 콘택홀(128d)를 통해 상기 공통배선(103)과 접속되는 제3 공통전극(132c)이 형성되어 있다. 이때, 제1, 2 공통전극(132a, 132b)은 제1, 2 화소영역(P1, P2)에 형성되어 있으며, 이들은 상기 제3 공통전극(132c)과 일체로 형성되어 있다. 그리고, 상기 제1, 2, 3 공통전극(132a, 132b, 132c)은 제1, 2 화소영역(P1, P2, P3)에 있는 상기 제1 화소전극(130a, 130b, 130c)과 이격되게 배치되어 있다.

- [0075] 도면에는 도시하지 않았지만, 상기 제1, 2, 3 화소전극(130a, 130b, 130c)과 제1, 2, 3 공통전극(132a, 132b, 132c)은 물론 평탄화막(126) 상에는 하부 배향막(미도시)이 형성되어 있다.
- [0076] 한편, 도면에는 도시하지 않았지만, 상기 제1 기관(100)과 이격되어 합착되는 제2 기관(140)에는 빛의 투과 및 반사를 방지하기 위해 블랙 매트릭스(미도시)가 형성되어 있다. 이때, 상기 블랙 매트릭스(미도시)는 제1 기관(100)의 비표시부(NP)와 대응되는 영역에 형성될 수 있다. 즉, 상기 비표시부(NP)는 박막 트랜지스터(T1, T2, T3), 게이트 배선(102), 공통배선(103) 및 데이터 배선(112a, 112b, 113c)을 포함할 수 있다.
- [0077] 그리고, 상기 제2 기관(140) 중 제1 기관(100)의 박막 트랜지스터(T2)와 대응되는 영역 상에는 컬럼 스페이서(CS: Column Spacer)(144)이 형성되어 있다. 이때, 상기 컬럼 스페이서(144)는 상기 박막 트랜지스터(T2)에 대응되는 영역에만 형성되는 것으로 한정되는 것은 아니며, 경우에 따라 제1 기관(100)의 비표시부(NP)의 다른 부분과 대응되는 영역에 형성될 수도 있다.
- [0078] 특히, 상기 컬럼 스페이서(144)는 제1 기관(100)과 합착되는 제2 기관(140) 사이의 갭(gap)을 유지시키는 기능을 수행할 수 있다. 그리고, 상기 컬럼 스페이서(144)는 블랙 매트릭스 기능을 수행하는 블랙 컬럼 스페이서(BCS: Black Column Spacer)일 수도 있다. 이러한 경우에, 제2 기관(140) 상에는 블랙 매트릭스(미도시)가 생략될 수 있다.
- [0079] 이때, 상기 블랙 컬럼 스페이서의 재질은 블랙수지(Black Resin)이므로, 빛으로부터 상기 박막 트랜지스터(T2)의 액티브층(110)을 가려줄 수 있을 뿐 아니라, 상기 제1, 2 기관(100, 140)의 갭을 유지하는 기능을 동시에 수행할 수 있다. 이러한 블랙 컬럼 스페이서는 감광성을 가질 수도 있으며, 그 경우 코팅 및 노광에 의하여 패터닝할 수 있다.
- [0080] 도 7에 도시된 바와 같이, 상기 컬럼 스페이서(144)는 박막 트랜지스터(T2)와 대응하는 제2 기관(140) 상에 형성되는데, 이때 상기 컬럼 스페이서(144)와 제2 컬러필터 개구부(124b) 간에는 일정한 거리(d2) 마진이 확보된다. 이는 제1, 2 컬러필터 개구부(124a, 124b)의 면적이 기존의 개구부의 면적보다 작으며, 제1, 2 컬러필터 개구부(124a, 124b)의 구조 형태가 서로 비대칭 구조로 이루어져 있기 때문이다.
- [0081] 도면에는 도시하지 않았지만, 상기 제2 기관(140) 상에는 상부 배향막(미도시)이 형성되어 있다.
- [0082] 그리고, 이와 같은 구성으로 이루어진 제2 기관(140)과 이에 대향하여 합착되는 제1 기관(100) 사이에는 액정층(150)이 형성됨으로써 본 발명에 따른 액정표시장치가 구성된다.
- [0083] 따라서, 제2 기관(140) 중 박막 트랜지스터(T2)와 대응되는 영역에 형성되는 컬럼 스페이서(144)와 제1, 2 컬러필터 개구부(124a, 124b) 간의 거리(d2)가 기존의 거리(d1)보다 멀어지기 때문에 그만큼 컬럼 스페이서(144)와 컬러필터 개구부(124b) 간의 거리 마진이 충분히 확보되어 컬럼 스페이서(144)의 이동(shift)에 따른 컬러필터 개구부(124b) 내로의 빠짐 리스크(risk)가 없어짐으로써 셀 내부의 체적 변동이 없어져서 터치 및 중력 불량이 개선된다.
- [0084] 상기한 바와 같이, 본 발명에 따른 액정표시장치는 각 화소영역의 컬러필터 개구부 크기와 드레인 전극을 비대칭 구조를 적용하여 컬럼 스페이서와 컬러필터 개구부 간 거리 마진이 충분히 확보됨으로써 컬럼 스페이서의 이동(shift)에 따라 컬럼 스페이서가 컬러필터 개구부내에 빠질 수 있는 리스크(risk)가 없어지게 되어 셀 내부 체적 변동이 없게 되므로 터치 및 중력 불량을 개선할 수 있다.
- [0085] 한편, 이러한 구성으로 이루어진 본 발명에 따른 액정표시장치 제조방법에 대해 도 8a 내지 8h를 참조하여 설명하면 다음과 같다.
- [0086] 도 8a 내지 8h는 본 발명에 따른 COT 구조 액정표시장치의 제조공정 단면도들이다.
- [0087] 도 8a를 참조하면, 제1 기관(100) 상에 게이트 금속층(미도시)을 형성하고, 상기 게이트 금속층 상에 포토 레지스트를 형성한 후 투과부와 차단부로 이루어진 노광마스크(미도시)를 이용하여 노광 및 현상 공정을 실시하여 포토레지스트패턴(미도시)을 형성한다.
- [0088] 그런 다음, 상기 포토레지스트 패턴을 마스크로 하여 상기 게이트 금속층을 식각하여 게이트 배선(미도시, 도 5의 102 참조), 공통배선(103) 및 상기 게이트 배선(102)으로부터 분기된 게이트 전극(102a)을 형성한다.
- [0089] 이때, 상기 게이트 배선(102)은 제1 기관(100) 상에 일 방향으로 연장되어 형성되고, 공통배선(103)은 게이트 배선(102)과 나란한 방향으로 형성된다. 그리고, 후속 공정에서 형성되는 다수의 데이터 배선(112a, 112b, 112c)은 게이트 배선(102)과 교차하여 다수의 제1, 2, 3 화소영역(P1, P2, P3)을 정의한다. 상기 제1, 2, 3 화

소영역(P1, P2, P3)은 하나의 단위 화소영역을 이룬다.

- [0090] 하지만, 단위 화소영역은 제1, 2, 3 화소영역(P1, P2, P3)에 한정되는 것은 아니며, 경우에 따라서는 다수의 화소영역들로 이루어질 수도 있다. 본 발명에서는 제1, 2, 3 화소영역 (P1, P2, P3)을 하나의 단위 화소영역로 가정하여 설명하기로 한다.
- [0091] 이때, 상기 기판(100)은 유리, 플라스틱 또는 폴리이미드(PI) 등으로 형성할 수 있으며, 상기 게이트 금속층은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐 (W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 또는 투명성 도전물질인 IT0, IZO 및 ITZO 중 적어도 하나 이상을 적층하여 형성할 수 있다. 도면에서는 게이트 전극(201), 공통 배선(202) 및 게이트 라인(203)이 단일 금속층으로 형성되어 있지만, 이것은 고정된 것이 아니므로 2개 이상의 금속층으로 적층하여 형성할 수도 있다.
- [0092] 이어, 상기 게이트 전극(102a), 게이트 배선(102) 및 공통 배선(103)이 형성된 제 1 기판(100) 전면에 게이트 절연막(106)을 형성한다.
- [0093] 그런 다음, 상기 게이트 절연막(106) 상에 순수한 비정질 실리콘층(미도시)과 불순물이 도핑된 비정질 실리콘층(미도시)을 증착하고, 상기 불순물이 도핑된 비정질 실리콘층(미도시) 상에 포토 레지스트를 형성하고, 투과부와 차단부로 이루어진 노광 마스크를 이용하여 노광 및 현상 공정을 실시하여 포토레지스트 패턴(미도시)을 형성한다.
- [0094] 이어, 도면에는 도시하지 않았지만, 상기 포토 레지스트 패턴을 마스크로 하여 상기 순수한 비정질 실리콘층(미도시)과 불순물이 도핑된 비정질 실리콘층(미도시)을 순차적으로 식각하여 반도체층(도 5의 108a 참조) 및 오믹 콘택층(도 5의 109a 참조)으로 구성된 액티브층(도 5의 110 참조)을 형성한다.
- [0095] 그런 다음, 상기 액티브층(110)이 형성된 제1 기판(100) 전면에 소스 및 드레인 금속층(미도시)을 형성한다.
- [0096] 이어, 도 8b에 도시된 바와 같이, 상기 소스 및 드레인 금속층 상에 포토 레지스트를 형성하고, 투과부와 차단부로 이루어진 노광 마스크를 이용하여 노광 및 현상 공정을 실시하여 상기 소스 및 드레인 금속층을 식각하여 데이터 배선(112a, 112b, 112c)과 이 데이터 배선으로부터 분기된 소스 전극(115a, 115b, 115c) 및, 이 소스전극으로부터 일정 간격만큼 떨어진 드레인 전극(116a, 116b, 116c)을 형성한다.
- [0097] 이때, 상기 게이트 배선(102)과 데이터 배선(112a, 112b, 112c)이 교차하는 지점에는 제1, 2, 3 박막 트랜지스터(T1, T2, T3)가 형성된다. 상기 박막 트랜지스터(T1, T2, T3)는 게이트 전극(102a), 액티브층(110), 소스전극 (115a, 115b, 115c) 및 제1, 2, 3 드레인 전극(116a, 116b, 116c)을 포함할 수 있다.
- [0098] 특히, 상기 제1, 2, 3 드레인 전극(116a, 116b, 116c) 중에서, 제2 화소영역 (P2)에 있는 제2 박막 트랜지스터 (T2)의 제2 드레인 전극(116b)은 좌, 우 양측에 각각 구비된 제1 화소영역 (P1)에 있는 제1 박막 트랜지스터 (T1)의 제1 드레인 전극(116a), 및 제3 화소영역(P3)에 있는 제3 박막 트랜지스터(T3)의 제3 드레인 전극(116c)에 대해 비대칭 구조로 이루어져 있다.
- [0099] 즉, 상기 제2 화소영역(P2)의 좌, 우 양측에 있는 제1 및 3 화소영역(P1, P3)의 제1, 3 드레인 전극(116a, 116c)은 서로 동일한 구조 형태를 갖지만, 상기 제2 제2 화소영역(P2)의 드레인 전극(116b)은 이와 다른 구조 형태를 갖는다. 이는 제2 화소영역(P2)의 제2 컬러필터 개구부(124b)와 제1 화소영역(P1)의 제1 컬러필터 개구부(124a) 간 거리를 최대한 멀게 하기 위함이다.
- [0100] 그리고, 상기 게이트 전극(102a)은 게이트 배선(102)으로부터 돌출된 형상으로 형성될 수 있고, 소스전극(115a, 115b, 115c)은 제1, 2, 3 데이터 배선(112a, 112b, 112c)으로부터 돌출된 형상으로 형성될 수 있다.
- [0101] 한편, 상기 소스 및 드레인 금속층은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨 (Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용할 수 있다. 또한, 도면에서는 단일 금속층으로 형성되어 있지만 경우에 따라서는 적어도 2개 이상의 금속층들을 적층하여 형성할 수 있다.
- [0102] 상기 소스전극(115a, 115b, 115c)은 게이트 전극(102a)에 중첩되며, 상기 드레인 전극(116a, 116b, 116c)은 공통 배선(103) 및 게이트 전극(102a)에 중첩되어 형성된다.
- [0103] 그리고, 상기 소스 및 드레인 금속층 식각시에, 오믹콘택층(109a)의 일부, 즉 채널영역과 대응하는 부분도 함께 식각되어 분리된다.
- [0104] 그런 다음, 도 8c에 도시된 바와 같이, 상기 소스 전극(115a, 115b, 115c) 및 드레인 전극(116a, 116b, 116c)

이 형성된 제1 기판(100) 전면에 보호막(118)을 형성한다. 이때, 상기 보호막(118)은 무기 절연물질 또는 유기 절연물질로 형성한다. 무기 절연물질로는 질화 실리콘(SiN<sub>2</sub>)과 산화 실리콘(SiO<sub>2</sub>)을 포함한 무기 절연물질 그룹 중 하나를 사용할 수 있고, 유기 절연물질로는 감광성을 띠는 포토 아크릴(Photo Acryl) 물질 또는 기타 다른 감광성 유기 절연물질일 수 있다.

- [0105] 이어, 도면에는 도시하지 않았지만, 상기 보호막(118) 상에 컬러필터를 형성하기 위한 염료를 도포한 후 이를 선택적으로 패터닝하는 공정을 적색(R), 녹색(G) 및 청색(B) 컬러필터별로 반복 진행하여 적색(R), 녹색(G) 및 청색(B) 컬러필터(도 5의 120, 121, 122 참조)를 형성한다. 이때, 상기 적색(R), 녹색(G) 및 청색(B) 컬러필터(도 5의 120, 121, 122 참조)는 제 1 기판(100) 전면에 있는 게이트 배선(102)과 데이터 배선(112a, 112b, 112c)이 교차되어 이루는 셀, 즉 제1, 2, 3 화소영역(P1, P2, P3) 별로 형성한다.
- [0106] 그리고, 상기 제1, 2, 3 화소영역(P1, P2, P3)에 있는 비표시부(NP) 상에 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a)를 형성한다. 이는 상기 더미 적색 컬러필터(120a)는 투과성이 있기 때문에 광을 투과시킬 수 있지만, 상기 더미 녹색 컬러필터(122a)는 광 차단 특성이 있기 때문에 광을 차단하기 위해서는 적층 구조를 형성하는 것이 바람직하다. 이때, 상기 비표시부(NP)에는 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a)의 적층 구조 대신에 더미 적색 컬러필터(120a) 및 더미 녹색 컬러필터(미도시)의 적층 구조를 형성할 수도 있다.
- [0107] 그리고, 상기 비표시부(NP)는 박막 트랜지스터(T)와 게이트 배선(102) 및 공통배선(103) 그리고 데이터 배선(112a, 112b, 112c) 지역을 포함할 수 있다.
- [0108] 그런 다음 상기 비표시부(NP)에 있는 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a)를 노광 및 현상 공정을 통해 선택적으로 패터닝하여 제1, 2, 3 컬러필터 개구부(124a, 124b, 124c)를 형성한다.
- [0109] 이때, 상기 제1 컬러필터 개구부(124a)는 제2 화소영역(P1)의 제2 데이터 배선(112b)에 비해 제1 화소영역(P1)의 제1 데이터 배선(112a)에 근접하여 배치되어 있으며, 제2 컬러필터 개구부(124b)는 제2 화소영역(P2)의 제2 데이터 배선(112b)보다 제3 화소영역(P3)의 제3 데이터 배선(112c)에 근접하여 배치되어 있다.
- [0110] 그리고, 상기 제1 컬러필터 개구부(124a)는 제1 화소영역(P1)의 비표시부(NP)에 있는 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a)에 형성된다. 특히, 상기 제1 컬러필터 개구부(124a)는 상, 하로 배치된 드레인 전극(116a) 및 공통배선(103)과 오버랩되는 지역, 즉 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a) 부분에 형성된다.
- [0111] 상기 제2 컬러필터 개구부(124b)는 제2 화소영역(P2)의 비표시부(NP)에 있는 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a)에 형성된다. 특히, 상기 제2 컬러필터 개구부(124b)는 상, 하로 배치된 드레인 전극(116b) 및 공통배선(103)과 오버랩되는 지역, 즉 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a) 부분에 형성된다.
- [0112] 상기 제3 컬러필터 개구부(124c)는 제3 화소영역(P3)의 비표시부(NP)에 있는 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a)에 형성된다. 특히, 상기 제3 컬러필터 개구부(124c)는 공통배선(103) 및 드레인 전극(116a)과 오버랩되는 지역은 물론 공통배선(103) 일부만 오버랩되는 지역, 즉 더미 적색 컬러필터(120a) 및 더미 청색 컬러필터(122a) 부분에 형성된다.
- [0113] 여기서, 상기 제1, 2 컬러필터 개구부(124a, 124b)의 면적은 서로 동일한 크기로 형성되어 있으며, 상기 제3 컬러필터 개구부(124c)의 면적은 상기 제1, 2 컬러필터 개구부(124a, 124b)보다 크게 형성된다. 이는 제1, 2 컬러필터 개구부(124a, 124b)에는 제1, 2 드레인 전극 콘택홀(128a, 128b)만 형성되지만, 제3 컬러필터 개구부(124c)에는 제3 드레인 전극 콘택홀(128c)과 공통배선 콘택홀(128d)이 형성되기 때문이다.
- [0114] 이어, 도 8e를 참조하면, 상기 제1, 2, 3 컬러필터 개구부(124a, 124b, 124c)를 포함한 적색(R), 녹색(G) 및 청색(B) 컬러필터(120, 121, 122)는 물론 상기 더미 적색 컬러필터(120a) 및 청색 컬러필터(122a) 상부에 컬러필터(120, 121, 122)의 표면을 평탄화하기 위한 평탄화막(126)을 형성한다. 이때, 상기 평탄화막
- [0115] (126)은 벤조사이클로부텐(BCB)와 아크릴계 레진(acryl resin) 등의 유기 절연물질로 형성할 수 있다.
- [0116] 그런 다음, 도 8f를 참조하면, 평탄화막(126)과 그 아래의 보호막(118) 및 게이트 절연막(106)을 노광 및 현상 공정을 통해 선택적으로 패터닝하여, 상기 평탄화막(126) 중 상기 제1, 2, 3 컬러필터 개구부(124a, 124b, 124c) 내에 위치하는 부분에 제1, 2, 3 드레인 전극 콘택홀(128a, 128b, 128c)과 함께 공통배선 콘택홀(128

d)을 동시에 형성한다.

- [0117] 이때, 상기 제1 드레인 전극 콘택홀(128a)은 상기 제1 컬러필터 개구부 (124a) 내에 위치하며, 상기 제2 드레인 전극 콘택홀(128b)은 제2 컬러필터 개구부 (124b) 내에 위치하고, 상기 제3 드레인 전극(128c) 및 공통배선 콘택홀(128d)은 제3 컬러필터 개구부(124c) 내에 위치한다.
- [0118] 이어, 도 8g를 참조하면, 상기 제1, 2, 3 드레인 전극 콘택홀(128a, 128b, 128c) 및 공통배선 콘택홀(128d)을 포함한 평탄화막(126) 전면에 투명 도전물질을 증착한 후, 노광 및 현상공정을 통해 선택적으로 패터닝하여, 상기 제1 화소영역 (P1)에 위치하는 제1 컬러필터 개구부(124a) 내의 평탄화막(126) 상에 제1, 2, 3 화소전극 (130a, 130b, 130c) 및 제1, 2, 3 공통전극(132a, 132b, 132c)을 형성한다. 이때, 상기 투명 도전 물질로는 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 사용한다.
- [0119] 그리고, 상기 제1 화소전극(130a)은 상기 제1 드레인 전극 콘택홀(128a)을 통해 상기 제1 화소영역(P1)의 제1 박막 트랜지스터(T1)를 구성하는 제1 드레인 전극(116a)에 접속된다.
- [0120] 그리고, 상기 제2 화소전극(130b)은 상기 제2 화소영역(P2)에 위치하는 제2 컬러필터 개구부(124b) 내의 평탄화막(126) 상에는 상기 제2 드레인 전극 콘택홀 (128b)을 통해 상기 제2 화소영역(P2)의 제1 박막 트랜지스터(T2)를 구성하는 제2 드레인 전극(116b)에 접속된다.
- [0121] 한편, 상기 제3 화소전극(130c)은 상기 제3 화소영역(P3)에 위치하는 제3 컬러필터 개구부(124c) 내의 평탄화막 (126) 상에는 상기 제3 드레인 전극 콘택홀 (128c)을 통해 상기 제3 화소영역(P3)의 제3 박막 트랜지스터(T3)를 구성하는 제3 드레인 전극(116c)에 접속된다. 그리고, 상기 제3 공통전극(132c)은 상기 공통배선 콘택홀(128d)을 통해 상기 공통배선(103)과 접속된다. 이때, 상기 제3 공통전극 (132c)은 제1, 2 화소영역(P1, P2)에 있는 제1, 2 공통전극(132a, 132b)와 일체로 형성된다. 그리고, 상기 제1, 2, 3 공통전극(132a, 132b, 132c)은 제1, 2 화소영역 (P1, P2, P3)에 있는 상기 제1 화소전극(130a, 130b, 130c)과 이격되게 배치되어 있다.
- [0122] 그런 다음, 도면에는 도시하지 않았지만, 상기 제1, 2, 3 화소전극(130a, 130b, 130c)과 제1, 2, 3 공통전극 (132a, 132b, 132c)은 물론 평탄화막(126) 전면에 하부 배향막(미도시)을 형성할 수 있다.
- [0123] 이어, 도면에는 도시하지 않았지만, 상기 제1 기관(100)과 이격되어 합착되는 제2 기관(140)에 빛의 투과 및 반사를 방지하기 위해 블랙 매트릭스(미도시)를 형성할 수 있다. 이때, 상기 블랙 매트릭스(미도시)는 제1 기관 (100)의 비표시부 (NP)와 대응되는 영역에 형성될 수 있다. 즉, 상기 비표시부(NP)는 박막 트랜지스터(T1, T2, T3), 게이트 배선(102), 공통배선(103) 및 데이터 배선(112a, 112b, 113c)을 포함할 수 있다.
- [0124] 그런 다음, 도 8h를 참조하면, 상기 제2 기관(140) 중 제1 기관(100)의 박막 트랜지스터(T2)와 대응되는 영역 상에 컬럼 스페이스(CS: Column Spacer)(144)를 형성한다. 이때, 상기 컬럼 스페이스(144)는 상기 박막 트랜지 스텐터(T2)에 대응되는 영역에만 형성되는 것으로 한정되는 것은 아니며, 경우에 따라 제1 기관(100)의 비표시부 (NP)의 다른 부분과 대응되는 영역에 형성될 수도 있다.
- [0125] 따라서, 제2 기관(140) 중 박막 트랜지스터(T2)와 대응되는 영역에 형성되는 컬럼 스페이스(144)와 제1, 2 컬럼 개구부(124a, 124b) 간의 거리(d2)가 기존의 거리(d1)보다 멀어지기 때문에 그만큼 컬럼 스페이스(144)와 컬러 필터 개구부(124b) 간의 거리 마진이 확보되어 컬럼 스페이스(144)의 이동(shift)에 따른 컬러필터 개구부 (124b) 내로의 빠짐 리스크(risk)가 없어짐으로써 셀 내부의 체적 변동이 없어져서 터치 및 중력 불량이 개선된다.
- [0126] 특히, 상기 컬럼 스페이스(144)는 제1 기관(100)과 합착되는 제2 기관(140) 사이의 갭(gap)을 유지시키는 기능을 수행할 수 있다. 그리고, 상기 컬럼 스페이스 (144)는 블랙 매트릭스 기능을 수행하는 블랙 컬럼 스페이스 (BCS: Black Column Spacer)일 수도 있다. 이러한 경우에, 제2 기관(140) 상에는 블랙 매트릭스(미도시)가 생략될 수 있다.
- [0127] 이때, 상기 블랙 컬럼 스페이스의 재질은 블랙수지(Black Resin)이므로, 빛으로부터 상기 박막 트랜지스터(T2)의 액티브층(110)을 가려줄 수 있을 뿐 아니라, 상기 제1, 2 기관(100, 140)의 갭을 유지하는 기능을 동시에 수행할 수 있다. 이러한 블랙 컬럼 스페이스는 감광성을 가질 수도 있으며, 그 경우 코팅 및 노광에 의하여 패터닝할 수 있다.
- [0128] 그리고, 상기 컬럼 스페이스(144)는 박막 트랜지스터(T2)와 대응하는 제2 기관(140) 상에 형성되는데, 이때 상기 컬럼 스페이스(144)와 제2 컬러필터 개구부 (124b) 간에는 일정한 거리(d2) 마진이 확보된다. 이는 제1, 2

컬러필터 개구부 (124a, 124b)의 면적이 기존의 개구부의 면적보다 작으며, 제1, 2 컬러필터 개구부 (124a, 124b)의 구조 형태가 서로 비대칭 구조로 이루어져 있기 때문이다.

[0129] 이어, 도면에는 도시하지 않았지만, 상기 제2 기관(140) 상에 상부 배향막(미도시)을 형성할 수 있다.

[0130] 그런 다음, 이와 같은 공정 순으로 제조되는 제2 기관(140)과 이에 대향하여 합착되는 제1 기관(100) 사이에 액정층(150)을 형성함으로써 본 발명에 따른 액정표시장치 제조공정을 완료한다.

[0131] 상기한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 각 화소영역의 컬러필터 개구부 크기와 드레인 전극을 비대칭 구조를 적용하여 컬럼 스페이서와 컬러필터 개구부 간 거리 마진이 충분히 확보됨으로써 컬럼 스페이서의 이동 (shift)에 따라 컬럼 스페이서가 컬러필터 개구부내에 빠질 수 있는 리스크 (risk)가 없어지게 되어 셀 내부 체적 변동이 없게 되므로 터치 및 중력 불량을 개선할 수 있다.


[0132] 전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시 예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정해져야 한다.

**부호의 설명**


- [0133] 102: 게이트 배선            103: 공통배선
- 112a, 112b, 112c: 데이터 배선    115a, 115b, 115c: 소스전극
- 116a, 116b, 116c: 드레인 전극    120a: 더미 적색 컬러필터
- 122a: 더미 청색 컬러필터    124a, 124b, 124c: 컬러필터 개구부
- 126: 평탄화막            128a, 128b, 128c: 드레인 콘택홀
- 128d: 공통전극 콘택홀    130a, 130b, 130c: 제1 내지 3 화소전극
- 132a, 132b, 132c: 제1 내지 공통전극

**도면**


**도면1**




도면2




도면3




도면4




도면5




도면6




도면7




도면8a




도면8b




도면8c




도면8d




도면8e



도면8f



도면8g



도면8h

