



(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(11) 공개번호 10-2016-0019629  
(43) 공개일자 2016년02월22일

(51) 국제특허분류(Int. Cl.)  
G02F 1/1362 (2006.01) G02F 1/1343 (2006.01)  
(21) 출원번호 10-2014-0103986  
(22) 출원일자 2014년08월11일  
심사청구일자 없음

(71) 출원인  
엘지디스플레이 주식회사  
서울특별시 영등포구 여의대로 128(여의도동)  
(72) 발명자  
이중범  
경기 파주시 쇄재로 30, 708동 806호 (금촌동, 서원마을아파트)  
이세웅  
경기 부천시 소사구 범안로 81, 112동 1303호 (범박동, 부천범박힐스테이트1단지)  
(뒷면에 계속)  
(74) 대리인  
특허법인로알


전체 청구항 수 : 총 5 항

(54) 발명의 명칭 액정 표시장치

(57) 요약

본 발명은 투과율을 향상시킬 수 있는 액정 표시장치에 관한 것으로, 서로 교차하도록 배치되는 복수의 데이터 라인들과 복수의 게이트 라인들; 상기 복수의 데이터 라인들과 상기 복수의 게이트 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들; 서로 인접한 게이트 라인들 사이를 반분하는 중간라인들과 상기 복수의 데이터 라인들의 교차에 의해 정의되는 영역에서, 상기 게이트 라인이 가로지르도록 배치되며, 상기 박막 트랜지스터들에 각각 접속된 복수의 화소전극들; 상기 박막 트랜지스터를 제외한 상기 복수의 게이트 라인들, 상기 복수의 데이터 라인들 및 상기 복수의 화소전극들과 중첩되도록 배치되는 공통전극을 구비하는 박막 트랜지스터 어레이를 포함하는 것을 특징으로 한다.

대표도 - 도5



(72) 발명자

**최한나**

경기 파주시 월롱면 엘씨디로 201, A동 1213호 (정  
다운마을)

**박찬수**

서울 중랑구 면목로55길 66, 3층 (면목동)

---

## 명세서

### 청구범위

#### 청구항 1

서로 교차하도록 배치되는 복수의 데이터 라인들과 복수의 게이트 라인들;

상기 복수의 데이터 라인들과 상기 복수의 게이트 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들;

서로 인접한 게이트 라인들 사이를 반분하는 중간라인들과 상기 복수의 데이터 라인들의 교차에 의해 정의되는 영역에서, 상기 게이트 라인이 가로지르도록 배치되며, 상기 박막 트랜지스터들에 각각 접속된 복수의 화소전극들; 및

상기 박막 트랜지스터를 제외한 상기 복수의 게이트 라인들, 상기 복수의 데이터 라인들 및 상기 복수의 화소전극들과 중첩되도록 배치되는 공통전극을 구비하는 박막 트랜지스터 어레이를 포함하는 것을 특징으로 하는 액정 표시장치.

#### 청구항 2

제 1 항에 있어서,

상기 게이트 라인의 각각은 상기 복수의 화소전극을 반분하는 영역을 가로지르는 것을 특징으로 하는 액정 표시장치.

#### 청구항 3

제 1 항에 있어서,

상기 박막 트랜지스터의 게이트 전극은 상기 게이트 라인의 일부분인 것을 특징으로 하는 액정 표시장치.

#### 청구항 4

제 1 항에 있어서,

상기 게이트 라인은 제 1 기관 상에 형성되고,

상기 박막 트랜지스터는 상기 게이트 라인을 커버하는 게이트 절연막 상에 형성되며,

상기 공통전극은 상기 박막 트랜지스터를 커버하는 제 1 패시베이션막 상에 형성되고,

상기 화소전극은 상기 공통전극을 커버하는 제 2 패시베이션막 상에 형성되며, 상기 제 1 및 제 2 패시베이션막들을 관통하는 콘택홀을 통해 노출되는 상기 박막 트랜지스터의 드레인 전극에 접속되는 것을 특징으로 하는 액정 표시장치.

#### 청구항 5

제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

액정층을 사이에 두고 상기 박막 트랜지스터 어레이와 대향 배치되는 컬러필터 어레이를 더 포함하며,

상기 컬러필터 어레이는,

제 2 기관 상에 형성되며, 상기 복수의 박막 트랜지스터들 및 상기 복수의 데이터 라인들과만 중첩되도록 형성

되는 블랙 매트릭스; 및

상기 제 2 기판과 상기 블랙 매트릭스의 일부 영역 상에 형성되며 상기 블랙 매트릭스에 의해 구획되는 컬러필터들을 포함하는 것을 특징으로 하는 액정 표시장치.

**발명의 설명**

**기술 분야**

[0001] 본 발명은 액정 표시장치에 관한 것으로, 보다 구체적으로는 투과율을 향상시킬 수 있는 액정 표시장치에 관한 것이다.

**배경 기술**

[0002] 최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.

[0003] 이 중 액정 표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. 따라서, 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다. 즉, 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하는 표시장치의 일종이다.

[0004] 이하, 도 1 내지 도 3을 참조하여 종래의 액정 표시장치에 대해 설명하기로 한다. 도 1은 종래의 액정 표시장치를 개략적으로 도시한 사시도이고, 도 2는 도 1에 도시된 액정 표시장치의 화소 영역을 개략적으로 도시한 평면도이며, 도 3은 도 2에 도시된 액정 표시장치의 영역 R1을 도시한 단면도이다.

[0005] 도 1 내지 도 3을 참조하면, 종래의 액정 표시장치는 서로 대향하여 합착된 박막 트랜지스터 어레이(TFTA) 및 컬러 필터 어레이(CFA)와, 이들 사이에 위치한 액정 공간에 채워진 액정 분자들(LC)을 포함한다.

[0006] 컬러 필터 어레이(CFA)는 상부 기판(SUB2), 상부 기판(SUB2) 상에 순차적으로 형성된 블랙 매트릭스(BM), 컬러 필터(CF)와, 컬러 필터(CF) 및 블랙 매트릭스(BM)가 형성된 상부 기판(SUB2)을 평탄화하기 위한 오버코트층(O/C)을 포함한다.

[0007] 박막 트랜지스터 어레이(TFTA)는 하부 기판(SUB1), 하부 기판(SUB1) 상에 형성된 게이트 라인들(GL), 게이트 라인들(GL)과 교차되어 셀 영역을 정의하는 데이터 라인들(DL), 게이트 라인들(GL) 및 데이터 라인들(DL)의 교차로 정의된 셀 영역마다 형성된 박막 트랜지스터들(TFT), 셀 영역에서 박막 트랜지스터들(TFT)에 각각 접속된 화소전극들(P), 화소전극들(P)과 중첩되도록 배치된 공통전극(COM), 공통전극(COM)에 접속된 공통라인(CL), 및 스토리지 캐패시터(Cst) 등을 포함한다.

[0008] 공통라인(CL)은 셀 영역을 사이에 두고 게이트 라인(GL)과 나란하게 형성되며 액정분자들(LC)의 구동을 위한 기준전압인 공통전압을 공통전극(COM)에 공급한다.

[0009] 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트 신호에 응답하여 데이터 라인(DL)으로부터의 데이터 신호를 화소전극(P)으로 공급한다. 박막 트랜지스터(TFT)를 통해 데이터 신호가 공급된 화소전극(P)과 공통라인(CL)을 통해 기준전압이 공급된 공통전극(COM) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이(TFTA)와 컬러 필터 어레이(CFA) 사이에서 배열된 액정분자들(LC)이 유전 이방성에 의해 회전하게 된다. 이러한 액정분자들(LC)의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.

[0010] 그런데 상술한 종래의 액정 표시장치에서, 공통전극(COM)은 도 3에 도시된 바와 같이 박막 트랜지스터(TFT)와 화소전극(P)을 커버하는 패시베이션막(PAS) 상에서 화소전극(P)과 중첩되도록 배치된다. 또 화소전극들(P)은 도 2에 도시된 바와 같이 게이트 라인(GL)을 사이에 두고 서로 다른 셀 영역에 배치되고, 박막 트랜지스터(TF

T)는 화소전극(P)의 아래쪽에 배치된다. 따라서, 게이트 라인(GL)에 인가되는 게이트 전압에 의한 전계의 영향으로 화소전극(P)을 게이트 라인(GL)과 중첩되게 형성하여도 게이트 라인(GL)이 점유하는 영역은 개구영역으로 활용될 수 없게 된다.

[0011] 한편, 컬러필터 어레이(CFA)에 형성된 블랙 매트릭스(BM)는 이웃한 컬러필터(CF) 사이의 혼색을 방지하는 동시에, 화소전극(P)과 공통전극(COM)이 등전위로 되는 경우(즉, 블랙 구동의 경우), 데이터 라인(DL) 및 게이트 라인(GL)과 같은 다른 전극에 의한 전계의 영향으로 액정이 구동되어 블랙 휘도가 높아지는 것을 방지하는 기능을 한다. 따라서, 종래의 액정 표시장치에서는 박막 트랜지스터(TFT), 데이터 라인(DL) 및 게이트 라인(GL)과 중첩되도록 블랙 매트릭스(BM)를 형성하는 것이 일반적이었다.

[0012] 이와 같이 종래의 액정 표시장치에서는 과도한 블랙 매트릭스의 사용과 함께 게이트 라인 형성영역을 개구영역으로 이용할 수 없기 때문에 휘도가 저하되는 문제점이 있었다.

### 발명의 내용

#### 해결하려는 과제

[0013] 따라서, 본 발명의 목적은 상술한 문제점을 해소하고 투과율을 향상시킬 수 있는 액정 표시장치를 제공하는 것에 있다.

#### 과제의 해결 수단

[0014] 상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정 표시장치는 서로 교차하도록 배치되는 복수의 데이터 라인들과 복수의 게이트 라인들; 상기 복수의 데이터 라인들과 상기 복수의 게이트 라인들의 교차부마다 형성된 복수의 박막 트랜지스터들; 서로 인접한 게이트 라인들 사이를 반분하는 중간라인들과 상기 복수의 데이터 라인들의 교차에 의해 정의되는 영역에서, 상기 게이트 라인이 가로지르도록 배치되며, 상기 박막 트랜지스터들에 각각 접속된 복수의 화소전극들; 상기 박막 트랜지스터를 제외한 상기 복수의 게이트 라인들, 상기 복수의 데이터 라인들 및 상기 복수의 화소전극들과 중첩되도록 배치되는 공통전극을 구비하는 박막 트랜지스터 어레이를 포함하는 것을 특징으로 한다.

[0015] 상기 구성에서, 상기 게이트 라인의 각각은 상기 복수의 화소전극을 반분하는 영역을 가로지르도록 배치된다.

[0016] 또한, 상기 박막 트랜지스터의 게이트 전극은 상기 게이트 라인의 일부분으로 이루어질 수 있다.

[0017] 또한, 상기 게이트 라인은 제 1 기판 상에 형성되고, 상기 박막 트랜지스터는 상기 게이트 라인을 커버하는 게이트 절연막 상에 형성되며, 상기 공통전극은 상기 박막 트랜지스터를 커버하는 제 1 패시베이션막 상에 형성되고, 상기 화소전극은 상기 공통전극을 커버하는 제 2 패시베이션막 상에 형성되며, 상기 제 1 및 제 2 패시베이션막들을 관통하는 콘택홀을 통해 노출되는 상기 박막 트랜지스터의 드레인 전극에 접속된다.

[0018] 또한, 액정 표시장치는 액정층을 사이에 두고 상기 박막 트랜지스터 어레이와 대향 배치되는 컬러필터 어레이를 더 포함하며, 상기 컬러필터 어레이는, 제 2 기판 상에 형성되며, 상기 복수의 박막 트랜지스터들 및 상기 복수의 데이터 라인들과만 중첩되도록 형성되는 블랙 매트릭스; 및 상기 제 2 기판과 상기 블랙 매트릭스의 일부 영역 상에 형성되며 상기 블랙 매트릭스에 의해 구획되는 컬러필터들을 포함할 수 있다.

#### 발명의 효과

[0019] 본 발명에 따른 액정 표시장치에 의하면, 게이트 라인과 박막 트랜지스터의 위치 변경과 함께 게이트 라인과 화소전극 사이에 공통전극을 배치함으로써 게이트 라인에 공급되는 게이트 전압에 의해 화소전극이 영향을 받지 않게 되므로 투과율을 향상시킬 수 있는 효과를 얻을 수 있다.

[0020] 또한, 화소전극의 단축 방향에 위치에 대응하는 컬러필터 어레이의 블랙 매트릭스, 즉 게이트 라인과 중첩되는 영역의 블랙 매트릭스가 제거되므로 블랙 매트릭스에 소모되는 비용을 절감할 수 있는 효과를 얻을 수 있다.

**도면의 간단한 설명**

- [0021] 도 1은 종래의 액정 표시장치를 개략적으로 도시한 사시도,  
 도 2는 도 1에 도시된 액정 표시장치의 화소 영역을 개략적으로 도시한 평면도,  
 도 3은 도 1에 도시된 액정 표시장치의 영역 R1을 도시한 단면도,  
 도 4는 본 발명의 실시예에 따르는 액정 표시장치를 개략적으로 도시한 사시도,  
 도 5는 도 4에 도시된 액정 표시장치의 화소 영역을 개략적으로 도시한 평면도,  
 도 6은 도 5에 도시된 액정 표시장치의 영역 R2를 도시한 평면도,  
 도 7은 도 6에 도시된 I-I' 라인을 따라 취한 단면도,  
 도 8은 종래의 액정 표시장치와 본 발명의 실시예에 따르는 액정 표시장치의 투과율을 시뮬레이션한 도면.

**발명을 실시하기 위한 구체적인 내용**

- [0022] 이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 나타낸다.
- [0023] 도 4 내지 도 7을 참조하여 본 발명의 실시예에 따르는 액정 표시장치에 대해 설명하기로 한다. 도 4는 본 발명의 실시예에 따르는 액정 표시장치를 개략적으로 도시한 사시도이며, 도 5는 도 4에 도시된 액정 표시장치의 화소 영역을 개략적으로 도시한 평면도이고, 도 6은 도 5에 도시된 액정 표시장치의 영역 R2를 도시한 평면도이며, 도 7은 도 6에 도시된 I-I' 라인을 따라 취한 단면도이다.
- [0024] 도 4 및 도 5를 참조하면, 본 발명의 실시예에 따르는 액정 표시장치는 종래의 액정 표시장치와 마찬가지로 서로 대향하여 합착된 박막 트랜지스터 어레이(TFTA) 및 컬러 필터 어레이(CFA)와, 이들 사이에 위치한 액정 공간에 채워진 액정 분자들(LC)을 포함한다.
- [0025] 박막 트랜지스터 어레이(TFTA)는 하부 기판(SUB1), 하부 기판(SUB1) 상에 형성된 게이트 라인들(GL), 게이트 라인들(GL)과 교차되는 데이터 라인들(DL), 게이트 라인들(GL) 및 데이터 라인들(DL)의 교차로 정의된 셀 영역마다 형성된 박막 트랜지스터들(TFT), 박막 트랜지스터들(TFT)에 각각 접속된 화소전극들(P), 게이트 라인들(GL), 데이터 라인들(DL) 및 화소전극들(P)과 중첩되도록 배치된 공통전극(COM), 공통전극(COM)에 접속된 공통라인(CL), 및 스토리지 캐패시터(Cst) 등을 포함한다.
- [0026] 한편, 상기 화소전극들(P)의 각각은 게이트 라인들(GL) 사이를 반분하는 중간라인들과 데이터 라인들(DL)의 교차에 의해 정의되는 영역에서, 게이트 라인(GL)이 그의 중간위치를 가로지르도록 배치된다.
- [0027] 또, 공통전극(COM)은 박막 트랜지스터(TFT)를 제외한 데이터 라인들(DL) 및 화소전극들(P)과 중첩되도록 배치된 통전극으로 형성된다. 공통라인(CL)은 액정분자들(LC)의 구동을 위한 기준전압인 공통전압(Vcom)을 공통전극(COM)에 공급한다.
- [0028] 도 6 및 도 7을 참조하면, 하부 기판(SUB1) 상에는 서로 나란하게 배열된 게이트 라인들(GL)이 형성된다. 게이트 라인들(GL)이 형성된 하부 기판(SUB1) 상에는 게이트 라인들(GL)을 커버하도록 게이트 절연막(GI)이 형성된다.
- [0029] 게이트 절연막(GI) 상에는 게이트 라인들(GL)과 중첩되도록 박막 트랜지스터들(TFT)의 반도체 활성층들(A)이 형성된다. 또한, 게이트 절연막(GI) 상에는 게이트 라인들(GL)과 교차하도록 데이터 라인들(DL)이 형성된다. 반도체 활성층들(A)에는 데이터 라인들(DL)로부터 연장되는 소스전극들(SE)과, 소스전극들(SE)로부터 분리되어 대향 배치되는 드레인 전극들(DE)이 형성된다.
- [0030] 데이터 라인들(DL)이 형성된 게이트 절연막(GI)과, 소스전극들(SE) 및 드레인 전극들(DE)이 형성된 반도체 활성층들(A)을 커버하도록 제 1 패시베이션막(PAS1)이 형성된다. 제 1 패시베이션막(PAS1) 상에는 박막 트랜지스터(TFT)에 대응하는 영역을 제외한 다른 영역을 커버하도록 통전극 형태의 공통전극(COM)이 형성된다.
- [0031] 공통전극(COM)이 형성된 제 1 패시베이션막(PAS1) 상에는 공통전극(COM)을 커버하도록 제 2 패시베이션막(PAS

2)이 형성된다. 제 2 패시베이션막(PAS) 상에는 화소전극들(P)이 형성된다. 화소전극들(P)의 각각은 제 1 및 제 2 패시베이션막들(PAS1, PAS2)을 관통하는 콘택홀(CH)을 통해 노출되는 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속된다. 화소전극(P)은 게이트 라인(GL) 및 공통전극(COM)과 중첩되도록 형성된다. 또한, 화소전극(P)은 도 5 및 도 6에 도시된 바와 같이, 인접한 게이트 라인들(GL) 사이를 반복하는 중간라인들(ML)과 복수의 데이터 라인들(DL)의 교차에 의해 정의되는 영역에서, 게이트 라인(GL)이 그의 중앙부를 가로지르도록 배치된다.

[0032] 컬러 필터 어레이(CFA)는 상부 기판(SUB2), 상부 기판(SUB2) 상에 순차적으로 형성된 블랙 매트릭스(BM), 컬러 필터(CF)와, 컬러 필터(CF) 및 블랙 매트릭스(BM)가 형성된 상부 기판(SUB2)을 평탄화하기 위한 오버코트층(O C)을 포함한다.

[0033] 보다 구체적으로, 컬러 필터 어레이(CFA)는 블랙 매트릭스(BM)는 상부 기판(SUB2) 상에 형성되며, 박막 트랜지스터 어레이(TFTA)의 박막 트랜지스터들(TFT) 및 데이터 라인들(DL)과만 중첩되도록 형성된다. 따라서, 상부 기판(SUB2) 상에는 게이트 라인들(GL)과 중첩되는 영역에 블랙 매트릭스(BM)가 형성되지 않는다. 또한, 컬러 필터들(CF)은 블랙 매트릭스(BM)에 의해 구획될 수 있도록 상부 기판(SUB2)과 블랙 매트릭스(BM)의 일부 영역 상에 형성된다.

[0034] 본 발명의 실시예에 따르는 액정 표시장치에서는, 박막 트랜지스터(TFT)가 게이트 라인(GL)으로부터의 게이트 신호에 응답하여 데이터 라인(DL)으로부터의 데이터 신호를 화소전극(P)으로 공급한다. 박막 트랜지스터(TFT)를 통해 데이터 신호가 공급된 화소전극(P)과 공통라인(CL)을 통해 기준전압인 공통전압(Vcom)이 공급된 공통전극(COM) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이(TFTA)와 컬러 필터 어레이(CFA) 사이에서 배열된 액정분자들(LC)이 유전 이방성에 의해 회전하게 된다. 이러한 액정분자들(LC)의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.

[0035] 상술한 본 명의 실시예에 따르는 액정 표시장치에 의하면, 게이트 라인(GL)과 화소전극(P)이 중첩되어도 게이트 라인(GL)과 화소전극(P) 사이에 공통전극(COM)이 배치되어 게이트 라인(GL)과 화소전극(P) 사이의 전계를 차폐하고 있다. 따라서, 게이트 라인(GL)과 화소전극(P) 사이에 기생 캐패시턴스가 형성되지 않고, 또한 게이트 라인에 인가되는 게이트 전압에 의해 형성되는 전계가 화소전극(P)에 영향을 미치지 않게 되므로 화소전극(P)과 공통전극(COM)이 정상적으로 수평전계를 형성할 수 있게 된다. 따라서, 게이트 라인(GL)이 형성된 영역에서도 정상적으로 광이 투과될 수 있게 되므로 액정 표시장치의 투과율을 향상시킬 수 있는 효과를 얻을 수 있다.

[0036] 또한, 게이트 라인(GL)에 대응하는 영역에서 컬러필터 어레이 상에 블랙 매트릭스를 형성할 필요가 없게 되므로 더욱 투과율을 높일 수 있는 효과를 얻을 수 있다.

[0037] 본 발명의 투과율 향상효과와 관련하여 도 8을 참조하여 보다 구체적으로 설명하기로 한다. 도 8은 종래의 액정 표시장치와 본 발명의 실시예에 따르는 액정 표시장치의 투과율을 시뮬레이션한 도면이다.

[0038] 도 8을 참조하면, 종래의 액정 표시장치에서는 블랙 매트릭스가 박막 트랜지스터, 게이트 라인, 데이터 라인과 중첩되도록 형성되어 있다. 도 8의 좌측 도면에 도시된 바와 같이, 블랙 매트릭스가 형성된 영역은 광이 투과되지 않아 검은 색으로 표시되고 있다.

[0039] 이에 대해 본 발명에 따르는 액정 표시장치에서는 화소전극(P)의 단축 방향에 위치한 블랙 매트릭스, 즉 게이트 라인과 중첩되는 영역의 블랙 매트릭스가 제거되고, 화소전극(P)의 중간 위치에 형성된 박막 트랜지스터(TFT)와 데이터 라인(DL)에 중첩되는 부분에 블랙 매트릭스(BM)가 형성된다.

[0040] 시뮬레이션을 통해 종래의 액정 표시장치와 본 발명의 실시예에 따르는 액정 표시장치의 광 투과율을 비교한 결과 투과율이 대략 9% 정도 향상될 수 있음을 알 수 있었다. 이는 게이트 라인과 중첩되는 영역에 블랙 매트릭스를 형성하지 않기 때문에 게이트 라인의 상부 영역이 개구영역으로 이용될 수 있기 때문이다.

[0041] 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

**부호의 설명**

[0042] CFA: 컬러 필터 어레이 TFTA: 박막 트랜지스터 어레이


COM: 공통전극 P: 화소전극

BM: 블랙 매트릭스 GL: 게이트 라인

DL: 데이터 라인 SUB1, SUB2: 기판


도면

도면1






도면4




도면5






도면8



종래



본 발명

