

(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(51) Int. Cl.<sup>7</sup>  
G02F 1/136

(11) 공개번호 특2001-0007405  
(43) 공개일자 2001년01월26일

(21) 출원번호	10-2000-0033159
(22) 출원일자	2000년06월16일
(30) 우선권주장	99-177533 1999년06월23일 일본(JP)
(71) 출원인	알프스 덴키 가부시키가이샤 가타오카 마사타카
(72) 발명자	일본국 도쿄도 오타구 유키가야 오츠카쵸 1반 7고 가와하따겐
(74) 대리인	일본미야기켄센다이시이즈미꾸데라오까2-3-2 박해선, 조영원

심사청구 : 있음

(54) 액정표시장치

요약

크로스토크 품질을 손상하지 않고, 개구율의 향상이 도모되는 액정표시장치를 제공한다.

소스 배선 (2) 과 투명화소전극 (6) 사이에 제 2 절연층이 개재하고, 투명화소전극 (6) 이, 소스 배선 (2) 의 양측에서 인접하는 각각의 투명화소전극 (6) 과 소스 배선 (2) 과의 중복폭이 달라지도록 형성됨과 동시에, 각각의 투명화소전극 (6) 과 소스 배선 (2) 의 중복에 의해 발생하는 기생용량의 크기의 차이를 해소하는 보조용량이 형성되어 있다. 그 보조용량은, 소스 배선 (2) 을 한쪽 전극으로 하고, 소스 배선 (2) 의 하측에 제 1 절연막을 사이에 두고 설치된 보조전극 (7) 을 다른쪽 전극으로 하는 용량으로 구성되어 있다.

대표도

도 1

색인어

액정표시장치

명세서

도면의 간단한 설명

도 1 은 본 발명의 제 1 실시형태의 액정표시장치의 평면도.

도 2 는 도 1 의 II-II 단면도.

도 3 은 도 1 의 III-III 단면도.

도 4 는 본 발명의 제 1 실시형태의 액정표시장치의, 실동작시의 전계 · 액정배향 및 광투과율의, II-II 단면에서의 시뮬레이션 결과를 나타내는 도면.

도 5 는 본 발명의 제 2 실시형태의 액정표시장치의 평면도.

도 6 은 도 5 의 VI-VI 단면도.

도 7 은 도 5 의 VII-VII 단면도.

도 8 은 종래의 액정표시장치의 평면도.

도 9 는 도 7 의 IX-IX 단면도.

\* 도면의 주요부분에 대한 부호의 간단한 설명 \*

- |                 |                  |
|-----------------|------------------|
| 1, 201 : 게이트 배선 | 2, 202 : 소스 배선   |
| 3, 203 : 반도체층   | 4, 204 : 드레인 전극  |
| 5, 205 : 콘택트 홀  | 6, 206 : 투명화소전극  |
| 7 : 보조전극        | 8, 208 : 제 1 절연층 |

- 9, 209 : 제 2 절연층
- 11, 211 : 박막 트랜지스터
- 15 : 제 1 보조용량
- 21, 221 : TFT 기판측 러빙방향
- 10, 210 : 유리 기판
- 14 : 제 2 보조용량
- 12 : 보조용량
- 22, 222 : 대향기판측 러빙방향

**발명의 상세한 설명**

**발명의 목적**

**발명이 속하는 기술 및 그 분야의 종래기술**

본 발명은 스위칭 소자를 사용한 액정표시장치의 화소 영역의 회로구성 · 배치에 관한 것이다.

종래부터, 한쌍의 기판 내면에 각각 형성된 배향막에 액정이 끼워지고, 그 중 한쪽 기판의 대향면에, 복수의 게이트 배선 및 복수의 소스 배선과 함께, 박막 트랜지스터를 형성한 액티브 매트릭스형 액정표시장치가 알려져 있다. 또, 액티브 매트릭스형 액정표시장치의 고개구율 구조로서, 게이트 배선 및 소스 배선 등, 액정에 있어 불필요한 전계를 발하는 부분을 투명화소전극으로 덮어, 액정의 디스클리네이션을 억제하는 구조가 알려져 있다.

이 경우의 디스클리네이션이란, TN 액정에 전계를 가한 경우, TN 액정이 나선상의 탄성체이기 때문에, 전계강도, 전계방향, 나선방향, 탄성정수의 비율로 인해 배향에 흐트러짐이 발생하는 현상을 의미한다. 디스클리네이션은 빛 누출 등을 일으키고, 콘트라스트 저하 · 잔상 등 표시품위의 저하를 초래한다.

도 8 은, 종래의 고개구율 구조를 갖는 액티브 매트릭스형 액정표시장치의 화소 영역의 평면도이며, 도 9 는 도 8 의 IX-IX 단면도이다.

액티브 매트릭스형 액정표시장치에서는, 유리기판 (210) 상에 복수의 게이트 배선 (201) 이 서로 평행하게 배선되고, 게이트 배선 (201) 과 직교하도록, 복수의 소스 배선 (202) 이 제 1 절연층 (208) 을 사이에 두고 배선된다. 게이트 배선 (201) 과 소스 배선 (202) 의 교차부 근방에는, 아모르퍼스 실리콘 등의 반도체층 (203) 으로 이루어진, 박막 트랜지스터 (211) 가 설치되고, 그 드레인 전극 (204) 은 제 2 절연층 (209) 을 사이에 두고, 콘택트 홀 (205) 에 의해 투명화소전극 (206) 과 접속된다.

개구율을 향상시키기 위해, 투명화소전극 (206) 을 게이트 배선 (201) 및 소스 배선 (202) 에 오버랩시켜, 투명화소전극 (206) 의 면적을 최대한 크게함과 동시에, 게이트 배선 (201) 및 소스 배선 (202) 의 전계의 누출을 억제시켜, 디스클리네이션의 발생 영역을 게이트 배선 및 소스 배선 영역으로 차단하고 있다. 즉, 투명화소전극 (206) 과 게이트 배선 (201) 및 소스 배선 (202) 과의 중첩폭은 디스클리네이션에 의한 빛의 누출을 가릴 수 있는 크기로 설계된다.

이 고개구율 구조에 있어서, 투명화소전극 (206) 과 게이트 배선 (201) 및 소스 배선 (202) 의 오버랩부는 기생용량이 된다. 제 2 절연층 (209) 은 저유전율화 및 후막(厚膜)화가 도모되고 있지만, 신호가 빈번하게 변동하는 소스 배선 (202) 은 투명화소전극 (206) 에 용량결합되어, 크로스토크의 원인이 되는 것으로 알려져 있다. 이것을 해결하기 위해, 투명화소전극 (206) 의 양측의 소스 배선 (202) 의 신호를 역극성으로 하여, 용량결합에 의한 전위변동을 상쇄하는 방법이 취해지고 있다. 이 상쇄효과를 얻기 위해, 인접하는 2 개의 투명화소전극 (206) 과 소스 배선 (202) 과의 중첩폭 (x1, x2) 은 똑같이 되어 있다.

**발명이 이루고자하는 기술적 과제**

디스클리네이션은, 액정배향방향 즉 TFT 기판 러빙방향 (221), 대향기판 러빙방향 (222) 에 의해 발생위치가 변하는데, 도시한 일반적 방향에 있어서는, 소스 배선의 좌우에서 비대칭의 위치에 발생한다. 이것은, 소스 배선 상부에서는 전계가 활모양으로 완곡되기 때문에, 소정 각도로써 TFT 기판 표면에 앵커링된 액정분자의 앵커링 방향 및 전계 방향이 비교적 일치하는 측과 크게 다른 측에서, 액정분자의 배열상태가 달라짐으로써 디스클리네이션이 치우치게 발생하기 때문이다. 즉, 디스클리네이션을 가리는 것 만이라면, 투명화소전극과 소스 배선과의 중첩폭 x1, x2 은  $x1 < x2$  로 하여, 더욱 개구율을 크게 할 수 있다.

그러나, 종래의 구조에서는, 용량결합에 의한 전위변동을 상쇄한다는 관점에서,  $x1 = x2$  로 하여, 디스클리네이션이 큰 측에 맞춰야 한다. 이 소스 배선에 따른 광학적으로 불필요한 영역은, 화소 사이즈와는 독립적으로 발생하기 때문에, 특히 화소 사이즈가 작은 고정세(高精細) 액정표시장치에 있어서, 개구율 저하의 큰 요인이 된다는 과제가 있었다.

**발명의 구성 및 작용**

본 발명의 액정표시장치는, 소스 배선과 투명화소전극 사이에 제 2 절연층을 개재시키고, 상기 투명화소전극을, 상기 소스 배선의 양측에서 인접하는 상기 각각의 투명화소전극과 상기 소스 배선과의 중첩폭이 달라지도록 형성함과 동시에, 상기 각각의 투명화소전극과 상기 소스 배선과의 중첩에 의해 발생하는 기생용량의 크기의 차이를 해소하는 보조용량을 형성하여 이루어지는 것을 특징으로 한 것이다.

본 발명의 액정표시장치는, 인접하는 2 개의 화소 영역에 있어서 중첩폭이 다른 투명화소전극과 소스 배선의 중첩에 의한 기생용량의 차이를 해소하는 보조용량을 가지고 있다. 즉, 인접하는 화소 영역에 있어서 투명화소전극과 소스 배선과의 중첩폭이 작은 측은 기생용량이 작고, 중첩폭이 큰 쪽은 기생용량

도 크기 때문에, 기생용량이 작은 측에 보조용량을 부가하고, 전체적으로 기생용량과 보조용량의 합이, 인접하는 화소 영역 사이에서 똑같아지도록 하였다. 그 결과, 인접하는 화소 영역에서 투명화소전극과 소스 배선과의 중복폭이 달라도, 소스 배선의 전위변동이 충분히 상쇄되어, 크로스토크를 방지할 수 있다. 역으로 말하면, 본 발명에 있어서는, 크로스토크를 발생시키지 않고, 투명화소전극과 소스 배선과의 중복폭을 다르게 할 수 있기 때문에, 소스 배선을 중심으로 비대칭의 위치에 발생하는 디스클리네이션을 가리는 뿐만큰 투명화소전극과 소스 배선을 중복시키면 되고, 소스 배선폭을 좁게 할 수 있기 때문에, 결과적으로 개구율을 향상시킬 수 있다.

또, 상기 보조용량은, 상기 소스 배선을 한쪽 전극으로 하고, 상기 소스 배선의 하측에 상기 제 1 절연층을 사이에 두고 배치되고, 상기 투명화소전극 또는 상기 드레인 전극과 전기적으로 접속 또는 용량결합된 보조전극을 다른쪽 전극으로 하는 용량으로 구성해도 된다.

이 구성의 경우, 보조용량을 구성하는 용량절연막은 제 1 절연층이 되지만, 일반적으로, 제 1 절연층은 게이트 절연막과 동일 레이어가 되기 때문에 막두께가 충분히 얇은 것, 비유전율이 큰 것, 등의 이유에 의해, 작은 중복 면적으로 큰 보조용량을 얻을 수 있다. 따라서, 개구율을 보다 향상시킬 수 있다.

또, 상기 보조용량은, 상기 게이트 배선상에서 상기 소스 배선을 연장설치하여 이루어진 보조전극을 한쪽 전극으로 하고, 상기 제 2 절연층을 사이에 두고 상부에 연장설치된 상기 투명화소전극을 다른쪽 전극으로 하는 용량으로 구성해도 된다.

이 구성의 경우, 새롭게 보조전극을 형성할 필요가 없고, 패턴의 레이아웃이 복잡해지지 않기 때문에, 수율 저하를 초래할 우려가 적다는 이점이 있다.

(발명의 실시형태)

이하, 본 발명의 액정표시장치의 실시형태를 도면에 의거하여 설명한다.

도 1 은 본 발명의 제 1 실시형태를 나타내는 화소 영역의 평면도이며, 도 2 는 도 1 의 II-II 단면도, 도 3 은 도 1 의 III-III 단면도이며, 도 4 는 실동작시의 전계, 액정배향 및 광투과율의 II-II 단면에서의 시뮬레이션 결과이다. 유리기판 (10) 상에 복수의 게이트 배선 (1) 을 금속박막으로 서로 평행하게 배선하고, 복수의 소스 배선 (2) 을 금속박막으로, 게이트 배선 (1) 과 직교하도록, 제 1 절연층 (8) 을 사이에 두고 배선한다. 제 1 절연층 (8) 은, 트랜지스터 (11) 의 게이트 절연막과 동일 레이어의 막이며, SiNx, SiO<sub>2</sub> 등에 의해 막두께 200 ~ 500 nm 으로 형성한다. 게이트 배선 (1) 과 소스 배선 (2) 의 교차부 근방에 아모르퍼스 실리콘 등으로 이루어진 반도체층 (3) 을 갖는 박막 트랜지스터 (11) 를 설치하고, 그 드레인 전극 (4) 은 제 2 절연층 (9) 을 사이에 두고, 콘택트 홀 (5) 에 의해 투명화소전극 (6) 과 접속한다. 제 2 절연층 (9) 은 아크릴 등의 유기 재료를 사용하여 막두께 1 ~ 3 μm 정도 형성한다. 투명화소전극 (6) 은, 소스 배선 (2) 의 양측에서 인접하는 각각의 투명화소전극 (6) 과 소스 배선 (2) 과의 중복폭이 달라지도록 형성한다. 그 중복폭은 소스 배선의 좌우에서 다른 값으로 하여, x1 = 0.5 ~ 2 μm, x2 = 2.5 ~ 4 μm 정도이다. x1, x2 의 대소관계는 액정의 배향방향, 즉 러빙 방향에 의존하는 것이지만, 본 실시형태에서는, TFT 기판 러빙방향 (21), 대향기판 러빙방향 (22) 은 도시한 바와 같다. 또, 도 4 는 이 때의 시뮬레이션 결과이다.

도 4 에 있어서, 부호 31 은 소스 배선이며, 32 는 투명화소전극이며, 33 은 대향기판 (도시 생략) 에 설치한 대향전극을 나타내고 있다. 또, 부호 34 는 전계, 35 는 광투과율, 36 은 액정의 배열방향을 모식적으로 나타내고 있다. 이 시뮬레이션에서 알 수 있듯이, 본 실시형태의 러빙방향의 경우에는 인접하는 화소전극 (32, 32) 간의 중앙에 광투과율의 피크가 발생함과 동시에, 이 피크의 우측에 또 하나의 피크가 발생한다. 이와 같이, 소스 배선 (31) 을 중심으로 하여 우측의 화소 영역에 광투과율의 피크, 즉 디스클리네이션에 의해 광투과율의 이상상승이 발생하기 때문에, 도 1 에 나타난 바와 같이, 1 개의 소스 배선에 대해 우측의 화소 영역의 투명화소전극과 소스 배선과의 중복폭을, 좌측의 화소 영역의 그것보다도 크게 취할 필요가 있는 것이다.

소스 배선 (2) 의 하부에, 제 1 절연층 (8) 을 사이에 두고, 게이트 배선 (1) 과 동시에 형성한 보조전극 (7) 을 설치하여, 제 1 보조용량 (15) 을 형성한다. 또한, 보조전극 (7) 을 드레인 전극 (4) 하부까지 연장설치하여, 제 2 보조용량 (14) 을 형성한다. 이 제 1 보조용량 (15) 과 제 2 보조용량 (14) 은, 투명화소전극 (6) 과 소스 배선 (2) 사이에서, 직렬접속된 형태가 되고, 보조용량으로써 기능한다. 보조전극 (7) 의 크기는, 투명화소전극 (6) 과 소스 배선 (2) 의 좌우에서 다른 중복폭에 기인하는 기생용량의 불균형을 보상하도록 설정한다. 일반적으로 소스 배선과의 사이에서 형성되는 제 1 보조용량 (15) 은 드레인 전극 (4) 과의 사이에서 형성되는 제 2 보조용량 (14) 에 비해 크게 할 수 있기 때문에, 제 2 보조용량을, 투명화소전극 (6) 과 소스 배선 (2) 의 좌우에서 다른 중복폭에 기인하는 기생용량의 차분과 같아지도록 설계하면 된다.

보조전극 (7) 은 소스 배선 (2) 또는 드레인 전극 (4) 중 어느 하나와 전기적으로 접속되는 구조를 취해도 관계없다. 이 경우에 있어서도, 보조전극 (7) 의 크기는, 투명화소전극 (6) 과 소스 배선 (2) 의 좌우에서 다른 중복폭에 기인하는 기생용량의 불균형을 보상하도록 설정되어야 한다.

본 실시형태에 있어서는, 제 1 보조용량 (15) 또는 제 2 보조용량 (14) 의 유전체가 되는 제 1 절연층 (8) 은 제 2 절연층 (9) 과 비교하여 막두께가 충분히 얇고 비유전율도 크기 때문에, 제 1 보조용량 (15) 또는 제 2 보조용량 (14) 은, 투명화소전극 (6) 과 소스 배선 (2) 의 중복부에 비해 충분히 작은 면적으로 형성할 수 있다는 특징이 있고, 화소개구부를 손상하지 않고 형성할 수 있다. 이에 의해, 크로스토크 품질을 손상하지 않고, 소스 배선폭을 디스클리네이션을 감추는데 필요한 만큼의 폭으로 함으로써, 종래의 소스 배선폭을 보다 좁게 설정할 수 있고, 개구율을 대폭으로 향상시킬 수 있다.

도 5 는, 본 발명의 제 2 실시형태를 나타내는 평면도이며, 도 6 은 도 5 의 VI-VI 단면도, 도 7 은 도 5 의 VII-VII 단면도이다. TFT 기판을 제작하는 순서, 재질은 제 1 실시형태와 동일하다. 또, 투명화소전극 (6) 도 제 1 실시형태와 마찬가지로, 소스 배선 (2) 의 양측에서 인접하는 각각의 투명화소

전극 (6) 과 소스 배선 (2) 과의 중복폭이 달라지도록 형성한다. 본 실시형태에 있어서, 앞의 실시 형태와 동일 부재에 대해서는 동일 부호를 부여하여 이들 부재의 설명을 생략한다.

본 실시형태에 있어서는, 보조용량 (12) 을, 직접 투명화소전극 (6) 과 소스 배선 (2) 의 중복부를 특별하게 설치함으로써 형성하고 있다. 다시 말하면, 종래 일반적인 박막 트랜지스터의 구조에서는, 반도체층상에 걸리는 부분에만 소스 전극을 설치하는 것이 보통이지만, 본 실시형태의 구조의 경우, 소스 전극을 반도체층 (3) 상에서 게이트 배선 (1) 상에까지 연장설치하여 보조전극으로 하고, 이 보조전극과 제 2 절연층 (9) 을 사이에 두고 대항하는 투명화소전극 (6) 으로 보조용량 (12) 을 형성하고 있다. 또한, 보조용량 (12) 을 효과적으로 설치하기 위해, 박막 트랜지스터 (11) 를, 소스 배선 (2) 의 양측에서 인접하는 각각의 투명화소전극 (6) 과 소스 배선 (2) 과의 중복폭이 작은 측에 설치하고 있다. 이에 의해 박막 트랜지스터 (11) 의 소스 전극부 상부도, 보조용량 (12) 에서 연속적으로 보조용의 용량으로서 이용할 수 있다.

본 실시형태에 있어서는, 실시형태 1 에서 사용한 보조전극을 필요로 하지 않고, 레이아웃이 복잡해지지 않기 때문에, 수율저하의 가능성이 적다는 효과도 있다. 본 실시형태에 있어서도, 종래에 비해 개구율을 대폭으로 향상시킬 수 있다.

### 발명의 효과

이상 설명한 바와 같이, 본 발명에 의하면, 소스 배선의 양측에서 인접하는 각각의 투명화소전극과, 소스 배선과의 중복폭이 달라지도록 형성함과 동시에, 제 2 절연층을 사이에 두고 상기 화소전극과의 사이, 상기 각각의 투명화소전극과 상기 소스 배선과의 중복에 의해 발생하는 기생용량의 크기의 차이를 해소하는 보조용량을 형성함으로써, 액정표시장치의 크로스토크 품질을 손상하지 않고, 개구율을 높일 수 있는 효과를 얻을 수 있다.

### (57) 청구의 범위

#### 청구항 1

한쌍의 기판 내면에 각각 형성된 배향막에 액정이 끼워지고, 그 중 한쪽 기판의 대향면에 복수의 게이트 배선 및 복수의 소스 배선을, 제 1 절연층을 사이에 두고 교차시켜 매트릭스상으로 배치하고, 상기 게이트 배선 및 상기 소스 배선의 교차부 근방에서 게이트 배선으로부터 연장설치된 게이트 전극과 상기 소스 배선으로부터 연장설치된 소스 전극에 접속된 스위칭 소자를 설치하고, 그 스위칭 소자의 각각에 드레인 전극을 사이에 두고 접속한 투명화소전극에 의해 상기 액정을 구동하는 액정표시장치에 있어서, 상기 소스 배선과 상기 투명화소전극 사이에 제 2 절연층을 개재시키고, 상기 투명화소전극을, 상기 소스 배선의 양측에서 인접하는 상기 각각의 투명화소전극과 상기 소스 배선과의 중복폭이 달라지도록 형성함과 함께, 상기 각각의 투명화소전극과 상기 소스 배선과의 중복에 의해 발생하는 기생용량의 크기의 차이를 해소하는 보조용량을 형성하여 이루어지는 것을 특징으로 하는 액정표시장치.

#### 청구항 2


제 1 항에 있어서, 상기 보조용량은, 상기 소스 배선을 한쪽 전극으로 하고, 상기 소스 배선의 하측에 상기 제 1 절연막을 사이에 두고 설치되고, 상기 투명화소전극 또는 상기 드레인 전극과 전기적으로 접속 또는 용량결합된 보조전극을 다른쪽 전극으로 하는 용량으로 이루어지는 것을 특징으로 하는 액정표시장치.

#### 청구항 3


제 1 항에 있어서, 상기 보조용량은, 상기 게이트 배선상에서 상기 소스 배선을 연장설치하여 이루어지는 보조전극을 한쪽 전극으로 하고, 상기 제 2 절연층을 사이에 두고 상부에 연장설치된 상기 투명화소전극을 다른쪽 전극으로 하는 용량으로 이루어지는 것을 특징으로 하는 액정표시장치.

### 도면


도면1




도면2




도면3




도면4



도면5



도면6





专利名称(译)	液晶显示器		
公开(公告)号	<a href="#">KR1020010007405A</a>	公开(公告)日	2001-01-26
申请号	KR1020000033159	申请日	2000-06-16
[标]申请(专利权)人(译)	阿尔卑斯电气株式会社		
申请(专利权)人(译)	阿尔卑斯电气有限公司		
当前申请(专利权)人(译)	阿尔卑斯电气有限公司		
[标]发明人	KAWAHATA KEN 가와하따겐		
发明人	가와하따겐		
IPC分类号	G02F1/1368 G02F1/1362 H01L29/786 G02F1/1343 G02F1/136		
CPC分类号	G02F1/136213 G02F1/136227		
代理人(译)	韩国专利公司 CHO, YOUNG WON		
优先权	1999177533 1999-06-23 JP		
其他公开文献	KR100375187B1		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

串扰质量没有受伤。提供了一种尝试改善孔径比的液晶显示器。在透明像素电极(6)的两侧,以及源极布线(2),第二绝缘层介于源极布线(2)和透明像素电极(6)之间,辅助电容抵消了产生的寄生电容的大小差异通过复制源极布线(2)和每个透明像素电极(6),形成每个透明像素电极(6)和相邻的源极布线(2)之间的复制宽度。辅助电容包括对源极布线(2)的侧电极和在间隔中放置第一绝缘层的辅助电极(7)所做的容量,并且安装在源极布线(2)的下侧到不同的侧电极。液晶显示器。

