

(19)대한민국특허청(KR)
(12) 공개특허공보(A)(51) Int. Cl.⁷
G02F 1/133(11) 공개번호 10-2005-0035394
(43) 공개일자 2005년04월18일(21) 출원번호 10-2003-0071051
(22) 출원일자 2003년10월13일(71) 출원인 삼성전자주식회사
경기도 수원시 영통구 매탄동 416
(72) 발명자 김병석
경기도수원시팔달구영통동972-2주공아파트835동1102호

(74) 대리인 김동진

심사청구 : 없음

(54) 액정 표시 장치의 구동 장치

요약

본 발명의 실시예에 따른 게이트 전압 발생부는, 제1 내지 제4 트랜지스터, 저항, 캐패시터, 다이오드, 전압원을 포함한다. 여기서, 제1 트랜지스터는 베이스단에 펄스 형태의 게이트 선택 신호를 인가받는다. 이때, 제1 트랜지스터는 게이트 선택 신호가 하이 레벨이면 턴 온되고, 로우 레벨이면 턴 오프된다. 제2 트랜지스터는 제1 트랜지스터가 턴 온되면 턴 오프되고, 제1 트랜지스터가 턴 오프되면 턴 온 되도록 구성된다. 제3 트랜지스터는 제2 트랜지스터가 턴 온되면, 같이 턴 온되도록 구성된다. 이때, 제3 트랜지스터의 베이스단과 컬렉터단 사이에는 캐패시터가 연결되어, 제2 트랜지스터가 턴 온된 후에, 일정 시간 지나서 턴 온되도록 동작한다. 제4 트랜지스터는 게이트 선택 신호가 하이 레벨이면 턴 온되고, 로우 레벨이면 턴 오프 되도록 구성되어 있다. 제4 트랜지스터가 턴 온되면 전압원에 의하여 인가된 신호를 게이트 온 신호 출력단에 인가하고, 턴 오프되면 전압원으로부터의 신호를 차단하여, 캐패시터에 충전된 전압이 방전되도록 하며, 이에 따른 신호 파형이 출력단에 인가되도록 한다. 이때, 캐패시터에 충전된 전압은 제2 및 제3 트랜지스터가 턴 온되어 제공하는 방전 경로를 통하여 방전된다.

대표도

도 4

명세서

도면의 간단한 설명

도 1은 일반적인 액정 표시 장치에서 단위 화소에 대한 등가회로이다.

도 2는 종래 기술에 따른 킥백 전압 최소화를 위한 게이트 온 오프 신호의 파형도이다.

도 3은 본 발명의 실시예에 따른 액정 표시 장치를 설명하기 위한 도면이다.

도 4는 본 발명의 실시예에 따른 게이트 전압 발생부의 회로도이다.

도 5는 도 4에 도시된 회로에서 입력단과 출력단 및 게이트 선택 신호의 파형을 각각 나타낸 도이다.

도 6은 본 발명의 실시예에 따라 출력되는 게이트 온 오프 신호 파형을 나타내는 도이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정 표시 장치의 구동 장치에 관한 것으로, 더욱 상세하게는 킥백 전압을 최소화하기 위한 액정 표시 장치의 구동 장치에 관한 것이다.

일반적으로, 액정 표시 장치는 두 기관 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기관에 투과되는 빛의 양을 조절함으로써, 원하는 화상 신호를 얻는 표시 장치이다.

이러한 액정 표시 장치의 기관 위에는 서로 평행한 복수의 게이트선과 이 게이트선에 절연되어 교차하는 복수의 데이터선이 형성되며, 이들 게이트선과 데이터선에 의해 둘러싸인 영역이 하나의 화소를 규정한다. 각 화소의 게이트선과 데이터선이 교차하는 부분에는 TFT(Thin Film Transistor)가 형성된다.

도 1은 일반적인 액정 표시 장치에서 단위 화소에 대한 등가회로이다.

도 1에 도시된 바와 같이, TFT(10)의 게이트 전극(g), 소스 전극(s), 드레인 전극(d)은 각각 게이트선(Gn), 데이터선(Dm), 화소 전극(P)에 연결되고, 화소 전극(P)과 공통 전극(Com) 사이에는 액정 물질이 형성되는데 이를 등가적으로 액정 용량(Clc)으로 나타내었다. 그리고, 화소 전극(P)과 전단 게이트선(Gn-1) 사이에는 축적 용량(Cst)이 형성되며, 게이트 전극과 드레인 전극 사이에는 오정렬(misalignment) 등에 기인한 기생 용량(Cgd)이 생긴다. 액정 용량(Clc)과 축적 용량(Cst)은 액정 표시 장치가 구동해야 하는 부하로서 작용한다.

이와 같은 액정 표시 장치는 표시하고자 하는 게이트선(Gn)에 연결된 게이트 전극에 게이트 온 전압(Von)을 인가하여 TFT(10)를 도통시킨 후에, 화상 신호를 나타내는 데이터 전압을 소스 전극(S)에 인가하여 이 데이터 전압을 드레인 전극(d)에 인가하도록 한다. 그러면, 상기 데이터 전압은 화소 전극(P)을 통해 각각 액정 용량(Clc)과 축적 용량(Cst)에 인가되고, 화소 전극(P)과 공통 전극(Com)의 전위차에 의해 전계가 형성된다.

한편, TFT가 온 상태로 된 경우에 액정 용량(Clc) 및 축적 용량(Cst)에 인가된 전압은 TFT가 오프 상태로 된 후에도 계속 지속되어야 하나, 게이트 전극과 드레인 전극 사이에 있는 기생 용량(Cgd) 때문에, 화소 전극에 인가된 전압은 왜곡이 생기게 된다. 이와 같이 왜곡된 전압을 킥백 전압(Kick-back)이라하는데, 이 킥백 전압(Vk)은 다음의 수학적 식 1으로 구해진다.

$$V_k = \frac{C_{gd}}{C_{lc} + C_{st} + C_{gd}} (V_{on} - V_{off}) \quad \text{수학적 식 1}$$

상기 킥백 전압(Vk)이 커지면, 프레임간 화질 변동이 커지게 되므로 플리커링(flickering)이 발생하게 된다. 구동 측면에서, 상기 킥백 전압(Vk)을 줄이는 방법으로 Von 전압을 낮추는 방법이 많이 사용되고 있다.

도 2는 종래 기술에 따른 킥백 전압 최소화를 위한 게이트 온 오프 신호의 파형도이다.

Von 전압 전체를 낮추면, TFT의 구동능력이 떨어지게 되어 2에서와 같이, Von에서 Voff로의 천이 시간 부근에서만 Von 전압을 낮추는 방법이 많이 사용되고 있다.

발명이 이루고자 하는 기술적 과제

본 발명의 목적은, 킥백 전압 보상 회로에서 게이트 온 전압의 충전률 저하를 개선하는 액정 표시 장치의 구동 장치를 제공하는데 있다.

발명의 구성 및 작용

상기한 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치의 구동 장치는, 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스 전극 및 드레인 전극을 가지는 다수의 박막 트랜지스터, 상기 박막 트랜지스터의 상기 드레인 전극에 연결되는 화소 전극, 및 상기 화소 전극에 대향되어 형성된 공통 전극을 포함하는 액정 패널; 상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 신호를 인가하는 게이트 구동부; 상기 데이터선에 데이터 신호를 인가하는 소스 구동부; 게이트 온 전압 및 게이트 오프 전압을 발생시켜 상기 게이트 구동부로 공급하는 게이트 전압 발생부를 포함하고, 상기 게이트 온 전압은 다수의 전압 강하 구간을 포함하는 것을 특징으로 한다.

여기서, 상기 게이트 온 전압은 두 개의 전압 강하 구간을 포함하는 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

도 3은 본 발명의 실시예에 따른 액정 표시 장치를 설명하기 위한 도면이다.

도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치는 액정 패널(100), 게이트 구동부(200), 소스 구동부(300), 게이트 전압 발생부(400)를 포함한다.

액정 패널(100)은 게이트 신호를 전달하기 위한 다수의 게이트선(G)과 이 게이트선(G)과 절연되어 교차하는 다수의 데이터선(D)이 형성되어 있다. 하나의 게이트선과 하나의 데이터선이 교차하여 이루어지는 행렬 형태의 각각 화소 영역에는 박막 트랜지스터(TFT)가 형성되어 있으며, 도 2에서는 설명의 편의상, 한 개의 화소에 대한 등가회로만을 도시하였다. 상기 박막 트랜지스터(TFT)의 게이트 전극은 상기 게이트선(G)에 연결되고, 소스 전극은 상기 데이터선(D)에 연결되며, 드레인 전극은 액정 패널의 하부 기판에 형성된 화소 전극에 연결된다. 또한, 상기 하부 기판에 대향하여 형성된 상부 기판에는 공통 전극이 형성되어 있다.

게이트 구동부(200)는 상기 게이트선(G)에 상기 박막 트랜지스터(TFT)를 온/오프 시키기 위한 게이트 신호를 인가한다.

소스 구동부(300)는 도시하지 않은 타이밍 컨트롤러로부터 출력되는 신호에 의해 구동하여 게이트 구동부(200)의 구동에 따라 데이터 신호를 모든 데이터 선에 인가한다.

게이트 전압 발생부(400)는 도시하지 않은 타이밍 컨트롤러(timing controller)로부터 게이트 선택 신호(CPV) 등의 제어 신호를 입력받아 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 생성하여 상기 게이트 구동부(200)로 공급한다.

다음은, 도 4를 참조하여, 게이트 온 전압(Von)을 출력하기 위한 본 발명의 실시예에 따른 게이트 전압 발생부(400)의 구동 회로 및 동작을 상세히 설명한다.

도 4는 본 발명의 실시예에 따른 게이트 전압 발생부의 회로도이다.

도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 게이트 전압 발생부는, 제1 내지 제4 트랜지스터(Q1, Q2, Q3, Q4), 저항(R1~R11), 캐패시터(C1, C2), 다이오드(D), 전압원(Vn)을 포함한다.

여기서, 상기 제1 및 제2 트랜지스터(Q1, Q2)는 NPN 트랜지스터이고, 상기 제3 및 제4 트랜지스터(Q3, Q4)는 PNP 트랜지스터이다.

상기 제1 트랜지스터(Q1)는 베이스단에 연결된 저항(R11)을 통해 펄스 형태의 게이트 선택 신호(CPV)를 인가받는다.

이때, 상기 제1 트랜지스터(Q1)는 상기 게이트 선택 신호(CPV)가 하이 레벨이면 턴 온되고, 로우 레벨이면 턴 오프된다.

상기 제2 트랜지스터(Q2)는 베이스단이 저항(R9)을 통해 상기 제1 트랜지스터(Q1)의 콜렉터단과 상기 캐패시터(C1)에 연결되어, 상기 제1 트랜지스터(Q1)가 턴 온되면 턴 오프되고, 상기 제1 트랜지스터(Q1)가 턴 오프되면 턴 온 되도록 구성된다.

상기 제3 트랜지스터(Q3)는 베이스단이 상기 제2 트랜지스터(Q2)의 콜렉터단에 연결되어, 상기 제2 트랜지스터(Q2)가 턴 온되면, 같이 턴 온되도록 구성된다.

이때, 상기 제3 트랜지스터(Q3)의 베이스단과 콜렉터단 사이에는 캐패시터(C2)가 연결되어, 상기 제2 트랜지스터(Q2)가 턴 온된 후에, 일정 시간 지나서 턴 온되도록 동작한다. 여기서, 상기 캐패시터(C2)는 기생 캐패시터인 것이 바람직하나, 직접 부품을 실장할 수도 있다.

상기 제4 트랜지스터(Q4)는 상기 게이트 선택 신호(CPV)가 하이 레벨이면 턴 온되고, 로우 레벨이면 턴 오프 되도록 구성되어 있다.

즉, 상기 제4 트랜지스터(Q4)가 턴 온되면 상기 전압원(Vn)에 의하여 인가된 신호를 게이트 온 신호(Von) 출력단에 인가하고, 턴 오프되면 전압원(Vn)으로부터의 신호를 차단하여, 상기 캐패시터(C1)에 충전된 전압이 방전되도록 하며, 이에 따른 신호 파형이 출력단에 인가되도록 한다.

이때, 상기 캐패시터(C1)에 충전된 전압은 상기 제2 및 제3 트랜지스터(Q2, Q3)가 턴 온되어 제공하는 방전 경로를 통하여 방전된다.

그러면, 상기한 게이트 전압 발생부의 동작을 도 5를 참조하여 설명한다.

도 5는 도 4에 도시된 회로에서 입력단과 출력단 및 게이트 선택 신호의 파형을 각각 나타낸 도이다.

먼저, 도 5에 도시된 바와 같이, 상기 제1 트랜지스터(Q1)의 베이스단에 하이 레벨인 게이트 선택 신호(CPV)가 인가되면, 제1 트랜지스터(Q1)는 턴 온되어, 상기 제2 트랜지스터(Q2)는 턴 오프된다.

이어, 상기 제3 트랜지스터(Q3)도 턴 오프되며, 상기 제4 트랜지스터(Q4)는 턴 온된다.

그러므로 상기 제4 트랜지스터(Q4)의 에미터단에 인가된 전압은 방전 저항(R10)에 인가되어 일정 레벨의 게이트 온 전압(Von)을 출력한다.

다음, 상기 제2 트랜지스터(Q2)의 베이스단에 로우 레벨인 게이트 선택 신호(CPV)가 인가되면, 제1 트랜지스터(Q1)는 턴 오프되어, 상기 제2 트랜지스터(Q2) 턴 온된다.

이어, 상기 제3 트랜지스터(Q3)도 턴 온되며, 상기 제4 트랜지스터(Q4)는 턴 오프된다.

상기 제4 트랜지스터(Q4)가 턴 오프되면, 상기 전압원(Vn)으로부터의 전압 공급은 차단되고, 상기 캐패시터(C1)에 충전된 전압은 방전하게 되는데, 이때, 상기 제2 및 제3 트랜지스터(Q2, Q3)의 턴 온 동작에 따라 제1 및 제2 방전 경로가 형성되므로, 출력단에 인가되는 게이트 온 전압(Von)은 도 5에서와 같은 파형을 갖는다.

결국, 본 발명의 실시예에 따른 게이트 전압 발생부(400)의 출력단을 통해 출력되는 신호 파형은 도 5에서와 같이 두 단계의 전압 강하 구간을 갖는다.

한편, 본 발명의 실시예에서는 상기 방전 경로를 두 단계로 형성하였지만, 그 이상 형성할 수도 있다.

도 6은 본 발명의 실시예에 따라 출력되는 게이트 온 오프 신호 파형을 나타내는 도이다.

상기 도 5에서 출력단 파형인 게이트 온 전압(Von)은 상기 게이트 구동부(200)에 입력되고, 게이트 구동부(200)는 액정 패널(100) 구동시 게이트 라인에 도 6에서와 같은 게이트 온 오프 신호를 인가한다.

본 발명에서는 게이트 온 전압에서 게이트 오프 전압으로 천이되는 부근에서의 전압 강하를 여러 단계로 나누어 나타나도록 게이트 온 전압을 발생시킴으로써, 전압 강하가 발생하는 시점은 종래 기술과 같으나, 그 충전률은 증대된 것을 알 수 있다.

따라서, 본 발명의 실시예에 따르면, 킥백 전압을 보상하기 위한 게이트 온 전압의 전압 강하에 따른 충전률 저하를 개선할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위 내에서 당업자에 의해 다양하게 변형 실시될 수 있다.

발명의 효과

본 발명에 따르면, 액정 표시 장치의 킥백 전압 보상 회로에서 게이트 온 전압의 충전률 저하를 개선할 수 있다.

(57) 청구의 범위

청구항 1.

다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스 전극 및 드레인 전극을 가지는 다수의 박막 트랜지스터, 상기 박막 트랜지스터의 상기 드레인 전극에 연결되는 화소 전극, 및 상기 화소 전극에 대향되어 형성된 공통 전극을 포함하는 액정 패널;

상기 게이트선에 상기 박막 트랜지스터를 온/오프 시키기 위한 게이트 신호를 인가하는 게이트 구동부;

상기 데이터선에 데이터 신호를 인가하는 소스 구동부; 및

게이트 온 전압 및 게이트 오프 전압을 발생시켜 상기 게이트 구동부로 공급하는 게이트 전압 발생부를 포함하고, 상기 게이트 온 전압은 다수의 전압 강하 구간을 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.


청구항 2.

제1항에서,


상기 게이트 온 전압은 두 개의 전압 강하 구간을 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.

도면


도면1




도면2




도면3




도면4



도면5



도면6



专利名称(译)	液晶显示装置的驱动装置		
公开(公告)号	KR1020050035394A	公开(公告)日	2005-04-18
申请号	KR1020030071051	申请日	2003-10-13
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	KIM BYOUNGSUK		
发明人	KIM,BYOUNGSUK		
IPC分类号	G02F1/133		
外部链接	Espacenet		

摘要(译)

根据本发明实施例的栅极电压发生器包括第一至第四晶体管，电阻器，电容器，二极管和电压源。这里，第一晶体管在基端接收脉冲形式的栅极选择信号。此时，第一晶体管在栅极选择信号处于高电平时导通，而在栅极选择信号处于低电平时截止。第二晶体管被配置为当第一晶体管导通时截止，并且当第一晶体管截止时导通。第三晶体管被配置为在第二晶体管导通时导通。此时，电容器连接在第三晶体管的基端和集电极端之间，第二晶体管导通，然后在预定时间之后导通。第四晶体管被配置为当栅极选择信号处于高电平时导通，而当栅极选择信号处于低电平时截止。所述第四晶体管具有一转上由电压源施加到所施加的信号的上信号输出栅极导通时，转身时关闭以中断从电压源的信号，并排出在电容器中充电的电压，因此，输出级的信号波形它应该被应用。此时，电容器中充电的电压通过由第二和第三晶体管导通提供的放电路径放电。

