

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.⁷
G02F 1/133

(11) 공개번호 10-2005-0053848
(43) 공개일자 2005년06월10일

(21) 출원번호 10-2003-0087084
(22) 출원일자 2003년12월03일

(71) 출원인 삼성전자주식회사
경기도 수원시 영통구 매탄동 416

(72) 발명자 박기찬
경기도수원시팔달구영통동황골마을주공1단지124동503호
김철호
경기도의정부시호원동422우남1차아파트102동901호
김철민
경기도성남시분당구서현동시범단지삼성아파트110동702호
박태형
경기도용인시수지읍풍덕천2동성우현대아파트신정마을807동1802호
문국철
경기도수원시팔달구영통동벽적골주공아파트904동1001호
김일곤
서울특별시영등포구신길7동삼환아파트101동1106호

(74) 대리인 유미특허법인

심사청구 : 없음

(54) 액정 표시 장치

요약

본 발명에 따른 액정 표시 장치는 표시 영역과 그 주변 영역을 가지며 주변 영역에는 구동 회로가 형성되어 있는 제1 액정 패널, 표시 영역과 그 주변 영역을 가지며 주변 영역에는 구동 회로가 형성되어 있는 제2 액정 패널, 제1 액정 패널 및 제2 액정 패널의 구동 회로 사이를 연결하는 연결 부재를 포함한다. 이로 인하여 액정 표시 장치에 있어서 표시 영역의 밖에 위치하는 복수의 구동 회로를 제1 액정 패널 및 제2 액정 패널로 분산 배치하여 액정 표시 장치의 크기를 줄일 수 있다.

대표도

도 1

색인어

SOG, 박막 트랜지스터, 소형, 보조 패널

명세서

도면의 간단한 설명

- 도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 구성을 개략적으로 나타낸 도면이고,
- 도 2는 본 발명의 액정 표시 장치의 표시 셀 어레이 회로에서 일 화소에 대한 배치도이고,
- 도 3은 도 2의 박막 트랜지스터 표시관을 III-III' 선을 따라 잘라 도시한 단면도이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정 표시 장치에 관한 것이다.

최근 들어 정보 처리 기기는 다양한 형태, 다양한 기능, 더욱 빨라진 정보 처리 속도를 갖도록 급속하게 발전되고 있다. 이러한 정보처리 장치에서 처리된 정보는 전기적인 신호 형태를 갖는다. 사용자가 정보처리 장치에서 처리된 정보를 육안으로 확인하기 위해서는 인터페이스 역할을 하는 디스플레이 장치를 필요로 한다.

최근에 액정 표시 장치가 대표적인 CRT방식의 디스플레이 장치에 비하여, 경량, 소형이면서, 고해상도, 저전력 및 친환경적인 잇점을 가지며 풀 컬러화가 가능하여 차세대 디스플레이 장치로 부각되고 있다.

액정 표시 장치는 액정의 특정한 분자배열에 전압을 인가하여 다른 분자배열로 변환시키고, 이러한 분자 배열에 의해 발광하는 액정 셀의 복굴절성, 선팅성, 2색성 및 광산란 특성 등의 광학적 성질의 변화를 시각 변화로 변환하는 것으로, 액정 셀에 의한 빛의 변조를 이용한 디스플레이이다.

액정 표시 장치는 크게 TN(Twisted Nematic) 방식과 STN(Super-Twisted Nematic)방식으로 나뉘고, 구동방식의 차이로 스위칭 소자 및 TN 액정을 이용한 액티브 매트릭스(Active matrix)표시 방식과 STN 액정을 이용한 패시브 매트릭스(passive matrix)표시 방식이 있다.

이 두 방식의 큰 차이점은 액티브 매트릭스 표시 방식은 박막 트랜지스터 표시관을 사용하는 점이며, 이것은 박막 트랜지스터를 이용하여 각각의 화소를 구동하는 방식이며, 패시브 매트릭스 표시방식은 트랜지스터를 사용하지 않기 때문에 이와 관련한 복잡한 회로를 필요로 하지 않는다.

박막 트랜지스터 액정 표시 장치는 반도체층을 비정질 규소를 이용하거나 다결정 규소를 이용하느냐에 따라 구분된다. 다결정 규소 박막 트랜지스터 액정 표시 장치는 소비전력이 작고, 가격이 저렴하지만 비정질 규소 박막 트랜지스터 액정 표시 장치와 비교하여 박막 트랜지스터의 제조 공정이 복잡하다. 그래서, 비정질 규소 박막 트랜지스터 액정 표시 장치는 대면적이 용이하고 수율이 높아서 주로 노트북 PC, LCD 모니터, HDTV 등의 대화면 디스플레이 장치에 적용되는 반면에 다결정 규소 박막 트랜지스터 액정 표시 장치는 IMT-2000 휴대용 전화기의 디스플레이와 같이 소형 디스플레이 장치에 주로 적용된다.

다결정 규소 박막 트랜지스터 액정 표시 장치는 셀 어레이 회로와 박막 트랜지스터 액정 표시 장치를 구동시키기 위한 구동 회로 및 구동 회로에 입력되는 화상 신호 및 주사 신호를 발생하기 위한 각종 주변 회로 소자들을 하나의 유리 기판 위에 모두 집적시키는 SOG(system on glass)를 구현하고 있다.

그런데, SOG 방식의 다결정 규소 박막 트랜지스터 액정 표시 장치를 소형 디스플레이 장치에 적용하기 위해서는 즉, SOG 방식의 다결정 규소 박막 트랜지스터 액정 표시 장치의 크기를 줄이기 위해서는 셀 어레이 회로, 구동 회로 및 각종 주변 회로 소자들의 크기를 줄여야만 한다.

그러나, 셀 어레이 회로와 셀 어레이 회로의 주변에 형성되는 구동 회로 및 각종 주변 회로 소자들의 크기를 줄이는 되는 한계가 있다.

발명이 이루고자 하는 기술적 과제

본 발명이 이루고자 하는 기술적 과제는 소형 디스플레이 장치에 적용할 수 있는 작은 크기의 다결정 규소 박막 트랜지스터 표시관을 제공하는 것이다.

발명의 구성 및 작용

이러한 과제를 이루기 위하여 본 발명에서는 다음과 같은 액정 표시 장치를 마련한다.

보다 상세하게는 표시 영역과 그 주변 영역을 가지며 주변 영역에는 구동 회로가 형성되어 있는 제1 액정 패널, 표시 영역과 그 주변 영역을 가지며 주변 영역에는 구동 회로가 형성되어 있는 제2 액정 패널, 제1 액정 패널 및 제2 액정 패널의 구동 회로 사이를 연결하는 연결 부재를 포함하는 액정 표시 장치를 마련한다.

여기서 제2 액정 패널의 크기는 제1 액정 패널의 크기에 비해 작거나 같게 이루어지는 것이 바람직하다.

또한 제1 액정 패널은 표시 영역에 게이트선, 데이터선, 화소 전극 및 박막 트랜지스터가 형성되어 있고 주변 영역에 게이트선 또는 데이터선과 전기적으로 연결되어 있는 구동 회로가 형성되어 있는 제1 하부 표시관, 제1 하부 표시관과 대향하고 있는 제1 상부 표시관, 제1 하부 표시관과 제1 상부 표시관 사이에 주입되어 있는 액정층을 포함하는 것이 바람직하다.

또한 제2 액정 패널은 표시 영역에 게이트선, 데이터선, 화소 전극 및 박막 트랜지스터가 형성되어 있고 주변 영역에 게이트선 또는 데이터선과 전기적으로 연결되어 있는 구동 회로가 형성되어 있는 제2 하부 표시관, 제2 하부 표시관과 대향하고 있는 제2 상부 표시관, 제2 하부 표시관과 제2 상부 표시관 사이에 주입되어 있는 액정층을 포함하는 것이 바람직하다.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 발명의 한 실시예에 따른 액정 표시 장치의 구성을 개략적으로 나타낸 도면이다.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치(300)는 제1 상부 표시판(도시하지 않음)과 제1 하부 표시판(110p)을 가지는 제1 액정 패널(300p) 및 제2 상부 표시판(도시하지 않음)과 제2 하부 표시판(110q)을 가지는 제2 액정 패널(300q)을 포함하고 있으며, 제1 액정 패널과 제2 액정 패널(300q)은 FPC 필름(Flexible printed circuit film) 따위의 연결 부재(503q)에 의해 상호 연결되어 있다.

제1 액정 패널(300p)은 화상을 표시하는 주 패널로 액정 표시 장치의 외부 회로(도시하지 않음)로부터 구동 신호를 인가 받을 수 있게 외부 회로와 제1 액정 패널(300p)을 연결하는 FPC 필름 따위의 연결 부재(503p)를 구비한다. 또한, 제2 액정 패널(300q)은 제1 액정 패널(300p)을 보조하는 보조 패널로 제1 액정 패널(300p)의 크기보다 크지 않게 형성되어 있다. 즉, 제2 액정 패널(300q)은 제1 액정 패널(300p)의 크기보다 작거나 같게 형성되어 있다.

제1 및 제2 액정 패널(300p, 300q)은 각각 제1 및 제2 하부 표시판(110p, 11q)과 제1 및 제2 하부 표시판(110p, 110q)의 표시 영역(A) 위에 대향하고 있는 제1 및 제2 상부 표시판(도시하지 않음) 사이에 액정층(도시하지 않음)을 포함한다.

제1 및 제2 하부 표시판(110p, 110q)은 각각 표시 영역(A)과 표시 영역(A)을 제외한 주변 영역(B)으로 구분된다.

표시 영역(A)에는 표시 셀 어레이 회로가 형성되어 있으며, 표시 셀 어레이 회로는 행 방향으로 연장된 m 개의 데이터선들(DL1~DLm)과 열 방향으로 연장된 n 개의 게이트선들(GL1~GLn)을 포함한다.

데이터선(DL1~DLm)들과 게이트선(GL1~GLn)들의 각 교차점들에는 표시용 박막 트랜지스터(Q)가 형성되어 있다. 표시용 박막 트랜지스터(Q)의 소스 전극은 데이터선(DLi)에 연결되고, 게이트 전극은 게이트선(GLi)에 연결된다. 표시용 박막 트랜지스터(Q)의 드레인 전극은 투명 화소 전극(PE)에 연결된다. 투명 화소 전극(PE)과 제1 및 제2 상부 표시판(도시하지 않음)에 형성된 투명 공통 전극(CE)의 사이에 액정(LC)이 위치하게 된다.

그러므로, 투명 화소 전극(PE)과 투명 공통 전극(CE) 사이에 인가된 전압에 의해 액정 배열이 제어되어 통과되는 광량이 조절되고 각 픽셀의 계조 표시를 하게 된다.

그리고 주변 영역(B)에는 게이트선(GL1~GLn)을 구동하는 게이트 구동 회로(410), 데이터선(DL1~DLm)을 구동하는 데이터 구동 회로(510), 및 게이트 구동 회로(410)와 데이터 구동 회로(510)에 입력되는 화상 신호 및 주사 신호를 발생하기 위한 각종 회로 소자(61, 62, 63)들이 형성되어 있다. 여기서 게이트 구동 회로(410)와 데이터 구동 회로(510)에 입력되는 화상 신호 및 주사 신호를 발생하기 위한 레벨슈프터(level shifter), DC/DC 컨버터(DC-to-DC converter), Vcom 생성기(generator), γ 전압 생성기(γ -reference voltage generator), 타이밍 신호 생성기(timing signal generator) 등의 각종 회로 소자(61, 62, 63) 중 회로 소자(61)는 제1 하부 표시판(110p)의 주변 영역(B)에 형성되어 있고, 회로 소자(62, 63)는 제2 하부 표시판(110q)의 주변 영역(B)에 형성되어 있다. 즉, 종래 기술에 따른 하나의 액정 표시 장치용 표시판의 주변 영역에 전부 형성되어 있던 각종 회로 소자를 두 개의 액정 표시 장치용 표시판의 주변 영역에 각각 분산하여 배치함으로써, 액정 표시 장치의 크기를 줄일 수 있다. 여기서는 각종 회로 소자(61, 62, 63)를 3개만 도시하였으나, 회로 소자의 수와 위치는 변경하여 형성할 수 있다.

그러면, 표시 셀 어레이 회로의 표시용 박막 트랜지스터(Q)에 대해서 도면을 참조하여 상세히 설명한다. 이하에서는 제1 액정 패널의 표시 영역(A)에 형성되어 있는 박막 트랜지스터(Q)를 예로 들어 설명한다.

도 2는 본 발명의 표시 셀 어레이 회로에서 일 화소에 대한 배치도이고, 도 3은 도 2의 박막 트랜지스터 표시판을 III-III 선을 따라 잘라 도시한 단면도이다.

도 2 및 도 3에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 형성되어 있는 표시 셀 어레이 회로는 투명한 절연 기판(110) 위에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있다. 차단층(111) 위에 소스 영역(153), 드레인 영역(155), 채널 영역(154) 및 저농도 도핑 영역(lightly doped drain)(152)이 포함된 다결정 규소층(150)이 형성되어 있다. 저농도 도핑 영역(152)은 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지한다. 소스 영역(153)과 드레인 영역(155)은 N형 또는 P형 도전형 불순물이 고농도로 도핑되고, 채널 영역(154)에는 불순물이 도핑되지 않는다.

다결정 규소층(150)을 포함하는 기판(110) 위에는 게이트 절연막(140)이 형성되어 있다.

그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부는 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성(도시하지 않음)할 수 있다.

또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일부는 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)이 된다. 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성할 수 있다.

게이트선(121) 및 유지 전극선(131)은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금[보기: 알루미늄-네오디뮴(Nd) 합금] 등 알루미늄 계열의 금속으로 이루어진다.

게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에는 제1 층간 절연막(601)이 형성되어 있다. 절연막(601)은 SiO₂/SiN로 이루어진 이중층으로 형성한다. SiO₂ 단일층보다는 SiO₂/SiN 이중층으로 형성하면 SiO₂ 단일층으로 형성할 때보다 박막 트랜지스터의 신뢰성이 향상된다.

제1 층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(141, 142)를 포함하고 있다.

제1 층간 절연막(601) 위에는 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부 또는 분지형 부분은 제1 접촉구(141)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분은 박막 트랜지스터의 소스 전극(173)으로 사용된다. 데이터선(171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있다.

그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(142)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.

데이터선(171) 및 드레인 전극(175)은 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위의 몰리브덴 계열의 금속으로 이루어진다.

데이터선(171) 및 드레인 전극(175)을 포함하는 제1 층간 절연막(601) 위에 제2 층간 절연막(602)이 형성되어 있다. 이러한 제2 층간 절연막(602)은 드레인 전극(175)을 드러내는 제3 접촉구(143)를 가진다.

제2 층간 절연막(602) 위에는 제3 접촉구(143)를 통해 드레인 전극(175)과 연결되어 있는 화소 전극(190)이 형성되어 있다.

이러한 본 발명의 실시예에 따른 액정 표시 장치는 이외에도 여러 가지 변형된 형태 및 방법으로 제조할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

발명의 효과

이상에서 설명한 바와 같이 본 발명에 따르면 액정 표시 장치의 표시 영역에 화상 신호 및 주사 신호 따위의 구동 신호를 인가하는 복수의 구동 회로를 두 개의 패널에 분산시켜 형성함으로써 패널의 크기를 줄일 수 있다. 따라서, 소형 디스플레이 장치에 적용할 수 있는 작은 크기의 액정 표시 장치를 제공하는 것이 가능하다.

(57) 청구의 범위

청구항 1.

표시 영역과 그 주변 영역을 가지며 상기 주변 영역에는 구동 회로가 형성되어 있는 제1 액정 패널,

표시 영역과 그 주변 영역을 가지며 상기 주변 영역에는 구동 회로가 형성되어 있는 제2 액정 패널,

상기 제1 액정 패널 및 제2 액정 패널의 구동 회로 사이를 연결하는 연결 부재

를 포함하는 액정 표시 장치.

청구항 2.

제1항에서,

상기 제2 액정 패널의 크기는 상기 제1 액정 패널의 크기에 비해 작거나 같은 액정 표시 장치.

청구항 3.

제1항에서,

상기 제1 액정 패널은

상기 표시 영역에 게이트선, 데이터선, 화소 전극 및 박막 트랜지스터가 형성되어 있고 상기 주변 영역에 상기 게이트선 또는 상기 데이터선과 전기적으로 연결되어 있는 구동 회로가 형성되어 있는 제1 하부 표시판,

상기 제1 하부 표시판과 대향하고 있는 제1 상부 표시판,

상기 제1 하부 표시판과 제1 상부 표시판 사이에 주입되어 있는 액정층

을 포함하는 액정 표시 장치.

청구항 4.

제1항에서,

상기 제2 액정 패널은


상기 표시 영역에 게이트선, 데이터선, 화소 전극 및 박막 트랜지스터가 형성되어 있고 상기 주변 영역에 상기 게이트선 또는 상기 데이터선과 전기적으로 연결되어 있는 구동 회로가 형성되어 있는 제2 하부 표시판,

상기 제2 하부 표시판과 대향하고 있는 제2 상부 표시판,


상기 제2 하부 표시판과 제2 상부 표시판 사이에 주입되어 있는 액정층을 포함하는 액정 표시 장치.

도면


도면1



도면2



도면3



专利名称(译)	液晶显示器		
公开(公告)号	KR1020050053848A	公开(公告)日	2005-06-10
申请号	KR1020030087084	申请日	2003-12-03
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	PARK KEECHAN 박기찬 KIM CHULHO 김철호 KIM CHEOLMIN 김철민 PARK TAEHYEONG 박태형 MOON KOOKCHUL 문국철 KIM ILGON 김일곤		
发明人	박기찬 김철호 김철민 박태형 문국철 김일곤		
IPC分类号	G02F1/133		
外部链接	Espacenet		

摘要(译)

根据本发明的液晶显示器包括显示区域和连接第一液晶面板的连接构件，其中驱动电路形成在其中形成有驱动电路的第二液晶面板的周边区域中。具有显示区域和外围区域的外围区域，以及具有外围区域的第二液晶面板和第一液晶面板的驱动电路。由此，分散地设置在显示区域外部的多个驱动电路分散地设置在第一液晶面板和第二液晶面板上，并且可以减小液晶显示器的尺寸。SOG，薄膜晶体管，微型，支撑面板。