



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2008-0068192
(43) 공개일자 2008년07월23일

(51) Int. Cl.

G02F 1/1335 (2006.01) G02F 1/13 (2006.01)

G02F 1/136 (2006.01)

(21) 출원번호 10-2007-0005596

(22) 출원일자 2007년01월18일

심사청구일자 없음

(71) 출원인

삼성전자주식회사

경기도 수원시 영통구 매탄동 416

(72) 발명자

주진호

서울 마포구 도화1동 마포삼성아파트 110-1203

황보상우

서울 송파구 잠실7동 우성아파트 3동 503호

(뒷면에 계속)

(74) 대리인

조희원

전체 청구항 수 : 총 9 항


(54) 액정 표시 패널

(57) 요약

본 발명은 유리 기판을 형성하는 비용을 절감할 수 있는 액정 표시 패널에 관한 것이다.

본 발명에 따른 액정 표시 패널은 무연마 상태의 제 1 기판; 상기 제 1 기판과 대향되며 연마 상태의 제 2 기판; 및 상기 제 1 기판 및 제 2 기판 사이에 개재되는 액정을 포함한다.

대표도 - 도2



(72) 발명자

강민

서울 강남구 도곡1동 역삼럭키아파트 103-202

김시열

경기 용인시 상현동 861 만현마을8단지 두산위브아파트 806동1601호

특허청구의 범위

청구항 1

무연마 상태의 제 1 기관;

상기 제 1 기관과 대향되며 연마 상태의 제 2 기관; 및

상기 제 1 기관 및 제 2 기관 사이에 개재되는 액정을 포함하는 액정 표시 패널.

청구항 2

제 1항에 있어서,

상기 제 1 기관은 게이트 라인;

상기 게이트 라인과 교차되게 형성되는 데이터 라인;

상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터;

상기 데이터 라인과 박막 트랜지스터를 덮는 무기 보호막;

상기 보호막 상에 형성되는 컬러필터;

상기 컬러필터를 관통하는 콘택홀에 의해 박막 트랜지스터와 접속하는 화소 전극을 포함하는 것을 특징으로 하는 액정 표시 패널.

청구항 3

제 1항에 있어서,

상기 제 1 기관은 데이터 라인;

상기 데이터 라인 상에 형성되는 컬러필터;

상기 컬러필터 상에 형성되는 버퍼층;

상기 버퍼층 상에 형성되는 게이트 라인;

상기 게이트 라인 및 버퍼층 상에 형성되는 게이트 절연막;

상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터;

상기 박막 트랜지스터 상에 형성되는 무기 보호막; 및

상기 박막 트랜지스터의 소스 및 드레인 전극과 연결되며 상기 게이트 절연막 상에 형성되는 화소 전극을 포함하는 것을 특징으로 하는 액정 표시 패널.

청구항 4

제 2항 또는 제 3항에 있어서,

상기 제 2 기관은

상기 대향 기관 상에 블랙 매트릭스;

상기 블랙 매트릭스 상에 형성되는 오버코트(overcoat)층; 및

상기 오버코트층 상에 형성되는 공통 전극을 포함하는 것을 특징으로 하는 액정 표시 패널.

청구항 5

제 2항 또는 3항에 있어서,

상기 제 1 기관은 상기 게이트 라인 하부에 형성되는 평탄화층을 더 포함하는 것을 특징으로 하는 액정 표시 패널.

청구항 6

제 1항에 있어서,

상기 제 1 기관은 블랙 매트릭스;

상기 블랙 매트릭스 상에 형성되는 오버코트층; 및

상기 오버코트층 상에 형성되는 공통 전극을 포함하는 것을 특징으로 하는 액정 표시 패널.

청구항 7

제 6항에 있어서,

상기 제 2 기관은 게이트 라인;

상기 게이트 라인과 교차되게 형성되는 데이터 라인;

상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터;

상기 데이터 라인과 박막 트랜지스터를 덮는 무기 보호막;

상기 보호막 상에 형성되는 컬러필터; 및

상기 컬러필터를 관통하는 콘택홀에 의해 박막 트랜지스터와 접속하는 화소 전극을 포함하는 것을 특징으로 하는 액정 표시 패널.

청구항 8

제 6항에 있어서,

상기 제 2 기관은 데이터 라인;

상기 데이터 라인 상에 형성되는 컬러필터;

상기 컬러필터 상에 형성되는 버퍼층;

상기 버퍼층 상에 형성되는 게이트 라인;

상기 게이트 라인 및 버퍼층 상에 형성되는 게이트 절연막;

상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터;

상기 박막 트랜지스터 상에 형성되는 무기 보호막; 및

상기 박막 트랜지스터의 소스 및 드레인 전극과 연결되며 상기 게이트 절연막 상에 형성되는 화소 전극을 포함하는 것을 특징으로 하는 액정 표시 패널.

청구항 9

제 7항 또는 제 8항에 있어서,

상기 제 2 기관은 상기 게이트 라인 하부에 형성되는 평탄화층을 더 포함하는 것을 특징으로 하는 액정 표시 패널.

명 세 서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정 표시 패널에 관한 것으로, 특히 유리 기판을 형성하는 비용을 절감할 수 있는 액정 표시 패널에 관한 것이다.

<19> 일반적으로 현대사회가 정보 사회화 되어감에 따라 정보 표시 장치의 하나의 액정 표시 장치(Liquid Crystal Display : LCD)의 중요성이 점차 증가하고 있다. 지금까지 가장 널리 사용되고 있는 CRT(Cathode Ray Tube)는 성능이나 가격의 측면에서 많은 장점이 있지만 소형화 또는 휴대성 측면에서 많은 단점이 있다. 반면에 액정 표시 장치는 가격 측면에서 다소 비싸지만 소형화, 경량화, 박형화 및 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 액정 표시 장치는 두 기판 사이에 주입된 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과하는 빛의 양을 조절함으로써 원하는 화상을 표시한다.

<20> 이러한 액정 표시 장치는 크게 화상을 표시하는 액정 표시 패널과, 액정 표시 패널을 구동하기 위해 구동부와, 액정 표시 패널에 광을 공급하는 백라이트 어셈블리로 구성된다. 액정 표시 패널은 컬러필터 어레이가 형성된 컬러필터 기판과, 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판과, 이들 사이에 합착되어 형성되는 액정을 포함한다.

<21> 박막 트랜지스터 기판 및 컬러필터 기판은 유리 기판 상에 여러가지 소자들이 형성된다. 이러한 유리 기판은 퓨전(Fusion) 방식과 플로팅(Floating) 방식으로 형성된다. 플로팅 방식으로 생산된 유리 기판은 드로우 방향으로 평탄도 평탄도가 좋지 않아 줄 얼룩이 발생하게 된다. 이에 따라, 플로팅 방식으로 생산된 유리 기판은 줄 얼룩을 제거하기 위해 연마공정이 필요하다. 그러나, 이러한 연마 공정은 유리 기판을 형성하는 비용 중 50% 이상을 차지하여 비용이 많이 드는 문제점이 발생한다.

발명이 이루고자 하는 기술적 과제

<22> 따라서, 본 발명이 이루고자 하는 기술적 과제는 액정 표시 패널의 두 유리 기판 중 어느 하나만 연마 공정을 하여 유리 기판을 형성하는 비용을 절감할 수 있는 액정 표시 패널을 제공하는 것이다.

발명의 구성 및 작용

<23> 상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 패널은 무연마 상태의 제 1 기판; 상기 제 1 기판과 대향되며 연마 상태의 제 2 기판; 및 상기 제 1 기판 및 제 2 기판 사이에 개재되는 액정을 포함한다.

<24> 이러한, 상기 제 1 기판은 게이트 라인; 상기 게이트 라인과 교차되게 형성되는 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터; 상기 데이터 라인과 박막 트랜지스터를 덮는 무기 보호막; 상기 보호막 상에 형성되는 컬러필터; 상기 컬러필터를 관통하는 콘택홀에 의해 박막 트랜지스터와 접속하는 화소 전극을 포함하는 것을 특징으로 한다.

<25> 또한, 상기 제 1 기판은 데이터 라인; 상기 데이터 라인 상에 형성되는 컬러필터; 상기 컬러필터 상에 형성되는 버퍼층; 상기 버퍼층 상에 형성되는 게이트 라인; 상기 게이트 라인 및 버퍼층 상에 형성되는 게이트 절연막; 상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터; 상기 박막 트랜지스터 상에 형성되는 무기 보호막; 및 상기 박막 트랜지스터의 소스 및 드레인 전극과 연결되며 상기 게이트 절연막 상에 형성되는 화소 전극을 포함하는 것을 특징으로 한다.

<26> 그리고, 상기 제 2 기판은 상기 대향 기판 상에 블랙 매트릭스; 상기 블랙 매트릭스 상에 형성되는 오버코트(overcoat)층; 및 상기 오버코트층 상에 형성되는 공통 전극을 포함하는 것을 특징으로 한다.

<27> 한편, 상기 제 1 기판은 상기 게이트 라인 하부에 형성되는 평탄화층을 더 포함하는 것을 특징으로 한다.

<28> 또한, 상기 제 1 기판은 블랙 매트릭스; 상기 블랙 매트릭스 상에 형성되는 오버코트층; 및 상기 오버코트층 상에 형성되는 공통 전극을 포함하는 것을 특징으로 한다.

<29> 그리고, 상기 제 2 기판은 게이트 라인; 상기 게이트 라인과 교차되게 형성되는 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터; 상기 데이터 라인과 박막 트랜지스터를 덮는 무기 보호막; 상기 보호막 상에 형성되는 컬러필터; 및 상기 컬러필터를 관통하는 콘택홀에 의해 박막 트랜지스터와 접속하는 화소 전극을 포함하는 것을 특징으로 한다.

<30> 이러한, 상기 제 2 기판은 데이터 라인; 상기 데이터 라인 상에 형성되는 컬러필터; 상기 컬러필터 상에 형성되는 버퍼층; 상기 버퍼층 상에 형성되는 게이트 라인; 상기 게이트 라인 및 버퍼층 상에 형성되는 게이트 절연막; 상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터; 상기 박막 트랜지스터 상에 형성되는 무기 보호막; 및 상기 박막 트랜지스터의 소스 및 드레인 전극과 연결되며 상기 게이트 절연막 상에 형

성되는 화소 전극을 포함하는 것을 특징으로 한다.

- <31> 또한, 상기 제 2 기판은 상기 게이트 라인 하부에 형성되는 평탄화층을 더 포함하는 것을 특징으로 한다.
- <32> 상기 기술적 과제 외에 본 발명의 다른 기술적 과제 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
- <33> 이하, 본 발명의 바람직한 실시 예들을 도 1 내지 도 8을 참조하여 상세하게 설명하기로 한다.
- <34> 도 1은 본 발명의 제 1 내지 제 3 실시예에 따른 액정 표시 패널을 도시한 평면도이고, 도 2는 도 1에서 선 I-I'를 따라 절취하며 제 1 실시예에 따른 액정 표시 패널을 도시한 단면도이다.
- <35> 도 1 및 도 2를 참조하면, 액정 표시 패널은 무연마 상태의 제 1 기판과, 연마 상태의 제 2 기판, 액정(150)을 포함한다. 이러한, 제 1 기판은 무연마 상태의 제 1 유리 기판(10), 게이트 라인(30), 게이트 절연막(35), 데이터 라인(40), 박막 트랜지스터(50), 컬러필터(70), 무기 보호막(75), 화소 전극(80)을 포함한다.
- <36> 제 1 유리 기판(10)은 연마 공정을 거치지 않아 무연마 상태이다. 따라서, 제 1 유리 기판(10)은 줄무늬(15)가 형성된다. 이러한 제 1 유리 기판(10)에 게이트 라인(30), 데이터 라인(40), 박막 트랜지스터(50), 컬러필터(70)가 형성됨에 따라 평탄화된다.
- <37> 게이트 라인(30)은 줄무늬가 형성된 제 1 유리 기판(10) 상에 형성된다. 한편, 게이트 라인(30)은 박막 트랜지스터(50)의 게이트 전극(51)과 접속되어 박막 트랜지스터(50)의 게이트 전극(51)에 게이트 신호를 공급한다. 그리고, 게이트 라인(30)은 금속 물질이 단일층으로 형성되거나 이 금속 물질 등을 이용하여 복수층으로 적층된 구조로 형성된다. 이러한 금속 물질은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 또는 이들의 합금 중 어느 하나로 형성된다.
- <38> 게이트 절연막(35)은 게이트 라인(30) 및 게이트 전극(51)을 포함하는 게이트 패턴과, 데이터 라인(40), 소스 전극(53) 및 드레인 전극(55)을 포함하는 데이터 패턴을 절연시킨다.
- <39> 데이터 라인(40)은 박막 트랜지스터(50)의 소스 전극(53)에 화소 전압 신호를 공급한다. 이 데이터 라인(40)은 게이트 절연막(35)을 사이에 두고 게이트 라인(30)과 교차되게 형성되어 화소 영역을 정의한다.
- <40> 박막 트랜지스터(50)는 게이트 라인(30)의 게이트 신호에 응답하여 데이터 라인(40)의 화소 전압 신호가 화소 전극(80)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(50)는 게이트 라인(30)에 접속된 게이트 전극(51)과, 데이터 라인(40)에 접속되며 드레인 전극(55)의 일부를 감싸도록 형성된 소스 전극(53)과, 소스 전극(53)과 마주하며 화소 전극(80)에 접속된 드레인 전극(55)을 구비한다.
- <41> 또한, 박막 트랜지스터(50)는 게이트 전극(51)과 게이트 절연막(35)을 사이에 두고 중첩되면서 소스 전극(53)과 드레인 전극(55) 사이에 채널을 형성하는 반도체 패턴(60)을 구비한다.
- <42> 반도체 패턴(60)은 소스 전극(53)과 드레인 전극(55) 사이의 채널을 형성하고, 게이트 절연막(35)을 사이에 두고 게이트 전극(51)과 중첩되게 형성된 활성층(61)을 구비한다. 그리고, 반도체 패턴(60)은 활성층(61) 위에 형성되어 데이터 라인(40), 소스 전극(53) 및 드레인 전극(55)과 오믹 접촉을 위한 오믹 접촉층(63)을 추가로 구비한다.
- <43> 무기 보호막(75)은 게이트 절연막(35) 및 박막 트랜지스터(50) 상에 형성된다. 이러한 무기 보호막(75)은 무기 물질로 이루어진다.
- <44> 컬러필터(70)는 무기 보호막(75) 상에 형성된다. 그리고, 컬러필터(70)는 색을 구현하기 위해 적색(R), 녹색(G), 청색(B) 컬러필터(70)를 포함하고 있다. 적색(R), 녹색(G), 청색(B) 컬러필터(70)는 각각 자신의 포함하고 있는 적색(R), 녹색(G), 청색(B) 안료를 통해 특정 파장의 광을 흡수 또는 투과시킴으로써 적색(R), 녹색(G), 청색(B)을 띄게 된다. 이때, 적색(R), 녹색(G), 청색(B) 컬러필터(70)를 각각 투과한 적색(R), 녹색(G), 청색(B) 광의 가법 혼색을 통해 다양한 색상이 구현된다.
- <45> 화소 전극(80)은 컬러필터(70) 상에 형성되고, 무기 보호막(75) 및 컬러필터(70)를 관통하는 콘택홀(85)을 통해 노출된 드레인 전극(55)과 접속된다. 이러한 화소 전극(80)은 박막 트랜지스터(50)로부터의 화상 데이터 신호가 공급되면 제 2 기판의 공통 전극(130)과의 전압차로 액정(150)을 구동하여 광 투과율이 조절되게 한다.
- <46> 제 2 기판은 제 2 유리 기판(100), 블랙 매트릭스(110), 평탄화층(120) 및 공통 전극(130)을 포함한다.

- <47> 제 2 유리 기판(100)은 연마 공정을 하여 평탄한 면을 가진다.
- <48> 블랙 매트릭스(110)는 제 2 유리 기판(100) 상에 형성된다. 또한, 블랙 매트릭스(110)는 제 1 기판의 게이트 라인(20) 및 데이터 라인(40), 박막 트랜지스터(50)와 중첩되도록 형성된다. 이러한 블랙 매트릭스(110)는 원하지 않는 액정(150) 배열로 인해 생긴 광을 차단하여 액정 표시 패널의 콘트라스트(contrast)를 향상시키고 박막 트랜지스터(50)로의 직접적인 광조사를 차단하여 박막 트랜지스터(50)의 광 누설 전류를 막는다. 이를 위해, 블랙 매트릭스(110)는 불명한 금속 또는 불투명한 고분자 수지 등으로 형성된다.
- <49> 오버코트층(120)은 제 2 유리 기판(100) 및 블랙 매트릭스(110) 상에 형성된다.
- <50> 공통 전극(130)은 오버코트층(120) 상에 형성된다. 그리고, 공통 전극(130)은 제 1 기판에 형성된 화소 전극(80)의 화소 전압에 대응하여 형성되며 화소 전극(80)과의 전압차로 액정(150)을 구동하여 광투과율을 조절하게 된다. 또한, 공통 전극(130)은 투명하면서도 도전성을 가지는 ITO(Indium Tin Oxide : 이하 ITO), TO(Tin Oxide : 이하 TO), IZO(Indium Zinc Oxide : 이하 IZO), ITZO(Indium Tin Zinc Oxide : 이하 ITZO)와 같은 물질로 형성된다.
- <51> 액정(150)은 제 2 기판의 공통 전극(130)으로부터의 공통 전압과 제 1 기판의 화소 전극(80)으로부터의 화소 전압의 차이에 의해 회전하여 광투과량을 조절한다. 이를 위해, 액정(150)은 유전율 이방성 및 굴절률 이방성을 갖는 물질로 이루어진다.
- <52> 도 3은 도 1에서 선 I-I'를 따라 절취하며 제 2 실시예에 따른 액정 표시 패널을 도시한 단면도이다.
- <53> 도 3에 도시된 액정 표시 패널은 도 2에 도시된 액정 표시 패널과 대비하여 제 1 유리 기판(10)은 평탄한 면을 가지고, 제 2 유리 기판(100)은 줄무늬(105)가 형성되는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성 요소에 대한 상세한 설명은 생략하기로 한다.
- <54> 액정 표시 패널은 무연마 상태의 제 1 기판, 연마 상태의 제 2 기판, 액정(150)을 포함한다. 이러한 제 1 기판은 제 2 유리 기판(100), 블랙 매트릭스(110), 평탄화층(120), 공통 전극(130)을 포함한다.
- <55> 제 2 유리 기판(100)은 연마 공정을 거치지 않아 무연마 상태이다. 따라서, 제 2 유리 기판(100)은 줄무늬(105)가 형성된다. 줄무늬(105)가 형성된 제 2 유리 기판(100) 상에 블랙 매트릭스(110) 및 오버코트층(120)이 형성됨에 따라 평탄화된다.
- <56> 제 2 기판은 제 1 유리 기판(10), 게이트 라인(30), 데이터 라인(40), 박막 트랜지스터(50), 무기 보호막(75), 컬러필터(70), 화소 전극(80)을 포함한다. 이러한 제 1 유리 기판(10)은 연마 공정을 하여 평탄한면을 가진다. 이에 따라, 제 1 유리 기판(10) 상에 게이트 라인(30) 및 게이트 절연막(35)이 형성된다.
- <57> 도 4는 도 1에서 선 I-I'를 따라 절취하며 제 3 실시예에 따른 액정 표시 패널을 도시한 단면도이다.
- <58> 도 4에 도시된 액정 표시 패널은 도 2에 도시된 액정 표시 패널과 대비하여 제 1 유리 기판(10) 상에 평탄화층(20)이 형성되는 것을 제외하고는 동일한 구성 요소를 구비한다. 이에 따라, 동일한 구성 요소에 대한 상세한 설명은 생략하기로 한다.
- <59> 도 4를 참조하면 액정 표시 패널은 제 1 기판, 제 2 기판, 액정(150)을 포함한다. 이러한, 제 1 기판은 제 1 유리 기판(10), 평탄화층(20) 게이트 라인(30), 게이트 절연막(35), 데이터 라인(40), 박막 트랜지스터(50), 컬러필터(70), 무기 보호막(75), 화소 전극(80)을 포함한다.
- <60> 평탄화층(20)은 제 1 유리 기판(10) 상에 형성된다. 이러한 평탄화층(20)은 줄무늬(15)가 형성된 제1 유리 기판(20)을 평탄화한다. 이에 따라, 평탄화층(20)이 형성된 제 1 유리 기판(10)은 연마 공정을 거친 기판과 동일하게 평탄한 면을 가진다. 따라서, 게이트 라인(30)은 평탄화층(20)이 형성된 제 1 유리 기판(10)에 형성된다.
- <61> 본 발명에 따른 방법은 상술한 실시예외에도 컬러필터 상에 박막 트랜지스터 어레이가 형성되는 AOC(Array On Color filter) 구조에도 용이하게 적용될 수 있다.
- <62> 도 5는 본 발명의 제 4 내지 제 6 실시예에 따른 액정 표시 패널을 도시한 평면도이고, 도 6은 도 2에서 선 II-II'를 따라 절취하며 제 4 실시예에 따른 액정 표시 패널을 도시한 단면도이다.
- <63> 도 5 및 도 6을 참조하면, 액정 표시 패널은 무연마 상태의 제 1 기판과, 연마 상태의 제 2 기판, 액정(350)을 포함한다.

- <64> 제 1 기판은 제 1 유리 기판(210), 데이터 라인(240), 컬러필터(270), 버퍼층(290), 게이트 라인(230), 게이트 절연막(235), 박막 트랜지스터(250), 무기 보호막(275)을 포함한다.
- <65> 제 1 유리 기판(210)은 무연마 상태이므로 줄무늬(215)가 형성된다.
- <66> 데이터 라인(240)은 제 1 유리 기판(210) 상에 형성된다. 이러한 데이터 라인(240)은 박막 트랜지스터(250)의 소스 전극(253)에 데이터 신호를 전달한다.
- <67> 컬러필터(270)는 제 1 유리 기판(210) 상에 형성된다. 그리고, 컬러필터(270)는 데이터 라인(240)과 일부 중첩되어 형성되며, 컬러필터(270)는 데이터 라인(240)을 모두 덮도록 형성될 수도 있다. 이러한, 컬러필터(270)는 색을 구현하기 위해 적색(R), 녹색(G), 청색(B) 컬러필터(270)를 포함하고 있다.
- <68> 또한, 제 1 유리 기판(210) 상에 도 8에 도시된 바와 같이 평탄화층(220)이 형성될 수 있다. 이에 따라, 데이터 라인(240) 및 컬러필터(270)는 평탄화층(220) 상에 형성된다. 평탄화층(220)이 제 1 유리 기판(210) 상에 형성됨으로 제 1 유리 기판(210)은 평탄해지는 효과가 나타난다.
- <69> 버퍼층(290)은 데이터 라인(240) 및 컬러필터(270) 상에 형성된다. 이러한 버퍼층(290)은 컬러필터(270)가 후속 공정에서의 열 및 플라스마 에너지에 의해 손상되는 것을 방지한다.
- <70> 게이트 라인(230)은 버퍼층(290) 상에 형성된다. 이러한 게이트 라인(230)은 데이터 라인(240)과 교차되게 형성되며 박막 트랜지스터(250)의 게이트 전극(251)에 게이트 신호를 전달한다.
- <71> 박막 트랜지스터(250)는 게이트 라인(230)에 접속된 게이트 전극(251)과, 소스 전극(253)과, 소스 전극(253)과 중첩되는 드레인 전극(255)을 구비한다. 이러한, 소스 전극(253) 및 드레인 전극(255)은 화소 전극(280)과 동일한 재질로 형성된다. 드레인 전극(255)은 화소 전극(280)과 접속하며 소스 전극(253)은 게이트 절연막(235) 및 버퍼층(290)을 관통하는 콘택홀(285)에 의해 데이터 라인과 접속한다. 또한, 박막 트랜지스터(250)는 활성층(261) 및 오믹 접촉층(263)을 포함하는 반도체 패턴(260)을 포함한다.
- <72> 무기 보호막(275)은 소스 전극(253) 및 드레인 전극(255)의 상측에 형성된다. 이러한 무기 보호막(275)은 박막 트랜지스터(250)를 보호하기 형성된다.
- <73> 화소 전극(280)은 게이트 절연막(235) 상에 형성되며 박막트랜지스터(250)의 드레인 전극(255)과 접속한다. 이러한, 화소 전극은 박막 트랜지스터(250)로부터의 화상 데이터 신호가 공급되면 제 2 기판의 공통 전극(330)과의 전압차로 액정(350)을 구동하여 광 투과율이 조절되게 한다.
- <74> 제 2 기판은 제 2 유리 기판(300), 블랙 매트릭스(310), 평탄화층(320) 및 공통 전극(330)을 포함한다.
- <75> 제 2 유리 기판(300)은 연마 공정을 하여 평탄한 면을 가진다.
- <76> 블랙 매트릭스(310)는 제 2 유리 기판(300) 상에 형성된다. 또한, 블랙 매트릭스(310)는 제 1 기판의 게이트 라인(220) 및 데이터 라인(240), 박막 트랜지스터(250)와 중첩되도록 형성된다. 이러한 블랙 매트릭스(310)는 박막 트랜지스터(250)로의 직접적인 광조사를 차단하여 박막 트랜지스터(250)의 광 누설 전류를 막는다.
- <77> 오버코트층(320)은 제 2 유리 기판(300) 및 블랙 매트릭스(310) 상에 형성된다.
- <78> 공통 전극(330)은 오버코트층(320) 상에 형성된다. 그리고, 공통 전극(330)은 제 1 기판에 형성된 화소 전극(280)의 화소 전압에 대응하여 형성되며 화소 전극(280)과의 전압차로 액정(350)을 구동하여 광투과율을 조절하게 된다. 또한, 공통 전극(330)은 투명하면서도 도전성을 가지는 ITO, T0, IZO, ITZO와 같은 물질로 형성된다.
- <79> 액정(350)은 제 2 기판의 공통 전극(330)으로부터의 공통 전압과 제 1 기판의 화소 전극(280)으로부터의 화소 전압의 차이에 의해 회전하여 광투과량을 조절한다.
- <80> 또한, 액정 표시 패널은 도 8에 도시된 바와 같이 제 2 유리 기판(300)에 줄무늬(305)가 형성되고, 제 1 유리 기판(210)이 연마 상태인 경우에도 적용가능하다.

발명의 효과

- <81> 상술한 바와 같이, 본 발명에 따른 액정 표시 패널은 제 1 기판 및 제 2 기판에서 사용하는 제 1 및 제 2 유리 기판 중 어느 하나의 기판만 연마 공정을 거치지 않고 사용한다. 제 1 및 제 2 유리 기판을 형성할 때 연마 공

정을 거치지 않으므로 연마 공정을 함으로써 드는 제작 비용을 줄일 수 있다.

<82> 이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 자명하다.

도면의 간단한 설명

<1> 도 1은 본 발명의 제 1 내지 제 3 실시예에 따른 액정 표시 패널을 도시한 평면도이다.

〈2〉 도 2는 도 1에서 선 I-I'를 따라 절취하며 제 1 실시예에 따른 액정 표시 패널을 도시한 단면도이다.

<3> 도 3은 도 1에서 선 I-I'를 따라 절취하며 제 2 실시예에 따른 액정 표시 패널을 도시한 단면도이다.

<4> 도 4는 도 1에서 선 I-I'를 따라 절취하며 제 3 실시예에 따른 액정 표시 패널을 도시한 단면도이다.

<5> 도 5는 본 발명의 제 4 내지 제 6 실시예에 따른 액정 표시 패널을 도시한 평면도이다.

<6> 도 6은 도 2에서 선 II-II'를 따라 절취하며 제 4 실시예에 따른 액정 표시 패널을 도시한 단면도이다.

<7> 도 7은 도 2에서 선 II-II'를 따라 절취하며 제 5 실시예에 따른 액정 표시 패널을 도시한 단면도이다.

<8> 도 8은 도 2에서 선 II-II'를 따라 절취하며 제 6 실시예에 따른 액정 표시 패널을 도시한 단면도이다.

<9> <도면 부호의 간단한 설명>

<10> 10, 210 : 제 1 유리 기판

30, 230 : 게이트 라인

<11> 20,220 : 평탄화층

35, 235 : 게이트 절연막

<12> 40, 240 : 데이터 라인

50, 250 : 박막 트랜지스터

<13> 60, 260 : 반도체 패턴

70, 270 : 컬러필터

<14> 75, 275 : 무기 보호막

80, 280 : 화소 전극

<15> 100, 300 : 제 2 유리 기관

110, 310 : 블랙 매트릭스


<16> 120, 320 : 오버코트층

130, 330 : 공통 전극


<17> 150, 250 : 액정

도면


도면1




도면2




도면3




도면4




도면5




도면6



도면7



도면8



专利名称(译)	液晶显示面板		
公开(公告)号	KR1020080068192A	公开(公告)日	2008-07-23
申请号	KR1020070005596	申请日	2007-01-18
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	JU JIN HO 주진호 WHANGBO SANG WOO 황보상우 KANG MIN 강민 KIM SHI YUL 김시열		
发明人	주진호 황보상우 강민 김시열		
IPC分类号	G02F1/1335 G02F1/136 G02F1/13		
CPC分类号	G02F1/133308 G02F1/133305 G02F1/133555 G02F1/1341 G02F1/1362		
代理人(译)	SE JUN OH KWON , HYUK SOO 宋，云何		
外部链接	Espacenet		

摘要(译)

本发明涉及LCD面板，降低了形成玻璃基板的成本。根据本发明的LCD面板包括第一基板：自由引线运气状态的第一基板和在抛光状态的第二基板与第一基板和第二基板面对的同时允许的液晶。玻璃基板，研磨和自由导致运气不好。

