

## (19) 대한민국특허청(KR)

### (12) 공개특허공보(A)

(51) Int. Cl. (11) 공개번호 10-2006-0038260  
*G02F 1/1343* (2006.01) (43) 공개일자 2006년05월03일

(21) 출원번호 10-2004-0087482  
(22) 출원일자 2004년10월29일

(71) 출원인 엘지.필립스 엘시디 주식회사  
서울 영등포구 여의도동 20번지

(72) 발명자 홍형기  
서울특별시 서대문구 현저동 극동아파트 109동 404호

(74) 대리인 박장원

**심사청구 : 없음**

#### (54) 멀티도메인 액정표시소자 및 그 제조방법

##### 요약

본 발명은 광시야각을 구현하기 위한 멀티도메인 액정표시소자에 관한 것으로, 제1 및 제2기판과, 상기 제1기판 상에 복수의 화소영역을 정의하는 케이트라인 및 데이터라인과, 상기 화소영역에 형성된 적어도 하나의 제1전계왜곡수단과, 상기 화소영역에 형성되며, 적어도 하나의 제2전계왜곡수단을 갖는 화소전극과, 상기 제2기판 상에 형성된 공통전극 및 상기 제1기판과 제2기판 사이에 형성되고, 상기 제1전계왜곡수단을 기준으로 하여 동일한 배열을 갖는 액정분자가 대칭을 이루며, 상기 제1 및 제2전계왜곡수단에 의해 복수의 도메인을 형성하는 액정층을 포함하여 구성된 멀티도메인 액정표시소자를 제공한다.

##### 대표도

도 3b

##### 색인어

멀티도메인, 슬릿, 전계왜곡

##### 명세서

##### 도면의 간단한 설명

도 1는 종래 슬릿을 이용한 멀티도메인 액정표시소자의 단위화소의 단면을 개략적으로 나타낸 도면.

도 2는 종래 돌기를 이용한 멀티도메인 액정표시소자의 단위화소의 단면을 개략적으로 나타낸 도면.

도 3a 및 도 3b는 본 발명에 의한 멀티도메인 액정표시소자의 실시예를 나타낸 것으로, 도 3a는 단위화소를 개략적으로 나타낸 평면도이고, 도 3b는 도 3a의 I-I'의 단면을 나타낸 단면도.

도 4는 본 발명에 의한 시야각 보상원리 개략적으로 나타낸 도면.

도 5는 본 발명의 다른 실시예를 나타낸 도면.

도 6은 본 발명의 또 다른 실시예를 나타낸 도면.

도 7a~도 7c는 본 발명에 의한 멀티도메인 액정표시소자의 제조방법을 개략적으로 나타낸 공정평면도.

\*\*\*도면의 주요부분에 대한 부호의 설명\*\*\*

115: 게이트절연막 117: 보호막

121: 블랙매트릭스 123: 칼라필터

125: 공통전극 119: 액정층

111, 211, 311, 411: 전계왜곡패턴

113, 213, 313, 413: 화소전극

114, 214, 314, 414: 전계왜곡슬릿

### 발명의 상세한 설명

#### 발명의 목적

#### 발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정표시소자에 관한 것으로, 특히, 광시야각을 구현할 수 있도록 한 멀티도메인 액정표시소자 및 그 제조방법에 관한 것이다.

고화질, 저전력의 평판표시소자(flat panel display device)로서 주로 액정표시소자가 사용되고 있다. 액정표시소자는 박막트랜지스터 어레이 기판과 칼라필터 기판이 대향하여 균일한 간격을 갖도록 합착되며, 그 박막트랜지스터 어레이 기판과 칼라필터 기판 사이에 액정층이 형성된다.

박막트랜지스터 어레이기판은 화소들이 매트릭스 형태로 배열되며, 그 단위화소에는 박막트랜지스터, 화소전극 및 커페시터가 형성되고, 상기 칼라필터 기판은 상기 화소전극과 함께 액정층에 전계를 인가하는 공통전극과 실제 칼라를 구현하는 RGB 칼라필터 및 블랙매트릭스가 형성되어 있다.

한편, 상기 박막트랜지스터 어레이기판과 칼라필터기판의 대향면에는 배향막이 형성되고, 러빙이 실시되어 상기 액정층이 일정한 방향으로 배열되도록 한다. 이때, 액정은 박막트랜지스터 어레이 기판의 단위 화소별로 형성된 화소전극과 칼라필터 기판의 전면에 형성된 공통전극 사이에 전계가 인가될 경우에 유전 이방성에 의해 회전함으로써, 단위화소별로 빛을 통과시키거나 차단시켜 문자나 화상을 표시하게 된다. 그러나, 상기와 같은 트위스트 네마틱 모드(twisted nematic mode) 액정표시소자(liquid crystal display device)는 시야각이 좁다는 단점이 있다. 이것은 액정분자의 굴절율 이방성(refractive anisotropy)에 기인하는 것으로, TN 모드의 경우 좌우방향의 시야각에 대해서는 광투과도가 대칭적으로 분포하지만, 상하방향에 대해서는 광투과도가 비대칭적으로 분포하기 때문에 상하방향의 시야각에서는 이미지가 반전되는 범위가 발생되어 시야각이 좁아지게 되는 것이다.

이러한 시야각 문제를 해결하기 위하여 보상필름으로 시야각을 보상하는 필름보상형 모드와, 화소를 여러 도메인으로 나눠 도메인 각각의 주시야각 방향을 달리하여 시야각을 보상하는 멀티도메인 모드와, 동일 기판 상에 두개의 전극을 위치시켜 수평방향의 전계가 형성되도록 하는 수평전계모드 그리고, OCB(Optically Compensated Birefringence Mode)모와 같은 액정표시소자가 제안되고 있다.

한편, 수직배향(VA:Vertical Alignment)모드 액정표시소자는 유전율 이방성이 음인 네거티브형(negative type) 액정과 수직배향막을 이용하는 것으로, 전압이 인가되지 않는 상태에서는 액정분자의 장축이 배향막 평면에 수직 배열하게 하고 기판에 부착되어 있는 편광판의 편광축을 상기 액정분자의 장축과 수직하게 배치하여 흑색바탕모드(normally black mode)를 표시하도록 한다. 반면에, 전압이 인가되면 네거티브형 액정분자의 전계에 대해 비스듬하게 배향하는 성질에 의해, 액정분자의 장축이 배향막 평면의 수직방향에서 배향막 평면쪽으로 움직이게하여 빛을 투과시킨다.

이와같은 수직배향 액정표시장치는 기판 상에 부수전극(side-electrode), 돌기(rib)등의 구조물 또는 슬릿(slit)을 형성함으로써, 액정층에 발생되는 전계를 왜곡시켜 액정분자의 방향자를 원하는 방향으로 위치시킬 수 있다. 상기 예로서는, PVA(Pattern Vertical Alignment), MVA(Multi-domain Vertical Alignment) 등이 있다.

도 1 및 도 2는 종래 멀티도메인을 이용하여 시야각을 향상시킨 수직배향모드(Vertical Alignment Mode) 액정표시소자의 단위화소의 단면을 개략적으로 나타낸 것으로, 도 1은 전계왜곡수단으로써, 슬릿만을 이용한 액정표시소자이고, 도 2는 돌기를 이용한 액정표시소자이다.

도면에 도시된 바와 같이, 종래 수직배향모드(Vertical Alignment Mode) 액정표시소자액정표시소자(10)는, 제1 및 제2 기판(1,2) 그리고, 상기 제1기판(1)과 제2기판(2) 사이에 형성된 액정층(9)으로 구성된다.

도면에 상세하게 도시하지는 않았지만, 상기 제1기판(1) 상에는 종횡으로 배열되어 화소영역을 정의하는 복수의 게이트라인 및 데이터라인이 형성되어 있으며, 상기 게이트라인 및 데이터라인의 교차영역에는 박막트랜지스터가 형성되어 있다. 그리고, 화소영역에는 상기 박막트랜지스터와 전기적으로 연결되는 화소전극(3)이 형성되어 있다.

상기 제2기판(2) 상에는 상기 화소전극(3)과 함께 전계를 발생시켜 액정분자(9)를 구동시키는 공통전극(4)이 형성되어 있다. 또한, 도면에 상세하게 도시하지는 않았지만, 상기 게이트/데이터라인 및 박막트랜지스터에서 누설되는 빛을 차단하는 블랙매트릭스와 칼라를 구현하는 칼라필터가 형성되어 있다.

그리고, 상기 화소전극(3) 및 공통전극(4)에는 전계왜곡을 일으키기 위한 슬릿(6a,6b)이 각각 형성되어 있다.

상기 화소전극(3) 및 공통전극(4)에 형성된 슬릿(6a,6b)은 상기 화소전극(3) 및 공통전극(4)에 사이에 형성되는 전계를 왜곡시켜, 도메인을 여러영역으로 분할함으로써, 멀티도메인을 구현하게 된다. 이때, 상기 제2기판(2)에 돌기(8)를 형성할 수도 있다(도 2참조).

상기한 바와 같이 구성된 종래 액정표시소자는, 화소전극(3) 및 공통전극(4)에 문턱치 이상의 전압을 걸어주면, 장축이 기판 평면에 수직하게 배열되어 있던 액정분자가 장축이 수평방향으로 기울어지게 되는데, 이때, 상기 슬릿(6b) 또는 돌기(8)의 작용에 의해 전기장이 왜곡되어 액정분자가 슬릿(6b) 또는 돌기(8)를 중심으로 서로다른 방향으로 배열된다. 이로인해, 액정방향자가 서로 마주보게 되어 시야각이 보상됨으로써, 광시야각을 구현할 수가 있게된다.

그러나, 종래 액정표시소자는 제1 및 제2기판이 정확하게 합착되지 않아서, 상기 화소전극에 형성된 슬릿과 공통전극에 형성된 슬릿 또는 돌기의 위치가 어긋난 경우, 도메인의 면적비가 달라져 시야각 특성이 악화되고, 표시품질이 떨어지는 문제점이 발생하게 된다.

### 발명이 이루고자 하는 기술적 과제

따라서, 본 발명은 상기한 문제점을 해결하기 위해 고안된 것으로, 본 발명의 목적은 상부기판 및 하부기판의 오정렬(mis align)에 의한 시야각 특성악화를 방지할 수 있는도록 한 액정표시소자 및 그 제조방법을 제공하는 데 있다.

또한, 본 발명의 다른 목적은 하부기판에만 전계왜곡수단을 형성함으로써, 시야각이 개선된 멀티도메인 액정표시소자 및 그 제조방법을 제공하는 데 있다.

### 발명의 구성 및 작용

상기한 목적을 달성하기 위한 본 발명의 멀티도메인 액정표시소자는 제1 및 제2기판과, 상기 제1기판 상에 복수의 화소영역을 정의하는 게이트라인 및 데이터라인과, 상기 화소영역에 형성된 적어도 하나의 제1전계왜곡수단과, 상기 화소영역에

형성되며, 적어도 하나의 제2전계왜곡수단을 갖는 화소전극과, 상기 제2기판 상에 형성된 공통전극과, 상기 제1기판과 제2기판 사이에 형성되고, 상기 제1전계왜곡수단을 기준으로하여 서로 대칭인 배열을 가지며, 상기 제1 및 제2전계왜곡수단에 의해 복수의 도메인을 형성하는 액정층을 포함하여 구성된다.

이때, 상기 제2전계왜곡수단은 슬릿이고, 상기 제1전계왜곡수단은 상기 제2전계왜곡수단과 대응하는 도메인의 경계영역에 형성되며, 배선형태로 구성된다.

상기 제1전계왜곡수단은 게이트라인과 동일한 평면 상에 형성되며, 이때, 제1전계왜곡수단과 제2전계왜곡수단 사이에는 게이트절연막 및 보호막이 형성된다.

또한, 상기 제1전계왜곡수단은 게이트라인과 동일한 평면 상에 형성될 수도 있으며, 이때, 상기 제1전계왜곡수단과 제2전계왜곡수단 사이에 보호막이 형성된다.

한편, 상기 제2기판 상에는 칼라필터 및 블랙매트릭스가 형성된다.

또한, 본 발명에 의한 멀티도메인 액정표시소자의 제조방법은 제1 및 제2기판을 준비하는 단계와, 상기 제1기판 상에 전계왜곡패턴을 형성하는 단계와, 상기 전계왜곡패턴을 포함하는 제1기판 상에 보호막을 형성하는 단계와, 상기 보호막 상에 전계왜곡슬릿을 갖는 화소전극을 형성하는 단계와, 상기 제2기판 상에 공통전극을 형성하는 단계 및 상기 제1 및 제2기판 상에 상기 전계왜곡패턴을 기준으로 대칭인 배열을 가지며, 상기 전계왜곡패턴과 전계왜곡슬릿에 의해 복수의 도메인을 형성하는 액정층을 형성하는 단계를 포함하여 이루어진다.

그리고, 상기 제1기판 상에 화소영역을 정의하는 게이트라인 및 데이터라인을 형성하는 단계와, 상기 게이트라인과 데이터라인의 교차영역에 박막트랜지터를 형성하는 단계를 더 포함하여 이루어지며, 상기 전계왜곡패턴은 상기 게이트라인 형성시 함께 형성하거나, 상기 데이터라인 형성시 함께 형성할 수 있다.

상기한 바와 같이 이루어지는 본 발명의 멀티도메인 액정표시소자는 공통전극이 형성된 제2기판 즉, 상부기판에 슬릿 또는 돌기와 같은 전계왜곡수단을 형성하지 않고, 화소전극이 형성된 제1기판 즉, 하부기판에 전계왜곡패턴 및 전계왜곡슬릿을 함께 형성함으로써, 상부기판 및 하부기판의 오정열에 의해 도메인의 면적비가 달라지는 것을 방지할 수 있다. 즉, 상기 전계왜곡패턴을 기준으로 하여 서로 대칭인 구조를 갖는 도메인의 면적을 동일하게 하여 시야각 특성을 개선할 수가 있다.

이하, 첨부한 도면을 통해 본 발명에 의한 멀티도메인 액정표시소자 및 그 제조방법에 대하여 더욱 상세하게 설명하도록 한다.

도 3a 및 도 3b는 본 발명에 의한 멀티도메인 액정표시소자를 나타낸 것으로, 도 3a는 단위화소를 나타낸 평면도이고, 도 3b는 도 3a의 I-I'의 단면도이다.

도면에 도시된 바와 같이, 본 발명의 멀티도메인 액정표시소자(100)는 제1 및 제2기판(110,120) 그리고, 상기 제1기판(110)과 제2기판(120) 사이에 형성된 액정층(119)으로 구성된다(도 3b참조).

상기 제1기판(110) 상에는, 도 3a에 도시된 바와 같이, 종횡으로 배열되어 화소영역을 정의하는 복수의 게이트라인(101) 및 데이터라인(103)이 형성되어 있으며, 상기 게이트라인(101) 및 데이터라인(103)의 교차영역에는 박막트랜지스터가 형성되어 있다.

그리고, 상기 박막트랜지스터(109)는 상기 게이트라인(101)으로 형성된 게이트전극과, 상기 게이트라인(101) 상에 형성된 반도체층(105) 및 상기 반도체층(105) 상에 형성된 소스/드레인전극(102a/102b)으로 구성된다. 이때, 상기 게이트전극은 상기 게이트라인(101)으로부터 별도로 인출되어 형성될 수도 있다.

또한, 상기 화소영역에는 화소전극(113)이 형성되고, 상기 화소전극(113)은 드레인콘택홀(107)을 통해 상기 드레인전극(102b)과 전기기적으로 연결되며, 전계를 왜곡시키기 위한 복수의 슬릿(114)을 갖는다.

또한, 상기 제1기판(110)에는 상기 슬릿(114)과 함께 전계를 왜곡시켜, 복수의 도메인을 형성하는 전계왜곡패턴(111)이 형성되어 있으며, 상기 전계왜곡패턴(111) 상부에는 게이트절연막(115) 및 보호막(117)이 형성되어 있다. 이때, 상기 전

계왜곡패턴(111)은 게이트절연막(115) 상에 형성될 수도 있다. 그리고, 상기 화소전극(113)은 상기 보호막(117) 상에 형성된다. 그리고, 상기 전계왜곡패턴(111)은 데이터라인(103)의 신호가 화소전극(113)에 미치는 영향을 효과적으로 차단할 수 있도록 하기 위해 데이터라인(103)과 인접하는 화소의 외곽에 형성할 수 있다.

한편, 상기 제2기판(120) 상에는 상기 게이트라인(101), 데이터라인(103) 및 박막트랜지스터(109)에서 새어나오는 빛을 차단하기 위한 블랙매트릭스(121)가 형성되어 있으며, 그 상부에는 칼라필터(123)가 형성된다. 그리고, 상기 칼라필터(123) 상에는 상기 화소전극(113)과 함께 전계를 발생시켜 액정층(119)을 구동시키는 공통전극(125)이 형성되어 있으며, 상기 화소전극(113) 및 공통전극(125)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같이 투명한 전도성물질로 형성된다.

상기 한 바와 같이 구성된 액정표시소자는, 화소전극(113) 및 공통전극(125)에 문턱치 이상의 전압을 걸어주면, 액정분자(119)는 화소전극(113) 및 공정전극(125)에 의해 발생되는 전계(도면 상에 점선으로 표기)에 의해 구동하게 된다. 이때, 상기 화소전극(113) 및 공통전극(125) 사이에 발생된 전계는 상기 제1기판(110) 상에 형성된 전계왜곡패턴(111)과 화소전극(113)에 형성된 전계왜곡슬릿(114)에 의해 상기 전계왜곡패턴(111)을 기준으로 좌우 대칭을 이루는다. 따라서, 상기 전계방향을 따라 배열된 액정분자(119)가 상기 전계왜곡패턴(111)을 중심으로 대칭을 이루게 된다.

이와 같이, 액정분자(119)는 상기 전계왜곡패턴(111) 및 전계왜곡슬릿(114)에 의해 좌우 대칭인 배열을 형성함으로써, 복수의 도메인을 구현하여, 시야각을 개선하게 된다. 즉, 도 4에 도시된 바와 같이, 액정분자가 서로 대칭인 배열을 가지는 2도메인의 경우, 제1액정분자(119a)의 a1의 복굴절값은 상기 제1액정분자(119a)의 반대방향으로 문자배열을 취하는 제2액정분자(119b)의 a2의 복굴절값이 보상하게 되어 결과적으로 복굴절값이 약 0이 된다. 또한, c1의 복굴절값은 c2가 보상하게 된다. 따라서, 본 발명은 멀티도메인을 형성에 의한 시야각 보상을 통해 시야각에 따른 화질의 저하를 막을 수가 있다.

또한, 본 발명은 전계왜곡수단 즉, 전계왜곡슬릿 및 전계왜곡패턴이 모두 제1기판(하부기판)에 형성되기 때문에, 상부기판과 하부기판의 오정열에 의한 시야각 특성이 저하되는 것을 방지할 수가 있다. 다시 말해, 종래의 전계왜곡수단(예를들면, 슬릿 또는 돌기)은 상부기판 및 하부기판에 각각 형성되어, 상부기판 및 하부기판을 합착할 때 발생되는 오정열에 의해, 서로 대칭을 이루는 도메인의 면적이 달라지게 되고, 이에 따라, 시야각 특성이 저하되는 문제점이 있었다.

반면에, 본 발명은 하부기판에 전계왜곡수단(전계왜곡슬릿, 전계왜곡패턴)을 형성하기 때문에, 상부기판 및 하부기판의 오정렬에 의한 도메인 영역의 비대칭을 방지할 수 있으며, 이에 따라, 시야각 특성이 저하되는 것을 방지하여, 광시야각을 구현할 수가 있다.

상기 한 바와 같이, 전계왜곡패턴을 기준으로 하여 서로 대칭인 액정분자의 배열을 갖는 도메인을 형성하기 위해, 상기 공통전극(125)에 대략 3.3V의 공통전압( $V_{com}$ )이 인가되고, 화소전극(113)에는 광투과량을 조절하는 화소전압( $V_p$ )이 인가되며, 상기 전계왜곡패턴(111)에는 대략 -5V의 로우게이트전압( $V_{gl}$ )을 인가하게 된다.

그런데, 액정은 DC전압을 오랫동안 인가하면 특성 열화가 일어나기 때문에, 인가전압 즉, 화소전압( $V_p$ )의 극성을 주기적으로 바꾸어 구동시켜한다. 그러나, 상기 화소전압의 신호가 양극성( $V_{p(+)}$ )이고, 상기 전계왜곡패턴(111)의 신호가 로우게이트전압( $V_{gl}$ ; -5V)인 경우, 액정분자의 배열이 상기 전계왜곡패턴(111)을 기준으로 대칭이 도메인을 형성하지 않는다. 즉, 전계왜곡패턴을 경계로 각각의 도메인에 대하여 액정분자가 서로 마주보는 방향으로 배열이 이루어지지 않고, 상기 전계왜곡패턴(111) 부근에서 액정분자가 반대방향으로 배열되는 문제가 발생하게 된다.

따라서, 본 발명에서는 이러한 문제점을 해결하기 위해, 상기 전계왜곡패턴(111)의 신호를 화소전압의 극성과 동일하게 맞추어 인가한다. 다시 말해, 화소전압의 신호가 음극성인 경우에는 상기 화소전압( $V_{p(-)}$ )보다 낮은 전계왜곡신호( $V_{min}$ )를 상기 전계왜곡패턴(111)에 인가하고, 화소전압의 신호가 양극성인 경우에는 상기 화소전압( $V_{p(+)}$ )보다 높은 전계왜곡신호( $V_{max}$ )를 상기 전계왜곡패턴(111)에 인가한다. 즉, 상기 전계왜곡패턴(111)을 기준으로 액정분자의 배열이 동일한 도메인이 대칭을 이루도록 하기 위해서는, 화소전압의 신호가 음극성인 경우에 인가되는 최소전계왜곡신호( $V_{min}$ )와 화소전압( $V_{p(-)}$ ) 간의 전압차이( $V_{p(-)} - V_{min}$ )가 화소전압의 신호가 양극성인 경우에, 최대전계왜곡신호( $V_{max}$ )와 화소전압( $V_{p(+)}$ ) 간의 전압차이( $V_{max} - V_{p(+)}$ )가 동일한 조건을 만족해야 한다.

극성반전구동법에는 프레임반전(frame inversion), 라인반전(line inversion), 도트반전(dot inversion)등이 있는데, 도트반전구동인 경우, 화소마다 화소전압 신호는 음극성과 양극성이 교대로 인가된다. 따라서, 도트반전구동인 경우의 전계왜곡신호는 화소마다 최소전계왜곡신호( $V_{max}$ )와 최대전계왜곡신호가 번갈아 인가되도록 구성해야한다.

한편, 본 발명에 의한 전계왜곡수단의 형상은 특정형태로 한정하지 않으며, 지그재그 형태등 다양하게 변형시킬 수가 있다.

그리고, 도면에 도시하지는 않았지만, 이웃하는 화소들간의 전계왜곡패턴(111)을 전기적으로 연결하고, 전계왜곡신호를 인가하기 위한 연결패턴이 별도로 형성되어 있으며, 상기 연결패턴은 게이트라인과 나란하게 형성하거나, 데이터라인과 나란하게 형성할 수 있다. 즉, 상기 전계왜곡패턴(111)이 게이트라인과 동일한 평면에 형성되는 경우, 게이트라인(101)과 나란하게 형성되며, 상기 데이터라인(103)과 동일한 평면에 형성되는 경우, 상기 연결패턴은 데이터라인(103)과 나란하게 형성되어야 한다.

도 5 및 도 6은 본 발명의 다른 실시예를 나타낸 것으로, 전계왜곡패턴 및 전계왜곡슬릿의 형태를 제외한 모든 구성이 이전 실시예(도 3a, 도 3b)와 동일하다.

먼저, 도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 액정표시소자(200)는 제1기판(210) 상에 종횡으로 화소영역을 정의하는 게이트라인(201) 및 데이터라인(203)이 형성되어 있으며, 상기 화소영역에는 화소전극(213)이 형성된다. 그리고, 상기 화소전극(213)에는 전계왜곡수단으로써, 복수의 슬릿(214a, 214b)이 형성되어 있다. 그리고, 상기 화소영역에는 슬릿(214a, 214b)과 함께 전계를 왜곡시켜, 멀티도메인을 형성하고, 상기 화소영역을 복수의 분할영역으로 나누는 전계왜곡패턴(211)이 형성되어 있다. 이때에도, 상기 전계왜곡패턴(211)은 데이터라인(203)의 신호가 화소전극(213)에 미치는 영향을 효과적으로 차단할 수 있도록, 데이터라인(203)에 인접하는 화소영역의 외곽에 형성된다. 그리고, 상기 전계왜곡패턴(211)을 상기 게이트라인(201) 또는 데이터라인(203)과 동일한 평면 상에 형성될 수 있다.

또한, 상기 슬릿(214a, 214b)은 상기 전계왜곡패턴(211)에 의해 화소영역에 분할된 각 영역의 중앙부에 형성된 제1슬릿(214a)과, 상기 게이트라인(201)과 나란하게 배치된 전계왜곡패턴(211)과 대응하는 위치에 형성된 제2슬릿(214b)으로 구분된다.

한편, 도면에 도시하지는 않았지만, 이전 실시예의 도 3b에 설명된 바와 같이, 칼라필터, 블랙매트릭스 및 공통전극이 형성된 제2기판이 구성되어 있으며, 상기 제1기판(210)과 제2기판 사이에는 액정층이 형성되어 있다.

상기한 바와 같이 구성된 액정표시소자는, 상기 화소전극(213) 및 공통전극 그리고, 전계왜곡패턴(211)에 각각 전압이 인가되면, 액정층의 액정분자는 각 분할영역에서 액정분자의 장축이 제1슬릿(214a)을 향하도록 배열되는, 연속적인 도메인(continuous domain)을 형성하게 된다.

그리고, 상기 슬릿(214a, 214b) 및 전계왜곡패턴(211)은 액정분자가 각 분할영역에서 연속적인 도메인을 형성하고, 시야각 특성을 향상시킬 수 있도록 전계를 왜곡시키게 된다. 이때에도, 상기 화소전극(213)에 인가되는 상기 화소전압의 극성에 따라, 상기 전계왜곡패턴(211)에 인가되는 전계왜곡신호를 바꾸어 주어야 한다.

즉, 화소전압의 신호가 음극성인 경우에는 상기 화소전압( $V_{p(-)}$ ) 보다 낮은 전계왜곡신호( $V_{min}$ )를 상기 전계왜곡패턴(211)에 인가하고, 화소전압의 신호가 양극성( $V_{p(+)}$ )인 경우, 상기 화소전압( $V_{p(+)}$ )보다 높은 전계왜곡신호( $V_{max}$ )를 인가한다. 이때에도, 최소전계왜곡신호( $V_{min}$ )와 화소전압( $V_{p(-)}$ )간의 전압차이( $V_{p(-)} - V_{min}$ )와 최대전계왜곡신호( $V_{max}$ )와 화소전압( $V_{p(+)}$ )간의 전압차이( $V_{max} - V_{p(+)}$ )가 동일한 조건을 만족해야 한다.

한편, 도 6에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 액정표시소자(300)는 제1기판(310) 상에 종횡으로 화소영역을 정의하는 게이트라인(301) 및 데이터라인(303)이 형성되어 있으며, 상기 화소영역에는 화소전극(313)이 형성된다. 그리고, 상기 화소전극(313)에는 전계왜곡수단으로써, 복수의 슬릿(314)이 형성되어 있으며, 상기 슬릿(314)은 지그재그 형태의 갑임구조를 갖는다.

또한, 상기 화소영역에는 상기 슬릿(314)과 함께 전계를 왜곡시켜, 멀티도메인을 형성하는 전계왜곡패턴(311)이 형성되어 있으며, 상기 전계왜곡패턴(311)은 상기 슬릿(314)과 동일한 형태의 꺽임구조를 갖는다. 본 실시예에서는, 상기 슬릿(314)과 전계왜곡패턴(311)을 꺽임구조로 형성함으로써, 4-도메인을 구현한다.

이때에도, 상기 전계왜곡패턴(311)은 데이터라인(303)의 신호가 화소전극(313)에 미치는 영향을 효과적으로 차단할 수 있도록, 데이터라인(303)에 인접하는 화소영역의 외곽에 형성된다. 그리고, 상기 전계왜곡패턴(311)을 상기 게이트라인(301) 또는 데이터라인(303)과 동일한 평면 상에 형성될 수 있다.

한편, 도면에 도시하지는 않았지만, 이전 실시예의 도 3b에 설명된 바와 같이, 칼라필터, 블랙매트릭스 및 공통전극이 형성된 제2기판이 구성되어 있으며, 상기 제1기판(310)과 제2기판 사이에는 액정층이 형성되어 있다.

상기한 바와 같이 구성된 액정표시소자는, 상기 화소전극(313) 및 공통전극 그리고, 전계왜곡패턴(311)에 각각 전압이 인가되면, 액정층의 액정분자는 상기 전계왜곡패턴(311)을 기준으로 하여 동일한 액정분자 배열을 갖는 4-도메인(4-domain)을 형성하게 된다.

아울러, 상기 전계왜곡패턴(311)을 기준으로 하여 동일한 액정분자의 배열을 형성하기 위해서는 화소전극(313)에 인가되는 상기 화소전압의 극성에 따라, 상기 전계왜곡패턴(311)에 인가되는 전계왜곡신호를 바꾸어 주어야 한다.

즉, 화소전압의 신호가 음극성인 경우에는 상기 화소전압( $V_{p(-)}$ ) 보다 낮은 전계왜곡신호( $V_{min}$ )를 상기 전계왜곡패턴(211)에 인가하고, 화소전압의 신호가 양극성( $V_{p(+)}$ )인 경우, 상기 화소전압( $V_{p(+)}$ )보다 높은 전계왜곡신호( $V_{max}$ )를 인가한다. 이때에도, 최소전계왜곡신호( $V_{min}$ )와 화소전압( $V_{p(-)}$ )간의 전압차이( $V_{p(-)} - V_{min}$ )와 최대전계왜곡신호( $V_{max}$ )와 화소전압( $V_{p(+)}$ )간의 전압차이( $V_{max} - V_{p(+)}$ )가 동일한 조건을 만족해야 한다.

한편, 도 5 및 도 6에 도시된 본 발명의 다른 실시예들에서도, 이웃하는 화소들간의 전계왜곡패턴(211, 311)을 전기적으로 연결하는 연결패턴이 별도로 형성되어 있으며, 상기 연결패턴은 게이트라인과 나란하게 형성하거나, 데이터라인과 나란하게 형성할 수 있다.

도 7a ~ 도 7c는 본 발명에 의한 멀티도메인 액정표시소자의 제조방법을 나타낸 공정평면도로써, 특히, 본 발명의 제1실시예에 따른 액정표시소자의 제조방법을 나타낸 것이다.

먼저, 도 7a에 도시된 바와 같이, 투명한 제1기판(410)을 준비한 다음, 그 위에 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 제1금속물질을 증착한 후, 이를 패터닝하여 게이트라인(401) 및 전계왜곡패턴(411)을 형성한다. 이때, 상기 전계왜곡패턴(411)은 이후의 공정에서 형성할 수도 있다.

이후, 상기 게이트라인(401) 및 전계왜곡패턴(411)을 포함하는 기판 전면에 SiNx 또는 SiOx 등을 플라즈마 CVD 방법으로 증착하여 게이트절연막(미도시)을 형성한다. 그리고, 상기 게이트절연막(미도시) 상부에 비정질 실리콘, n+ 비정질 실리콘을 적층하고 패터닝하여 게이트라인(401) 상에 반도체층(405)을 형성한다.

그 다음, 도 7b에 도시된 바와 같이, 상기 반도체층(405) 및 게이트절연막(미도시) 상에 Cu, Mo, Ta, Al, Cr, Ti, Al 합금과 같은 제2금속물질을 증착한 후, 이를 패터닝하여 게이트라인(401)과 수직으로 배치되며, 상기 게이트라인(301)과 함께 화소를 정의하는 데이터라인(403) 및 상기 반도체층(405) 상에 소정간격 이격하는 소스/드레인 전극(402a/402b)을 각각 형성한다. 이때, 게이트라인(401) 형성공정에서 상기 전계왜곡패턴(411)을 형성하지 않은 경우, 상기 데이터라인(403) 공정에서 전계왜곡패턴(411)을 함께 형성할 수도 있다.

이어서, 상기 박막트랜지스터(409)가 형성된 기판 상에 SiNx나 SiOx와 같은 무기물 또는 벤조사이클로부텐(benzocyclobutene)나 아크릴과 같은 유기물을 도포하여 보호막(미도시)을 도포한 후에, 상기 드레인전극(402b)의 일부를 노출시키는 드레인콘택홀(407)을 형성한다.

그리고, 상기 보호막 상에 ITO(indium tin oxide)나 IZO(indium zinc oxide)와 같은 투명한 전도성막을 증착한 후, 이를 패터닝하여, 화소전극(413)을 형성하고, 상기 전계왜곡패턴(411)과 함께 전계를 왜곡시켜 복수의 도메인을 형성하는 복수의 슬릿(414)을 형성한다.

마지막으로, 도면에 나타내지는 않았지만, 블랙매트릭스, 칼라필터 및 공통전극이 형성된 제2기판을 준비한 후, 상기 제1기판과 제2기판을 함께 합착하고, 그 사이에 액정층을 형성함으로써, 액정표시소자의 패널을 완성한다.

상기한 바와 같이, 본 발명은 광시야각을 구현할 수 있는 멀티도메인 액정표시소자를 제공한다. 본 발명의 기본 개념은 동일한 기판(하부기판) 상에 전계왜곡슬릿과 전계왜곡패턴을 형성하고, 상기 화소전극에 인가되는 화소전압의 극성에 따라 동일 상기 전계왜곡패턴에 인가되는 전계왜곡신호를 인가하는 것으로, 상부기판 및 하부기판의 오정렬에 의한 시야각 특성이 저하되는 것을 방지하고, 상기 전계왜곡패턴을 기준으로 분할된 도메인이 대칭을 이루도록 하여 광시야각을 효과적으로 구현할 수 있도록 한다.

### 발명의 효과

상술한 바와 같이, 본 발명은 하부기판에만 전계왜곡수단을 형성함으로써, 상부기판 및 하부기판의 오정렬(mis align)에 의한 시야각 특성 악화를 방지하고, 멀티도메인을 형성하여, 광시야각을 구현함으로써, 표시품위를 더욱 향상시킬 수 있는 효과가 있다.

### (57) 청구의 범위

#### 청구항 1.

제1 및 제2기판;

상기 제1기판 상에 복수의 화소영역을 정의하는 게이트라인 및 데이터라인;

상기 화소영역에 형성된 적어도 하나의 제1전계왜곡수단;

상기 화소영역에 형성되며, 적어도 하나의 제2전계왜곡수단을 갖는 화소전극;

상기 제2기판 상에 형성된 공통전극; 및

상기 제1기판과 제2기판 사이에 형성되고, 상기 제1전계왜곡수단을 기준으로 하여 동일한 배열을 갖는 액정분자가 대칭을 이루며, 상기 제1 및 제2전계왜곡수단에 의해 복수의 도메인을 형성하는 액정층을 포함하여 구성된 멀티도메인 액정표시소자.

#### 청구항 2.

제1항에 있어서, 상기 제2전계왜곡수단은 슬릿인 것을 특징으로 하는 멀티도메인 액정표시소자.

#### 청구항 3.

제1항에 있어서, 상기 제2전계왜곡수단은 상기 제1전계왜곡수단과 대응하는 도메인의 경계영역에 형성된 것을 특징으로 하는 멀티도메인 액정표시소자.

#### 청구항 4.

제1항에 있어서, 상기 제1전계왜곡수단은 배선으로 형성된 것을 특징으로 하는 멀티도메인 액정표시소자.

#### 청구항 5.

제1항에 있어서, 상기 제1전계왜곡수단은 게이트라인과 동일한 평면 상에 형성된 것을 특징으로 하는 멀티도메인 액정표시소자.

### 청구항 6.

제5항에 있어서, 상기 제1전계왜곡수단과 제2전계왜곡수단 사이에 게이트절연막 및 보호막이 형성된 것을 특징으로 하는 멀티도메인 액정표시소자.

### 청구항 7.

제1항에 있어서, 상기 제1전계왜곡수단은 데이터라인과 동일한 평면 상에 형성된 것을 특징으로 하는 멀티도메인 액정표시소자.

### 청구항 8.

제7항에 있어서, 상기 제1전계왜곡수단과 제2전계왜곡수단 사이에 보호막이 형성된 것을 특징으로 하는 멀티도메인 액정표시소자.

### 청구항 9.

제1항에 있어서, 상기 제2기판 상에 칼라필터 및 블랙매트릭스가 형성된 것을 특징으로 하는 멀티도메인 액정표시소자.

### 청구항 10.

제1항에 있어서, 상기 제1 및 제2전계왜곡수단은 격임구조인 것을 특징으로 하는 멀티도메인 액정표시소자.

### 청구항 11.

제1항에 있어서, 상기 전계왜곡수단을 이웃하는 화소들끼리 전기적으로 연결하는 연결패턴을 더 추가하여 구성된 것을 특징으로 하는 멀티도메인 액정표시소자.

### 청구항 12.

제1항에 있어서, 상기 화소전극에 인가되는 화소전압이 음극성 전압( $V_{p(-)}$ )인 경우, 상기 제1전계왜곡수단에 인가되는 전압은 음극성 화소전압( $V_{p(-)}$ )보다 낮은 최소전계왜곡전압( $V_{min}$ )이 인가되고, 상기 화소전극에 인가되는 화소전압이 양극성 전압( $V_{p(+)}$ )인 경우, 상기 제1전계왜곡수단에 인가되는 전압은 양극성 화소전압( $V_{p(+)}$ )보다 높은 최대전계왜곡전압( $V_{max}$ )이 인가되는 것을 특징으로 하는 멀티도메인 액정표시소자.

### 청구항 13.

제1 및 제2기판을 준비하는 단계;

상기 제1기판 상에 전계왜곡패턴을 형성하는 단계;

상기 전계왜곡패턴을 포함하는 제1기판 상에 보호막을 형성하는 단계;

상기 보호막 상에 전계왜곡슬릿을 갖는 화소전극을 형성하는 단계;

상기 제2기판 상에 공통전극을 형성하는 단계; 및

상기 제1 및 제2기판 상에 상기 전계왜곡패턴을 기준으로 대칭인 배열을 가지며, 상기 전계왜곡패턴과 전계왜곡슬릿에 의해 복수의 도메인을 형성하는 액정충을 형성하는 단계를 포함하여 이루어지는 멀티도메인 액정표시소자의 제조방법.

#### 청구항 14.

제13항에 있어서,

상기 제1기판 상에 화소영역을 정의하는 케이트라인 및 데이터라인을 형성하는 단계; 및

상기 케이트라인과 데이터라인의 교차영역에 박막트랜지터를 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 멀티도메인 액정표시소자의 제조방법.

#### 청구항 15.


제14항에 있어서, 상기 전계왜곡패턴은 상기 케이트라인 형성시 함께 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.

#### 청구항 16.


제14항에 있어서, 상기 전계왜곡패턴은 상기 데이터라인 형성시 함께 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.

#### 도면


도면1




도면2




도면3a




도면3b




도면4




## 도면5




## 도면6




도면7a



도면7b



도면7c



专利名称(译) 多畴液晶显示装置及其制造方法

公开(公告)号	<a href="#">KR1020060038260A</a>	公开(公告)日	2006-05-03
申请号	KR1020040087482	申请日	2004-10-29
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	HONG HYUNGKI		
发明人	HONG, HYUNGKI		
IPC分类号	G02F1/1343		
CPC分类号	G02F1/133707 G02F1/134309 G02F1/136286		
代理人(译)	PARK , JANG WON		
外部链接	<a href="#">Espacenet</a>		

#### 摘要(译)

本发明涉及一种用于实现宽视角的多畴液晶显示装置，包括第一基板和第二基板，栅极线和限定第一基板上的多个像素区域的数据线，形成在像素区域上并具有至少一个第二电场畸变装置的像素电极;形成在第二基板上的公共电极;以及形成在第一基板和第二基板上的公共电极，并且，在第一和第二场畸变装置之间形成液晶层，并且液晶层具有相对于液晶分子对称的相同布置，并且通过第一和第二场形成多个域 - 域液晶显示元件。图3b 指数方面 多域，狭缝，电场畸变

