



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2014년04월16일
 (11) 등록번호 10-1385460
 (24) 등록일자 2014년04월09일

(51) 국제특허분류(Int. Cl.)
 G02F 1/1343 (2006.01)
 (21) 출원번호 10-2007-0033586
 (22) 출원일자 2007년04월05일
 심사청구일자 2012년03월29일
 (65) 공개번호 10-2008-0090608
 (43) 공개일자 2008년10월09일
 (56) 선행기술조사문헌
 JP11271810 A*
 KR1020060068237 A
 KR1019990044634 A
 *는 심사관에 의하여 인용된 문헌

(73) 특허권자
 엘지디스플레이 주식회사
 서울특별시 영등포구 여의대로 128(여의도동)
 (72) 발명자
 박문기
 경기 안산시 단원구 광덕서로 19, 131동 703호
 (74) 대리인
 김용인, 박영복

전체 청구항 수 : 총 8 항


심사관 : 이준석

(54) 발명의 명칭 액정표시장치

(57) 요약

본 발명은 액정표시장치에 관한 발명으로, 서로 마주보는 제 1 기판 및 제 2 기판; 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터; 상기 게이트 라인과 평행하게 형성되는 공통 라인; 상기 박막 트랜지스터와 연결되어 화소 영역에 형성되는 복수개의 화소 전극; 상기 공통 라인으로부터 분기되어 상기 화소 전극과 교번하는 복수개의 공통 전극; 상기 게이트 라인, 데이터 라인, 박막 트랜지스터, 화소 전극 및 공통 전극에 대응하도록 상기 제 2 기판 상에만 형성되는 블랙 매트릭스; 상기 화소 영역에 대응하도록 상기 제 2 기판 상에 형성되는 컬러 필터층을 포함하며, 상기 블랙 매트릭스는 상기 화소 전극 및 공통 전극의 일부 영역에 대응되도록 형성되며, 상기 화소 전극 및 공통 전극의 폭보다 좁은 폭을 갖도록 형성되어, 상기 화소 전극 및 공통 전극의 가장자리는 상기 블랙 매트릭스에 의해 노출된다.

대표도



특허청구의 범위

청구항 1

서로 마주보는 제 1 기관 및 제 2 기관;

상기 제 1 기관 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인;

상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터;

상기 게이트 라인과 평행하게 형성되는 공통 라인;

상기 박막 트랜지스터와 연결되어 화소 영역에 형성되는 복수개의 화소 전극;

상기 공통 라인으로부터 분기되어 상기 화소 전극과 교번하는 복수개의 공통 전극;

상기 게이트 라인, 데이터 라인, 박막 트랜지스터, 화소 전극 및 공통 전극에 대응하도록 상기 제 2 기관 상에 형성되는 블랙 매트릭스;

상기 화소 영역에 대응하도록 상기 제 2 기관 상에 형성되는 컬러 필터층을 포함하며,

상기 블랙 매트릭스는 상기 화소 전극 및 공통 전극의 일부 영역에 대응되도록 형성되며, 상기 화소 전극 및 공통 전극의 폭보다 좁은 폭을 갖도록 형성되어, 상기 화소 전극 및 공통 전극의 가장자리는 상기 블랙 매트릭스에 의해 노출되는 것을 특징으로 하는 액정표시장치.

청구항 2

제 1 항에 있어서,

상기 화소 전극은 투명한 금속으로 형성되는 것을 특징으로 하는 액정표시장치.

청구항 3

삭제

청구항 4

제 1 항에 있어서,

상기 블랙 매트릭스는 상기 게이트 라인, 데이터 라인, 및 박막 트랜지스터의 전체 영역에 대응하도록 형성되는 것을 특징으로 하는 액정표시장치.

청구항 5

삭제

청구항 6

제 1 항에 있어서,

상기 화소 전극의 일부 영역에 대응하도록 형성되는 상기 블랙 매트릭스는,

상기 게이트 라인과 평행한 방향으로 또는 상기 데이터 라인과 평행한 방향으로 줄 무늬를 가지도록 형성되는 것을 특징으로 하는 액정표시장치.

청구항 7

제 1 항에 있어서,

상기 공통 전극은 상기 공통 라인으로부터 분기되어 상기 화소 영역의 외곽을 둘러싸고 형성되는 제 1 공통 전극과, 상기 제 1 공통 전극과 연결되어 상기 화소 전극들 사이에 형성되는 제 2 공통 전극으로 이루어진 것을 특징으로 하고,

상기 블랙 매트릭스는 상기 제 2 공통 전극의 일부 영역에 대응되도록 형성되며, 상기 제 2 공통 전극의 폭보다 좁은 폭을 갖도록 형성되어, 상기 제 2 공통 전극의 가장자리는 상기 블랙 매트릭스에 의해 노출되는 것을 특징으로 하는 액정표시장치.

청구항 8

제 7 항에 있어서,

상기 화소 전극 및 제 2 공통 전극은 투명한 금속으로 형성되는 것을 특징으로 하는 액정표시장치.

청구항 9

삭제

청구항 10

제 7 항에 있어서,

상기 블랙 매트릭스는 상기 게이트 라인, 데이터 라인, 및 박막 트랜지스터의 전체 영역에 대응하도록 형성되는 것을 특징으로 하는 액정표시장치.

청구항 11

삭제

청구항 12

제 7 항에 있어서,

상기 제 2 공통 전극의 일부 영역에 대응하도록 형성되는 상기 블랙 매트릭스는,

상기 게이트 라인과 평행한 방향으로 또는 상기 데이터 라인과 평행한 방향으로 줄 무늬를 가지도록 형성되는 것을 특징으로 하는 액정표시장치.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- [0020] 본 발명은 액정표시장치에 관한 발명으로, 특히 블랙상태의 휘도를 낮추어 콘트라스트비를 향상시키기 위한 액정표시장치에 관한 발명이다.
- [0021] 정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 액정표시장치(Liquid Crystal Display), 플라즈마표시패널(Plasma Display Panel), 전계발광표시장치(Electro Luminescent Display), 진공형광표시장치(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
- [0022] 그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정표시장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
- [0023] 이와 같이 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
- [0024] 상기 액정표시장치는 액정의 성질과 패턴의 구조에 따라서 여러 가지 다양한 모드가 있다.
- [0025] 구체적으로, 액정 방향자가 90° 트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN 방식

(Twisted Nematic Mode)과, 한 기관상에 두 개의 전극을 형성하여 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode) 등 다양하다.

- [0026] 이중, 상기 횡전계방식 액정표시장치는 통상, 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러 필터 어레이 기관과 박막 트랜지스터 어레이 기관으로 구성된다.
- [0027] 이때, 상기 컬러 필터 어레이 기관에는 빛샘을 방지하기 위한 블랙 매트릭스와, 상기 블랙 매트릭스 상에 색상을 구현하기 위한 적색(Red), 녹색(Green), 청색(Blue)의 컬러 필터층이 형성된다.
- [0028] 그리고, 상기 박막 트랜지스터 어레이 기관은 화소영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차 지점에 형성된 박막 트랜지스터와, 화소영역에 서로 교번하여 형성되며 횡전계를 발생시키는 공통전극 및 화소전극으로 구성된다.
- [0029] 이하에서는 종래의 액정표시장치에 대해 설명한다. 도 1은 종래 기술에 의한 액정표시장치를 나타내는 평면도이다.
- [0030] 종래의 액정표시장치는 제 1 기관(도시하지 않음) 상에 화소 영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(12)이 배열되고, 게이트 라인(12)과 교차하여 일정한 간격을 갖고 복수개의 데이터 라인(18)이 배열된다.
- [0031] 그리고 게이트 라인(12)과 데이터 라인(18)이 교차되어 정의된 각 화소 영역에는 화소 전극(26)과 공통 전극(34)이 교번하여 형성됨으로써 횡전계를 발생시키고, 이로 인해 액정이 구동된다.
- [0032] 또한, 게이트 라인(12)에 인가되는 신호에 의해 스위칭 되어 데이터 라인(18)에 인가되는 신호를 각 화소 전극(26)에 전달하기 위하여 게이트 라인(12)과 데이터 라인(18)의 교차 부위에는 복수 개의 박막 트랜지스터가 형성된다.
- [0033] 여기서, 박막 트랜지스터는 게이트 라인(12)으로부터 돌출되어 형성되는 게이트 전극(12a)과, 게이트 전극(12a) 상부에 형성되는 반도체층(도시하지 않음)과, 데이터 라인(18)으로부터 돌출되어 게이트 전극(12a) 상부 일측에 형성되는 소스 전극(18a)과, 상기 소스 전극(18a)과 일정한 간격을 갖고 게이트 전극(12a) 상부 타측에 형성되는 드레인 전극(20)을 포함하여 구성되어 있다.
- [0034] 그리고, 게이트 라인(12)과 평행하도록 공통 라인(30)이 형성되고, 상기 공통 전극(34)은 공통 라인(30)에서 분기되어 형성된다. 공통 라인(30)과 게이트 라인(12) 사이에는 공통 라인(30)으로부터 돌출된 스토리지 전극(32)이 형성되어 있다. 스토리지 전극(32)은 드레인 전극(20) 및 화소 전극(26)과 오버랩되어 스토리지 캐패시터를 형성한다. 스토리지 캐패시터는 데이터 신호를 안정적으로 유지시키도록 하기 위해 필요한 것이다.
- [0035] 도시는 생략하였으나, 게이트 라인(12) 및 게이트 전극(12a)을 포함한 기관 전면에는 게이트 절연막이 형성되어 반도체층과의 사이를 절연하는 역할을 하고 있으며, 소스 전극(18a) 및 드레인 전극(20)을 포함한 기관 전면에는 보호막이 형성되어 있다. 또한, 드레인 전극(20)의 상부의 보호막에는 콘택홀(24)이 형성되어 있으며, 화소 전극(26)은 콘택홀(24)을 통해 드레인 전극(20)과 전기적으로 연결되어 있다.
- [0036] 이상에서 설명한 바와 같이 박막 트랜지스터가 형성된 제 1 기관을 박막 트랜지스터 어레이 기관이라 한다.
- [0037] 또한, 제 1 기관에 대응하는 제 2 기관에는 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스(52)과, 컬러 색상을 표현하기 위한 적색, 녹색, 청색 컬러 필터층(도시하지 않음)이 형성되어 있다. 이를 컬러 필터 어레이 기관이라 한다.
- [0038] 도면에서는 컬러 필터층은 생략하고 블랙 매트릭스(52) 만을 도시하였다. 이때 블랙 매트릭스(52)는 게이트 라인(12), 데이터 라인(18), 및 박막 트랜지스터에 대응하는 부분에 형성된다.
- [0039] 한편, 화소 전극(26)은 일반적으로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명한 물질로 형성된다. 화소 전극(26) 하부에 드레인 전극(20), 공통 라인(30) 등 불투명한 물질이 형성되어 있는 곳에서는 제 1 기관 하부로부터 나오는 빛이 화소 전극(26)을 통과하지 못한다. 반면에, 화소 전극(26) 하부에 투명한 물질만 있는 위치에서는 제 1 기관 하부로부터 나오는 빛이 화소 전극(26)을 통과하게 된다.
- [0040] 상기와 같이 횡전계방식으로 구동되는 액정표시장치에서는 화소 전극(26)과 공통 전극(34) 사이에 발생하는 횡전계에 의해 액정이 움직이게 된다. 이때, 화소 전극(26) 및 공통 전극(34)의 상부에 위치하는 액정은 횡전계에 의해 제어되지 않는다. 따라서 화소 전극(26) 상부에서는 빛샘이 발생하게 되고, 블랙(Black)상태의 휘도가 높

아서, 콘트라스트비(contrast ratio)가 낮아지는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

[0041] 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 횡전계방식으로 구동되는 액정표시장치에서 화소 전극 상부의 빛샘을 방지하여 블랙 상태의 휘도를 낮추고, 이에 따라 콘트라스트비(contrast ratio)를 높일 수 있는 액정표시장치를 제공하는데 그 목적이 있다.

발명의 구성 및 작용

[0042] 상기와 같은 목적에 따른 본 발명에 의한 액정표시장치는 서로 마주보는 제 1 기판 및 제 2 기판, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인, 상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터, 상기 게이트 라인과 평행하게 형성되는 공통 라인, 상기 박막 트랜지스터와 연결되어 화소 영역에 형성되는 복수개의 화소 전극, 상기 공통 라인으로부터 분기되어 화소 전극과 교번하는 복수개의 공통 전극, 상기 게이트 라인, 데이터 라인, 박막 트랜지스터 및 화소 전극에 대응하도록 상기 제 2 기판 상에 형성되는 블랙 매트릭스, 상기 화소 영역에 대응하도록 상기 제 2 기판 상에 형성되는 컬러 필터층을 포함하여 구성되어 있다.

[0043] 또한, 상기와 같은 액정표시장치에 있어서, 상기 공통 전극은 상기 공통 라인으로부터 분기되어 상기 화소 영역의 외곽을 둘러싸고 형성되는 제 1 공통 전극과, 상기 제 1 공통 전극과 연결되어 상기 화소 전극들 사이에 형성되는 제 2 공통 전극으로 이루어진 것을 특징으로 하고, 상기 블랙 매트릭스는 상기 제 2 공통 전극의 상부에 더 형성되는 것을 특징으로 한다.

[0044] 이하, 첨부된 도면을 참고하여 본 발명의 제 1 실시예에 의한 액정표시장치를 자세히 설명하면 다음과 같다.

[0045] 도 2는 본 발명의 제 1 실시예에 의한 액정표시장치를 나타내는 평면도이고, 도 3은 도 2의 I-I'에 따른 본 발명의 제 1 실시예에 의한 액정표시장치를 나타내는 단면도이다.

[0046] 먼저, 본 발명의 제 1 실시예에 의한 액정표시장치는 서로 마주보는 제 1 기판(110) 및 제 2 기판(150)과, 제 1 기판(110) 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인(112) 및 데이터 라인(118)과, 게이트 라인(112)과 데이터 라인(118)의 교차부에 형성되는 박막 트랜지스터와, 게이트 라인(112)과 평행하게 형성되는 공통 라인(130)과, 박막 트랜지스터와 연결되어 화소 영역에 형성되는 복수개의 화소 전극(126)과, 공통 라인(130)으로부터 분기되어 화소 전극(126)과 교번하여 형성되는 복수개의 공통 전극(134)과, 게이트 라인(112), 데이터 라인(118), 박막 트랜지스터 및 화소 전극(126)에 대응하도록 제 2 기판(150)상에 형성되는 블랙 매트릭스(152)와, 화소 영역에 대응하도록 제 2 기판(150) 상에 형성되는 컬러 필터층(154)을 포함하여 구성된다.

[0047] 블랙 매트릭스(152)는 화면을 표시하는 영역인 화소 영역을 제외한 부분에서 빛이 통과하는 것을 막기 위해 형성되는 것으로서, 게이트 라인(112), 데이터 라인(118), 박막 트랜지스터에 대응하도록 형성된다. 또한, 본 발명은 화소 전극(126)과 공통 전극(134) 사이에 발생하는 횡전계에 의해 구동이 되는 것으로, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명한 금속으로 형성되는 화소 전극(126) 상부에서 액정이 움직이지 않아 빛샘이 발생하는 것을 방지하기 위해 화소 전극(126)에 대응하도록 블랙 매트릭스(152)가 형성된다.

[0048] 박막 트랜지스터는 게이트 라인(112)으로부터 돌출되어 형성되는 게이트 전극(112a)과, 게이트 전극(112a) 상부에 형성되는 반도체층(116)과, 데이터 라인(118)으로부터 돌출되어 게이트 전극(112a) 상부 일측에 형성되는 소스 전극(118a)과, 상기 소스 전극(118a)과 일정한 간격을 갖고 게이트 전극(112a) 상부 타측에 형성되는 드레인 전극(120)을 포함하여 구성되어 있다.

[0049] 공통 라인(130)과 게이트 라인(112) 사이에는 공통 라인(130)으로부터 돌출된 스토리지 전극(132)이 형성되어 있다. 스토리지 전극(132)은 드레인 전극(120) 및 화소 전극(126)과 오버랩되어 스토리지 캐패시터를 형성한다. 스토리지 캐패시터는 데이터 신호를 안정적으로 유지시키도록 하기 위해 필요한 것이다.

[0050] 게이트 라인(112) 및 게이트 전극(112a)을 포함한 제 1 기판(114) 전면에는 게이트 절연막이 형성되어 반도체층(116)과의 사이를 절연하는 역할을 하고 있으며, 소스 전극(118a) 및 드레인 전극(120)을 포함한 제 1 기판(114) 전면에는 보호막(122)이 형성되어 있다. 또한, 드레인 전극(120) 상부의 보호막(122)에는 콘택홀(124)이 형성되어 있으며, 화소 전극(126)은 콘택홀(124)을 통해 드레인 전극(120)과 전기적으로 연결되어 있다.

[0051] 다음으로, 첨부된 도면을 참고하여 본 발명의 제 2 실시예에 의한 액정표시장치를 자세히 설명하면 다음과

같다.

- [0052] 도 4는 본 발명의 제 2 실시예에 의한 액정표시장치를 나타내는 평면도이고, 도 5는 도 4의 II-II'에 따른 본 발명의 제 2 실시예에 의한 액정표시장치를 나타내는 단면도이다.
- [0053] 본 발명의 제 2 실시예에 의한 액정표시장치는 서로 마주보는 제 1 기판(210) 및 제 2 기판(250)과, 제 1 기판(210) 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인(212) 및 데이터 라인(218)과, 게이트 라인(212)과 데이터 라인(218)의 교차부에 형성되는 박막 트랜지스터와, 게이트 라인(212)과 평행하게 형성되는 공통 라인(230)과, 박막 트랜지스터와 연결되어 화소 영역에 형성되는 복수개의 화소 전극(226)과, 공통 라인(230)으로부터 분기되어 화소 전극(226)과 교번하여 형성되는 복수개의 공통 전극(234)과, 게이트 라인(212), 데이터 라인(218), 박막 트랜지스터의 전체 영역 및 화소 전극(226)의 일부 영역에 대응하도록 제 2 기판(250)상에 형성되는 블랙 매트릭스(252)와, 화소 영역에 대응하도록 제 2 기판(250) 상에 형성되는 컬러 필터층(254)을 포함하여 구성된다.
- [0054] 제 2 실시예에 의한 액정표시장치는 제 1 실시예의 경우와 비교하여 블랙 매트릭스가 형성되는 위치를 제외하면 모두 동일한바 이에 대한 설명은 생략한다. 즉, 제 2 실시예에 의한 액정표시장치에서는 블랙 매트릭스(252)가 게이트 라인(212), 데이터 라인(218), 박막 트랜지스터의 전체 영역에 대응하도록 형성되고, 화소 전극(226)의 일부 영역에 대응하도록 형성된다는 점에 특징이 있다.
- [0055] 제 1 실시예에 의한 액정표시장치에서는 화소 전극의 전체 영역에 대응하도록 블랙 매트릭스를 형성함으로써, 블랙 상태에서 휘도를 낮추는 효과는 극대화시킬 수 있는 반면에, 화이트 상태에서의 휘도 역시 낮아지므로 전체적인 휘도 저하가 우려된다.
- [0056] 이에 반해 제 2 실시예에 의한 액정표시장치의 경우에는 화소 전극(226)의 폭보다 더 좁은 폭으로 화소 전극(226)의 일부 영역에 대응하도록 블랙 매트릭스(252)를 형성함으로써 블랙 상태의 휘도를 낮추는 효과를 얻으면서도 전체적인 휘도 저하는 방지할 수 있다.
- [0057] 다음으로, 첨부된 도면을 참고하여 본 발명의 제 3 실시예에 의한 액정표시장치를 자세히 설명하면 다음과 같다.
- [0058] 도 6은 본 발명의 제 3 실시예에 의한 액정표시장치를 나타내는 평면도이다.
- [0059] 본 발명의 제 3 실시예에 의한 액정표시장치는 게이트 라인(312), 데이터 라인(318), 박막 트랜지스터, 공통 라인(330), 공통 전극(334), 및 화소 전극(326)은 제 1 실시예에 의한 액정표시장치와 동일한 구조로 형성된다.
- [0060] 다만, 제 2 실시예와 같이 블랙 매트릭스(352)가 게이트 라인(312), 데이터 라인(318), 박막 트랜지스터의 전체 영역에 대응하도록 형성되고, 화소 전극(326)의 일부 영역에 대응하도록 형성된다는 점에 특징이 있다. 즉, 도 6에 도시된 바와 같이, 제 1 기판(도시하지 않음)의 화소 전극(326)에 대응하는 제 2 기판(도시하지 않음) 상에 게이트 라인(312)과 평행한 방향으로 줄 무늬를 가지도록 블랙 매트릭스(352)가 형성되어 있다.
- [0061] 상기 제 2 실시예 및 제 3 실시예에서는 블랙 매트릭스가 화소 전극의 일부 영역에 대응되도록 형성되는 것을 특징으로 한다. 본 발명은 블랙 매트릭스가 제 2 및 제 3 실시예에서 설명한 형태로 형성되는 경우에만 한정되는 것이 아니며, 블랙 매트릭스가 화소 전극의 일부 영역에 대응되도록 형성되는 모든 경우를 포함한다. 예를 들면, 제 1 기판의 한 화소 전극에 대응하도록 데이터 라인과 평행한 방향으로 복수개의 줄 무늬를 가지도록 블랙 매트릭스가 형성되는 것도 가능하다.
- [0062] 다음으로, 첨부된 도면을 참고하여 본 발명의 제 4 실시예에 의한 액정표시장치를 자세히 설명하면 다음과 같다.
- [0063] 도 7은 본 발명의 제 4 실시예에 의한 액정표시장치를 나타내는 평면도이고, 도 8은 도 7의 III-III'에 따른 본 발명의 제 4 실시예에 의한 액정표시장치를 나타내는 단면도이다.
- [0064] 본 발명의 제 4 실시예에 의한 액정표시장치는 서로 마주보는 제 1 기판(410) 및 제 2 기판(450)과, 제 1 기판(410) 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인(412) 및 데이터 라인(418)과, 게이트 라인(412)과 데이터 라인(418)의 교차부에 형성되는 박막 트랜지스터와, 게이트 라인(412)과 평행하게 형성되는 공통 라인(430)과, 박막 트랜지스터와 연결되어 화소 영역에 형성되는 복수개의 화소 전극(426)과, 공통 라인(430)으로부터 분기되어 화소 영역의 외곽을 둘러싸고 형성되는 제 1 공통 전극(434)과, 제 1 공통 전극(434)과 연결되어 복수 개의 화소 전극(426)들 사이에 형성되는 제 2 공통 전극(436)과, 게이트 라인(412), 데이터 라인(418), 박

막 트랜지스터, 화소 전극(426) 및 제 2 공통 전극(434)에 대응하도록 제 2 기관(450)상에 형성되는 블랙 매트릭스(452)와, 화소 영역에 대응하도록 제 2 기관(450) 상에 형성되는 컬러 필터층(454)을 포함하여 구성된다.

[0065] 제 4 실시예에 의한 액정표시장치에서 제 1 및 제 2 공통 전극(434, 436), 블랙 매트릭스(452)를 제외한 부분은 제 1 실시예의 경우와 동일한바 이에 대한 자세한 설명은 생략한다. 즉, 제 4 실시예에 의한 액정표시장치에서는 공통 전극이 공통 라인(430)으로부터 분기되어 화소 영역의 외곽을 둘러싸고 형성되는 제 1 공통 전극(434)과, 제 1 공통 전극(434)과 연결되어 복수 개의 화소 전극(426)들 사이에 형성되는 제 2 공통 전극(436)으로 이루어져 있다는 점과 블랙 매트릭스(452)가 제 2 공통 전극(452)에 대응하도록 제 2 기관(450) 상에 더 형성된다는 점에 특징이 있다.

[0066] 블랙 매트릭스(452)는 도 7 및 도 8에 도시된 바와 같이, 게이트 라인(412), 데이터 라인(418) 및 박막 트랜지스터의 전체 영역에 대응되도록 형성되고, 제 2 공통 전극(436) 및 화소 전극(426)에 대응되어 더 좁은 폭으로 형성된다. 그러나 본 발명은 이 경우에 한정되는 것이 아니며, 제 2 공통 전극(436) 및 화소 전극(426)의 전체 영역에 대응되도록 형성되는 것도 가능하다. 또한, 제 2 공통 전극(436) 및 화소 전극(426)에 대응되어 게이트 라인(412)과 평행하게 또는 데이터 라인(418)과 평행하게 줄무늬를 가지도록 형성되는 것도 가능하다.

[0067] 상기에서 화소 전극(426)과 제 2 공통 전극(436)은 동일한 층에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명한 금속으로 형성된다. 제 2 공통 전극은 제 1 공통 전극(434)과 콘택홀(438)을 통하여 전기적으로 연결되어 있다.

[0068] 제 1 내지 제 4 실시예에서는 화소 전극이 데이터 라인과 평행하게 형성되어 있으나, 본 발명은 이에 한정되는 것이 아니며, 화소 전극이 한 화소 영역 내에서 한 번 꺾이는 모양으로 형성되고, 이에 따라 공통 전극도 동일한 방향으로 한 번 꺾이는 모양으로 형성될 수 있다. 또한, 한 화소 영역 내에서 화소 전극 및 공통 전극이 여러 번 꺾이는 모양으로 형성되는 것도 가능하다.

[0069] 한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

발명의 효과

[0070] 상기한 바와 같은 본 발명에 의한 액정표시장치는 다음과 같은 효과가 있다.

[0071] 첫째, 제 1 기관에 투명한 물질로 형성된 화소 전극 또는 공통 전극에 대응하도록 제 2 기관에 블랙 매트릭스를 형성함으로써, 화소 전극 또는 공통 전극의 상부로의 빛샘이 발생하는 것을 방지할 수 있다.

[0072] 둘째, 빛샘을 감소시킴으로써 블랙 상태에서의 휘도가 감소하고, 이에 따라 콘트라스트비가 증가하는 효과가 있다.

[0073] 셋째, 화소 전극 및 공통 전극을 불투명 금속으로 형성하여 빛샘을 방지하는 경우와 비교하였을 때, 비용 절감의 효과가 있다. 즉, 화소 전극 및 공통 전극을 불투명 금속으로 형성하고자 하는 경우에는 투명 금속에 비해 비용이 많이 드는 반면에, 본 발명의 경우에는 블랙 매트릭스를 추가적으로 형성함으로써 저렴한 비용으로 본 발명의 목적을 달성할 수 있다.

도면의 간단한 설명

[0001] 도 1은 종래의 액정표시장치를 나타내는 평면도

[0002] 도 2는 본 발명의 제 1 실시예에 의한 액정표시장치를 나타내는 평면도

[0003] 도 3은 도 2의 I-I'에 따른 본 발명의 제 1 실시예에 의한 액정표시장치를 나타내는 단면도

[0004] 도 4는 본 발명의 제 2 실시예에 의한 액정표시장치를 나타내는 평면도

[0005] 도 5는 도 4의 II-II'에 따른 본 발명의 제 2 실시예에 의한 액정표시장치를 나타내는 단면도

[0006] 도 6은 본 발명의 제 3 실시예에 의한 액정표시장치를 나타내는 평면도


[0007] 도 7은 본 발명의 제 4 실시예에 의한 액정표시장치를 나타내는 평면도

[0008] 도 8은 도 7의 III-III'에 따른 본 발명의 제 4 실시예에 의한 액정표시장치를 나타내는 단면도


- [0009] <도면의 주요 부호에 대한 설명>
- [0010] 110, 210, 410 : 제 1 기관
- [0011] 150, 250, 450 : 제 2 기관
- [0012] 12, 112, 212, 312, 412 : 게이트 라인
- [0013] 18, 118, 218, 318, 418 : 데이터 라인
- [0014] 30, 130, 230, 330, 430 : 공통 라인
- [0015] 26, 126, 226, 326, 426 : 화소 전극
- [0016] 34, 134, 234, 334 : 공통 전극
- [0017] 434 : 제 1 공통 전극
- [0018] 436 : 제 2 공통 전극
- [0019] 52, 152, 252, 352, 452 : 블랙 매트릭스

도면


도면1




도면2




도면3




도면4




도면5




도면6



도면7



도면8



专利名称(译)	液晶显示器		
公开(公告)号	KR101385460B1	公开(公告)日	2014-04-16
申请号	KR1020070033586	申请日	2007-04-05
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	PARK MUN GI		
发明人	PARK,MUN GI		
IPC分类号	G02F1/1343		
CPC分类号	G02F1/133514 G02F1/133707 G02F1/134363 G02F1/136286 G02F1/1368		
代理人(译)	金勇 年轻的小公园		
其他公开文献	KR1020080090608A		
外部链接	Espacenet		

摘要(译)

液晶显示装置技术领域本发明涉及一种液晶显示装置，包括：彼此面对的第一基板和第二基板；栅极线和数据线在第一基板上彼此交叉以限定像素区域；一种薄膜晶体管，形成在栅极线和数据线的交叉处；与栅极线平行形成的公共线；多个像素电极连接到薄膜晶体管并形成在像素区域中；多个公共电极从公共线分支并与像素电极交替；黑矩阵仅形成在第二基板上，以对应于栅极线，数据线，薄膜晶体管，像素电极和公共电极；并且，在第二基板上形成对应于像素区域的滤色器层，其中黑矩阵形成为对应于像素电极和公共电极的一部分，并且像素电极和公共电极的边缘被黑矩阵曝光。

