

(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl.⁷
G02F 1/1343

(45) 공고일자 2005년05월11일
(11) 등록번호 10-0488944
(24) 등록일자 2005년05월02일

(21) 출원번호 10-2001-0076180
(22) 출원일자 2001년12월04일

(65) 공개번호 10-2003-0045456
(43) 공개일자 2003년06월11일

(73) 특허권자 바이오 하이디스 테크놀로지 주식회사
경기도 이천시 부발읍 아미리 산 136-1

(72) 발명자 유봉렬
경기도이천시부발읍아미리현대7차아파트707-2001
고영익
경기도이천시대월면사동리현대전자사원아파트106-306
전정목
서울특별시광진구구의동587-84301호

(74) 대리인 강성배

심사관 : 박진우

(54) 박막 트랜지스터 액정표시장치의 리페어 라인 구조

요약

본 발명은 박막 트랜지스터 액정표시장치의 리페어 라인 구조에 관한 것으로, 데이터 오픈 결함을 리페어 하기 위해 삽입한 리페어 리턴던시 라인으로 인해 모듈 공정시 발생된 정전기로 인해 발생하는 라인 휘선과 구동시 발생하는 화면 출력 이상과 같은 화질 저하 문제를 방지하기 위해, 리페어 리턴던시 라인을 주변의 다른 배선[공통전극라인(common line), 데이터라인(data line)]과 저항을 사용하여 연결함으로써, 상기와 같은 문제를 방지하고 최종 공정인 모듈에서의 수율을 향상시킬 수 있다. 이를 위한 본 발명에 의한 박막 트랜지스터 액정표시장치의 리페어 라인 구조는 어레이 기판인 제 1 기판과 컬러 필터인 제 2 기판을 구비한 박막트랜지스터 액정표시장치에 있어서, 상기 제 1 기판에 데이터 오픈이 발생할 경우 이를 리페어하기 위해 형성되는 제 1 리페어 라인과, 상기 제 1 리페어 라인을 공통전극 라인 또는 데이터 라인과 저항을 통해 연결하여 정전기(ESD) 발생시 정전기 전류를 다른 영역으로 분배하고, 상기 제 1 리페어 라인을 인쇄회로기판(PCB)에 연결하기 위해 연장한 제 2 리페어 라인과, 상기 제 1 리페어 라인과 상기 제 2 리페어 라인 사이가 연결되지 않도록 적어도 1개 이상의 웰딩 포인트(welding point)를 만들어 웰딩시 데이터 신호가 각 리페어 라인으로 인가되는 것을 방지하는 것을 특징으로 한다.

대표도

도 5

명세서

도면의 간단한 설명

도 1은 종래기술에 따른 리페어 라인의 구조를 나타낸 형성도

도 2는 종래기술에 따른 리페어 동작시 피.시.비(PCB)를 이용한 구조를 나타낸 형성도

도 3은 종래기술에 따른 리페어 동작시 피.시.비(PCB)를 이용한 다른 구조를 나타낸 형성도

도 4는 종래의 리페어 라인 구조에서 정전기 발생에 의한 손상으로 쇼트가 발생하는 것을 설명하기 위한 형성도

도 5는 본 발명의 실시예에 의한 리페어 라인 구조를 나타낸 형성도

* 도면의 주요부분에 대한 부호의 설명 *

10, 14 : 리페어 라인 12 : 저항

16 : 공통전극라인 또는 데이터라인

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 박막 트랜지스터 액정표시장치의 리페어 라인 구조에 관한 것으로, 특히 데이터 오픈 결함을 리페어 하기 위해 삽입한 리페어 리던던시 라인으로 인해 모듈 공정시 발생된 정전기로 인해 발생하는 라인 휘션과 구동시 발생하는 화면 출력 이상과 같은 화질 저하 문제를 방지할 수 있는 박막 트랜지스터 액정표시장치의 리페어 라인 구조에 관한 것이다.

일반적으로, 리페어 리던던시 라인(repair redundancy line)은 데이터 오픈 결함(Data open defect)을 리페어하기 위해 형성된다. 상기 리페어 리던던시 라인을 형성하는 방법은 패널의 많은 영역에 대해서 데이터 오픈을 리페어할 수 있도록, 또한 리페어 공정을 더욱 단순화하기 위해 꾸준히 개발되어 점점 더 복잡한 양상으로 진행되고 있다.

도 1은 종래기술에 따른 리페어 라인을 나타낸 형성도로서, 데이터 패드(1), 게이트 패드(2) 및 리페어 라인(3)이 도시되어 있다. 상기 리페어 라인(3)은 액정이 있는 부분에 모두 위치해 있다. 따라서, 상기 리페어 라인(3)은 컬러 필터(C/F) 기판의 공통(common)전극과 커패시터를 형성하게 된다. 만약, 데이터 오픈을 리페어할 경우 신호 라인에 열화(degradation)가 발생되어 일부 영역에 대해서만 데이터 오픈을 리페어 할 수 있기 때문에 리페어 효율이 저하되는 문제점이 있었다.

이러한 효율 저하 문제를 보상하기 위해 종래에는 도 2에 도시된 바와 같이, 피.씨.비(PCB)(5)를 이용한 리페어 라인(3)을 형성하는 방법이 개발되었다. 그러나, PCB를 이용한 종래의 리페어 라인 형성 방법도 리페어를 진행하는 공정[웰딩(welding), 커팅(cutting)]이 복잡한 문제점이 있었다.

따라서, 리페어 효율도 증가시키고, 공정도 단순화하기 위해 종래에는 도 3에 도시된 바와 같이, PCB(5)를 이용하여 리페어 라인(3)을 부분별로 형성하는 방법이 개발되었다.

하지만, PCB(5)를 이용하여 리페어 라인(3)을 부분별로 형성하는 종래의 기술도 리페어 라인(3)을 추가로 형성함으로써 새로운 문제점이 발생하였다.

즉, 모듈 공정에서 정전기가 발생되면 도 4에 도시된 바와 같이, 데이터 오픈 결함을 리페어 하기 위해 삽입한 리페어 라인(3)으로 인해 라인 휘션이 발생되고 또한 구동시에는 화면 출력 이상과 같은 화질 저하 문제가 발생되었다.

발명이 이루고자 하는 기술적 과제

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 데이터 오픈 결함을 리페어 하기 위해 삽입한 리페어 리던던시 라인으로 인해 모듈 공정시 발생된 정전기로 인해 발생하는 라인 휘션과 구동시 발생하는 화면 출력 이상과 같은 화질 저하 문제를 방지하기 위해, 리페어 리던던시 라인을 주변의 다른 배선[공통전극라인(common line), 데이터라인(data line)]과 저항을 사용하여 연결함으로써, 상기와 같은 문제를 방지하고 최종 공정인 모듈에서의 수율을 향상시킨 박막 트랜지스터 액정표시장치의 리페어 라인 구조를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명에 의한 박막 트랜지스터 액정표시장치의 리페어 라인 구조는, 어레이 기판인 제 1 기판과 컬러 필터인 제 2 기판을 구비한 박막트랜지스터 액정표시장치에 있어서, 기 제 1 기판에 데이터 오픈이 발생할 경우 이를 리페어하기 위해 형성되는 제 1 리페어 라인과, 제 1 리페어 라인을 연장시켜 인쇄회로기판(PCB)에 연결하기 위한 제 2리페어 라인과, 1리페어 라인과 상기 제 2리페어 라인이 연결되지 않도록 적어도 1개 이상 형성되어 웰딩 시 데이터 신호가 상기 제 1리페어 라인으로 인가되는 것을 방지하는 웰딩포인트와, 웰딩포인트를 중심으로 적어도 2개 이상 형성되며, 상기 제 1리페어 라인을 공통전극 라인 또는 데이터 라인과 연결시켜, 정전기 발생 시 정전기 전류를 다른 영역으로 분배하는 저항을 포함한 것을 특징으로 한다.

삭제

삭제

발명의 구성 및 작용

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

도 5는 본 발명의 실시예에 의한 리페어 라인 구조를 나타낸 형성도이다.

도시된 바와 같이, 상기 리페어 라인 구조는 어레이 기관인 제 1 기관과 컬러 필터인 제 2 기관을 구비한 박막트랜지스터 액정표시장치에 있어서, 상기 제 1 기관에 데이터 오픈이 발생할 경우 이를 리페어하기 위해 형성되는 제 1 리페어 라인과, 상기 제 1 리페어 라인을 공통전극 라인 또는 데이터 라인과 저항을 통해 연결하여 정전기(ESD) 발생시 정전기 전류를 다른 영역으로 분배한다. 그리고, 상기 제 1 리페어 라인을 인쇄회로기판(PCB)에 연결하기 위해 연장한 제 2 리페어 라인과, 상기 제 1 리페어 라인과 상기 제 2 리페어 라인 사이가 연결되지 않도록 적어도 1개 이상의 웰딩 포인트(welding point)를 만들어 웰딩시 데이터 신호가 각 리페어 라인으로 인가되는 것을 방지하도록 구성된다. 이때, 상기 웰딩 포인트를 중심으로 공통전극 라인과 연결하기 위한 저항이 적어도 두개 이상 형성된다.

즉, 상기 리페어 라인(10)을 형성함에 있어서, 각 데이터 라인과 수직으로 리페어 라인(10)을 형성하고, 상기 리페어 라인(10)을 연장하여 PCB 쪽으로 연결하는 배선(14)을 형성한다. 이때, 리페어 라인(10)의 연장선(14)과 리페어 라인(10)과의 사이가 연결되지 않도록 웰딩 포인트(welding point)(15)를 만들어 두어 웰딩(welding)시 데이터 신호가 각 리페어 라인(10)으로 인가되는 것을 방지한다. 이렇게 형성된 리페어 라인은 셀(cell) 공정 이후 전기적으로 독립되어 있으므로, 외부에서 정전기(ESD)가 발생할 경우 다른 영역으로 분배할 수가 없게 된다.

따라서, 리페어 라인(14)을 공통전극 라인(16)이나 혹은 공통전극 라인(16)이 주변에 없을 경우 인접한 데이터 라인(16)과 저항(12)을 통하여 연결함으로써 정전기(ESD) 발생시 다른 영역으로 분배할 수 있게 된다.

발명의 효과

이상에서 설명한 바와 같이, 본 발명에 의한 박막 트랜지스터 액정표시장치의 리페어 라인 구조는 리페어 리던던시 라인을 주변의 다른 배선[공통전극라인(common line), 데이터라인(data line)]과 저항을 사용하여 연결함으로써, 데이터 오픈 결함을 리페어 하기 위해 삽입한 리페어 리던던시 라인으로 인해 모듈 공정시 발생된 정전기로 인해 발생하는 라인 휘선과 구동시 발생하는 화면 출력 이상과 같은 화질 저하 문제를 방지하여 최종 공정인 모듈에서의 수율을 향상시킬 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

(57) 청구의 범위

청구항 1.
삭제

청구항 2.
삭제

청구항 3.
삭제

청구항 4.


어레이 기관인 제 1 기관과 컬러 필터인 제 2 기관을 구비한 박막트랜지스터 액정표시장치에 있어서,
상기 제 1 기관에 데이터 오픈이 발생할 경우 이를 리페어하기 위해 형성되는 제 1 리페어 라인과,
상기 제 1 리페어 라인을 연장시켜 인쇄회로기판(PCB)에 연결하기 위한 제 2리페어 라인과,
상기 제 1리페어 라인과 상기 제 2리페어 라인이 연결되지 않도록 적어도 1개 이상 형성되어 웰딩 시 데이터 신호가 상기 제 1리페어 라인으로 인가되는 것을 방지하는 웰딩포인트와,

상기 웰딩포인트를 중심으로 적어도 2개 이상 형성되며, 상기 제 1리페어 라인을 공통전극 라인 또는 데이터 라인과 연결시켜, 정전기 발생 시 정전기 전류를 다른 영역으로 분배하는 저항을 포함한 것을 특징으로 하는 박막트랜지스터 액정표시장치의 리페어 라인 구조.


청구항 5.
삭제

도면


도면1




도면2




도면3



도면4



도면5



专利名称(译)	薄膜晶体管液晶显示器的修复线结构		
公开(公告)号	KR100488944B1	公开(公告)日	2005-05-11
申请号	KR1020010076180	申请日	2001-12-04
[标]申请(专利权)人(译)	HYDIS TECH HYDIS技术有限公司		
申请(专利权)人(译)	하이디스테크놀로지주식회사		
当前申请(专利权)人(译)	하이디스테크놀로지주식회사		
[标]发明人	RYU BONGYEOL 유봉렬 KO YOUNGYIK 고영익 JUN JUNGMOK 전정목		
发明人	유봉렬 고영익 전정목		
IPC分类号	G02F1/1343		
其他公开文献	KR1020030045456A		
外部链接	Espacenet		

摘要(译)

本发明是薄膜晶体管涉及的液晶显示装置的修复线结构，由于插入，以修复数据开路故障模块方法，其中通过静电亮线引起的，在事件驱动的线的情况下修复冗余行画面输出比，修复冗余线连接到其他布线（公共线，数据线）和电阻器因此，可以避免上述问题，并且可以提高最终处理模块的产量。根据本发明用于此目的的液晶显示装置的TFT的修复线结构是在具有所述第一基板的第二基板和阵列基板的滤色器的薄膜晶体管的液晶显示装置中，在的情况下的数据打开所述第一基板上发生第一条修复线用于修复第一条修复线，第一条修复线用于修复第一条修复线，经由数据线，并通过静电电流放电（ESD）的事件分发到不同区域的电阻连接，并且延伸到第一修复线的印刷电路板（PCB）的第二修复线和所述第一修复连接线和所述第二修复线，使得未之间的连接由至少一个或多个焊接点（焊接点）时，其特征在于所述焊接数据信号，以防止修复线是在每个的。度

