

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2016-212183

(P2016-212183A)

(43) 公開日 平成28年12月15日(2016.12.15)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	5C006
G09G 3/20 (2006.01)	G09G 3/20 641Q	5C080
	G09G 3/20 611H	
	G09G 3/20 642B	
	G09G 3/20 612D	
審査請求 未請求 請求項の数 10 O L (全 13 頁) 最終頁に続く		

(21) 出願番号 特願2015-94048 (P2015-94048)
 (22) 出願日 平成27年5月1日 (2015.5.1)

(特許庁注：以下のものは登録商標)

1. HDMI

(71) 出願人 000116024
 ローム株式会社
 京都府京都市右京区西院溝崎町2 1 番地

(74) 代理人 100083806

弁理士 三好 秀和

(74) 代理人 100133514

弁理士 寺山 啓進

(72) 発明者 松村 洋志

京都府京都市右京区西院溝崎町2 1 番地
 ローム株式会社内

F ターム (参考) 5C006 AA22 AF45 AF46 BB16 EA01
 EC02 EC05 FA22 FA33
 5C080 AA10 BB05 CC03 DD29 EE29
 EE30 GG11 JJ02 JJ05 KK02
 KK43


(54) 【発明の名称】 ディスプレイ制御回路およびディスプレイ装置

(57) 【要約】

【課題】LCDパネル間領域のガンマ補正を実行可能で画質劣化を改善可能なディスプレイ制御回路およびこのディスプレイ制御回路を搭載したディスプレイ装置を提供する。

【解決手段】ディスプレイ制御回路100は、複数に分割されたパネル領域を備えるディスプレイパネル222に表示すべき映像データを受信する受信インタフェース回路10と、ルックアップテーブル若しくはメモリ240・領域算出部242・領域ガンマ補正回路244を有し、ディスプレイパネルのデータ線または走査線を駆動するドライバ224・226の動作タイミングを制御するタイミングコントローラ18と、不揮発性メモリ14と、タイミングコントローラにより設定されたタイミングと同期して、領域ガンマ補正回路により、分割されたパネル領域毎のガンマ値が補正された映像データを、外部に設けられたソースドライバへ送出する送信インタフェース回路20と備える。

【選択図】図1



【特許請求の範囲】**【請求項 1】**

複数に分割されたパネル領域を備えるディスプレイパネルに表示すべき映像データを受信する受信インタフェース回路と、

ルックアップテーブル若しくはメモリ、領域算出部、領域ガンマ補正回路を有し、前記ディスプレイパネルのデータ線または走査線を駆動するドライバの動作タイミングを制御するタイミングコントローラと、

不揮発性メモリと、

前記タイミングコントローラにより設定されたタイミングと同期して、前記領域ガンマ補正回路により、前記分割されたパネル領域毎のガンマ値が補正された前記映像データを、外部に設けられたソースドライバへ送出する送信インタフェース回路と

備えることを特徴とするディスプレイ制御回路。

10

【請求項 2】

前記送信インタフェース回路は、前記タイミングコントローラにより設定されたタイミングと同期して、外部に設けられたゲートドライバに対してタイミング信号を送出することを特徴とする請求項 1 に記載のディスプレイ制御回路。

【請求項 3】

一体集積化されたことを特徴とする請求項 1 または 2 に記載のディスプレイ制御回路。

【請求項 4】

前記不揮発性メモリには、前記ルックアップテーブル若しくはメモリへ供給するメモリデータ、前記領域算出部へ供給する解像度データ、若しくは前記領域ガンマ補正回路へ供給するパネル領域パラメータ係数が保持されることを特徴とする請求項 1 に記載のディスプレイ制御回路。

20

【請求項 5】

DC / DC コンバータを備え、

前記 DC / DC コンバータは、前記ディスプレイパネル、前記ソースドライバ若しくは前記ゲートドライバを駆動するのに必要なマルチレベルの電源電圧を供給することを特徴とする請求項 2 に記載のディスプレイ制御回路。

【請求項 6】

前記領域ガンマ補正回路は、前記ルックアップテーブル若しくはメモリから供給される前記メモリデータ、前記領域算出部から供給される前記解像度データ、および前記不揮発性メモリから供給される前記パネル領域パラメータ係数に基づいて、前記分割されたパネル領域毎の前記映像データのガンマ値をに補正することで、前記分割されたパネル領域間の画質を調整可能であることを特徴とする請求項 4 に記載のディスプレイ制御回路。

30

【請求項 7】

前記領域ガンマ補正回路は、実験もしくはシミュレーションにより算出した関数に基づくメモリデータを利用して、演算処理によって前記分割されたパネル領域間のガンマ値を補正可能であることを特徴とする請求項 4 に記載のディスプレイ制御回路。

【請求項 8】

前記実験もしくはシミュレーションにより算出した関数に基づくメモリデータは、ルックアップテーブル若しくはメモリに記憶されることを特徴とする請求項 7 に記載のディスプレイ制御回路。

40

【請求項 9】

前記分割されたパネル領域の個々の領域サイズは、前記ディスプレイパネルの裏面に配置される熱源の配置位置およびサイズに応じて、選択可能であることを特徴とする請求項 1 ~ 8 のいずれか 1 項に記載のディスプレイ制御回路。

【請求項 10】

ディスプレイパネルと、

前記ディスプレイパネルのデータ線を駆動するソースドライバと、

前記ディスプレイパネルの走査線を駆動するゲートドライバと、

50

映像データを受信し、前記ソースドライバおよび前記ゲートドライバに対して、映像データを送信する請求項１～９のいずれか１項に記載のディスプレイ制御回路とを備えることを特徴とするディスプレイ装置。

【発明の詳細な説明】

【技術分野】

【０００１】

本実施の形態は、ディスプレイ制御回路およびディスプレイ装置に関する。

【背景技術】

【０００２】

液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）パネルは、複数のデータ線と、データ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。液晶パネルを駆動するために、複数の走査線を順に選択するゲートドライバと、各データ線に輝度に応じた電圧を印加するソースドライバが設けられる。

【０００３】

液晶パネルやその裏面に設けられたバックライトは経時劣化することが知られており、使用時間が長くなると、ＲＧＢそれぞれの輝度が所望の値から乖離し、本来表示すべき色を再現することができなくなる。このため、経時変化による画質劣化を抑制可能なディスプレイパネルの制御技術も開示されている。

【先行技術文献】

【特許文献】

【０００４】

【特許文献１】特開２００３－３３１２７４号公報

【特許文献２】特開２００４－２００９２２号公報

【特許文献３】特開２０１０－９６８９３号公報

【発明の概要】

【発明が解決しようとする課題】

【０００５】

従来のディスプレイ装置では、パネルの全領域で同じガンマ値を補正しているため、各領域で色の微調整をすることができない。大型ＬＣＤなどでパネル間領域で変色するリスクがある。

【０００６】

本実施の形態は、ＬＣＤパネル間領域のガンマ補正を実行可能で画質劣化を改善可能なディスプレイ制御回路およびこのディスプレイ制御回路を搭載したディスプレイ装置を提供することにある。

【課題を解決するための手段】

【０００７】

本実施の形態の一態様によれば、複数の分割されたパネル領域を備えるディスプレイパネルに表示すべき映像データを受信する受信インタフェース回路と、ルックアップテーブル若しくはメモリ、領域算出部、領域ガンマ補正回路を有し、前記ディスプレイパネルのデータ線または走査線を駆動するドライバの動作タイミングを制御するタイミングコントローラと、不揮発性メモリと、前記タイミングコントローラにより設定されたタイミングと同期して、前記領域ガンマ補正回路により、前記分割されたパネル領域毎のガンマ値が補正された前記映像データを、外部に設けられたソースドライバへ送出する送信インタフェース回路とを備えるディスプレイ制御回路が提供される。

【０００８】

本実施の形態の他の態様によれば、ディスプレイパネルと、前記ディスプレイパネルのデータ線を駆動するソースドライバと、前記ディスプレイパネルの走査線を駆動するゲートドライバと、映像データを受信し、前記ソースドライバおよび前記ゲートドライバに対して、映像データを送信する上記のディスプレイ制御回路とを備えるディスプレイ装置が

10

20

30

40

50

提供される。

【発明の効果】

【0009】

本実施の形態によれば、LCDパネル間領域のガンマ補正を実行可能で画質劣化を改善可能なディスプレイ制御回路およびこのディスプレイ制御回路を搭載したディスプレイ装置を提供することができる。

【図面の簡単な説明】

【0010】

【図1】実施の形態に係るディスプレイ装置の模式的ブロック構成図。

【図2】実施の形態に係るディスプレイ装置に適用可能なタイミングコントローラの模式的ブロック構成図。

【図3】基本技術に係るディスプレイ装置のFPDモジュールにおけるディスプレイパネルの動作説明図。

【図4】実施の形態に係るディスプレイ装置のFPDモジュールにおけるディスプレイパネルの模式的構成図。

【図5】実施の形態に係るディスプレイ装置のFPDモジュールにおけるディスプレイパネルの変形例1の模式的構成図。

【図6】実施の形態に係るディスプレイ装置のFPDモジュールにおけるディスプレイパネルの変形例2の模式的構成図。

【図7】実施の形態に係るディスプレイ装置のFPDモジュールにおけるガンマ補正の説明図。

【発明を実施するための形態】

【0011】

次に、図面を参照して、本実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

【0012】

又、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。

【0013】

[第1の実施の形態]

図1は、実施の形態に係るディスプレイ装置300の構成を示すブロック図である。ディスプレイ装置300は、インタフェースモジュール200およびFPDモジュール220を備える。インタフェースモジュール200とFPDモジュール220は、差動ライン218を介して接続されている。

【0014】

インタフェースモジュール200は、デジタルインタフェース202、アナログインタフェース204、ビデオデコーダ206、コントローラ208、フラッシュメモリ210、MCU(Micro Controller Unit)212、およびSDRAM214を備える。

【0015】

デジタルインタフェース202は、パーソナルコンピュータ、DVDプレイヤーやHDDレコーダなどの映像出力機器と接続され、それらから出力されるDVI(Digital Visual Interface)もしくはHDMI(High-Definition Multimedia Interface)フォーマットのデジタル映像信号を受ける。デジタル映像信号は、コントローラ208に入力される。

【0016】

アナログインタフェース204は、外部の映像出力機器からアナログの映像信号を受け

10

20

30

40

50

る。アナログインタフェース 204 は A / D コンバータを含み、アナログ映像信号をデジタル映像信号に変換する。アナログインタフェース 204 の内部の PLL (Phase Locked Loop) は、基準となるクロック信号を生成する。デジタル映像信号は、コントローラ 208 に入力される。

【0017】

ビデオデコーダ 206 は、チューナからのエンコードされた映像信号を受け、それをデコードする。デコードにより得られたデジタル映像信号は、コントローラ 208 に入力される。

【0018】

コントローラ 208 は、フラッシュメモリ 210、MCU 212、SDRAM 214 と協調動作し、デジタルインタフェース 202、アナログインタフェース 204、ビデオデコーダ 206 のいずれかから出力される映像信号を受け、ディスプレイパネル 222 の解像度に応じて、映像信号を非インタレース化し、あるいはスケーリング処理を実行する。

【0019】

コントローラ 208 から出力される映像信号は、LVDS (Low voltage differential signaling) トランスミッタ 216 によって差動信号に変換され、差動ライン 218 を介して FPD モジュール 220 へと送信される。

【0020】

FPD モジュール 220 は、インタフェースモジュール 200 からの映像信号を受け、映像信号に応じた映像をディスプレイパネル 222 上に表示させる。

【0021】

FPD モジュール 220 は、ディスプレイ制御回路 100、ディスプレイパネル 222、ソースドライバ 224、ゲートドライバ 226、バックライト制御回路 228 を備える。

【0022】

ディスプレイパネル 222 は、TFT-LCD を備え、格子状に配置された複数の走査線、複数のデータ線と、それらの交点に設けられた画素を有する。ディスプレイパネル 222 の背面には、図示しないバックライトが配置される。バックライトはたとえば複数の冷陰極蛍光管 (CCFL: Cold Cathode Fluorescent Lamp) を備えていても良い。バックライト制御回路 228 は、インバータ回路を備え、ディスプレイパネル 222 の明るさに応じた駆動電流および駆動電圧を CCFL に供給し、その輝度を調節する。

【0023】

ディスプレイ制御回路 100 は、インタフェースモジュール 200 からの映像信号を受ける。ディスプレイ制御回路 100 は、受信インタフェース回路 10、タイマ (RTC) 12、不揮発性メモリ 14、DC / DC コンバータ 16、SDRAM 17、タイミングコントローラ (TCO) 18、および送信インタフェース回路 20 を備える。ディスプレイ制御回路 100 は、ひとつの半導体基板上に集積化された機能 IC で構成可能である。ディスプレイパネル 222 を駆動するために利用されるすべての信号は、一旦、ディスプレイ制御回路 100 を経由して、ソースドライバ 224、ゲートドライバ 226 に供給される。

【0024】

受信インタフェース回路 10 は、ディスプレイパネル 222 に表示すべき映像データを差動ライン 218 を介して受信する。

【0025】

タイミングコントローラ 18 は、受信インタフェース回路 10 において映像信号を受信し、タイマ 12、不揮発性メモリ 14、DC / DC コンバータ 16、SDRAM 17、バックライト補正回路 19 と協調動作し、送信インタフェース回路 20 を介して、ディスプレイパネル 222 のデータ線を駆動するソースドライバ 224 および走査線を駆動するゲートドライバ 226 の動作タイミングを制御する。

【0026】

10

20

30

40

50

タイマ１２は、例えばリアルタイムクロック（ＲＴＣ）であり、ディスプレイ制御回路１００の累積動作時間を測定し、不揮発性メモリ１４に保持する。

【００２７】

不揮発性メモリ１４は、ディスプレイ制御回路１００の電源がシャットダウンした後も、累積動作時間を示すデータを保持することができる。

【００２８】

ディスプレイ制御回路１００の電源が投入されると、タイマ１２は、不揮発性メモリ１４に格納されているデータに、電源投入後の経過時間を加算することにより、ディスプレイ制御回路１００の累積動作時間を管理する。

【００２９】

また、不揮発性メモリ１４には、図２を参照して後述するように、ＬＵＴ／メモリ２４０へ供給するメモリデータＭＤ、領域算出部２４２へ供給する解像度データＲＤ、および領域ガンマ補正回路２４４へ供給するパネル領域パラメータ係数ＰＦが保持されている。

【００３０】

ＤＣ／ＤＣコンバータ１６は、ディスプレイパネル２２２、ソースドライバ２２４およびゲートドライバ２２６を駆動するのに必要なマルチレベルの電源電圧を供給する。

【００３１】

送信インタフェース回路２０は、タイミングコントローラ１８により設定されたタイミングと同期して、領域ガンマ補正回路２４４（図２）により、分割パネル領域のガンマ値が補正された映像データを、差動形式に変換し、ソースドライバ２２４へ送出する。また送信インタフェース回路２０は、タイミングコントローラ１８により設定されたタイミングと同期して、ゲートドライバ２２６に対してタイミング信号を送出する。

【００３２】

バックライト補正回路１９は、タイマ１２により測定された累積動作時間に基づき、ディスプレイパネル２２２のバックライトの輝度を指示する制御信号を補正する。一般的にはＣＣＦＬの輝度は、動作時間の増加にともなって低下するため、バックライト補正回路１９は、累積動作時間が長くなるにしたがい、制御信号の値を大きくする。制御信号の補正には、テーブルを用いてもよいし、あるいは所定の関数に従った演算を利用してもよい。

【００３３】

以上、ディスプレイ装置３００の構成を説明した。ディスプレイパネル２２２の各画素を制御するための信号は、いったんディスプレイ制御回路１００を介してゲートドライバ２２６およびソースドライバ２２４へと供給される。そこでディスプレイ制御回路１００にタイマを設け、累積動作時間を管理することにより、例えば、経時劣化にともなうディスプレイパネル２２２の分割パネル領域毎のガンマ特性の変化を予測でき、領域ガンマ補正回路１６により、分割パネル領域毎のガンマ特性を好適に補正して画質の劣化を抑制することができる。さらにバックライト補正回路１９を設けることにより、累積動作時間に応じてバックライトの輝度の低下を抑制できる。

【００３４】

実施の形態では、ソースドライバ２２４、ゲートドライバ２２６、バックライト制御回路２２８に対する全ての制御信号および映像信号がディスプレイ制御回路１００を経由することに着目し、ディスプレイ制御回路１００にタイミングコントローラ１８を内蔵するとともに、タイミングコントローラ１８内に配置される領域ガンマ補正回路１６により、分割されたパネル領域毎のガンマ特性を好適に補正することで、パネル領域間の画質の劣化を抑制可能となる。

【００３５】

（タイミングコントローラ）

実施の形態に係るディスプレイ装置３００に適用可能なタイミングコントローラ１８の模式的ブロック構成は、図２に示すように表される。

【００３６】

タイミングコントローラ 18 は、不揮発性メモリ (EEPROM) 14 とバスライン 250 を介して接続される。タイミングコントローラ 18 は、図 2 に示すように、LUT / メモリ 240 と、領域算出部 242 と、領域ガンマ補正回路 244 とを備える。

【0037】

LUT / メモリ 240 には、バスライン 250 を介して、不揮発性メモリ (EEPROM) 14 から LUT / メモリ 240 に蓄積するメモリデータ MD が供給される。

【0038】

領域算出部 242 には、バスライン 250 を介して、不揮発性メモリ (EEPROM) 14 から、ディスプレイパネル 222 の解像度データ RD が供給される。ディスプレイパネル 222 の解像度データ RD には、分割されたパネル領域毎の解像度データも含まれる。

10

【0039】

領域ガンマ補正回路 244 には、バスライン 250 を介して、不揮発性メモリ (EEPROM) 14 からパネル領域パラメータ係数 PF が供給される。このパネル領域パラメータ係数 PF には、分割されたパネル領域毎のガンマ値の補正用のパラメータが含まれる。

【0040】

更に、領域ガンマ補正回路 244 には、LUT / メモリ 240 から LUT / メモリデータ LD が供給され、領域算出部 242 から補正用解像度データ RC が供給される。ここで、LUT / メモリデータ LD は、LUT / メモリ 240 に内蔵された記憶データである。また、補正用解像度データ RC には、分割されたパネル領域毎の補正用解像度データが含まれる。

20

【0041】

領域ガンマ補正回路 16 は、LUT / メモリ 240 から供給されるメモリデータ MD、領域算出部 242 から供給される解像度データ RD、および不揮発性メモリ 14 から供給されるパネル領域パラメータ係数 PF に基づいて、分割されたパネル領域毎の RGB 映像データのガンマ値を補正することで、パネル領域間の画質の劣化を抑制可能となる。

【0042】

領域ガンマ補正回路 16 は、実験もしくはシミュレーションにより算出した関数を利用して、演算処理によってパネル領域間のガンマ値を補正してもよい。ここで、実験もしくはシミュレーションにより算出した関数に基づくメモリデータは、LUT / メモリ 240 に記憶させていても良い。

30

【0043】

実施の形態に係るディスプレイ装置 300 は、領域算出部 242 および領域ガンマ補正回路 244 を内蔵するタイミングコントローラ 18 を備えることで、LCD パネル間領域のガンマ補正を実行可能で画質劣化を改善可能である。

【0044】

(ディスプレイパネル)

比較例に係るディスプレイ装置の FPD モジュール 220 A におけるディスプレイパネル 222 A の動作説明図は、図 3 に示すように表される。

【0045】

比較例に係るディスプレイ装置では、ディスプレイパネル 222 A の全領域で同じガンマ値を補正しているため、各領域で色の微調整をすることができない。

40

【0046】

例えば、走査ライン S1・S2・...・Sn の矢印方向にゲートドライバ 226 からディスプレイパネル 222 A を駆動する際、ゲート駆動信号の遅延および波形歪みなどによって、ゲートドライバ 226 から離隔したパネル領域 A で変色し、画質劣化するリスクがある。ソースドライバ 224 から離隔したパネル領域でも同様に変色し、画質劣化するリスクがある。

【0047】

実施の形態に係るディスプレイ装置の FPD モジュール 220 におけるディスプレイパ

50

ネル 2 2 2 の模式的構成は、図 4 に示すように表される。

【 0 0 4 8 】

実施の形態に係るディスプレイ装置では、ディスプレイパネル 2 2 2 は、図 4 に示すように、複数の領域に分割された分割パネル領域 R 1 1 ・ R 1 2 ・ R 1 3 ・ R 1 4 ・ R 2 1 ・ R 2 2 ・ R 2 3 ・ R 2 4 ・ R 3 1 ・ R 3 2 ・ R 3 3 ・ R 3 4 を備える。ここで、分割の方法や、分割数は、用途、相対的に大きなパネルサイズが否か、ディスプレイパネル 2 2 2 の裏面に配置されるパワートランジスタなどを含む半導体集積回路などの熱源の配置位置などに応じて、適宜選択可能である。また、分割パネル領域 R 1 1 ・ R 1 2 ・ R 1 3 ・ R 1 4 ・ R 2 1 ・ R 2 2 ・ R 2 3 ・ R 2 4 ・ R 3 1 ・ R 3 2 ・ R 3 3 ・ R 3 4 の個々の領域サイズも、ディスプレイパネル 2 2 2 の裏面に配置される熱源の配置位置およびサイズなどに応じて、適宜選択可能である。

10

【 0 0 4 9 】

実施の形態に係るディスプレイ装置においては、領域ガンマ補正回路 1 6 により、メモリデータ M D、解像度データ R D、およびパネル領域パラメータ係数 P F に基づいて、分割パネル領域 R 1 1 ・ R 1 2 ・ R 1 3 ・ R 1 4 ・ R 2 1 ・ R 2 2 ・ R 2 3 ・ R 2 4 ・ R 3 1 ・ R 3 2 ・ R 3 3 ・ R 3 4 の R G B 映像データのガンマ値を補正することで、分割パネル領域 R 1 1 ・ R 1 2 ・ R 1 3 ・ R 1 4 ・ R 2 1 ・ R 2 2 ・ R 2 3 ・ R 2 4 ・ R 3 1 ・ R 3 2 ・ R 3 3 ・ R 3 4 間の画質の劣化を抑制可能となる。分割パネル領域 R 1 1 ・ R 1 2 ・ R 1 3 ・ R 1 4 ・ R 2 1 ・ R 2 2 ・ R 2 3 ・ R 2 4 ・ R 3 1 ・ R 3 2 ・ R 3 3 ・ R 3 4 毎にガンマ値を補正しているため、各領域で色の微調整をすることができる。

20

【 0 0 5 0 】

例えば、走査ライン S 1 ・ S 2 ・ ... ・ S n の矢印方向にゲートドライバ 2 2 6 からディスプレイパネル 2 2 2 を駆動する際、ゲート駆動信号の遅延および波形歪みなどによって、ゲートドライバ 2 2 6 から離隔したパネル領域 R 1 4 ・ R 2 4 ・ R 3 4 での変色や画質劣化も抑制可能である。すなわち、実施の形態に係るディスプレイ装置においては、ソースドライバ 2 2 4 から離隔したパネル領域でも変色や画質劣化も抑制可能である。

【 0 0 5 1 】

本実施の形態に係るディスプレイ装置においては、L C D パネル間領域のガンマ補正を実行可能であることから、画質劣化を改善可能である。

【 0 0 5 2 】

30

(変形例 1)

実施の形態の変形例 1 に係るディスプレイ装置の F P D モジュールにおけるディスプレイパネル 2 2 2 の模式的構成は、図 5 に示すように表される。

【 0 0 5 3 】

実施の形態の変形例 1 に係るディスプレイ装置では、ディスプレイパネル 2 2 2 は、図 5 に示すように、複数の領域に分割された分割パネル領域 R 1 1 ・ R 1 2 ・ R 1 3 ・ R 2 1 ・ R 2 2 ・ R 2 3 を備える。ここで、領域 T D 1 ・ T D 2 は、ディスプレイパネル 2 2 2 の裏面に配置されるパワートランジスタなどを含む半導体集積回路などの熱源の配置位置を模式的に表している。

【 0 0 5 4 】

40

分割パネル領域 R 1 1 ・ R 1 2 ・ R 1 3 ・ R 2 1 ・ R 2 2 ・ R 2 3 の個々の領域サイズも、ディスプレイパネル 2 2 2 の裏面に配置される熱源の配置位置およびサイズなどに応じて、適宜選択しても良い。

【 0 0 5 5 】

図 5 に示される変形例 1 に係るディスプレイ装置においては、領域ガンマ補正回路 1 6 により、メモリデータ M D、解像度データ R D、およびパネル領域パラメータ係数 P F に基づいて、分割パネル領域 R 1 1 ・ R 1 2 ・ R 1 3 ・ R 2 1 ・ R 2 2 ・ R 2 3 の R G B 映像データのガンマ値を補正することで、分割パネル領域 R 1 1 ・ R 1 2 ・ R 1 3 ・ R 2 1 ・ R 2 2 ・ R 2 3 間の画質の劣化を抑制可能となる。分割パネル領域 R 1 1 ・ R 1 2 ・ R 1 3 ・ R 2 1 ・ R 2 2 ・ R 2 3 毎にガンマ値を補正しているため、各領域で色の微調整を

50

することができる。

【0056】

(変形例2)

実施の形態の変形例2に係るディスプレイ装置のFPDモジュールにおけるディスプレイパネル222の模式的構成は、図6に示すように表される。

【0057】

実施の形態の変形例2に係るディスプレイ装置では、ディスプレイパネル222は、図6に示すように、複数の領域に分割された分割パネル領域R11・R12・R13・R14・R21・R22・R23・R24・R31・R32・R33・R34を備える。さらに、例えば、分割パネル領域R11・R12・R13・R21・R22・R31には、パネル領域パラメータ係数PFとして、それぞれ1・1・1・0・0・9・1・1・1・0・0・9が割り当てられており、分割パネル領域毎にガンマ値を補正し、各領域で色の微調整をすることができる。

【0058】

(ガンマ補正)

実施の形態に係るディスプレイ装置のFPDモジュールにおけるガンマ補正の説明図は、図7に示すように表される。

【0059】

例えば、RGB各8ビットデータで表された $2^8 = 256$ 階調の入出力ガンマ特性は、図7に示すように表される。図7において、横軸はガンマ補正の入力データを表し、縦軸はガンマ補正後の出力データを表す。例えば、特定の分割パネル領域において、補正前のガンマ曲線C1が得られた場合、ガンマ補正曲線C2を形成することで、補正されたガンマ曲線CIを得ることができ、分割パネル領域毎にガンマ値を補正し、各領域で色の微調整をすることができる。

【0060】

実施の形態およびその変形例に係るディスプレイ装置においては、パネル領域の解像度から分割するパネル領域を算出し、また、各パネル分割領域にパラメータ係数を設けることで、各パネル分割領域のガンマ値を調整可能である。

【0061】

実施の形態およびその変形例に係るディスプレイ装置においては、ソースドライバ、ゲートドライバからの距離や、パネル温度によるパネル間領域の変色を調整することが可能であるため、パネルの全領域で同じガンマ値を補正することで、画質劣化を改善することができる。

【0062】

実施の形態およびその変形例に係るディスプレイ装置においては、パネル領域を水平垂直に分割し、LUT/メモリを基にパネル分割領域が有するパラメータ係数によって、各パネル分割領域のガンマ値を調整し、各パネル分割領域単位で色補正をすることができる。

【0063】

以上説明したように、本実施の形態によれば、LCDパネル間領域のガンマ補正を実行可能で画質劣化を改善可能なディスプレイ装置を提供することができる。

【0064】

[その他の実施の形態]

上記のように、本実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、本実施の形態を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。

【0065】

このように、本実施の形態はここでは記載していない様々な実施の形態などを含む。

【産業上の利用可能性】

10

20

30

40

50

【 0 0 6 6 】


本実施の形態のディスプレイ装置は、モバイル機器、車載機器、産業機器、医療機器などのディスプレイ用の表示装置に適用可能である。

【 符号の説明 】


【 0 0 6 7 】

1 0 ... 受信インタフェース回路	
1 2 ... タイマ (R T C)	
1 4 ... 不揮発性メモリ (E E P R O M)	
1 6 ... D C / D C コンバータ	
1 7、2 1 4 ... S D R A M	10
1 8 ... タイミングコントローラ	
1 9 ... バックライト補正回路	
2 0 ... 送信インタフェース回路	
1 0 0 ... ディスプレイ制御回路	
2 0 0 ... インタフェースモジュール	
2 0 2 ... デジタルインタフェース	
2 0 4 ... アナログインタフェース	
2 0 6 ... ビデオデコーダ	
2 0 8 ... コントローラ	
2 1 0 ... フラッシュメモリ	20
2 1 2 ... マイクロコントローラユニット (M C U)	
2 1 6 ... L V D S トランスミッタ	
2 1 8 ... 差動ライン	
2 2 0、2 2 0 A ... F P D モジュール	
2 2 2、2 2 2 A ... ディスプレイパネル	
2 2 4 ... ソースドライバ	
2 2 6 ... ゲートドライバ	
2 2 8 ... バックライト制御回路	
2 4 0 ... ルックアップテーブル (L U T) 若しくはメモリ	
2 4 2 ... 領域算出部	30
2 4 4 ... 領域ガンマ補正回路	
2 5 0 ... バスライン	
3 0 0 ... ディスプレイ装置	


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】



【図 6】



【図 7】



フロントページの続き

(51) Int.Cl.

F I

G 0 9 G

3/20

6 7 0 J

テーマコード (参考)

专利名称(译)	显示控制电路和显示装置		
公开(公告)号	JP2016212183A	公开(公告)日	2016-12-15
申请号	JP2015094048	申请日	2015-05-01
[标]申请(专利权)人(译)	罗姆股份有限公司		
申请(专利权)人(译)	ROHM株式会社		
[标]发明人	松村洋志		
发明人	松村 洋志		
IPC分类号	G09G3/36 G09G3/20		
FI分类号	G09G3/36 G09G3/20.641.Q G09G3/20.611.H G09G3/20.642.B G09G3/20.612.D G09G3/20.670.J		
F-TERM分类号	5C006/AA22 5C006/AF45 5C006/AF46 5C006/BB16 5C006/EA01 5C006/EC02 5C006/EC05 5C006/FA22 5C006/FA33 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD29 5C080/EE29 5C080/EE30 5C080/GG11 5C080/JJ02 5C080/JJ05 5C080/KK02 5C080/KK43		
代理人(译)	三好秀		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种显示控制电路，其能够进行液晶板间区域的伽马校正，并且能够改善图像劣化，并且提供一种其上安装有显示控制电路的显示装置。解决方案：显示控制电路100包括：接收接口电路10，其接收要显示在包括多个划分的面板区域的显示面板222上的图像数据；具有查找表的定时控制器18或存储器240 /区域计算单元242 /区域伽马校正电路244，并且控制用于驱动显示面板的数据线或扫描线的驱动器224和226的操作定时；非易失性存储器14；以及传输接口电路20，其与由定时控制器设置的定时同步，以将由区域伽马校正电路校正的每个分割面板区域的具有伽马值的图像数据传输到外部提供的源驱动器。图示：图1

