

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-12629

(P2004-12629A)

(43) 公開日 平成16年1月15日(2004.1.15)

(51) Int. Cl. ⁷	F I	テーマコード (参考)
G09G 3/36	G09G 3/36	2H092
G02F 1/133	G02F 1/133 550	2H093
G02F 1/1345	G02F 1/1345	5C006
G02F 1/1368	G02F 1/1368	5C080
G09G 3/20	G09G 3/20 611A	
審査請求 未請求 請求項の数 4 O L (全 9 頁) 最終頁に続く		

(21) 出願番号	特願2002-163331 (P2002-163331)	(71) 出願人	000003078 株式会社東芝 東京都港区芝浦一丁目1番1号
(22) 出願日	平成14年6月4日(2002.6.4)	(74) 代理人	100083806 弁理士 三好 秀和
		(74) 代理人	100068342 弁理士 三好 保男
		(74) 代理人	100100712 弁理士 岩▲崎▼ 幸邦
		(74) 代理人	100100929 弁理士 川又 澄雄
		(74) 代理人	100108707 弁理士 中村 友之
		(74) 代理人	100095500 弁理士 伊藤 正和
		最終頁に続く	


(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】メモリ回路を用いて静止画表示を行う際の画素電極電圧と対向電極電圧の立ち上がり速度の違いに起因する表示画像の階調やコントラストの低下を軽減する。

【解決手段】静止画表示の際には、画素電極駆動回路2から対向電極駆動回路3へ抑制信号を出力し、この抑制信号をトリガーとして対向電極駆動回路3を動作させる電流を動画表示における電流よりも下げる。この構成により、静止画表示では、対向電極駆動回路3が出力する対向電極電圧信号の立ち上がり速度を動画表示における立ち上がり速度よりも遅くし、対向電極電圧の立ち上がり速度が画素電極電圧の立ち上がり速度に近づくようにする。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

画素毎に画素電極およびメモリ回路を備えた第1電極基板と対向電極を備えた第2電極基板との間に液晶層を挟持し、静止画表示の際には前記メモリ回路に蓄積された画像信号を用いて画像を表示する液晶表示装置において、

静止画表示における対向電極の電圧の立上り速度を動画表示における立上り速度よりも遅くなるように抑制する抑制手段を有することを特徴とする液晶表示装置。

【請求項 2】

前記抑制手段は、前記対向電極を駆動する対向電極駆動回路を動作させる電流を静止画表示では動画表示における電流よりも下げることが特徴とする請求項1記載の液晶表示装置

10

【請求項 3】

前記抑制手段は、対向電極駆動回路が対向電極電圧信号を出力する信号線上に配置された抵抗と、

動画表示のときだけ前記抵抗の両端をショートさせるスイッチ素子と、

を有することを特徴とする請求項1又は2記載の液晶表示装置。

【請求項 4】

前記抵抗と前記スイッチ素子は、第1電極基板上に配置されたことを特徴とする請求項1乃至3のいずれかに記載の液晶表示装置。

【発明の詳細な説明】

20

【0001】**【発明の属する技術分野】**

本発明は、静止画表示の際に画素毎のメモリ回路に蓄積された画像信号を用いて画像を表示する液晶表示装置に関する。

【0002】**【従来の技術】**

液晶表示装置は、図7に示すように、液晶パネル21と、この液晶パネル21に接続された画素電極駆動回路22および対向電極駆動回路23を有する構成を基本とする。液晶パネル21は、対向配置された第1電極基板と第2電極基板との間に液晶層を挟持する構成である。第1電極基板上には画素電極が配置され、第2電極基板上には対向電極が配置される。画素電極駆動回路22には、液晶を交流駆動する交流駆動回路、各画素電極へ画像信号を供給するための信号線を駆動する信号線駆動回路、走査線を駆動する走査線駆動回路、タイミング回路等が含まれる。対向電極駆動回路23は、対向電極に対して対向電極電圧信号を出力する。

30

【0003】

携帯電話や電子ブック等の利用者が持ち歩くことを前提とする小型情報端末では、内蔵電源による駆動が前提となるため、低消費電力型の液晶表示装置が必要とされる。これを実現するための技術文献としては、例えば特許公開2001-264814などが挙げられる。ここに開示された液晶表示装置は、画素電極毎にメモリ回路を備えており、それぞれの画素電極とメモリ回路の間には、両者を導通・非導通させるスイッチ素子が配置される。静止画を表示するときには、このスイッチ素子をオンさせることにより、メモリ回路に蓄積された静止画信号を画素電極に出力して表示を行う。静止画表示においては、液晶を交流駆動するための交流駆動回路のみを動作させ、動画表示に必要な走査線駆動回路、信号線駆動回路等の周辺駆動回路の動作を止めることにより、消費電力の低減を図るものである。

40

【0004】**【発明が解決しようとする課題】**

しかしながら、画素電極とメモリ回路との間に配置されたスイッチ素子をオンオフ制御する制御信号は、全ての画素におけるスイッチ素子に接続されているため、比較的大きな負荷を持っている。このため、メモリ回路からスイッチ素子を通じて画素電極に画像信号を

50

出力する際に、図 8 の電圧波形に示すように、画素電極における電圧の立上がりが、対向電極における電圧の立上がり比べて遅い速度で行われることとなる。画素電極電圧と対向電極電圧の差として液晶に印加される液晶印加電圧は、理想値では未変動であるのに対し、実際には画素電極電圧と対向電極電圧の立上がり速度の違いに起因して突発的に変動してしまう。このように、液晶印加電圧の実行値が変動してしまうため、画像表示の階調やコントラストが低下してしまうという問題があった。

【0005】

本発明は、上記に鑑みてなされたものであり、その目的とするところは、メモリ回路を用いて静止画表示を行う際の画素電極電圧と対向電極電圧の立上がり速度の違いに起因する表示画像の階調やコントラストの低下を軽減し得る液晶表示装置を提供することにある。

10

【0006】

【課題を解決するための手段】

第 1 の本発明に係る液晶表示装置は、画素毎に画素電極およびメモリ回路を備えた第 1 電極基板と対向電極を備えた第 2 電極基板との間に液晶層を挟持し、静止画表示の際には当該メモリ回路に蓄積された画像信号を用いて画像を表示する液晶表示装置において、静止画表示における対向電極の電圧の立上り速度を動画表示における立上り速度よりも遅くなるように抑制する抑制手段を有することを特徴とする。

【0007】

本発明にあつては、静止画表示における対向電極電圧の立上り速度を動画表示における対向電極電圧の立上り速度よりも遅くするようにしたことで、対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくようになるので、液晶印加電圧の実行値の変動を低減でき、もって画像表示の階調やコントラストの低下を軽減することができる。

20

【0008】

第 2 の本発明は、上記液晶表示装置において、前記抑制手段は、前記対向電極を駆動する対向電極駆動回路を動作させる電流を静止画表示では動画表示における電流よりも下げること

【0009】

本発明にあつては、静止画表示の際には、対向電極駆動回路を動作させる電流を動画表示における電流よりも下げるようにしたことで、静止画表示における対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくので、液晶印加電圧の変動を抑制でき、画像表示の階調やコントラストの低下を軽減できるとともに、対向電極駆動回路の消費電力を低減することができる。

30

【0010】

第 3 の本発明は、上記各液晶表示装置において、前記抑制手段は、対向電極駆動回路が対向電極電圧信号を出力する信号線上に配置された抵抗と、動画表示のときだけ前記抵抗の両端をショートさせるスイッチ素子と、を有することを特徴とする。

【0011】

本発明にあつては、動画表示では、スイッチ素子により抵抗の両端をショートさせることによって、対向電極電圧がそのまま出力されるようにする一方、静止画表示では、対向電極駆動回路からの対向電極電圧信号を抵抗を通じて出力することによって、対向電極電圧の立上り速度を画素電極電圧の立上り速度に近づけるようにしている。

40

【0012】

第 4 の本発明は、上記各液晶表示装置において、前記抵抗と前記スイッチ素子は、第 1 電極基板上に配置されたことを特徴とする。

【0013】

本発明にあつては、抑制手段を構成する抵抗とスイッチ素子を第 1 電極基板上に配置するようにしたことで、第 1 電極基板に接続される対向電極駆動回路をそのまま利用することができる。

【0014】

【発明の実施の形態】

50

以下、本発明の実施の形態について図面を用いて説明する。

【0015】

[第1の実施の形態]

第1の実施の形態に係る液晶表示装置は、図1の平面図に示すように、液晶パネル1と、この液晶パネル1に接続された画素電極駆動回路2および対向電極駆動回路3を有する構成である。画素電極駆動回路2には、液晶を交流駆動する交流駆動回路、信号線に画像信号を出力する信号線駆動回路、走査線に走査信号を出力する走査線駆動回路、タイミング回路等が含まれる。

【0016】

液晶パネル1は、図2の断面図に示すように、ガラス製の第1電極基板4上に複数の画素電極6が形成される。第1電極基板4に対向してガラス製の第2電極基板5が配置され、第2電極基板5の第1電極基板側の表面には画素電極6と電氣的に相対する対向電極7が形成される。第1電極基板4と第2電極基板5との間には液晶層8が挟持される。

10

【0017】

画素電極駆動回路2は、静止画表示の際に対向電極駆動回路3に対して抑制信号を出力する。対向電極駆動回路3は、対向電極7に対して対向電極電圧信号を出力することにより電圧を供給する。

【0018】

本液晶表示装置は、図3の回路図に示すように、走査線駆動回路32からの複数の走査線Y1~Yn(以下、総称「Y」と)と信号線駆動回路33からの複数の信号線S1~Sm(以下、総称「S」と)とが表示部34上で交差し、各交差部に画素35が配置された構成である。

20

【0019】

各画素35は、第1スイッチ素子41、補助容量42、画素電極6、第2スイッチ素子44(44a, 44b)、メモリ回路45を有する構成である。第1スイッチ素子41、第2スイッチ素子44は、一例としてnMOS構造のポリシリコン薄膜トランジスタで構成される。メモリ回路45はSRAM(Static Random Access Memory)等のメモリで構成される。

【0020】

第1スイッチ素子41のゲートは走査線Yに接続され、ソースは信号線Sに接続され、ドレインは補助容量42及び画素電極6に接続される。

30

【0021】

第2スイッチ素子44aのゲートは制御信号SPOLAの信号線に接続され、ドレインはメモリ回路45の出力端子に接続され、ソースは画素電極6に接続される。第2スイッチ素子44bのゲートは制御信号SPOLBの信号線に接続され、ドレインはメモリ回路45の反転出力端子に接続され、ソースは画素電極6に接続される。第2スイッチ素子44aは制御信号SPOLAによってオンオフ制御され、第2スイッチ素子44bは制御信号SPOLBによってオンオフ制御される。

【0022】

静止画表示モードでは、メモリ回路45に蓄積した画像信号を画素電極6に出力することによって画像を表示することとして、液晶を交流駆動する交流駆動回路のみを動作させ、動画表示に必要な走査線駆動回路32や信号線駆動回路33といった周辺駆動回路を停止する。この際、1フレーム毎に画素電極6の極性と対向電極7の極性を切り替えることによって、液晶層8に印加される電界の極性を反転させ、かつ各フレームで全ての画素電極6の極性を同一とする駆動手法を用いる。画素電極6の極性を反転させる場合には、メモリ回路45の出力端子に接続された第2スイッチ素子44aと、メモリ回路45の反転出力端子に接続された第2スイッチ素子44bとを交互にオンさせることにより、メモリ回路45から画素電極6へ出力される画像信号の極性を反転させる。以下、静止画表示モードにおける駆動手法のことをフレーム反転駆動という。

40

【0023】

50

動画表示モードでは、走査線駆動回路 3 2 や信号線駆動回路 3 3 を動作させ、信号線駆動回路 3 3 からの画像信号を画素電極 6 に出力することによって画像を表示する。この際、走査線 Y の 1 ライン毎に画素電極 6 の極性と対向電極 7 の極性を切り替えることにより、液晶層 8 に印加される電界の極性を反転させる一般的な駆動手法を用いる。以下、動画表示モードにおける駆動手法のことを H コモン反転駆動という。

【 0 0 2 4 】

このように、本液晶表示装置は、静止画表示モードと動画表示モードとで駆動回路を切り替えることによって、静止画表示における低消費電力化を図ることを基本的な機能として備えている。

【 0 0 2 5 】

さらに本液晶表示装置では、静止画表示の際に、対向電極電圧信号の立上り速度が動画表示における対向電極電圧の立上り速度よりも遅くなるように制御する。これによって、図 4 の電圧波形に示すように、対向電極電圧の立上り速度を画素電極電圧の立上り速度に近づけ、液晶印加電圧の変動を低減する。

【 0 0 2 6 】

ところで、フレーム反転駆動と H コモン反転駆動とでは、対向電極 7 の極性切り替えに最低限必要な速度に大きな差がある。このため、速い切替が必要な H コモン反転駆動に合わせて対向電極駆動回路 3 を設計すると、フレーム反転駆動時にはオーバスペックになってしまい、余分な電力を消費することとなる。

【 0 0 2 7 】

そこで、静止画表示モード、すなわちフレーム反転駆動の際には、画素電極駆動回路 2 から対向電極駆動回路 3 へ抑制信号を出力し、この抑制信号をトリガーとして対向電極駆動回路 3 を動作させる電流を動画表示における電流よりも下げるようにする。

【 0 0 2 8 】

したがって、本実施の形態によれば、静止画表示における対向電極電圧の立上り速度を動画表示における対向電極電圧の立上り速度よりも遅くするようにしたことで、対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくようになるので、液晶印加電圧の実行値の変動を低減でき、もって画像表示の階調やコントラストの低下を軽減することができる。

【 0 0 2 9 】

また、本実施の形態によれば、静止画表示の際に、対向電極駆動回路 3 を動作させる電流を動画表示における電流よりも下げるようにしたことで、対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくので、液晶印加電圧の実行値の変動を低減できるとともに、対向電極駆動回路 3 における消費電力を低減することができる。

【 0 0 3 0 】

[第 2 の実施の形態]

第 1 の実施の形態では、画素電極駆動回路 2 と対向電極駆動回路 3 を用いることとしたが、第 2 の実施の形態に係る液晶表示装置は、図 5 の拡大平面図に示すように、画素電極駆動回路 2、対向電極駆動回路 2 3 を用い、第 1 電極基板 4 上に対向電極電圧信号を抑制する抑制回路 9 を設けた構成である。

【 0 0 3 1 】

抑制回路 9 は、図 6 の回路図に示すように、対向電極駆動回路 2 3 から対向電極電圧信号が供給されてくる信号線上に配置された抵抗素子 1 1 と、動画表示のときにだけ抵抗素子 1 1 の両端をショートさせるスイッチ素子 1 2 を有する構成である。スイッチ素子 1 2 は、画素電極駆動回路 2 からの抑制信号によってオンオフ制御される。なお、本液晶表示装置のその他の構成は、第 1 の実施の形態で説明した液晶表示装置と同様であるので、ここでは説明を省略する。

【 0 0 3 2 】

本液晶表示装置は、静止画表示の際には、スイッチ素子 1 2 をオフし、対向電極駆動回路 2 3 からの対向電極電圧信号を抵抗素子 1 1 へ通してから対向電極 7 へ出力する。この構

10

20

30

40

50

成によって、図 4 に示した波形のように、対向電極電圧の立上がり速度は遅くなり、画素電極電圧の立上り速度に近づく。

【0033】

動画表示の際には、スイッチ素子 12 をオンし、抵抗素子 11 の両端をショートさせることによって、対向電極駆動回路 23 からの対向電極電圧信号をそのまま対向電極 7 へ出力する。

【0034】

したがって、本実施の形態によれば、静止画表示の際には、対向電極駆動回路 23 からの対向電極電圧信号を抵抗素子 11 へ通してから対向電極 7 へ出力するようにしたことで、対向電極電圧の立上り速度が動画表示における立上り速度よりも遅くなるので、対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくようになり、液晶印加電圧の実行値の変動を低減でき、もって画像表示の階調やコントラストの低下を軽減することができる。

10

【0035】

また、本実施の形態によれば、抑制回路 9 を構成する抵抗素子 11 とスイッチ素子 12 を第 1 電極基板 4 上に配置するようにしたことで、第 1 電極基板 4 に接続される従来の対向電極駆動回路 23 をそのまま利用することができる。

【0036】

なお、上記各実施の形態においては、走査線駆動回路 32 や信号線駆動回路 33 を液晶パネル 1 の外部に配置することとしたが、これらの駆動回路を第 1 電極基板 4 上に表示部 34 と一体的に形成するようにしてもよい。

20

【0037】

【発明の効果】

以上説明したように、本発明に係る液晶表示装置によれば、静止画表示における対向電極電圧の立上り速度を動画表示における立上り速度よりも遅くするようにしたことで、対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくようになるので、液晶印加電圧の実行値の変動を低減でき、もって画像表示の階調やコントラストの低下を軽減することができる。

【図面の簡単な説明】

【図 1】第 1 の実施の形態に係る液晶表示装置の構成を示す平面図である。

30

【図 2】図 1 の A - A 部分の断面図である。

【図 3】上記液晶表示装置の回路図である。

【図 4】上記液晶表示装置における対向電極電圧、画素電極電圧、液晶印加電圧のそれぞれの波形を示す図である。

【図 5】第 2 の実施の形態に係る液晶表示装置の構成を示す拡大平面図である。

【図 6】図 5 に示す抑制回路の構成を示す回路図である。

【図 7】従来の液晶表示装置の構成を示す平面図である。

【図 8】従来の液晶表示装置における対向電極電圧、画素電極電圧、液晶印加電圧、液晶印加電圧の理想値のそれぞれの波形を示す図である。

【符号の説明】


40

- 1, 21 ... 液晶パネル
- 2, 22 ... 画素電極駆動回路
- 3, 23 ... 対向電極駆動回路
- 4 ... 第 1 電極基板
- 5 ... 第 2 電極基板
- 6 ... 画素電極
- 7 ... 対向電極
- 8 ... 液晶層
- 9 ... 抑制回路
- 11 ... 抵抗素子


50

- 1 2 ... スイッチ素子
- 3 2 ... 走査線駆動回路
- 3 3 ... 信号線駆動回路
- 3 4 ... 表示部
- 3 5 ... 画素
- 4 1 ... 第1スイッチ素子
- 4 2 ... 補助容量
- 4 4 a , 4 4 b ... 第2スイッチ素子
- 4 5 ... メモリ回路


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 6 】




【 図 5 】



【 図 7 】



【 図 8 】



フロントページの続き

(51)Int.Cl. ⁷	F I	テーマコード(参考)
	G 0 9 G 3/20	6 2 4 B
	G 0 9 G 3/20	6 2 4 D
	G 0 9 G 3/20	6 4 2 E
	G 0 9 G 3/20	6 6 0 U
(74)代理人 100101247		
弁理士 高橋 俊一		
(74)代理人 100098327		
弁理士 高松 俊雄		
(72)発明者 綱島 貴徳		
埼玉県深谷市幡羅町一丁目9番地2	株式会社東芝深谷工場内	
(72)発明者 木村 裕之		
埼玉県深谷市幡羅町一丁目9番地2	株式会社東芝深谷工場内	
(72)発明者 苅部 正男		
埼玉県深谷市幡羅町一丁目9番地2	株式会社東芝深谷工場内	
(72)発明者 佐々木 寧		
埼玉県深谷市幡羅町一丁目9番地2	株式会社東芝深谷工場内	
Fターム(参考)	2H092 GA59 JA24 NA01 PA06 RA10	
	2H093 NA16 NC16 NC28 NC34 ND05 NE07 NG20	
	5C006 AA01 AA02 AA16 AC11 AC25 AC27 AC28 AF05 AF45 BB16	
	BC02 BC06 BC13 BC20 BF34 EB05 FA04 FA16 FA23 FA47	
	FA54 FA56	
	5C080 AA10 BB05 DD05 DD26 EE01 EE19 EE26 EE29 FF11 GG08	
	GG12 JJ02 JJ03 JJ04 JJ06 KK04 KK07	

专利名称(译)	液晶表示装置		
公开(公告)号	JP2004012629A	公开(公告)日	2004-01-15
申请号	JP2002163331	申请日	2002-06-04
[标]申请(专利权)人(译)	株式会社东芝		
申请(专利权)人(译)	东芝公司		
[标]发明人	網島貴徳 木村裕之 効部正男 佐々木寧		
发明人	網島 貴徳 木村 裕之 効部 正男 佐々木 寧		
IPC分类号	G02F1/1345 G02F1/133 G02F1/1368 G09G3/20 G09G3/36		
FI分类号	G09G3/36 G02F1/133.550 G02F1/1345 G02F1/1368 G09G3/20.611.A G09G3/20.624.B G09G3/20.624.D G09G3/20.642.E G09G3/20.660.U		
F-TERM分类号	2H092/GA59 2H092/JA24 2H092/NA01 2H092/PA06 2H092/RA10 2H093/NA16 2H093/NC16 2H093/NC28 2H093/NC34 2H093/ND05 2H093/NE07 2H093/NG20 5C006/AA01 5C006/AA02 5C006/AA16 5C006/AC11 5C006/AC25 5C006/AC27 5C006/AC28 5C006/AF05 5C006/AF45 5C006/BB16 5C006/BC02 5C006/BC06 5C006/BC13 5C006/BC20 5C006/BF34 5C006/EB05 5C006/FA04 5C006/FA16 5C006/FA23 5C006/FA47 5C006/FA54 5C006/FA56 5C080/AA10 5C080/BB05 5C080/DD05 5C080/DD26 5C080/EE01 5C080/EE19 5C080/EE26 5C080/EE29 5C080/FF11 5C080/GG08 5C080/GG12 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ06 5C080/KK04 5C080/KK07 2H092/JB42 2H093/NC40 2H192/AA24 2H192/CB13 2H192/CB23 2H192/FB01 2H192/FB41 2H192/GD61 2H193/ZA04 2H193/ZD34		
代理人(译)	三好秀 三好康夫 中村智之 伊藤雅一 高桥俊 高松俊夫		
外部链接	Espacenet		

摘要(译)

要解决的问题：当使用存储电路显示静止图像时，减小由像素电极电压和对电极电压之间的上升速度的差异引起的显示图像的灰度和对比度的降低。在显示静止图像时，抑制信号从像素电极驱动电路2输出到对电极驱动电路3，并且用于操作对电极驱动电路3的电流被设置为电流低于。利用这种配置，在静止图像显示中，使得从对电极驱动电路3输出的对电极电压信号的上升速度低于运动图像显示中的上升速度，并且公共电极电压的上升速度接近像素电极电压的上升速度。要做。点域1

