

【特許請求の範囲】

【請求項１】 液晶表示デバイスに使用されているフィールド・シーケンシャル・モードで動作可能なシリコンチップ・ディスプレイ・セル構造であって、該構造は、ミラー・プレートと、

上部電極と、

前記ミラー・プレートと前記上部電極との間に挟まれた液晶と、

それぞれゲートとソースとドレインとを有する第一、第二及び第三の書込みイネーブル・トランジスタと、

それぞれ第一の端部と第二の端部とを有する第一、第二及び第三の記憶コンデンサと、

それぞれゲートとソースとドレインとを有する第一、第二及び第三の表示イネーブル・トランジスタとを備え、

前記第一乃至前記第三の書込みイネーブル・トランジスタの各々のソースが、共通ビットラインに接続され、

前記第一乃至前記第三の書込みイネーブル・トランジスタの各々のゲートが、三つの対応するワードラインのう

ち一つに接続され、
前記第一乃至前記第三の書込みイネーブル・トランジス

タの各々のドレインが、前記第一乃至前記第三の記憶コンデンサのうちの一つの第一の端部と前記第一乃至前記

第三の表示イネーブル・トランジスタのうちの一つのソースとに接続され、

前記第一乃至前記第三の記憶コンデンサの前記第二の端部が、接地電位に接続され、

前記第一乃至前記第三の表示イネーブル・トランジスタの各々のドレインが、前記ミラー・プレートに接続さ

れ、且つ前記第一乃至前記第三の表示イネーブル・トランジスタの各々のゲートが、三つの対応する表示許可ラ

インのうちの一つに接続されることを特徴とするシリコンチップ・ディスプレイ・セル構造。

【請求項2】 請求項1に記載のシリコンチップ・ディスプレイ・セル構造において、該構造はさらに、前記ミ

ラー・プレート上に蓄積された電圧を読み出す試験回路
手段を備えることを特徴とするシリコンチップ・ディス

【請求項3】 請求項2に記載のシリコンチップ・ディ

スプレイ・セル構造において、
前記試験回路手段が、それぞれゲートとソースとドレイ

ンとを有する第1及び第二の読出しトランジスタを備えることを特徴とするシリコンチップ・ディスプレイ・セ

【請求項4】 請求項3に記載のシリコンチップ・ディ

スプレイ・セル構造において、
前記第一の読出しトランジスタのゲートが、第四のワー

ドラインに接続され、
前記第一の読出しトランジスタのソースが、前記共通ドレイン

ットラインに接続され、
前記第一の読出しトランジスタのドレインが、前記第二

の読出しトランジスタの前記ソースに接続され、

前記第二の読出しトランジスタのゲートが、前記ミラー・プレートに接続され、且つ前記第二の読出しトランジスタのドレインが、電源電位に接続されることを特徴とするシリコンチップ・ディスプレイ・セル構造。

【請求項5】 請求項4に記載のシリコンチップ・ディスプレイ・セル構造において、該構造はさらに、フィールド切換え時間の間に、前記ミラー・プレート上に蓄積された前記電圧を放電する放電回路手段を備えることを特徴とするシリコンチップ・ディスプレイ・セル構造。

【請求項6】 請求項5に記載のシリコンチップ・ディスプレイ・セル構造において、
前記放電回路手段が、クロックラインに接続されたゲートと前記電源電位に接続されたソースと前記ミラー・プレートに接続されたドレインとを有する放電トランジスタを備えることを特徴とするシリコンチップ・ディスプレイ・セル構造。

【請求項7】 請求項6に記載のシリコンチップ・ディスプレイ・セル構造において、

前記書込みイネーブル・トランジスタ、表示イネーブル・トランジスタ、読出しトランジスタ及び放電トランジ

スタの各々が、CMOS技術におけるNMOS型トランジスタであることを特徴とするシリコンチップ・ディス

プレイ・セル構造。

【請求項8】 請求項1に記載のシリコンチップ・ディ

スプレイ・セル構造において、
前記第一乃至前記第三の書込みイネーブル・トランジス

タの各々が、対応する前記表示イネーブル・トランジスタの各々が関連するカラー・フィールドを表示するため

に逐次ターン・オンされる前に、あるカラー・フィールド時間の間に、対応する前記記憶コンデンサにビデオ・

データがプリロードされるように、逐次ターン・オンされることを特徴とするシリコンチップ・ディスプレイ・

セル構造。

【請求項9】請求項1に記載のシリコンチップ・デイス

プレイ・セル構造において、
前記第一乃至前記第三の書き込みイネーブル・トランジス

タの少なくとも一つが、対応する前記表示イネーブル・トランジスタの各々が関連するカラー・フィールドを表

示するために逐次ターン・オンされる前に、あるカラー・フィールド時間の間に 対応する前記記憶コンデンサ

にビデオ・データがプリロードされるように、逐次ターン・オンされることを特徴とするシリコンチップ・デ

【請求項10】 液晶表示デバイスに使用されているシ

【請求項10】 微細表示デバイスに使用されているシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法であ

前記シリコンチップ・ディスプレイ・セル構造が

第一乃至第三の書込みイネーブル・トランジスタと、

前記第一乃至前記第三の書込みイネーブル・トランジスタに関連する、赤、緑及び青色に対応するビデオ・データを記憶させるための第一乃至第三の記憶コンデンサと、

前記第一乃至前記第三の記憶コンデンサに関連する第一乃至第三の表示イネーブル・トランジスタとを備え、該方法はさらに、赤色フィールド時間と緑色フィールド時間と青色フィールド時間とのシーケンスに均等に分割されたフレーム時間を提供するステップと、

前記第一の表示イネーブル・トランジスタが起動された時点で、前記赤色フィールド時間の間に、赤色に対応する前記第一の記憶コンデンサに前記ビデオ・データをロードするために、前記第一の書込みイネーブル・トランジスタを起動するステップと、

前記赤色フィールド時間の間に、緑色に対応する前記第二の記憶コンデンサに前記ビデオ・データをプリロードし、それにより、前記緑色フィールド時間の間に前記第二の表示イネーブル・トランジスタが起動された時点で、いつでも表示することができるようにするために、

前記第二の書込みイネーブル・トランジスタを起動するステップと、

前記緑色フィールド時間の間に、青色に対応する前記第三の記憶コンデンサに前記ビデオ・データをプリロードし、それにより、前記青色フィールド時間の間に前記第三の表示イネーブル・トランジスタが起動された時点で、いつでも表示することができるようにするために、

前記第三の書込みイネーブル・トランジスタを起動するステップとを含むことを特徴とするシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法。

【請求項11】 請求項10に記載のシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法において、該方法はさらに、前記緑色フィールド時間及び前記青色フィールド時間の各々を、液晶応答時間と光ストロボ時間とフィールド切換え時間とからなる三つのパイプ時間のみに分割するステップを含むことを特徴とするシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法。

【請求項12】 請求項11に記載のシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法において、前記液晶応答時間が、従来のフィールド・シーケンシャル動作のものよりも長いことを特徴とするシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法。

【請求項13】 請求項12に記載のシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法において、前記光ストロボ時間が、従来のフィールド・シーケンシ

ャル動作のものよりも長いことを特徴とするシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法。

【請求項14】 液晶表示デバイスに使用されているシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法であって、

前記シリコンチップ・ディスプレイ・セル構造が、第一乃至第三の書込みイネーブル・トランジスタと、

前記第一乃至前記第三の書込みイネーブル・トランジスタに関連する、赤、緑及び青色に対応するビデオ・データを記憶させるための第一乃至第三の記憶コンデンサと、

前記第一乃至前記第三の記憶コンデンサに関連する第一乃至第三の表示イネーブル・トランジスタとを備え、

該方法はさらに、赤色フィールド時間と緑色フィールド時間と青色フィールド時間とのシーケンスに均等に分割されたフレーム時間を提供するステップと、

前記赤色フィールド時間の間に、緑色に対応する前記第二の記憶コンデンサに前記ビデオ・データをプリロードし、それにより、前記緑色フィールド時間の間に前記第二の表示イネーブル・トランジスタが起動された時点で、いつでも表示することができるようにするために、

前記第二の書込みイネーブル・トランジスタを起動するステップと、

前記緑色フィールド時間の間に、青色に対応する前記第三の記憶コンデンサに前記ビデオ・データをプリロードし、それにより、前記青色フィールド時間の間に前記第三の表示イネーブル・トランジスタが起動された時点で、いつでも表示することができるようにするために、

前記第三の書込みイネーブル・トランジスタを起動するステップと、

前記青色フィールド時間の間に、赤色に対応する前記第一の記憶コンデンサに前記ビデオ・データをプリロードし、それにより、前記赤色フィールド時間の間に前記第一の表示イネーブル・トランジスタが起動された時点で、いつでも表示することができるようにするために、

前記第一の書込みイネーブル・トランジスタを起動するステップとを含むことを特徴とするシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法。

【請求項15】 請求項14に記載のシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法において、該方法はさらに、前記赤色フィールド時間、緑色フィールド時間及び青色フィールド時間の各々を、液晶応答時間と光ストロボ時間とフィールド切換え時間とからなる三つのパイプ時間のみに分割するステップを含むことを特徴とするシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法。

【請求項16】 請求項15に記載のシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法において、前記液晶応答時間が、従来のフィールド・シーケンシャル動作のものよりも長いことを特徴とするシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法。

【請求項17】 請求項16に記載のシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法において、前記光ストロボ時間が、従来のフィールド・シーケンシャル動作のものよりも長いことを特徴とするシリコンチップ・ディスプレイ・セル構造をフィールド・シーケンシャル・モードで動作させるための方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本願発明は、シリコンチップディスプレイ・セル構造に関するものであり、特に、液晶表示デバイスに使用されているフィールド・シーケンシャル・モードで動作可能なシリコンチップディスプレイ・セル構造で、画素アレイを光ストロボする時間を効果的に長くして高品質のビデオを実現するものである。

【0002】

【従来の技術】近年、容易に携帯することができ、かつ、どこでも使用することができるように、ノート型コンピュータがますます小型化され、軽くなるにつれて、液晶ディスプレイ(LCD:Liquid Crystal Display)は、ディスプレイ・データを保持するための極めて重要な画面表示デバイスと考えられている。画素単位でディスプレイ・データを保持する、従来のある表示デバイスは、TFT(薄膜トランジスタ:Thin-Film-Transistor)アクティブ・マトリックス型液晶表示デバイス、即ちマトリックスに配列された多数の画素を有するTFT-LCDデバイスと呼ばれている。カラー画素は、通常、三つの画素を組み合わせることによって形成されている。しかし、従来のTFT-LCDデバイスは、ノート型コンピュータの画面ディスプレイ用として使用する場合、そのサイズが比較的大きい。そのサイズが大きいことから、従来のTFT-LCDデバイスは、ポリシリコン薄膜トランジスタを有する大型ガラス基板上でしか製造することができない。

【0003】その結果として、ここ2、3年間の間に、単結晶シリコン基板をベースにした、新しいクラスの小型表示デバイスが開発されている。これらの新しい小型表示デバイスは、最近のCMOS(Complementary Metal Oxide Semiconductor)技術プロセスを用いて製造することができるため、既存のTFT-LCDデバイスより歩留りが良好で、かつ、高いレベルの回路集積化を提供することができる。これらの小型表示デバイスは、シリコンチップディスプレイ(SCD:Silicon-Chip-Disp

lay)デバイスと呼ばれ、本質的には、TFT-LCDデバイスの小型バージョンである。実際に、小型表示デバイスのLCD部分は、TFT-LCDデバイスと比較して、極めて類似しているが、はるかに小さい寸法で造られており、例えば、シリコンチップの頂部に造られている。小型表示デバイスの頂部の画像は、見易くするために、通常、光学系によって拡大されている。特定のアプリケーションによっては、光学系は、極めて複雑なものになっている。

10 【0004】SCDデバイスの具体的なアプリケーションは、一般的に三つの主要カテゴリに分類することができる。まず、第一のカテゴリは、表示デバイスのサイズが30インチ以上の大きさになる、極めて大型のスクリーン・プロジェクタの領域で使用される最新の重要なアプリケーションである。第二のカテゴリは、表示デバイスのサイズが、17インチと21インチの間の範囲にある、デスクトップ・コンピュータ・モニタとして利用するためのアプリケーションである。第三のカテゴリは、携帯型パーソナルディスプレイユニットとして使用されるSCDデバイスのアプリケーションである。

【0005】図1(従来技術)は、従来のシリコンチップディスプレイ(SCD)デバイス10の簡易斜視図である。シリコンチップディスプレイ(SCD)デバイス10は、シリコンチップ基板12と、該基板の周辺縁上に配置された複数のボンディング・パッド14と、基板12の中央部に設けられたディスプレイ・セル・アレイ16とを備える。回路領域18は、セル・アレイ16の周囲に配置されている。シール・リング22を有する上部ガラス・カバー20は、ディスプレイ・セル又は回路領域上に確実に取り付けられており、液晶(LC:Liquid Crystal)層が、上部ガラス・カバー20とディスプレイ・セル又は回路領域との間に挟まれている。通常、シリコンチップ基板12の各辺の寸法は、20mm未満である。透過モードで動作する従来技術のTFT-LCDディスプレイと異なり、SCDデバイスは、シリコン基板が光を通さないため、反射モードで作動している。

【0006】図2は、従来のSCDセル24の概略回路図を示したものである。従来のSCDセル24は、ゲートとドレインとソースとを有するアクセス・トランジスタT1aと、大型記憶コンデンサCsとを備える。アクセス・トランジスタのゲートは、ワードラインWLに接続されている。アクセス・トランジスタのソースは、ビットラインBLに接続され、また、アクセス・トランジスタのドレインは、記憶コンデンサCsの一端とミラー・プレート26とに接続されている。記憶コンデンサCsの別の一端は、接地電位に接続されている。上部電極28は、ミラー・プレート26に対して間隔を隔てて形成されており、上部電極28とミラー・プレート26との間に、LC層30が挟まれている。ミラー・プレート26は、矢印29、31で示すように、光反射鏡として

光学的に機能し、また、LCモジュレータとして、電気的に動作している。

【0007】図2に示すセル構造24は、従来のDRAMデバイスの1トランジスタ・セルに極めて類似しているため、DRAM型セルと呼ばれることがある。しかし、SCDセル構造を従来のTF-T-LCD表示デバイスより小型にしている2つの主要な要因がある。その一つは、記憶コンデンサを形成するために使用されるゲート絶縁膜が極めて薄く、そのため、その表面積を、従来のTF-Tデバイスよりも小さくすることができることである。第二の要因は、SCDセルが透過モードではなく、反射モードで動作するため、アクセス・トランジスタを、光を遮ることがないミラー・プレートの下側の任意の位置に製造することができることである。さらに、SCDセル構造には、最新のCMOSシリコン技術を利用して、シリコン基板上に集積ドライバと他の集積回路とを製造することができ、それにより、よりコンパクトで信頼性の高い表示デバイスを実現することができる利点がある。このセル構造は、1C1M（1コンデンサ1ミラー：one-capacitor one-mirror）セルとも呼ばれて

【0008】SCD表示デバイスからカラー画像を生成するために、アプリケーションのタイプに応じて使用される技術が、多くの知られている。例えば、大型スクリーン・プロジェクション型カラー表示デバイスでは、赤（R）と緑（G）と青（B）とに対応する三つのカラーを処理するための高精度の光学とともに、常に、三つのSCDデバイスが使用されている。一方、サイズ、重量及び／又はコストが重要になる携帯型表示デバイスでは、一つのSCDデバイスだけが使用され、その一つの上にカラー画像が生成されなければならない。携帯型表示デバイスのためのカラー画像を実現するためには、SCDデバイス内部に三つの画素セルが使用され、SCDデバイスは、RGBカラーに対応させるためのカラー・フィルタでカバーされている。しかし、画素アレイ領域が約3倍の大きさになり、CMOSシリコン技術に対する高歩留りが不適切となる。また、カラー・フィルタを使用することにより、標準のCMOSシリコン・プロセスがより複雑になり、コストが増加する。

【0009】これらの欠点を解決するために、“フィールド・シーケンシャル”（FS：Field Sequential）方式と呼ばれる、1画素セル中にカラー画像を生成する従来技術技法が開発されている。このFS方式は、クロック速度の3倍の速度で、三つの順次動作で、画素アレイの中の1画素セルの各々に、RGBデータを書き込む。各々の三つの順次動作中に、対応するRGB光源が、同周期に与えられる。

【0010】このFS方式は、液晶（LC）の応答時間が十分なものである限り、満足すべき機能を発揮する。この場合には、三つの順次式カラーを有効に組み合わせ

て単一カラー画像を得ることができる。したがって、各カラーに対する有効液晶応答時間は、フレーム時間の1／3であり、カラー・フィールドの書込みに要する時間の分だけ短縮されている。しかし、このFS方式が、比較的大型の表示デバイスに利用される時に、深刻な問題が生じる。これは、LCが十分に応答する時間がないためである。例えば、標準60フレーム／秒のビデオ信号の場合、一つのフレームをディスプレイするための総時間は、16.67msである。RGBカラーを並行して処理することができる3画素セルの場合、各カラーは、ビデオ・データを処理し、ディスプレイするための総フレーム時間を有している。一方、FS動作の場合、記憶コンデンサにデータを書き込み、その後にLCが応答するのを待ち、その後に最終的にRGB光源に対応する画素アレイにストロボするために、各カラーは、総フレーム時間のわずか1／3、即ち5.56msを有する。画素アレイを光ストロボする（LS：Light Strobing）時間の長さによって、カラー画像の明るさが決定される。したがって、FS方式で動作するSCDデバイスで高品質のビデオを実現するためには、効果的にLS時間を長くすることが必要になる。

【0011】したがって、液晶デバイスに使用されているフィールド・シーケンシャル・モードで動作する改良型SCDセル構造を提供することが、依然として切望されている。また、SCDセル構造は、LS時間を効果的に長くするための回路手段を備える方が、有利である。このことは、本願発明において、表示用に対応するカラー・フィールド時間に先行して、ビデオ・データを記憶する複数の記憶コンデンサを備える新規なSCDセル構造を提供することによって達成される。

【0012】

【発明が解決しようとする課題】したがって、本願発明の総括的な目的は、従来技術による表示デバイスが抱える問題を解決する、液晶デバイスに使用されているフィールド・シーケンシャル・モードで動作可能な改良型SCDセル構造を提供することである。

【0013】本願発明の目的は、既存の表示デバイスより歩留りが良好で、かつ、回路集積化のレベルが高い、液晶デバイスに使用されているフィールド・シーケンシャル・モードで動作可能な改良型SCDセル構造を提供することである。

【0014】本願発明の他の目的は、従来の表示デバイスよりカラー画像品質の高い、液晶デバイスに使用されているフィールド・シーケンシャル・モードで動作可能な改良型SCDセル構造を提供することである。

【0015】本願発明のさらに他の目的は、光ストロボ時間の長さを効果的に長くするための回路手段を備える、液晶デバイスに使用されているフィールド・シーケンシャル・モードで動作可能な改良型SCDセル構造を提供することである。

【0016】

【課題を解決するための手段】本願発明の好ましい実施形態によれば、液晶ディスプレイ（LCD:Liquid Crystal Display）デバイスに使用されているフィールド・シーケンシャル・モードで動作可能なシリコンチップディスプレイ（SCD:Silicon-Chip-Display）セル構造と、該セル構造を動作させるための方法とが提供される。上記SCDセル構造は、第一乃至第三の書込みイネーブル・トランジスタと、第一乃至第三の記憶コンデンサと、第一乃至第三の表示イネーブル・トランジスタとを備える。対応する上記表示イネーブル・トランジスタの各々が、表示用にカラー・フィールドに関連して逐次ターン・オンされる前に、あるカラー・フィールド時間の間に、上記書込みイネーブル・トランジスタの各々が、逐次ターン・オンされ、それにより、対応する記憶コンデンサにビデオ・データがプリロードされる。その結果、液晶応答時間及び／又は光ストロボ時間を長くすることができ、ビデオ画像の品質が向上する。

【0017】

【発明の実施の形態】本願発明による液晶デバイスに使用されている改良型SCDセル構造の詳細説明に入る前に、最初に、図3を参照して、図2に示す従来のSCDセル構造によるフィールド・シーケンシャル（FS:Field-Sequential）・モードの動作のタイム・シーケンスを説明することにより、本願発明の原理の理解が深まり、かつ、本願発明の背景がより良く理解されるものと思われる。したがって、FSモードで動作する従来のSCDセル構造とこれに関連する問題について、以下に説明する。

【0018】図3から分かるように、横軸32は、時間をプロットしたものであり、縦の二重線34と36で区切られた期間は、標準60フレーム／秒ビデオ信号の単一フレーム時間16.67msを表している。上記フレーム時間を三等分した時間（5.56ms）は、それぞれのカラー・フィールド時間を定義している。赤色（R）フィールド時間は、二重線34と縦の単線38で区切られている。緑色（G）フィールド時間は、縦の単線38と、もう1本の縦の単線40で区切られている。青色（B）フィールド時間は、縦の単線40と縦の二重線36で区切られている。また、三つのカラー・フィールド時間の各々は、それぞれ縦のダッシュ線42～46、48～52及び54～58によって、W、X、Y及びZの4つのパイプ時間に分割されている。

【0019】第一のパイプ時間Wは、アレイ書込み時間を定義している。アレイ書込み時間は、全SCDディスプレイアレイに渡るライン・バイ・ライン（line-by-line）の記憶コンデンサCsにデータを書き込むために要する時間である。各ラインに対する書込み時間の長さは、主として、むしろ長いワードラインWLとビットラインBLのRC時定数によって制御されている。勿論、

総アレイ書込み時間は、アレイのサイズに依存する。例えば、横線640本×縦線480本の工業規格VGAアレイの場合、パイプ時間Wは、書込み速度を4μs／ラインとすると、2ms程度になる。

【0020】第二のパイプ時間Xは、液晶応答時間を定義している。液晶応答時間は、液晶が、記憶コンデンサCsに記憶されている電圧に対する応答に要する時間である。この液晶応答時間は、液晶の組成、タイプ、温度等に左右されるため、極めて大きく変動する。このような第二のパイプ時間Xを割り当てる理由は、LCに、後にフィールドに書き込まれるラインに応答するための時間を許容するためである。このようなバッファ時間のインターバルがないと、LCセルが、その前のフィールドからのデータを依然として保有している間に、LCセルに光がストロボされると、カラー・クロストーク（Color Cross-talk）が生じることがある。

【0021】第三のパイプ時間Yは、光ストロボする（LS:Light Strobing）時間を定義している。LS時間は、画像の視覚を可能にするために、対応する光源が起動ないしターン・オンされている時間インターバルである。より明るい画像を得るためには、このパイプ時間Yを、可能な限り長くしなければならない。最後に、第四のパイプ時間Zは、制御時間を定義している。制御時間は、フィールド切換えと、ミラー放電と、その他の制御信号の生成とのために使用される時間である。このパイプ時間Zは、他のパイプ時間WとXとYより、相対的にはるかに短く、数μs程度である。パイプ時間W、X及びYは、それぞれ大よそ2ms、2ms、1.55msであると推定される。

【0022】図2に示す従来技術による1コンデンサ1ミラーSCDセルに関して記述した、このFSモード動作の欠点は、Rフィールド時間の4つのパイプ時間W、X、Y及びZのシーケンスが、Gフィールド時間及びBフィールド時間に対して繰り返されることである。そのため、ディスプレイ信号がターン・オンされ、それぞれ5.56msのフィールド時間の間、それぞれのRGBコンデンサがミラー・プレートに接続される。その結果、各カラーに対して2msのパイプ時間Wが存在し、それにより、カラー・フィールド時間内における対応するパイプ時間Yの増加を妨げている。本願発明者は、上記の観点から、各カラー・フィールド時間におけるパイプ時間Yを長くすることができ、それにより、より高品質のビデオを提供する、フィールド・シーケンシャル・アプリケーションのための新規なSCDセル構造を開発した。

【0023】図4を参照すると、本願発明による改良型SCDセル構造124の概略回路図が示されている。改良型SCDセル構造124は、それぞれゲートとソースとドレインとを有する三つの書込みイネーブル・トランジスタT1、T2及びT3と、三つの記憶コンデンサC

s_R、Cs_G、及びCs_Bとを備える。書込みイネーブル・トランジスタのゲートは、それぞれ対応するワードラインWL_R、WL_G及びWL_Bに接続されている。書込みイネーブル・トランジスタのソースは、すべて1本の共通ビットラインBLAに接続されている。トランジスタT1～T3のドレインは、それぞれの内部ノードA、B及びCで、関連する記憶コンデンサCs_R、Cs_G及びCs_Bの一端に接続されている。上記三つの記憶コンデンサの別の一端は、接地電位に接続されている。

【0024】また、上記SCDセル構造は、それぞれゲートとソースとドレインとを有する三つの表示イネーブル・トランジスタT4、T5及びT6を備えている。表示イネーブル・トランジスタのゲートは、それぞれ対応する表示許可ラインDE_R、DE_G及びDE_Bに接続されている。トランジスタT4～T6のドレインは、共通ノードMで、まとめてミラー・プレート126に接続されている。上部電極128は、ミラー・プレート126に対して間隔を隔てて形成され、上部電極128とミラー・プレート126との間に、LC層130が挟まれている。表示イネーブル・トランジスタのソースは、それぞれのノードA、B及びCに接続されている。

【0025】また、SCDセル構造124は、試験用として、ミラー・プレート126上に蓄積されているアナログ電圧を読み出すために使用される、1対の読出しトランジスタT7及びT8を備えている。さらに、他のカラー・フィールド時間への切換えに先立って、フィールド切換え時間の間に、ミラー・プレート上の電圧を放電させるための放電トランジスタT9が設けられている。これにより、潜在的なカラー・クロストークを回避して、トランジスタT7のゲートは、ワードラインWL_RDに接続されており、また、トランジスタT7のソースは、ビットラインBLAに接続されている。トランジスタT7のドレインは、トランジスタT8のソースに接続されている。該トランジスタT8のゲートは、トランジスタT9のソース及び共通ノードMに接続されている。トランジスタT8のドレインは、トランジスタT9のドレイン、及び電源電位V_mirを受け取るための共通ノードNに接続されている。上記電源電位V_mirは、上部電極128にも印加されている。放電トランジスタT9のゲートは、クロックラインCLK_mirに接続されている。

【0026】フィールド・シーケンシャル・モードで動作するSCDデバイスのビデオ品質を改善するために、本願発明者は、同一のミラー・プレート126に結合された三つの記憶コンデンサを備える、新規なSCDセル構造124を設計した。その結果、図2及び図3に関連して上で説明したパイプ時間Wを、図4に示す本願SCDセル構造の動作の中におおい隠すことができる。換言すれば、それぞれの記憶コンデンサに対するビデオ・デ

ータを、表示すべき次のカラー・フィールドに先行して書き込むことができ、それにより、フィールド・シーケンシャル・モード動作のパイプ時間Wを効率的に取り除くことができる。したがって、カラー・フィールド時間の中で、パイプ時間Wを取り除くことによって節約される時間を、残る他のパイプ時間に割り振ることができる。詳細には、第二のパイプ時間Xを長くすることにより、より長い液晶応答時間を提供し、及び／又は、第三のパイプ時間Yを長くすることにより、より長い光ストロボ時間を生成し、それにより、カラー画像の品質を向上させることができる。

【0027】次に図6を参照すると、本願発明の教示に従って実施される図4に示すSCDセル構造の動作シーケンスの第一の実施形態のタイミング図が示されている。図から分かるように、横軸132は、時間をプロットしたものであり、縦の二重線134と136とで区切られた期間は、標準60フレーム／秒ビデオ信号に対する時間16.67msを有する第一のフレーム境界を表している。第一のフレームを三等分した時間(5.56ms)は、それぞれのカラー・フィールド時間を定義している。第一の赤色(R)フィールド時間は、二重線134と縦の単線138で区切られている。第一の緑色(G)フィールド時間は、縦の単線138と、もう1本の縦の単線140で区切られている。第一の青色(B)フィールド時間は、縦の単線140と縦の二重線136で区切られている。

【0028】60フレーム／秒ビデオ信号を基準にした場合、単一フレームを表示するための総時間は、16.67msである。一つのフレームのディスプレイ時間は、三つのカラー・フィールド時間の間で均等に配分される(各5.56ms)と仮定しているため、赤色カラー・フィールドに対するパイプ時間W_R1、X_R1、Y_R1、及びZ_R1は、それぞれ2ms、2ms、1.55ms、0.01msであると推定される。パイプ時間Z_R1は、相対的に他のパイプ時間より短いため、図6及び図7の説明の便宜上、省略されている。

【0029】動作面では、フィールドのシーケンスは、時間t0で始まり、第一の赤色パイプ時間W_R1の間、赤色カラー・フィールドを書き込んでいる。この同じ時間t0で、表示イネーブル・トランジスタT4は、続いてターン・オンされ、それにより、カラー・フィールド時間5.56msの間、赤色記憶コンデンサCs_Rがミラー・プレート126に接続される。図2に示す従来技術SCDセルでは、赤色カラー・フィールドを書き込むためのシーケンスが、緑色カラー・フィールド及び青色カラー・フィールドに対して繰り返される(各カラーに対して、2msが追加される)。一方、本実施の形態では、緑色(W_G1)カラー・フィールドと青色(W_B1)カラー・フィールドとに対する書込み時間

を、以下の動作を実行させることにより、おおい隠すことができる。(1) 赤色カラー・フィールドを書き込むための第一の赤色パイプ時間 W_R1 の完了後、直ちに次の又は緑色のカラー・フィールドに対する書込みを、時間 $t1$ と $t2$ の間の第一の緑色パイプ時間 W_G1 の間に実行する。この緑色カラー・フィールドに対する書込みは、赤色カラー・フィールドがLCの応答時間(X_R1)を待機している間と、赤色光ストロボ時間(Y_R1)との間に実行されることが特徴である。(2) 緑色カラー・フィールドを書き込むための第一の緑色パイプ時間 W_G1 の完了後、時間 $t2$ で直ちに次の又は青色のカラー・フィールドの書込みを開始することは、理論的に可能であろう。しかし、タイミング図から、赤色カラー・フィールド時間が線138で終了する前に、青色カラー・フィールドに対する書込みを完了するための十分な時間がないことが分かる。縦の線138で、表示イネーブル・トランジスタT5を続いてスイッチ・オンし、それにより、緑色カラー・フィールドを表示する。したがって、青色カラー・フィールドに対する書込みを遅延し、緑色カラー・フィールド時間内における時間 $t3$ と $t4$ との間の第一の青色パイプ時間 W_B1 の間に実行する。

【0030】この方法によれば、表示のために必要な時間の前に、予めビデオ・データをプリロードしておくことにより、SCDセル構造は、LCの応答及び光ストロボのための時間のより長いインターバルを持つことができる。したがって、緑色書込みパイプ時間及び青色書込みパイプ時間(W_G1 , W_B1)が、それぞれの緑色カラー・フィールド時間内及び青色カラー・フィールド時間内、即ち線138と140との間、及び線140と136との間に存在しないことが分かる。緑色書込みパイプ時間と青色書込みパイプ時間とを除去することによって節約される時間を効果的に配分し、例えば、RGBカラーの一つに対する液晶応答時間 X 又は光源の一つに対する光ストロボ時間 Y のいずれかを長くすることによって、ディスプレイ性能を向上させることができる。

【0031】縦の二重線134と136との間の第一のフレーム時間境界が完了すると、縦の二重線136と142との間の第二のフレーム時間境界に対して、上記タイミング・シーケンスが繰り返され、以下、すべてのフレームがディスプレイされるまで、残りのフレーム時間境界に対して、上記タイミング・シーケンスが繰り返される。この仕組みを利用することによって節約される書込み時間は、フレーム時間当たり4ms、すなわちフレーム期間の約24%である。

【0032】次に図7を参照すると、本願発明の教示に従って実施される図4に示すSCDセル構造の動作シーケンスの第二の実施形態のタイミング図が示されている。なお、図6に対応する要素を表す参照番号は、下2桁が同一であり、百の桁が100だけ増加している。図

7に示すタイミング図は、実質的に図6に示すタイミング図と同じであるが、第一のフレーム時間における、赤色カラー・フィールドを書き込むための第一の赤色パイプ時間 W_R1 が、次の又は緑色のディスプレイフィールドに対して、ビデオ・データをプリロードするために省略されている。残りの動作シーケンスに対して、以下、データは常に、ディスプレイに先立って、あるカラー・フィールド時間だけ先行してプリロードされる。

【0033】例えば、緑色カラー・フィールドを書き込むための第一の緑色パイプ時間 W_G1 は、赤色カラー・フィールド時間内における時間 $t1$ と $t2$ の間で実行される。その後、青色カラー・フィールドを書き込むための第一の青色パイプ時間 W_B1 は、緑色カラー・フィールド時間内における時間 $t3$ と $t4$ の間で実行される。次に、赤色カラー・フィールドを書き込むための第二の赤色パイプ時間 W_R2 (第二のフレーム時間) は、第一のフレーム時間の青色カラー・フィールド時間内における時間 $t5$ と $t6$ の間で実行される。この方法によれば、すべてのRGBカラー・データは、常に先行してそれぞれのRGB記憶コンデンサ(Cs_G , Cs_B , Cs_R)に順次プリロードされ、後に、対応する表示イネーブル・トランジスタ($T5$, $T6$, $T4$)が逐次起動される時に、いつでも表示することができる。

【0034】図7に示すこの動作シーケンスは、フレーム境界ではなく、フィールド境界で、RGB記憶コンデンサに書き込む、全パイプラインの概略であり、図6に示す動作シーケンスより、さらに書込み時間が節約される。書込みパイプ時間が、RGBカラー・フィールド時間内に存在しないことが特徴である。つまり、RGBカラー・フィールド時間には、パイプ時間 X 及び Y しか存在していない。したがってフレーム当たり6ms、すなわちフレーム期間の約36%が節約される。当分野の技術者は、図7に示すパイプラインの概略に対して、フィールド・シーケンシャル動作を、わずか2個の物理的記憶コンデンサで実現することができることを理解できるが、ディスプレイバッファのための制御ロジック回路は、より複雑になる。

【0035】図5は、単一四角画素(single square pixel)150の平面図であり、図4に示す回路の構成要素の配列を示している。三つのRGB記憶コンデンサ Cs_R , Cs_G 及び Cs_B は、四角画素の右側に好ましく配置されている。書込みイネーブル・トランジスタ $T1 \sim T3$ と、表示イネーブル・トランジスタ $T4 \sim T6$ と、読出しトランジスタ $T7$, $T8$ と、放電トランジスタ $T9$ とはすべて、画素の左側に好ましく配置されている。三つのコンデンサの各々の面積は、図2に示す単一記憶コンデンサ Cs の面積より小さいが、不揮発性二重ポリシリコンCMOS (non-volatile, double-polysilicon CMOS) 技術などの適切なCMOS技術を利用

することにより、容量値の大きい、極めて信頼性の高いコンデンサを製造することができる。SCDセルは、適切な量の光を反射させ、カラー画像の視覚を可能にするために、点線152で示されるミラー・プレートに対して、特定の最小サイズを有していなければならない。したがって、各辺の最小寸法は、20ミクロン程度であり、最新のサブミクロンCMOS技術を用いる場合、三つの記憶コンデンサを収容するには十分な大きさである。

【0036】以上の詳細な説明から、本願発明により、10 液晶ディスプレイ（LCD）デバイスに使用されているフィールド・シーケンシャル・モードで動作可能な、新しい新規なシリコンチップディスプレイ（SCD）セル構造と、該セル構造を動作させるための方法とが提供されることが分かる。上記SCDセル構造は、第一乃至第三の書込みイネーブル・トランジスタと、第一乃至第三の記憶コンデンサと、第一乃至第三の表示イネーブル・トランジスタとを備える。好ましい一実施形態では、対応する上記表示イネーブル・トランジスタの各々が、関連するカラー・フィールドを表示するために逐次ターン・オンされる前に、あるカラー・フィールド時間の間に、対応する記憶コンデンサにビデオ・データがプリロードされるように、上記書込みイネーブル・トランジスタの各々が、逐次ターン・オンされる。この方法によれば、液晶応答時間及び／又は光ストロボ時間を長くすることができるため、より高品質のビデオ画像が実現される。

【0037】以上、現時点において好ましいと考えられる本願発明の実施形態について図示し、説明したが、本願発明の真の範囲を逸脱することなく、様々な変更及び30 改変を加えることができ、また、実施形態の構成要素を等価物に置き換えることができることについては、当分野の技術者には理解されよう。また、特定の状況又は材料を本願発明の教示に適合させるために、本願発明の中核範囲を逸脱することなく、多くの改変を加えることができる。したがって、本願発明は、本願発明を実行するために意図された最良の形態として開示した特定の実施形態に制限されることはないが、特許請求の範囲内のすべての実施形態を含むことを意図している。

【図面の簡単な説明】

【図1】図1は、従来のSCD表示デバイスの分解斜視図である。

【図2】図2は、図1に示す従来のSCDセル構造の概略回路図である。

【図3】図3は、フィールド・シーケンシャル・モードにおける図2に示すSCDセル構造の動作シーケンスを示すタイミング図である。

【図4】図4は、本願発明の原理に従って構築された改良型SCDセル構造の概略回路図である。

【図5】図5は、本願発明による単一四角画素の平面図であり、図4に示す構成要素の位置を示す図である。


【図6】図6は、図4に示す本願発明のSCDセル構造の動作シーケンスの第一の実施形態を示すタイミング図である。

【図7】図7は、図4に示す本願発明のSCDセル構造の動作シーケンスの第二の実施形態を示すタイミング図である。なお、図において、同一の参照番号は、全図を通して対応する部品を表している。


【符号の説明】

- 10 従来のシリコンチップディスプレイ（SCD）デバイス
- 12 シリコンチップ基板
- 14 ボンディング・パッド
- 16 回路領域
- 18 ディ스플레이（セル）アレイ
- 20 上部ガラス・カバー
- 22 シール・リング
- 24 従来のSCDセル構造
- 26、126、152 ミラー・プレート
- 28、128 上部電極
- 30、130 LC（液晶）層
- 124 改良型SCDセル構造
- 150 単一四角画素
- T1、T2、T3 書込みイネーブル・トランジスタ
- T4、T5、T6 表示イネーブル・トランジスタ
- T7、T8 読出しトランジスタ
- T9 放電トランジスタ
- Cs_R、Cs_G、Cs_B 記憶コンデンサ
- BLA 共通ビットライン
- WL_R、WL_G、WL_B、WL_RD ワードライン
- 40 DE_R、DE_G、DE_B 表示許可ライン
- CLK_mir クロックライン
- V_mir 電源電位


【図1】




【図2】




【図3】




【図5】




【図 4】



【図 6】



【图7】



フロントページの続き

Fターム(参考) 2H092 JA23 JA24 NA21 NA25 NA29
2H093 NC16 NC34 NC43 ND32
5C006 AA22 AF44 BB16 BB29 BC06
BC20 BF34 BF37 EA01 EB05
FA15 FA51
5C080 AA10 BB05 CC03 DD25 DD27
FF11 GG08 JJ03 JJ06

专利名称(译)	硅芯片显示器单元结构及其操作方法		
公开(公告)号	JP2003215637A	公开(公告)日	2003-07-30
申请号	JP2002015248	申请日	2002-01-24
[标]申请(专利权)人(译)	微像素有限公司		
申请(专利权)人(译)	微像素有限公司		
[标]发明人	チーリャンチェン		
发明人	チー-リャン・チェン		
IPC分类号	G02F1/1368 G02F1/133 G09G3/20 G09G3/34 G09G3/36		
FI分类号	G02F1/1368 G02F1/133.550 G09G3/20.621.A G09G3/20.624.B G09G3/20.680.H G09G3/34.J G09G3/36		
F-TERM分类号	2H092/JA23 2H092/JA24 2H092/NA21 2H092/NA25 2H092/NA29 2H093/NC16 2H093/NC34 2H093/NC43 2H093/ND32 5C006/AA22 5C006/AF44 5C006/BB16 5C006/BB29 5C006/BC06 5C006/BC20 5C006/BF34 5C006/BF37 5C006/EA01 5C006/EB05 5C006/FA15 5C006/FA51 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD25 5C080/DD27 5C080/FF11 5C080/GG08 5C080/JJ03 5C080/JJ06 2H192/AA24 2H192/BC72 2H192/CB12 2H192/CB23 2H192/GD03 2H192/GD47 2H192/GD61 2H193/ZA04		
外部链接	Espacenet		

摘要(译)

要解决的问题：要实现高质量的视频制作时间，其中像素阵列被光选通照亮，有效地长时间使用硅芯片显示单元结构，能够以场顺序模式操作，用于液晶显示装置。ŽSOLUTION：提供第1至第3写入使能晶体管（T1，T2，T3）第1至第3存储电容（Cs <SB> - </SB> R，Cs <SB> - </SB> G，Cs <SB> - </SB> B）和第1至第3显示使能晶体管（T4，T5，T6）。在相应的显示使能晶体管一个接一个地接通以显示相关的色场之前，第一到第三次写入使得晶体管一个接一个地接通，使得视频数据在一些色场时间内被预加载到相应的存储电容器。Ž

