(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-140084
(P2007-140084A)

(43) 公開日 平成19年6月7日(2007.6.7)

(51) Int. Cl. F I テーマコード (参考)
GO2F 1/1368 (2006.01) GO2F 1/1368 2H092
GO2F 1/1345 (2006.01) GO2F 1/1345

審査請求 未請求 請求項の数 5 O L (全 11 頁)

(21) 出願番号 特願2005-333462 (P2005-333462)
 (22) 出願日 平成17年11月18日 (2005.11.18)

(71) 出願人 502356528
 株式会社 日立ディスプレイズ
 千葉県茂原市早野3300番地
 (74) 代理人 100083552
 弁理士 秋田 収喜
 (72) 発明者 鴨志田 健太
 千葉県茂原市早野3300番地 株式会社
 日立ディスプレイズ内
 (72) 発明者 加藤 至誠
 千葉県茂原市早野3300番地 株式会社
 日立ディスプレイズ内
 Fターム(参考) 2H092 GA14 GA29 GA45 GA51 JA26
 JA41 JA46 JB05 JB22 JB31
 JB51 JB62 JB64 JB69 NA23
 NA25 QA06 QA09

(54) 【発明の名称】 表示装置

(57) 【要約】

【課題】 液晶表示装置の、ドレイン線と交差する共通信号線の電位を安定化させる。

【解決手段】 複数本のゲート線と複数本のドレイン線がマトリクス状に配置されており、かつ、前記ゲート線に沿って他の信号線が配置されており、隣接する2本のゲート線と隣接する2本のドレイン線で囲まれた領域を1つの画素領域とする表示パネルを有する表示装置であって、前記表示パネルは、複数の画素領域でなる表示領域の外側に、前記他の信号線と電氣的に接続された第1の電極と、前記ゲート線およびドレイン線ならびに他の信号線と電氣的に独立した第2の電極とを有する容量素子が設けられている表示装置である。

【選択図】 図3

【特許請求の範囲】**【請求項 1】**

複数本のゲート線と複数本のドレイン線がマトリクス状に配置されており、かつ、前記ゲート線に沿って他の信号線が配置されており、隣接する 2 本のゲート線と隣接する 2 本のドレイン線で囲まれた領域を 1 つの画素領域とする表示パネルを有する表示装置であって、

前記表示パネルは、複数の画素領域でなる表示領域の外側に、前記他の信号線と電氣的に接続された第 1 の電極と、前記ゲート線およびドレイン線ならびに他の信号線と電氣的に独立した第 2 の電極とを有する容量素子が設けられていることを特徴とする表示装置。

【請求項 2】

前記容量素子は、少なくとも前記表示パネルの 1 つの端面に沿って設けられており、かつ、前記ゲート線またはドレイン線の端子部の近傍に前記第 1 の電極の端子部および前記第 2 の電極の端子部を有することを特徴とする請求項 1 に記載の表示装置。

【請求項 3】

前記表示パネルは、一对の基板の間に液晶材料を封入してなる液晶表示パネルであり、一方の基板に前記容量素子が設けられていることを特徴とする請求項 1 または請求項 2 に記載の表示装置。

【請求項 4】

前記液晶表示パネルは、前記一方の基板の各画素領域に TFT 素子および画素電極ならびに共通電極を有し、

前記他の信号線と前記共通電極が電氣的に接続されていることを特徴とする請求項 3 に記載の表示装置。

【請求項 5】

前記液晶表示パネルは、前記一方の基板の各画素領域に TFT 素子および画素電極を有し、他方の基板に前記共通電極を有し、

前記一方の基板は、前記画素電極の端部と前記他の信号線が絶縁層を介して重畳していることを特徴とする請求項 3 に記載の表示装置。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、表示装置に関し、特に、ゲート線およびドレイン線の他に、ゲート線に沿った信号線を有する液晶表示装置に適用して有効な技術に関するものである。

【背景技術】**【0002】**

従来、表示装置には、一对の基板の間に液晶材料を封入した液晶表示パネルを有する液晶表示装置がある。

【0003】

前記液晶表示パネルは、一方の基板（以下、TFT基板という）に、複数本のゲート線と複数本のドレイン線がマトリクス状に配置されている。そして、隣接する 2 本のゲート線と隣接する 2 本のドレイン線で囲まれた領域を 1 つの画素領域とし、各画素領域に TFT 素子および画素電極が配置されている。

【0004】

また、前記 TFT 基板には、各ゲート線の間、ゲート線に沿った他の信号線が配置されていることがある。前記液晶表示パネルが IPS (In Plane Switching) 方式などの横電界駆動方式の場合、前記他の信号線は、前記各画素領域に前記画素電極と重畳するように配置された共通電極と電氣的に接続された共通信号線である。また、前記液晶表示パネルが縦電界駆動方式の場合、前記他の信号線は、前記各画素領域の画素電極の端部と重畳して蓄積容量を形成するストレージ線である。

【発明の開示】**【発明が解決しようとする課題】**

10

20

30

40

50

【0005】

しかしながら、前記従来の液晶表示装置では、前記ドレイン線と前記他の信号線が立体的に交差した領域に生じる交差容量の変動によって、前記他の信号線の電位が変動し、表示品質が低下することがある。

【0006】

本発明の目的は、たとえば、液晶表示装置の、ドレイン線と交差する共通信号線の電位を安定化させることが可能な技術を提供することにある。

【0007】

本発明の他の目的は、たとえば、液晶表示装置の、ドレイン線と交差するストレージ線の電位を安定化させることが可能な技術を提供することにある。

10

【0008】

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。

【課題を解決するための手段】

【0009】

本願において開示される発明の概略を説明すれば、以下の通りである。

【0010】

(1) 複数本のゲート線と複数本のドレイン線がマトリクス状に配置されており、かつ、前記ゲート線に沿って他の信号線が配置されており、隣接する2本のゲート線と隣接する2本のドレイン線で囲まれた領域を1つの画素領域とする表示パネルを有する表示装置であって、前記表示パネルは、複数の画素領域でなる表示領域の外側に、前記他の信号線と電氣的に接続された第1の電極と、前記ゲート線およびドレイン線ならびに他の信号線と電氣的に独立した第2の電極とを有する容量素子が設けられている表示装置である。

20

【0011】

(2) 前記(1)において、前記容量素子は、少なくとも前記表示パネルの1つの端面に沿って設けられており、かつ、前記ゲート線またはドレイン線の端子部の近傍に前記第1の電極の端子部および前記第2の電極の端子部を有する表示装置である。

【0012】

(3) 前記(1)または(2)において、前記表示パネルは、一对の基板の間に液晶材料を封入してなる液晶表示パネルであり、一方の基板に前記容量素子が設けられている表示装置である。

30

【0013】

(4) 前記(3)において、前記液晶表示パネルは、前記一方の基板の各画素領域にTF-T素子および画素電極ならびに共通電極を有し、前記他の信号線と前記共通電極が電氣的に接続されている表示装置である。

【0014】

(5) 前記(3)において、前記液晶表示パネルは、前記一方の基板の各画素領域にTF-T素子および画素電極を有し、他方の基板に前記共通電極を有し、前記一方の基板は、前記画素電極の端部と前記他の信号線が絶縁層を介して重畳している表示装置である。

【発明の効果】

40

【0015】

本発明の表示装置は、前記手段(1)のように、前記表示パネルの表示領域の外側に、前記他の信号線と電氣的に接続された第1の電極を有する容量素子を配置する。このとき、たとえば、前記手段(2)のように、前記容量素子の容量を、前記他の信号線とドレイン線の交差領域で生じる交差容量の容量よりも十分に大きな値にすることで、前記他の信号線の電位を安定化させることができ、表示品位の低下を防げる。

【0016】

また、本発明は、たとえば、前記手段(3)のように液晶表示パネルを有する表示装置に適用することが好ましい。このとき、前記液晶表示パネルは、たとえば、前記手段(4)のような構成の横電界駆動方式の表示パネルであってもよいし、前記手段(5)のよう

50

な構成の縦電界駆動方式の表示パネルであってもよい。

【0017】

特に、前記液晶表示パネルを有する表示装置では、たとえば、駆動速度を倍速化する方法としてコモン反転駆動が提案されている。このコモン反転駆動では、コモン電位（共通電極の電位）の歪みによる表示品位の低下が懸念される。そのため、前記手段（1）および手段（2）のように表示パネル上に前記コモン電位を安定化させる容量素子を設けることにより、コモン電位の歪みや変動を抑えることができる。

【発明を実施するための最良の形態】

【0018】

以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する 10

。なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。

【実施例】

【0019】

図1および図2は、本発明による一実施例の表示装置の概要を説明するための模式図であり、図1は表示パネルの概略構成を示す平面図、図2は図1に示した表示パネルの1つの画素領域の構成を示す回路図である。

【0020】

本実施例の表示装置は、たとえば、一对の基板の間に液晶材料を封入した液晶表示パネルを有する。そこで、本実施例では、前記液晶表示パネルを例に挙げ、その構成について説明する。 20

【0021】

前記液晶表示パネルは、たとえば、図1に示すように、2枚の基板1, 2が重なっており、一方の基板1に複数本のゲート線GLと複数本のドレイン線DLがマトリクス状に配置されている。また、このような液晶表示パネルでは、たとえば、図1に示すように、各ゲート線GLの間に、ゲート線GLに沿った共通信号線CLが配置されている。

【0022】

このとき、表示パネルは、たとえば、図2に示すように、2本のゲート線GLと2本のドレイン線DLで囲まれた領域が1つの画素領域であり、各画素領域には、TFT素子および画素電極ならびに共通電極などが設けられている。前記画素領域は、図1に示した表示領域AR内に2次元的に配置されている。このとき、複数本のゲート線GLは一方の基板1の1つの端面1Aに引き出されて集線されている。そして、図1では省略するが、集線された部分に端子部が設けられている。また、複数本のドレイン線DLは、一方の基板1の他の端面1Bに引き出されて集線されている。そして、図1では省略するが、集線された部分に端子部が設けられている。 30

【0023】

また、前記表示パネルは、前記表示領域ARの外側であり、かつ、ゲート線GLおよびドレイン線DLが集線された端面1A, 1Bとは異なる端面1C, 1Dに沿って容量素子Cstabが設けられており、共通信号線CLは、容量素子Cstabの一方の電極と接続されている。そして、本実施例では、容量素子Cstabの容量を、図2に示したドレイン線DLと共通信号線CLの交差領域に生じる交差容量に比べて十分に大きな値とすることで、共通信号線CLの電位を安定化させる。 40

【0024】

図3乃至図9は、図1に示した表示パネルの構成例を示す模式図であり、図3は図1に示した領域PA1の拡大平面図、図4は図3のA-A'線断面図、図5は図3のB-B'線断面図、図6は図3のC-C'線断面図である。また、図7は図1に示した領域PA2の拡大平面図、図8は図7のD-D'線断面図、図9は図7のE-E'線断面図である。なお、図3および図7の平面図は、ゲート線およびドレイン線ならびに共通信号線が設けられた基板の構成を示している。 50

【0025】

図1に示した表示パネルの領域PA1の構成は、たとえば、図3乃至図6に示すようになっている。このとき、ゲート線GLなどが配置された一方の基板（TFT基板）1の表示領域AR内は、たとえば、図3乃至図5に示すように、ガラス基板101上にゲート線GL、共通信号線CL、共通電極CTが設けられており、その上層に第1絶縁層102を介して、半導体層103、ドレイン線DLおよびソース電極SDが設けられている。また、共通電極CT上には、第1絶縁層102および第2絶縁層104を介して画素電極PXが設けられている。このとき、画素電極PXはスルーホールによってソース電極SDと接続されている。またこのとき、画素電極PXにはスリットが設けられている。またこのとき、上下方向の各画素領域の共通電極CTは、図3および図5に示すように、ブリッジ配線105によって接続されていてもよい。また、画素電極PX上には配向膜106が設けられている。

10

【0026】

また、前記表示領域AR内の各共通電極CTと接続されている共通信号線CLは、表示領域ARの外側に配置されたバスライン（第1の電極）CLbusで短絡している。このとき、第1の電極CLbusは、共通信号線CLと同じ層、すなわちガラス基板101と第1絶縁層102の間に設けられている。

【0027】

また、表示領域ARの外側には、図3および図6に示したように、第1の電極CLbusと重畳する第2の電極GNDbusが設けられており、第1の電極CLbusおよび第2の電極GNDbusならびに第1絶縁層102によって容量素子が形成されている。

20

【0028】

また、前記TFT基板1と対向する他方の基板（CF基板）2は、たとえば、ガラス基板201の、TFT基板1と向かい合う面に、ブラックマトリクス202、カラーフィルタ203、オーバーコート層204、配向膜205が設けられている。

【0029】

またこのとき、TFT基板1とCF基板2は、環状のシール材3によって接着されており、各基板1, 2とシール材3で囲まれた空間に液晶材料4が封入されている。

【0030】

次に、図1に示した表示パネルの領域PA2の構成は、たとえば、図7乃至図9に示すようになっている。領域PA2は、表示領域のゲート線GLを引き出して集線した領域の一部分であって、TCPなどの配線との接続端子部である。そのため、ゲート線GL上には、第1絶縁層102および第2絶縁層104を開口して形成した接続端子107が設けられている。またこのとき、前記容量素子Cstabを形成する第1の電極CLbusおよび第2の電極GNDbusは、ゲート線GLの接続端子部の近傍まで延在しており、ゲート線GLの接続端子部と隣接して、第1の電極CLbusの接続端子107および第2の電極GNDbusの接続端子107が設けられている。

30

【0031】

また、図示は省略するが、図1に示した表示パネルの領域PA3は、図7乃至図9に示した領域PA2と同様の構成、すなわちドレイン線DLの接続端子部と隣接して第1の電極CLbusの接続端子および第2の電極GNDbusの接続端子が設けられていてもよいし、設けられていなくてもよい。

40

【0032】

図10および図11は、表示パネルの容量素子への給電方法を説明するための模式図であり、図10はプリント回路板からTCPを介して給電する方法を説明する図、図11は表示パネル上の配線からTCPを介して給電する方法を説明する図である。

【0033】

本実施例の表示パネルは、たとえば、図3乃至図9に示したように、表示領域ARの外側に第1の電極CLbusおよび第2の電極GNDbusを有する容量素子Cstabを設けている。このとき、第1の電極CLbusは表示領域AR内の共通信号線CLのバスラインであり

50

、コモン電位の信号が加わっている。そのため、第2の電極GND busはコモン電位とは異なる電位、たとえばグランド電位にする。

【0034】

このとき、第1の電極CL busの接続端子107および第2の電極GND busの接続端子107はそれぞれ、たとえば、図10に示すように、ゲートドライバ501が実装されたTCP5の共通信号線502 aおよびグランド配線502 bに接続する。またこのとき、TCP5上の共通信号線502 aおよびグランド配線502 bはそれぞれ、ゲートドライバ501を介さず、直接プリント回路板6の配線601と接続する。また、表示パネル上のゲート線GLの接続端子107は、TCP5上のゲートドライバ501と接続された配線502 cと接続する。

10

【0035】

また、第1の電極CL busの接続端子107および第2の電極GND busの接続端子107は、図10に示したようにTCP5上の配線502 a, 502 bを介してプリント回路板6の配線601と接続する代わりに、たとえば、図11に示すように、表示パネル上に配置された他の共通信号線CLやグランド配線GNDと、TCP5上の配線502 a, 502 bを介して接続してもよい。

【0036】

このように、表示パネルの表示領域ARの外側に容量素子Cstabを設けた場合、この容量素子Cstabの容量は、たとえば、図3に示した共通信号線CLとドレイン線DLの交差領域に形成される交差容量に比べて非常に大きな値となる。そのため、各交差容量の歪み、変動を抑え、共通信号線CLの電位(コモン電位)を安定化させることができ、表示品位の低下を防ぐことができる。

20

【0037】

図12乃至図14は、本実施例の変形例を説明するための模式図であり、図12は図1に示した領域PA1の拡大平面図、図13は図12のF-F'線断面図、図14は図12のG-G'線断面図である。なお、図12の平面図は、TFT基板の構成を示している。

【0038】

本実施例の表示パネルは、たとえば、図1に示したように、表示領域ARの外側に容量素子Cstabが設けられており、かつ、容量素子Cstabの一方の電極が、ゲート線GLに沿って配置された他の信号線と接続していればよい。そのため、前記表示領域AR内の各画素の構成は、図3乃至図6に示したような構成に限らず、種々の構成を適用することができる。

30

【0039】

図3乃至図6に示した表示パネルの構成は、TFT基板1に画素電極PXおよび共通電極CTを有する、いわゆる横電界駆動方式のものであるが、これに限らず、たとえば、TFT基板1に画素電極PXを有し、CF基板2に共通電極CTを有する、いわゆる縦電界駆動方式のものであってもよい。

【0040】

縦電界駆動方式の液晶表示パネルの場合、図1に示した領域PA1の構成は、たとえば、図12乃至図14に示したようになる。このとき、ゲート線GLなどが配置されたTFT基板1の表示領域AR内は、たとえば、ガラス基板101上にゲート線GLおよび蓄積容量用のストレージ線StgLが設けられており、その上層に第1絶縁層102を介して、半導体層103、ドレイン線DLおよびソース電極SDが設けられている。また、ゲート線GLおよびドレイン線DLで囲まれた開口領域には画素電極PXが設けられている。このとき、画素電極PXはスルーホールによってソース電極SDと接続されている。またこのとき、画素電極PXの端部は絶縁層を介してストレージ線StgLと重畳している。また、画素電極PX上には配向膜106が設けられている。

40

【0041】

また、ストレージ線StgLは、表示領域ARの外側に配置されたバスライン(第1の電極)StgL busで短絡している。このとき、第1の電極StgL busは、ストレージ線

50

S t g Lと同じ層、すなわちガラス基板 1 0 1 と第 1 絶縁層 1 0 2 の間に設けられている。

【 0 0 4 2 】

また、表示領域 A R の外側には、図 3 および図 6 に示したように、前記第 1 の電極 S t g L bus と重畳する第 2 の電極 G N D bus が設けられており、第 1 の電極 S t g L bus および第 2 の電極 G N D bus ならびに第 1 絶縁層 1 0 2 によって容量素子が形成されている。

【 0 0 4 3 】

また、前記 TFT 基板 1 と対向する CF 基板 2 は、たとえば、ガラス基板 2 0 1 の、TFT 基板 1 と向かい合う面に、ブラックマトリクス 2 0 2、カラーフィルタ 2 0 3、オーバーコート層 2 0 4、共通電極 C T、および配向膜 2 0 5 が設けられている。

10

【 0 0 4 4 】

このような構成の場合、ストレージ線 S t g L と画素電極 P X の間の重畳した領域で蓄積容量を形成するが、ストレージ線 S t g L とドレイン線 D L の交差領域で生じる交差容量に変動があると、ストレージ線 S t g L の電位が変動し、蓄積容量が変動して表示品位が低下する。そこで、本実施例のように表示領域 A R の外側に、前記交差容量に比べて非常に大きい容量素子 C stab を設けることで、ストレージ線 S t g L の電位を安定化させることができる。

【 0 0 4 5 】

以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることは

20

【 図面の簡単な説明 】

【 0 0 4 6 】

【 図 1 】本発明による一実施例の表示装置の概要を説明するための模式図であり、表示パネルの概略構成を示す平面図である。

【 図 2 】本発明による一実施例の表示装置の概要を説明するための模式図であり、図 1 に示した表示パネルの 1 つの画素領域の構成を示す回路図である。

【 図 3 】図 1 に示した表示パネルの構成例を示す模式図であり、図 1 に示した領域 P A 1 の拡大平面図である。

【 図 4 】図 3 の A - A ' 線断面図である。

30

【 図 5 】図 3 の B - B ' 線断面図である。

【 図 6 】図 3 の C - C ' 線断面図である。

【 図 7 】図 1 に示した表示パネルの構成例を示す模式図であり、図 1 に示した領域 P A 2 の拡大平面図である。

【 図 8 】図 7 の D - D ' 線断面図である。

【 図 9 】図 7 の E - E ' 線断面図である。

【 図 1 0 】表示パネルの容量素子への給電方法を説明するための模式図であり、プリント回路板から TCP を介して給電する方法を説明する図である。

【 図 1 1 】表示パネルの容量素子への給電方法を説明するための模式図であり、表示パネル上の配線から TCP を介して給電する方法を説明する図である。

40

【 図 1 2 】本実施例の変形例を説明するための模式図であり、図 1 に示した領域 P A 1 の拡大平面図である。

【 図 1 3 】本実施例の変形例を説明するための模式図であり、図 1 2 の F - F ' 線断面図である。

【 図 1 4 】本実施例の変形例を説明するための模式図であり、図 1 2 の G - G ' 線断面図である。

【 符号の説明 】

【 0 0 4 7 】

G L ... ゲート線

D L ... ドレイン線

50

C L ... 共通信号線	
C stab... 表示領域の外側の容量素子	
C L bus... 第 1 の電極	
G N D bus... 第 2 の電極	
P X ... 画素電極	
C T ... 共通電極	
S D ... ソース電極	
1 ... TFT基板	
1 0 1 ... ガラス基板	
1 0 2 ... 第 1 絶縁層	10
1 0 3 ... 半導体層	
1 0 4 ... 第 2 絶縁層	
1 0 5 a , 1 0 5 b ... ブリッジ配線	
1 0 6 ... 配向膜	
1 0 7 ... 接続端子	
2 ... CF基板	
2 0 1 ... ガラス基板	
2 0 2 ... ブラックマトリクス	
2 0 3 ... カラーフィルタ	
2 0 4 ... オーバーコート層	20
2 0 5 ... 配向膜	
3 ... シール材	
4 ... 液晶材料	
5 ... TCP	
5 0 1 ... ゲートドライバ	
5 0 2 a , 5 0 2 b , 5 0 2 c ... TCP上の配線	
6 ... プリント回路板	
6 0 1 ... プリント回路板上の配線	

【 図 6 】

【 図 7 】

【 図 8 】

【 図 9 】

【 図 1 1 】

【 図 1 0 】

专利名称(译)	表示装置		
公开(公告)号	JP2007140084A	公开(公告)日	2007-06-07
申请号	JP2005333462	申请日	2005-11-18
[标]申请(专利权)人(译)	株式会社日立制作所		
申请(专利权)人(译)	日立显示器有限公司		
[标]发明人	鴨志田健太 加藤至誠		
发明人	鴨志田 健太 加藤 至誠		
IPC分类号	G02F1/1368 G02F1/1345		
FI分类号	G02F1/1368 G02F1/1345		
F-TERM分类号	2H092/GA14 2H092/GA29 2H092/GA45 2H092/GA51 2H092/JA26 2H092/JA41 2H092/JA46 2H092/JB05 2H092/JB22 2H092/JB31 2H092/JB51 2H092/JB62 2H092/JB64 2H092/JB69 2H092/NA23 2H092/NA25 2H092/QA06 2H092/QA09 2H192/AA24 2H192/BB13 2H192/BB53 2H192/BC31 2H192/CB05 2H192/CC04 2H192/DA12 2H192/DA72 2H192/DA82 2H192/EA22 2H192/EA43 2H192/FA65 2H192/FB46		
外部链接	Espacenet		

摘要(译)

解决的问题：稳定与液晶显示装置的漏极线相交的公共信号线的电位。多条栅极线和多条漏极线以矩阵布置，并且另一条信号线沿着该栅极线布置，并且提供两条相邻的栅极线。一种显示装置，其具有显示面板，该显示面板具有被两条相邻的漏极线包围的区域作为一个像素区域，其中，该显示面板设置在由多个像素区域构成的显示区域的外侧，并且提供另一信号。显示装置设置有电容器，该电容器具有电连接到线的第一电极和电独立于栅极线和漏线以及其他信号线的第二电极。[选择图]图3