

【特許請求の範囲】

【請求項 1】

液晶表示画素に、少なくとも、液晶表示電極と、該液晶表示電極を駆動するための処理回路と、画像データを記憶する複数のゲート容量とを形成し、該ゲート容量にNビット（Nは正の整数）のデジタル値を保持し、データセクタ回路で該Nビットのゲート容量の中から1つを選択している時間を変えることで、デジタル値を時間信号に変換してから、ハイとロウの信号で前記液晶表示電極を駆動することを特徴とする液晶表示装置。

【発明の詳細な説明】

【技術分野】

10

【0001】

本発明は液晶表示装置に関するものである。

【背景技術】

【0002】

現在、液晶表示装置としてTN（ツイステッド・ネマティック）液晶を使用した TFT 液晶装置が数多く生産されている。テレビやノートパソコンをはじめ多くの電気製品の表示部として使用されている。ビデオカメラやデジタルスチルカメラなどの携帯製品においては、電池容量の関係で消費電力の低減が要求されていて、液晶表示装置に対しても低消費電力化が要求されている。

【0003】

20

液晶表示装置は、液晶表示部の他に、画像処理装置を実装している。ここで、表示システムは、中央処理装置（以下CPU：Central Processing Unit）において行なわれた演算処理結果を受取り、液晶表示部に映像を表示するまでの処理を行なう機能を有するシステムのことである。また、画像処理装置とは、表示システムにおいて、CPUにおいて行なわれた演算結果を受け取り、液晶表示部に送る画像データを形成する装置のことである。液晶表示部とは、複数の液晶表示画素から構成され映像が表示される領域のことである。画像処理装置は、大量の画像データを高速に表示するために、画像処理専用の演算処理装置（以下GPU：Graphic Processing Unit）や、画像データを保存するための記憶装置であるVRAM（Video Random Access Memory）、表示処理装置などから構成されていることが多い。これらの装置を駆動するために電力が消費される。

【0004】

TFT液晶表示装置は階調に対応したアナログ電圧を液晶表示電極に印加することで階調表示を行っているのが一般的である。フレームメモリから読み出されたデジタルのビデオ信号をアナログ電圧に変換するにはDA変換器が必要であり、そこで消費される電力は他の回路に比べて多い。格子状に配列された液晶表示画素の場合、通常は列の数と同じDA変換器を設けているので、解像度を上げるとDA変換機の数が増え、そこでの消費電力が問題になっている。

【0005】

40

そこで、例えば、前記GPUで行われていた演算処理の一部を液晶表示画素内部で分担し、VRAMを不要とすることで消費電力を低減するための技術が開発されている。具体的には、液晶表示画素に形成する液晶駆動回路の中にデジタル映像信号を保持する回路を設けて、フレームメモリを使用しないようにすることで表示システム全体での消費電力の低減を図っている。（例えば特許文献1参照）

【0006】

【特許文献1】特開2003-167558号公報

【発明の開示】

【発明が解決しようとする課題】

【0007】

50

液晶表示画素に形成する液晶駆動回路の中にデジタル映像信号を保持する回路を設けて、フレームメモリを使用しないようにすることで表示システム全体での消費電力の低減を図っているが、液晶表示画素と同じ数だけある液晶駆動回路にそれぞれD/A変換器が必要になり、その部分での消費電力が増えてしまう。本発明は消費電力の大きいD/A変換器の使用をやめ、消費電力が少ない液晶表示装置を提供することを目的としている。

【課題を解決するための手段】

【0008】

液晶表示画素に、少なくとも、液晶表示電極と、該液晶表示電極を駆動するための処理回路と、画像データを記憶する複数のゲート容量とを形成し、該ゲート容量にNビット（Nは正の整数）のデジタル値を保持し、データセクタ回路で該Nビットのゲート容量の中から1つを選択している時間を変えることで、デジタル値を時間信号に変換してから、ハイとロウの信号で前記液晶表示電極を駆動する液晶表示装置とする。

10

【発明の効果】

【0009】

液晶表示電極を駆動する信号を、D/A変換器を使用しないで作成できるので、小型で消費電力が少ない液晶表示装置ができた。

【発明を実施するための最良の形態】

【0010】

液晶表示画素に、少なくとも、液晶表示電極と、該液晶表示電極を駆動するための処理回路と、画像データを記憶する複数のゲート容量とを形成した液晶表示装置とし、該ゲート容量にNビット（Nは正の整数）のデジタル値を保持し、該デジタル値を時間信号に変換してから前記液晶表示電極を駆動する液晶表示装置とする。また、データセクタ回路で該Nビットのゲート容量の中から1つを選択している時間を変えることで、該デジタル値を時間信号に変換してから、ハイとロウの信号で液晶表示電極を駆動する。

20

【実施例1】

【0011】

図1は本発明の液晶表示装置に形成した液晶表示電極を駆動するための実施例の回路図である。N+1ビットの映像データをインバータのゲート容量に保持する回路で、点線29に囲まれた部分が液晶表示画素1つに対応する液晶表示電極駆動回路である。NビットのNが3で映像信号のデータ線DATA[3:0]34が4ビットの場合を示している。

30

【0012】

図2は液晶表示画素を1フィールド分駆動する回路の動作を示す信号波形図であり、図1と図2を使って液晶表示電極駆動回路29を1フィールド分駆動する動作を説明する。データ線DATA[3:0]34の0ビット目にハイ(1)、1ビット目にロウ(0)、2ビット目にハイ(1)、3ビット目にロウ(0)が供給されているものとする。

【0013】

図1において、FET0-A11は0ビット目のFET、FET1-A12は1ビット目のFET、FET2-A13は2ビット目のFET、FET3-A14は3ビット目のFETである。C015は0ビット目のゲート容量、C116は1ビット目のゲート容量、C217は2ビット目のゲート容量、C318は3ビット目のゲート容量である。INV019は0ビット目のインバータ回路、INV120は1ビット目のインバータ回路、INV221は2ビット目のインバータ回路、INV322は3ビット目のインバータ回路である。FET0-B23は0ビット目のデータ選択用FETで、FET1-B24は1ビット目のデータ選択用FETで、FET2-B25は2ビット目のデータ選択用FETで、FET3-B26は4ビット目のデータ選択用FETである。FET27は信号線WRITE36がハイのときにオンするFETで、28はエクスクルーシブOR回路XORである。31は選択されたデータの出力信号線DATA、32は液晶表示電極PIXEL、29は液晶表示電極駆動回路、33は信号線RAMP[3:0]、34はデータ線DATA[3:0]、35は液晶表示画素セレクト信号線R-SELで、36は書込信号線WRITE、37は反転信号線ALTである。

40

50

【 0 0 1 4 】

F E T 0 - A 1 1 のドレインはデータ線 D A T A [3 : 0] 3 4 の 0 ビット目、F E T 1 - A 1 2 のドレインは 1 ビット目、F E T 2 - A 1 3 のドレインは 2 ビット目、F E T 3 - A 1 4 のドレインは 3 ビット目に接続されている。F E T 0 - B 2 3 のゲートは信号線 R A M P [3 : 0] 3 3 の 0 ビット目、F E T 1 - B 2 4 のゲートは 1 ビット目、F E T 2 - B 2 5 のゲートは 2 ビット目、F E T 3 - B 2 6 のゲートは 3 ビット目に接続されている。C 0 1 5 は I N V 0 1 9 のゲート容量で F E T 0 - A 1 1 がオンのときデータ線 D A T A [3 : 0] 3 4 の 0 ビット目のデータを保持して、C 1 1 6 は I N V 1 2 0 のゲート容量で F E T 1 - A 1 2 がオンのとき 1 ビット目のデータを保持して、C 2 1 7 は I N V 2 2 1 のゲート容量で F E T 2 - A 1 3 がオンのとき 2 ビット目のデータを保持して、C 3 1 8 は I N V 3 2 2 のゲート容量で F E T 3 - A 1 4 がオンのとき 3 ビット目のデータを保持する。

【 0 0 1 5 】

図 2 の 1 フィールドの開始の K 部で信号線 R A M P [3 : 0] 3 3 の全ての信号をロウにして、信号線 W R I T E 3 6 と信号線 R - S E L 3 5 をハイにすると、F E T 0 - A 1 1、F E T 1 - A 1 2、F E T 2 - A 1 3、F E T 3 - A 1 4 がオンして信号線 D A T A [3 : 0] 3 4 のデータが C 0 1 5、C 1 1 6、C 2 1 7、C 3 1 8 に蓄積されて、信号線 R - S E L 3 5 をロウにするとデータは保持される。保持されたデータは I N V 0 1 9、I N V 1 2 0、I N V 2 2 1、I N V 3 2 2 を通り反転されて、データセクタ回路を構成する F E T 0 - B 2 3、F E T 1 - B 2 4、F E T 2 - B 2 5、F E T 3 - B 2 6 のドレインに供給される。

【 0 0 1 6 】

信号線 R - S E L 3 5 と信号線 W R I T E 3 6 をロウにした状態で、図 2 の L 部の様に信号線 R A M P [3 : 0] 3 3 の 0 ビット目の信号 R A M P [0] だけをハイにすると、信号線 D A T A 3 1 にはデータ線 D A T A [3 : 0] 3 4 の 0 ビット目の反転信号が現れる。次に、信号線 R A M P [3 : 0] 3 3 の 1 ビット目、2 ビット目、3 ビット目の信号、R A M P [1]、R A M P [2]、R A M P [3] を順番に 1 つだけハイにしていくと、図 2 の M 部、N 部、O 部の様に信号線 D A T A 3 1 には、データ線 D A T A [3 : 0] 3 4 の 1 ビット目、2 ビット目、3 ビット目の反転信号がそれぞれ現れる。このとき、信号線 R A M P [3 : 0] 3 3 の各ビットがハイになっている時間を、L 部に対して M 部は 2 倍、N 部は 4 倍、O 部は 8 倍にすることで、デジタルデータのビットの重みに対応したパルスの幅（時間）を得ることができる。

【 0 0 1 7 】

図 2 の K 部の様にデータ線 D A T A [3 : 0] 3 4 のデータを、ゲート容量に蓄積している期間は、信号線 R A M P [3 : 0] 3 3 を全てロウにしてから信号線 W R I T E 3 6 をハイにして、F E T 2 7 をオンにして、信号線 D A T A 3 1 にロウ信号を供給して、P I X E L 3 2 に不要な信号が出力がされないようにしている。1 / 2 フィールド A と 1 / 2 フィールド B の信号線 D A T A 3 1 の波形が等しくなるように、P 部も同じ動作を行っている。

【 0 0 1 8 】

1 / 2 フィールド B の期間は液晶の D C バランスをとるためのもので、信号線 R - S E L 3 5 をロウにした状態で、1 / 2 フィールド A と同じように信号線 R A M P [3 : 0] 3 3 を変化させると、図 2 の様に D A T A の波形が P 部、Q 部、R 部、S 部、T 部と K 部、L 部、M 部、N 部、O 部で同じになる。X O R 2 8 の入力信号 A L T 3 7 を 1 / 2 フィールド A の期間ハイで 1 / 2 フィールド B の期間ロウにすることで、液晶表示電極 P I X E L 3 2 に印加される電圧が 1 / 2 フィールド毎に反転して D C バランスが保たれる。図 2 の L E D の期間、L E D などの光源を発光させて画像の表示を行う。

【 0 0 1 9 】

D A 変換器を使用しないで、N ビットのデジタル信号を、データの選択時間を変えることで階調に対応した時間信号に変換して液晶電極を駆動するので、消費電力が少なく、小

10

20

30

40

50

型で高解像度の液晶表示装置を作ることができる。

【 0 0 2 0 】

本発明はデジタル映像信号を時間信号に変換して、パルスの幅により液晶をオン・オフさせて階調を表しているので、F L C (強誘電性液晶) のように応答速度が速い液晶を使った液晶表示装置に特に適している。

【 図面の簡単な説明 】

【 0 0 2 1 】

【 図 1 】 本発明の液晶表示装置に形成した液晶表示電極を駆動するための実施例の回路図

【 図 2 】 液晶表示画素を 1 フィールド分駆動する回路の動作を示す信号波形図

【 符号の説明 】

10


【 0 0 2 2 】

1 1	F E T 0 - A	: 0 ビット目のデータ書込用 F E T
1 2	F E T 1 - A	: 1 ビット目のデータ書込用 F E T
1 3	F E T 2 - A	: 2 ビット目のデータ書込用 F E T
1 4	F E T 3 - A	: 3 ビット目のデータ書込用 F E T
1 5	C 0	: 0 ビット目のゲート容量
1 6	C 1	: 1 ビット目のゲート容量
1 7	C 2	: 2 ビット目のゲート容量
1 8	C 3	: 3 ビット目のゲート容量
1 9	I N V 0	: 0 ビット目のインバータ回路
2 0	I N V 1	: 1 ビット目のインバータ回路
2 1	I N V 2	: 2 ビット目のインバータ回路
2 2	I N V 3	: 3 ビット目のインバータ回路
2 3	F E T 0 - B	: 0 ビット目のデータ選択用 F E T
2 4	F E T 1 - B	: 1 ビット目のデータ選択用 F E T
2 5	F E T 2 - B	: 2 ビット目のデータ選択用 F E T
2 6	F E T 3 - B	: 3 ビット目のデータ選択用 F E T
2 7	F E T	: 書込時に信号線 D A T A を口ウにする F E T
2 8	X O R	: エクスクルーシブ O R 回路
2 9		: 液晶表示電極駆動回路
3 1	D A T A	: 選択されたデータの信号線
3 2	P I X E L	: 液晶表示電極
3 3	R A M P [3 : 0]	: R A M P 信号線
3 4	D A T A [3 : 0]	: データ線
3 5	R - S E L	: 液晶表示画素セレクト信号線
3 6	W R I T E	: 書込信号線
3 7	A L T	: 反転信号線


20

30

【図 1】



【図 2】



フロントページの続き

(51) Int.Cl.⁷

F I

テーマコード (参考)

G 0 9 G 3/20 6 4 1 A

提供了一种具有低功耗的液晶显示装置。在液晶显示像素中至少形成有液晶显示电极，用于驱动液晶显示电极的处理电路以及用于存储图像数据的多个栅极电容器，并且该栅极电容器具有N位。（N为正整数）保持数字值并更改从数据选择器电路的N位栅极电容中选择一个时的时间，以将数字值转换为时间信号。一种液晶显示装置，其中液晶显示电极由高和低信号驱动。[选型图]图1

