

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-256587
(P2007-256587A)

(43) 公開日 平成19年10月4日(2007.10.4)

(51) Int.C1.	F 1	テーマコード (参考)
G02F 1/133 (2006.01)	G02F 1/133	550 2H093
G09G 3/36 (2006.01)	G09G 3/36	5C006
G09G 3/20 (2006.01)	G09G 3/20	612G 5C080
	G09G 3/20	670D
	G09G 3/20	670M

審査請求 未請求 請求項の数 5 O L (全 13 頁)

(21) 出願番号	特願2006-80395 (P2006-80395)	(71) 出願人	304053854 エプソンイメージングデバイス株式会社 長野県安曇野市豊科田沢6925
(22) 出願日	平成18年3月23日 (2006.3.23)	(74) 代理人	100095728 弁理士 上柳 雅善
		(74) 代理人	100107261 弁理士 須澤 修
		(72) 発明者	上山 大和 東京都港区浜松町二丁目4番1号 三洋エ プソンイメージングデバイス株式会社内 Fターム (参考) 2H093 NC09 NC11 ND48

最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】外部信号と駆動電圧の入力順序に係わらず、コントローラIC(制御部)が破損されにくい、液晶表示装置を提供する。

【解決手段】各信号線17および各走査線18を有する液晶パネル11と、各信号線17を駆動する信号線駆動部15と、各走査線18を駆動する走査線駆動部16と、スイッチ群3を介して各外部信号が入力され、信号線駆動部15および走査線駆動部16に対し、各タイミング信号を出力する制御部12と、電源電圧が入力され、スイッチ群3および制御部12に対し駆動電圧を出力する電源部13とを備え、制御部12へ各外部信号が入力される前に、制御部12へ駆動電圧が入力される様に、スイッチ群3は構成されている。

【選択図】図1



【特許請求の範囲】**【請求項 1】**

各信号線および各走査線を有する液晶パネルと、各信号線を駆動する信号線駆動部と、各走査線を駆動する走査線駆動部と、スイッチ群を介して各外部信号が入力され、前記信号線駆動部および前記走査線駆動部に対し、各タイミング信号を出力する制御部と、電源電圧が入力され、前記スイッチ群および前記制御部に対し駆動電圧を出力する電源部とを備え、前記制御部へ各外部信号が入力される前に、前記制御部へ前記駆動電圧が入力される様に、前記スイッチ群は構成されている事を特徴とする液晶表示装置。

【請求項 2】

前記スイッチ群は複数のスイッチからなり、各スイッチの入力側は各外部信号が入力され各スイッチの出力側は前記制御部の各入力端子に接続され、各スイッチの制御端子は前記駆動電圧が入力される事を特徴とする請求項 1 の液晶表示装置。 10

【請求項 3】

前記制御部において、前記駆動電圧が入力される各接続部が設けられ、前記制御部の各入力端子と各接続部との間に、各静電気保護回路が設けられた事を特徴とする請求項 2 の液晶表示装置。

【請求項 4】

各接続部を並列に接続する第 1 線が設けられ、各スイッチの制御端子を並列に接続する第 2 線が設けられ、前記第 1 線の端は、前記電源部が出力する前記駆動電圧の出力端子に接続され、前記第 2 線の端は、前記第 1 線の所定部分に接続された事を特徴とする請求項 3 の液晶表示装置。 20

【請求項 5】

前記スイッチ群と前記制御部とを、1 つの集積回路素子にて構成した事を特徴とする請求項 1 の液晶表示装置。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は液晶表示装置に関する。

【背景技術】**【0002】**

従来、この種の装置は例えば、特許文献 1 に示されている。特許文献 1 の図 1 によると液晶パネル 11 と、ゲートドライバ 12 と、ソースドライバ 13 と、コントロール I C 14 と、電源 I C 15 とからなる液晶表示装置が示されている。 30

【0003】

電源 I C 15 は、ソースドライバ 13 と、コントロール I C 14 と、ゲートドライバ 12 に対し、共に、駆動電圧 3.3 ボルトを出力している。また、コントロール I C 14 は各外部信号が入力され、ソースドライバ 13 と、ゲートドライバ 12 に対し、各タイミング信号を出力している。図示されていないが、コントロール I C 14 において、外部信号の入力端子と、駆動電圧の入力端子との間に、静電気保護回路が設けられている。

【特許文献 1】特開 2004-45748 号公報**【発明の開示】****【発明が解決しようとする課題】****【0004】**

この装置では、コントロール I C 14 が、破損され易い、欠点がある。本発明者が、その原因を調査したところ、コントロール I C 14 に対し、最初に、各外部信号が入力された後に、駆動電圧が入力されるためである、事が分かった。例えば、最初に、静電気保護回路に対し、外部信号が入力した場合（この時、駆動電圧の入力端子はゼロボルト）、静電気保護回路に過電流が流れ、破損される。

【0005】

それ故、本発明はこの様な従来の欠点を考慮し、外部信号と駆動電圧の入力順序に係わ 50

らず、コントローラ I C (制御部) が破損されにくい、液晶表示装置を提供する。

【課題を解決するための手段】

【 0 0 0 6 】

上記課題を解決するために、請求項 1 の本発明では、各信号線および各走査線を有する液晶パネルと、各信号線を駆動する信号線駆動部と、各走査線を駆動する走査線駆動部と、スイッチ群を介して各外部信号が入力され、前記信号線駆動部および前記走査線駆動部に対し、各タイミング信号を出力する制御部と、電源電圧が入力され、前記スイッチ群および前記制御部に対し駆動電圧を出力する電源部とを備え、前記制御部へ各外部信号が入力される前に、前記制御部へ前記駆動電圧が入力される様に、前記スイッチ群は構成されている。

10

【 0 0 0 7 】

請求項 2 の本発明では、前記スイッチ群は複数のスイッチからなり、各スイッチの入力側は各外部信号が入力され各スイッチの出力側は前記制御部の各入力端子に接続され、各スイッチの制御端子は前記駆動電圧が入力される。

【 0 0 0 8 】

請求項 3 の本発明では、前記制御部において、前記駆動電圧が入力される各接続部が設けられ、前記制御部の各入力端子と各接続部との間に、各静電気保護回路が設けられた。

【 0 0 0 9 】

請求項 4 の本発明では、各接続部を並列に接続する第 1 線が設けられ、各スイッチの制御端子を並列に接続する第 2 線が設けられ、前記第 1 線の端は、前記電源部が出力する前記駆動電圧の出力端子に接続され、前記第 2 線の端は前記第 1 線の所定部分に接続された。

20

【 0 0 1 0 】

請求項 5 の本発明では、前記スイッチ群と前記制御部とを、1 つの集積回路素子にて構成した。

【発明の効果】

【 0 0 1 1 】

請求項 1 の様に、制御部へ各外部信号が入力される前に、制御部へ前記駆動電圧が入力される様に、スイッチ群は構成されている。その結果、制御部内の各部品は、駆動電圧が先に印加されているので、制御部の破損を防止できる。

30

【 0 0 1 2 】

請求項 2 の様に、スイッチ群は複数のスイッチからなり、各スイッチの入力側は各外部信号が入力され、各スイッチの出力側は制御部の各入力端子に接続され、各スイッチの制御端子は駆動電圧が入力される。その結果、各外部信号が駆動電圧より、先に入力されても、各スイッチはオフされているので、制御部において、各外部信号が駆動電圧よりも、先に印加される事を防止できる。

【 0 0 1 3 】

請求項 3 の様に、制御部において、駆動電圧が入力される各接続部が設けられ、制御部の各入力端子と各接続部との間に、各静電気保護回路が設けられた。その結果、各入力端子毎に各静電気保護回路が設けられるので、静電気対策が十分となる。また、請求項 2 の様に、各外部信号に比べ、各接続部に駆動電圧が先に印加されるので、過電流を防止し、各静電気保護回路の破損を防止できる。

40

【 0 0 1 4 】

請求項 4 の様に、各接続部を並列に接続する第 1 線が設けられ、各スイッチの制御端子を並列に接続する第 2 線が設けられ、第 1 線の端は、電源部が出力する駆動電圧の出力端子に接続され、第 2 線の端は、第 1 線の所定部分に接続された。その結果、制御部において、各外部信号が駆動電圧よりも、先に印加される事を、より確実に防止できる。

【 0 0 1 5 】

請求項 5 の様に、スイッチ群と制御部とを、1 つの集積回路素子にて構成する事により両者を別々に (ディスクリートに) 設ける場合に比べ、コストが安くなり、配線作業が容

50

易になる。

【発明を実施するための最良の形態】

【0016】

以下に、図面と実施例により、本発明を実施するための最良の形態を詳細に説明する。

【実施例】

【0017】

以下、図1ないし図4に従い、本実施例に係る液晶表示装置1を説明する。図1は液晶表示装置1を示すブロック図、図2は液晶表示装置1に用いられる静電気保護回路の回路図、図3は液晶表示装置1に用いられる制御部12のブロック図、図4は液晶表示装置1に用いられる電源部13のブロック図である。

10

【0018】

図1において、液晶表示装置1は、入力部2と、スイッチ群3と、インバータ回路4と、光源5と、液晶パネル11と、制御部12と、電源部13とガンマ補正部(図示せず)と、複数個の信号線駆動部15と、複数個の走査線駆動部16等からなる。

【0019】

液晶パネル11は例えば、下ガラス基板上に、複数個設けられた各信号線17と、各走査線18と、それらの交点近傍に設けられた TFTと、TFTに接続された画素電極などを有する。液晶パネル11は、上ガラス基板に設けられた共通電極と、下ガラス基板および上ガラス基板との間に設けられた液晶(共に図示せず)等を有する。

20

【0020】

信号線駆動部15は各信号線17を駆動するドライバである。走査線駆動部16は各走査線18を駆動するドライバである。

【0021】

インバータ回路4の入力側は、入力部2に接続され、電源電圧VINが入力される。光源5は例えば、冷陰極管などからなり、インバータ回路4の出力側に接続されている。液晶パネル11の背面側に、導光板(図示せず)が設けられている。光源5は、導光板の側面に近接して設けられている。光源5からの光は、導光板を通り、液晶パネル11の背面を照光する様に、設けられている。

【0022】

図1において、入力部2は例えばコネクタ等からなる。入力部2の入力側は、図示しない、コンピュータ、テレビジョン装置、ビデオ再生装置、DVD再生装置、ナビゲーション本体等から送られた、各外部信号S1が入力される。各外部信号S1は、例えば、データイネーブル信号DEと、RGB各6ビットのデジタル画像データRD, GD, BDと、ドットクロック信号DOTCLK、垂直同期信号VS、水平同期信号HS等である。

30

【0023】

特定信号Xは、データイネーブル信号DEまたはドットクロック信号DOTCLKまたは垂直同期信号VSまたは水平同期信号HSの中の、少なくとも1つの信号である。

【0024】

入力部2と、制御部12との間に、スイッチ群3が設けられている。制御部12は、信号線駆動部15に対し、タイミング信号S2を出力する。制御部12は、走査線駆動部16に対し、タイミング信号S3を出力する。

40

【0025】

即ち、制御部12は、入力部2およびスイッチ群3を介して、各外部信号S1が入力され、信号線駆動部15および走査線駆動部16に対し、各タイミング信号S2, S3を出力する。

【0026】

電源部13(後述)は、電源電圧VINが入力されると、スイッチ群3および制御部12に対し、共に、駆動電圧V1(例えば、直流3.3ボルト)を出力するものである。

【0027】

スイッチ群3は例えば、5個のスイッチ(MOSFET)3a, 3b, 3c, 3d, 50

3 e からなる。各スイッチ 3 a ~ 3 e の入力側は、各外部信号 D E と、 R D , G D , B D と、 D O T C L K と、 V S と、 H S とが入力される。

【 0 0 2 8 】

各スイッチ 3 a ~ 3 e の出力側は、制御部の各入力端子 3 4 , 3 5 , 3 6 , 3 2 , 3 3 に接続されている。

【 0 0 2 9 】

各スイッチ 3 a ~ 3 e の各制御端子（例えば、 M O S F E T のゲート）は、駆動電圧 V 1 が入力される。この様に構成する事により、制御部 1 2 へ各外部信号 S 1 が入力する前に、制御部 1 2 へ駆動電圧 V 1 が入力される様に、スイッチ群 3 は構成されている。

【 0 0 3 0 】

図 2 に示す様に、制御部 2 において、駆動電圧 V 1 が入力される各接続部 6 a ~ 6 e が設けられている（図 2 では、接続部 6 a のみを図示）。制御部 1 2 の各入力端子 3 4 , 3 5 , 3 6 , 3 2 , 3 3 と、各接続部 6 a , 6 b , 6 c , 6 d , 6 e との間には、各静電気保護回路 7 a ~ 7 e が設けられている（図 2 では、静電気保護回路 7 a のみを図示）。

【 0 0 3 1 】

図 2 において、ダイオード 8 1 , 8 2 の直列回路の 1 端は接地され、他端は、線 8 3 に接続されている。入力端子 3 4 は、ダイオード 8 1 , 8 2 の接続点に接続されている。ダイオード 8 4 , 8 5 の直列回路の 1 端は接地され、他端は、線 8 3 に接続されている。

【 0 0 3 2 】

抵抗 8 6 は、1 端がダイオード 8 1 , 8 2 の接続点に接続され、他端がダイオード 8 4 と 8 5 の接続点に接続されている。

【 0 0 3 3 】

M O S F E T 8 7 のソースは、線 8 3 に接続され、ドレインは線 8 8 に接続され、ゲートは線 8 9 に接続されている。

【 0 0 3 4 】

M O S F E T 9 0 のソースは、接地され、ドレインは線 8 8 に接続され、ゲートは線 8 9 に接続されている。

【 0 0 3 5 】

線 8 8 の他端は、出力端子 3 4 a に接続されている。線 8 9 の他端は、ダイオード 8 4 , 8 5 の接続点に接続されている。これらの部品 6 a , 3 4 , 8 1 , 8 2 , 8 3 , 8 4 , 8 5 , 8 6 , 8 7 , 8 8 , 8 9 , 9 0 , 3 4 a 等により、静電気保護回路 7 a は構成されている。

【 0 0 3 6 】

静電気保護回路 7 b , 7 c , 7 d , 7 e は、静電気保護回路 7 a と実質的に同一の回路に構成されている。

【 0 0 3 7 】

図 1 , 2 に示す様に、各接続部 6 a , 6 b , 6 c , 6 d , 6 e を並列に接続する第 1 線 9 2 が設けられている。各スイッチ 3 a , 3 b , 3 c , 3 d , 3 e の制御端子（ゲートのこと）を並列に接続する第 2 線 9 3 が設けられている。

【 0 0 3 8 】

第 1 線 9 2 の端は、電源部 1 3 が出力する駆動電圧 V 1 の出力端子に接続されている。第 2 線 9 3 の端は、第 1 線 9 2 の所定部分 9 4 に接続されている。

【 0 0 3 9 】

なお、図 1 では、スイッチ群 3 と、制御部 1 2 は別々に示されている。しかし、スイッチ群 3 と、制御部 1 2 とを、1 つの集積回路素子にて、構成しても良い。

【 0 0 4 0 】

制御部 1 2 は、各外部信号 S 1 をデジタル的に信号処理し、デジタル R G B 表示データ D (R , G , B) と、タイミング信号 S 2 、即ち、水平クロック信号 C L K 、ストローブ信号 S T R B 、極性反転信号 P O L 、およびスタートパルス信号 E I S を、それぞれ信号線 駆動部 1 5 へ供給する。

【0041】

制御部12は、走査線駆動部16に対し、タイミング信号S3、即ち、スタートパルスFLM、垂直クロック信号CPV、ゲートイネーブル信号OEを供給する。

【0042】

制御部12の一具体例を、図3に従い、説明する。制御部12は、クロック信号の入力端子(図示せず)と、データイネーブル信号DEの入力端子34と、RGB各6ビットのデジタル画像データRD, GD, BDの入力端子35と、ドットクロック信号DOTCLKの入力端子36と、垂直同期信号VSの入力端子32と、水平同期信号HSの入力端子33等を有している。

【0043】

制御部12は、デジタルRGB表示データD(R, G, B)の出力端子43と、水平クロック信号CLKの出力端子44と、ストローブ信号STRBの出力端子40と、極性反転信号POLの出力端子41と、スタートパルス信号EISの出力端子42と、制御信号N1, N2, N3の出力端子56等を有している。

【0044】

各入力端子34, 35, 36, 32, 33は、各静電気保護回路7a, 7b, 7c, 7d, 7eを介して、各出力端子34a, 35a, 36a, 32a, 33aに接続されている。

【0045】

出力端子32a, 33a, 34aは、前処理部45に接続されている。出力端子35aは、データシフト55に接続されている。出力端子36aは、出力端子44に接続されている。

【0046】

図3に示す様に、制御部12の内部には、大きく分けて前処理部45と、データイネーブル信号DEカウンタ46と、水平同期信号H SYNCカウンタ47と、ドットクロック信号DOTCLKカウンタ48を備えている。

【0047】

前処理部45からの出力信号と、DEカウンタ46の出力信号と、H SYNCカウンタ47の出力信号と、DOTCLKカウンタ48の出力信号とにより、スタートパルス出力手段(FLM生成回路49)において、スタートパルスFLM信号が生成され、DOTCLKカウンタ48の出力信号により、CPV生成回路50において、垂直クロック信号CPVが生成される。

【0048】

また、DOTCLKカウンタ48の出力信号により、OE生成回路51によりゲートイネーブル信号OEが、ストローブ生成回路52によりストローブ信号STRBが生成される。POL生成回路53により極性反転信号POLが生成され、EIS生成回路54によりスタートパルス信号EISが生成される。

【0049】

また、デジタル画像データRD, GD, BDは、データシフト回路55において処理されて、デジタルRGB表示データD(R, G, B)として出力される。更に、駆動電圧V1用の入力端子58が設けられている。

【0050】

また、制御部12に設けられた信号生成部57に対し、特定信号Xおよび液晶表示装置1内で生成されたクロック信号(図示せず)入力される。信号生成部57は、特定信号Xの入力開始時点または入力停止時点から、クロック信号をカウントする事により、複数の制御信号、即ち、第1制御信号N1, 第2制御信号N2, 第3制御信号N3を生成する。

【0051】

これらの前処理部45と、DEカウンタ46と、H SYNCカウンタ47と、DOTCLKカウンタ48と、OE生成回路51と、ストローブ生成回路52と、POL生成回路53と、EIS生成回路54と、データシフト回路55等の構成は、従来の制御部における

10

20

30

40

50

る構成と実質的に相違はなく、動作原理も同様であるので、詳細な説明は省略する。

【0052】

但し、特定信号Xおよび液晶表示装置1内で生成されたクロック信号が、信号生成部57に入力されている点と、静電気保護回路7a～7eが設けられた点が、従来の制御部との相違点である。

【0053】

電源電圧VINは電源部13に入力されている(図1参照)。電源部13は、供給された電源電圧VIN(例えば12ボルト)を基に、液晶表示装置1内で使用される各種の電圧を生成する。例えば、制御部12のロジック部と、信号線駆動部15のロジック部と、走査線駆動部16のロジック部に対して、駆動電圧V1を生成する。

10

【0054】

また、電源部13は、ガンマ補正部(図示せず)に対して、基準電圧VCOM1およびVCOM2と、共通電圧VCOMを生成する。

【0055】

更に、電源部13は、信号線駆動部15の非ロジック部(例えば出力部)に対して、所定の電圧VGENを生成する。電源部13は、走査線駆動部16の非ロジック部(例えば出力部)に対して、高電圧VGHおよび低電圧VGLを生成する。電源部13は、液晶パネル11の共通電極に印加するための共通電圧VCOMを生成する。

【0056】

ガンマ補正部は、電源部13から供給された基準電圧VCOM1およびVCOM2を抵抗分圧することにより、階調基準電圧VGM1～VGM10(図示せず)を生成し、信号線駆動部15へ供給する。

20

【0057】

信号線駆動部15は、18ビットラッチ、シフトレジスタ、サンプリングメモリ、ホールドメモリ、レベルシフタ、分圧回路、DA変換器、出力部(いずれも図示せず)を備えている。

【0058】

制御部12から信号線駆動部15へ入力された表示データを構成する各6ビットのデータD(R,G,B)は、信号線駆動部15内のラッチにおいて時分割で、内部にラッチされる。

30

【0059】

そして、信号線駆動部15内のサンプリングメモリ、ホールドメモリ、レベルシフタを経て、水平同期信号HSに同期して発生されるスタートパルスEISに基づいて、分圧回路からの基準電圧を基に、DA変換器により、DA変換が行われる。

【0060】

このことにより、ガンマ補正されたアナログ電圧(階調電圧)が発生され、出力バッファ(出力部)を経て、液晶パネル11のY1～Yn(図示せず)からなるn本の信号線17に供給される。

【0061】

また、制御部12から走査線駆動部16へ供給された垂直同期信号VSに同期し発生されるクロック信号CPVと、スタートパルスFLMは、走査線駆動部16により処理される。そして走査信号は、液晶パネル11のX1～Xm(図示せず)からなるm本の走査線18に供給される。

40

【0062】

次に、図4に従い、電源部13を説明する。図4において、電源部13は電源電圧検知回路60と、スイッチングレギュレータ61と、電源IC62とを有している。更に電源部13は、スイッチングレギュレータ63と、スイッチ部64と、変換回路65と、スイッチ部66と、スイッチングレギュレータ67と、スイッチ部68を有している。

【0063】

電源電圧検知回路60は、電源電圧VINが所定値(例えば、直流12ボルト)以上に

50

なると、電圧VCC（例えば、直流14ボルト）を出力する。そして、電源電圧検知回路60は、電源電圧VINが所定値未満になると、電圧VCCの出力を停止する。

【0064】

スイッチングレギュレータ61は電源電圧検知回路60に接続され、電圧VCCが入力される。スイッチングレギュレータ61は電源IC62に接続され、PWM制御信号P1が入力される。スイッチングレギュレータ61は上記信号P1により、駆動電圧V1（3.3ボルト）を出力する。

【0065】

これらの電源電圧検知回路60と、電源IC62と、スイッチングレギュレータ61により、駆動電圧変換部69が構成されている。駆動電圧変換部69は、駆動電圧V1を出力するものである。

【0066】

また、図示していないが、発振器は、駆動電圧変換部69の出力側に接続され、駆動電圧V1が供給されている。この様に、発振器が発振するクロック信号は、電源部13が出力する駆動電圧V1と、殆ど同時に立ち上がり、駆動電圧V1と、殆ど同時に立ち下がる様に、構成されている。

【0067】

スイッチングレギュレータ63は電源電圧検知回路60に接続され、電圧VCCが入力される。スイッチングレギュレータ63は電源IC62に接続され、PWM制御信号P2が入力される。スイッチングレギュレータ63は上記信号P2により、5ボルトを出力する。

【0068】

これらの電源電圧検知回路60と、電源IC62と、スイッチングレギュレータ63により、電圧（例えば5ボルト）を出力するための電圧変換部70が構成されている。

【0069】

スイッチ部64は例えばMOSFET等からなる。スイッチ部64は、電圧変換部70の出力側に接続されている。スイッチ部64の制御端子は、第2制御信号N2が入力される。

【0070】

第2制御信号N2がロウレベルの時、スイッチ部64は開成し、電圧変換部70は電圧を出力しない。第2制御信号N2がハイレベルの時、スイッチ部64は閉成し、電圧変換部70は、所定の電圧VGEN（5ボルト）を出力する。

【0071】

変換回路65は例えば、チャージポンプと安定化回路等からなり、スイッチングレギュレータ63に接続されている。

【0072】

上記電源電圧検知回路60と、電源IC62と、スイッチングレギュレータ63と、変換回路65とにより、電圧（例えば15ボルト）を出力するための電圧変換部71が構成されている。

【0073】

スイッチ部66は例えばMOSFET等からなる。スイッチ部66は、電圧変換部71の出力側に接続されている。スイッチ部66の制御端子は、第3制御信号N3が入力される。

【0074】

第3制御信号N3がロウレベルの時、スイッチ部66は開成し、電圧変換部71は電圧を出力しない。第3制御信号N3がハイレベルの時、スイッチ部66は閉成し、電圧変換部71は、高電圧VGH（15ボルト）を出力する。

【0075】

スイッチングレギュレータ67は電源電圧検知回路60に接続され、電圧VCCが入力される。スイッチングレギュレータ67は電源IC62に接続され、PWM制御信号P3

10

20

30

40

50

が入力される。スイッチングレギュレータ67は上記信号P3により、-15ボルトを出力する。

【0076】

上記電源電圧検知回路60と、電源IC62と、スイッチングレギュレータ67により、電圧（例えば-15ボルト）を出力するための電圧変換部72が構成されている。

【0077】

スイッチ部68は例えばMOSFET等からなる。スイッチ部68は、電圧変換部72の出力側に接続されている。スイッチ部68の制御端子は、第1制御信号N1が入力される。

【0078】

第1制御信号N1がロウレベルの時、スイッチ部68は開成し、電圧変換部72は電圧を出力しない。第1制御信号N1がハイレベルの時、スイッチ部68は閉成し、電圧変換部72は、低電圧VGL（-15ボルト）を出力する。以上の部品により、電源部13は構成されている。

【0079】

次に、再び図1ないし図4に従い、液晶表示装置1の動作を説明する。最初に、使用者（ユーザ）は、例えば、ナビゲーション本体に設けられたスタートボタン（図示せず）を押したものとする。

【0080】

スタートボタンが設けられた入力手段（共に図示せず）は、信号源（図示せず）に接続されている。その結果、最初に、入力部2に対して、外部信号S1が入力されたとする。

【0081】

この時、駆動電圧V1は未だゼロボルトであるので、各スイッチ3a, 3b, 3c, 3d, 3eは、オフ状態である。従って、制御部12の入力端子34, 35, 36, 32, 33には、外部信号S1は入力されていない。その結果、静電気保護回路7a~7eにおいて、入力電圧はゼロボルトであるので、過電流が流れず、破損しない。

【0082】

また、スタートボタンが設けられた入力手段は、電源回路（共に図示せず）に接続されている。電源回路は所定の電源を直流12ボルトに変換するものである。そこで、上記外部信号S1の入力の後に、入力部2を介して、電源部13に対して、電源電圧VIN（直流12ボルト）が入力したものとする。

【0083】

電源部13において、電圧VCC（14ボルト）が生成され、駆動電圧変換部69により、駆動電圧V1が立ち上がり、ハイレベルとなる。

【0084】

この時、電源部13は、スイッチ群3と、制御部12と、信号線駆動部15と、走査線駆動部16に対し、駆動電圧V1を出力する。また、この時、クロック信号は、駆動電圧V1と殆ど同時に立ち上がる。

【0085】

駆動電圧V1が立ち上ると、第1線92を介して、制御部12内の接続部6a~6eは一斉に、駆動電圧V1が与えられる。

【0086】

それと同時に、第2線93を介して、各スイッチ3a~3eの制御端子（ゲート）に、駆動電圧V1が与えられる。その結果、接続部6a~6eに対する駆動電圧V1の入力時点から、少し遅れて（各スイッチ3a~3eの特性により）、各スイッチ3a~3eはオノ状態となる。

【0087】

その結果、制御部12に対し、各外部信号S1が入力を開始される。この時、既に、接続部6a~6eには、電源電圧VINが入力されている。故に、入力端子34から、接続部6aに対し、過電流が流れない（図2参照）。従って、従来の様に、静電気保護回路7a

10

20

30

40

50

~ 7 e が破損される事を防止できる。

【0088】

なお、上記説明と異なり、入力部 2 に対し、各外部信号 S 1 よりも、電源電圧 V IN , 即ち、駆動電圧 V 1 が先に入力された場合、最初に、接続部 6 a ~ 6 e に対して、駆動電圧 V 1 が入力される。

【0089】

その後、外部信号 S 1 が入力端子 3 2 ~ 3 6 に対し、入力されても、電流が流れないので、静電気保護回路 7 a ~ 7 e が破損される事を防止できる。

【0090】

この様に、制御部 1 2 に対し、特定信号 X と、画像データ R D , G D , B D が入力される。即ち、この時、制御部 1 2 は、特定信号 X の入力開始を検知する。 10

【0091】

この時、制御部 1 2 内に設けられた信号生成部 5 7 は、クロック信号の数をカウントし始める。

【0092】

制御部 1 2 は、上記カウント数が所定値に達すると（即ち、特定信号 X の入力開始を検知した時点から所定の時間間隔を置いて）、第 1 制御信号 N 1 を立ち上がらせ、電源部 1 3 へ出力する。 11

【0093】

電源部 1 3 は、第 1 制御信号 N 1 の立ち上がり（ハイレベルになる）に応じて、スイッチ部 6 8 を閉成し、走査線駆動部 1 6 に対して、低電圧 V G L (- 15 ボルト) を出力する。 20

【0094】

その後、制御部 1 2 は、信号線駆動部 1 5 に対して、表示データ D (R, G, B) と、水平クロック信号 C L K と、極性反転信号 P O L と、ストローブ信号 S T R B と、スタートパルス信号 E I S を出力する。

【0095】

制御部 1 2 は、第 1 制御信号 N 1 の立ち上がり時点から、所定の時間間隔を置いて、第 2 制御信号 N 2 を立ち上がらせ、電源部 1 3 へ出力する。 21

【0096】

電源部 1 3 は、第 2 制御信号 N 2 の立ち上がり（ハイレベルになる）に応じて、スイッチ部 6 4 を閉成し、信号線駆動部 1 5 に対して、所定の電圧 V G E N (5 ボルト) を出力する。 30

【0097】

その後、制御部 1 2 は走査線駆動部 1 6 に対し、スタートパルス F L M 、垂直クロック信号 C P V 、ゲートイネーブル信号 D E を出力する。

【0098】

制御部 1 2 は、第 2 制御信号 N 2 の立ち上がり時点から、所定の時間間隔を置いて、第 3 制御信号 N 3 を立ち上がらせ、電源部 1 3 へ出力する。 31

【0099】

電源部 1 3 は、第 3 制御信号 N 3 の立ち上がり（ハイレベルになる）に応じて、スイッチ部 6 6 を閉成し、走査線駆動部 1 6 に対して、高電圧 V G H (15 ボルト) を出力する。 40

【0100】

その結果、液晶パネル 1 1 において、表示データ D (R, G, B) による表示が開始される。

【図面の簡単な説明】

【0101】

【図 1】本発明の実施例に係る液晶表示装置 1 のブロック図である。

【図 2】上記装置 1 に用いられる静電気保護回路 7 a の回路図である。 50

【図3】上記装置1に用いられる制御部12のブロック図である。

【図4】上記装置1に用いられる電源部13のブロック図である。

【符号の説明】

【0102】

3 スイッチ群

1 1 液晶パネル

1 2 制御部

1 3 電源部

1 5 信号線駆動部


1 6 走査線駆動部

1 7 信号線


1 8 走査線

10


【図1】




【図2】



【図3】



【図4】



フロントページの続き

F ターム(参考) 5C006 AA16 AA22 AF46 AF64 AF67 AF68 AF72 AF83 BB16 BC12
BF02 BF03 BF04 BF11 BF15 BF22 BF34 BF36 BF38 BF42
BF43 BF46 EB06 EC02 FA07 FA16
5C080 AA10 CC03 DD14 DD19 DD25 EE19 EE29 EE30 FF03 FF11
GG05 GG08 GG12 JJ02 JJ03 KK23

专利名称(译)	液晶表示装置		
公开(公告)号	JP2007256587A	公开(公告)日	2007-10-04
申请号	JP2006080395	申请日	2006-03-23
[标]申请(专利权)人(译)	爱普生映像元器件有限公司		
申请(专利权)人(译)	爱普生影像设备公司		
[标]发明人	上山大和		
发明人	上山 大和		
IPC分类号	G02F1/133 G09G3/36 G09G3/20		
FI分类号	G02F1/133.550 G09G3/36 G09G3/20.612.G G09G3/20.670.D G09G3/20.670.M		
F-TERM分类号	2H093/NC09 2H093/NC11 2H093/ND48 5C006/AA16 5C006/AA22 5C006/AF46 5C006/AF64 5C006/AF67 5C006/AF68 5C006/AF72 5C006/AF83 5C006/BB16 5C006/BC12 5C006/BF02 5C006/BF03 5C006/BF04 5C006/BF11 5C006/BF15 5C006/BF22 5C006/BF34 5C006/BF36 5C006/BF38 5C006/BF42 5C006/BF43 5C006/BF46 5C006/EB06 5C006/EC02 5C006/FA07 5C006/FA16 5C080/AA10 5C080/CC03 5C080/DD14 5C080/DD19 5C080/DD25 5C080/EE19 5C080/EE29 5C080/EE30 5C080/FF03 5C080/FF11 5C080/GG05 5C080/GG08 5C080/GG12 5C080/JJ02 5C080/JJ03 5C080/KK23		
代理人(译)	须泽 修		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种液晶显示装置，其控制器IC（控制部分）几乎不受外部信号和驱动电压的输入顺序的破坏。解决方案：液晶显示装置包括：液晶面板11，其具有各自的信号线17和各自的扫描线18；信号线驱动器15，其驱动各个信号线17；扫描线驱动器16，其驱动各个扫描线18；控制器12，通过开关组3输入各个外部信号，并将各个定时信号输出到信号线驱动器15和扫描线驱动器16，以及电源单元13，其输入电源电压并将驱动电压输出到开关开关组3构成；在将外部信号输入到控制器12之前将驱动电压输入到控制器12。

