#### (12) **公 開 特 許 公 報** (A) (11)特許出願公開番号 (19)日本国特許庁(JP)

特開2001 - 308342

(P2001 - 308342A)

(43)公開日 平成13年11月2日(2001.11.2)

(51) Int .CI <sup>7</sup> H 0 1 L	識別記号 庁内整理番号	FI G 0 2 F 1/1368	技術表示箇所
11 U 1 L	21/336	H 0 1 L 21/316 U	
0 0 0 5			
G 0 2 F		29/78 627 C	
H 0 1 L	21/266	21/265 M	
	21/316	29/78 616 L	
		審査請求 未請求 請求項の数 140 L	(全8数)
(21)出願番号	特願2001 - 39039(P2001 - 39039)	(71)出願人 000005821	
		松下電器産業株式会社	
(22)出願日	平成13年2月15日(2001.2.15)	大阪府門真市大字門真1006番	地
( ,	,	(72)発明者 生田 茂雄	
(31)優先権主張番号	· 特願2000 - 36121(P2000 - 36121)	大阪府門真市大字門真1006番	地 松下電器
(32)優先日	平成12年2月15日(2000.2.15)	産業株式会社内	
(33)優先権主張国	日本(JP)	(74)代理人 100095555	
		弁理士 池内 寛幸 (外5	名)

# (54) 【発明の名称 】 薄膜トランジスタの製造方法および液晶表示装置

# (57)【要約】


【課題】 レジスト剥離工程において多結晶シリコン膜 が剥離液に晒されてしまうと、この膜を用いて形成する 薄膜トランジスタの特性が劣化する。

【解決手段】 多結晶シリコン膜 2 の表面にオゾン含有 水を接触させてこの表面に表面酸化層3を形成し、多結 晶シリコン膜2上に、直接または他の膜を介して、所定 パターンのマスク4を形成し、このマスク4を用いてエ ッチングまたは不純物イオンの注入を行い、少なくとも 露出した多結晶シリコン膜2の表面に表面酸化層3が形 成されている状態でマスク4を除去する。こうして、特 性および信頼性に優れた薄膜トランジスタを得る。














### 【特許請求の範囲】

【請求項1】 基板上に形成された半導体膜の表面にオ ゾン含有水を接触させて前記表面に表面酸化層を形成す る工程と、前記半導体膜上に所定パターンのマスクを形 成する工程と、前記マスクを用いてエッチングおよび不 純物イオンの注入から選ばれるいずれかの処理を行う工 程と、少なくとも露出した前記半導体膜の表面に前記表 面酸化層が形成されている状態で前記マスクを除去する 工程と、を含むことを特徴とする薄膜トランジスタの製 造方法。

1

【請求項2】 マスクを除去した後に、表面酸化層を除 去する工程をさらに含む請求項1に記載の薄膜トランジ スタの製造方法。

【請求項3】 表面酸化層を形成する前に、半導体膜の 表面層を除去する工程をさらに含む請求項1または2に 記載の薄膜トランジスタの製造方法。

【請求項4】 表面酸化層の厚みが0.5nm~5nm である請求項1~3のいずれかに記載の薄膜トランジス 夕の製造方法。

【請求項5】 パターンマスクがフォトレジストである 20 面に堆積し、これを結晶化させてポリシリコン膜32を 請求項1~4のいずれかに記載の薄膜トランジスタの製 造方法。

【請求項6】 フォトレジストをアルカリ性の剥離液を 用いて除去する請求項5に記載の薄膜トランジスタの製 造方法。

【請求項7】 半導体膜が多結晶シリコン膜および非晶 質シリコン膜から選ばれる少なくとも一方である請求項 1~6のいずれかに記載の薄膜トランジスタの製造方 法。

【請求項8】 半導体膜が多結晶シリコン膜である請求 30 ジストパターン34を除去する(図6(d))。こうし 項7に記載の薄膜トランジスタの製造方法。

【請求項9】 基板がガラス板である請求項1~8のい ずれかに記載の薄膜トランジスタの製造方法。

【請求項10】 マスクを用いて半導体膜をエッチング する請求項1~9のいずれかに記載の薄膜トランジスタ の製造方法。

【請求項11】 マスクを用いて半導体膜に不純物イオ ンを注入する請求項1~9のいずれかに記載の薄膜トラ ンジスタの製造方法。

【請求項12】 半導体膜上に少なくとも1層の絶縁膜 40 このポリシリコン膜の所定の領域にのみ選択的にリン を介して所定パターンのマスクを形成し、前記マスクを 用いて前記絶縁膜をエッチングする請求項1~9のいず れかに記載の薄膜トランジスタの製造方法。

【請求項13】 絶縁膜をエッチングした後、露出した 半導体膜の表面に表面酸化層を形成する請求項12に記 載の薄膜トランジスタの製造方法。

【請求項14】 請求項1~13のいずれかに記載の方 法を用いて得た薄膜トランジスタを備えたことを特徴と する液晶表示装置。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ の製造方法および液晶表示素子に関する。

#### [0002]

【従来の技術】液晶表示素子に供せられる薄膜トランジ スタ(TFT)は、ガラスなどの絶縁基板上に形成され たシリコン膜などから構成されており、液晶表示素子の 画素に設けられるスイッチング素子や周辺回路部分に形 成されるドライバー素子として用いられる。TFTを構 10 成するシリコン膜としては、非晶質シリコン膜が多く用 いられているが、近年ではさらに高い特性を有する多結 晶シリコン(以下、単に「ポリシリコン」とも称す)膜 が用いられてきており、現在も盛んに開発が行なわれて いる。

【0003】以下、薄膜トランジスタの製造方法の一従 来例として、トップゲート型のポリシリコンTFTの製 造方法を、図6を参照しながらゲート絶縁膜堆積工程ま で説明する。

【0004】まず、基板31上に非晶質シリコン膜を全 得る(図6(a))。次いで、ポリシリコン膜32をト ランジスタの半導体層とするために所定の島状パターン に加工する。このパターニングは、通常、以下のように 行われる。最初に、ポリシリコン膜32上にフォトレジ ストを塗布し、乾燥させた後に、露光および現像をおこ なって所定のレジストパターン34を形成する(図6 (b))。次に、レジストパターン34をマスクとして ポリシリコン膜32を部分的にエッチングして除去する (図6(c))。その後、剥離液に浸漬するなどしてレ て得られた所定パターンのポリシリコン膜32を覆うよ うにゲ・ト絶縁膜としてSiО。膜35を堆積する(図 6 (e))。

【0005】また、ポリシリコンTFTの製造方法にお いて、ポリシリコン膜に直接不純物を注入するプロセス を用いることがある。このプロセスの一従来例を、図7 を参照しながら説明する。

【0006】上述の従来例と同様にして、基板31上に 島状にポリシリコン膜32を形成する(図7(a))。 (P) などの不純物注入をおこなう。まず、ポリシリコ ン膜32の上にフォトレジストを塗布乾燥した後に、露 光および現像をおこなって、不純物を注入しない領域 (チャネルとなる領域)上にレジストパターン34を形 成する(図7(b))。次に、レジストパターン34を マスクとして、ポリシリコン膜32中に、例えばPイオ ンなどの不純物イオン38を注入し、不純物注入領域 (ソース、ドレインとなる領域)37を形成する(図7 (c))。その後、剥離液に浸漬するなどしてレジスト 50 パターン34を除去する(図7(d))。こうして得ら

3

れた不純物を注入したポリシリコン膜32を覆うように ゲ - ト絶縁膜としてSiO<sub>9</sub>膜35を堆積する(図7 (e))。

#### [0007]

【発明が解決しようとする課題】上記の図6、図7に示 す方法でポリシリコンTFTを作製すると、レジスト剥 離工程においてポリシリコンが剥離液に晒されてしまう ため、ポリシリコンの表面が、化学的に変質したり、剥 離液中のアルカリ成分によってわずかにエッチングされ たりする。また、ポリシリコンの表面に剥離液やレジス 10 アルカリ性の剥離液を用いればよい。 トの成分が残留したまま次工程に進んでしまうこともあ る。これらの結果、オン電流の不足、しきい値電圧の変 動といったTFT特性の劣化を引き起こすという問題が 生じていた。特に液晶表示装置に用いる薄膜トランジス タの場合は、大型基板の全領域においてTFTの上記劣 化を抑制して製品の信頼性を確保することが望まれてい る。

【0008】そこで、本発明は、特性および信頼性に優 れた薄膜トランジスタを実現するための製造方法を提供 することを目的とし、また、この方法を用いた液晶表示 20 ず、半導体膜の表面が露出した状態でマスクを除去する 装置を提供することを目的とする。

### [0009]

【課題を解決するための手段】本発明の薄膜トランジス タの製造方法は、基板上に形成された半導体膜の表面に オゾン含有水を接触させて前記表面に表面酸化層を形成 する工程と、前記半導体膜上に、直接または他の膜を介 して、所定パターンのマスクを形成する工程と、前記マ スクを用いてエッチングおよび不純物イオンの注入から 選ばれるいずれかの処理を行う工程と、少なくとも露出 した前記半導体膜の表面に前記表面酸化層が形成されて 30 体膜上に直接マスクを形成してもよいが、これに限るこ いる状態で前記マスクを除去する工程と、を含むことを 特徴とする。

【0010】本発明の製造方法によれば、表面酸化層の 存在により、半導体膜が剥離液に直接晒されることがな い。よって、半導体膜の変質や浸食を抑制できる。ま た、マスクや剥離液の成分が半導体膜に残留することも 抑制できる。さらに、本発明の製造方法では、オゾン含 有水を用いているため、半導体膜の表面を速やかにかつ 均一に酸化できる。したがって、オゾン含有水を用いる 本発明の製造方法は、大型基板を用いる液晶表示装置の 40 れた特性と信頼性を反映したものとなる。 製造に特に適している。

【0011】上記製造方法では、表面酸化層をそのまま 残留させてもよいが、マスクを除去した後に、表面酸化 層を除去する工程をさらに含むことが好ましい。表面酸 化層に上記成分などの汚染物が残留したとしても、この 汚染物を表面酸化層とともに除去できるからである。

【0012】上記製造方法では、表面酸化層を形成する 前に、半導体膜の表面層を除去する工程をさらに実施し てもよい。予め、汚染物を除去しておけば、半導体膜の 表面をさらに清浄に保つことができる。

【0013】表面酸化層の厚みは0.5nm~5nm、 特に1nm~5nmが好適である。この厚みが薄すぎる と、表面保護の効果が十分に得られにくくなる。一方、 表面酸化層の膜厚が厚すぎると、半導体膜の表面を保護 する効果は変わりなく得られるものの、表面酸化層を除 去する工程において、ガラス面など他の露出面がエッチ ングされて支障をきたすことがある。

【0014】パターンマスクとしては、フォトレジスト が多用される。この場合、フォトレジストの除去には、

【0015】半導体膜としては、通常、ポリシリコン膜 および非晶質シリコン膜から選ばれる少なくとも一方が 用いられる。しかし、本発明は、特にポリシリコン膜に 適用すると大きな効果が得られる。ポリシリコン膜は、 非晶質シリコン膜よりも、電気的特性には優れているが 表面汚染の影響を受けやすいからである。

【0016】本発明の適用が好ましい代表的な工程は、 マスクを用いた半導体膜の処理(エッチング、不純物イ オンの注入)である。しかし、本発明は、これに限ら 必要がある工程であれば、同様に適用できる。例えば、 半導体膜上に少なくとも 1 層の絶縁膜を介して所定パタ ーンのマスクを形成し、このマスクを用いて絶縁膜をエ ッチングする工程では、絶縁膜のエッチングにより半導 体膜の表面が露出する。したがって、この工程において も、エッチング後に行うマスク除去の際には、少なくと も露出した半導体層の表面に、オゾン含有水との接触に より表面酸化層を形成しておくとよい。

【0017】このように、本発明の製造方法では、半導 となく、半導体膜とマスクとの間に、1または2以上の 層を介在させてもよい。また、表面酸化層は、マスクの 除去までに形成すればよく、実施形態によっては、必ず しもマスクよりも前に形成する必要はない。

【0018】本発明で開示する液晶表示装置は、本発明 の製造方法を用いて作製した薄膜トランジスタを備えた ことを特徴とする。この液晶表示装置は、通常、ガラス 基板上に配置した薄膜トランジスタアレイを備えてお り、本発明の製造方法により得た薄膜トランジスタの優

## [0019]

【発明の実施の形態】以下、図面を参照しながら本発明 の実施の形態を詳細に説明する。

# (第1の実施形態)

「シリコン薄膜のエッチング加工 ] 第1の実施形態とし て、ポリシリコンTFTの製造工程におけるポリシリコ ン膜のエッチング工程に本発明を適用した例を説明す る。

【0020】まず、ガラス基板1上にポリシリコン膜2 50 を以下のようにして形成する(図1(a))。図示は省 略するが、ガラス基板(例えば、コ-ニング社製品#1 737)上には、不純物の拡散を防ぐために、必要に応 じてSiО、膜を被着してもよい。 このガラス基板 1上 に、例えば減圧CVD法により膜厚30~150nmの 非晶質シリコン膜を形成し、次いで例えばXeC1エキ シマレーザを用いたレーザアニールにより非晶質シリコ ンを結晶化してポリシリコン膜2を得る。

【0021】次に、ポリシリコン膜2の表面を酸化させ て、厚みが1~5nm程度の表面酸化層3を形成する (図1(b))。表面酸化層の形成には、オゾンを溶解 10 物がポリシリコン表面に残留することを避けるため、希 させた水(オゾン水)を用いる。オゾン水を用いれば、 ポリシリコン膜2に損傷を与えることなく、基板全面に わたって厚さの均一性に優れた表面酸化層3を形成でき る。しかも、オゾン水による酸化は、低コストで実施で きる。また、オゾン水は、洗浄作用も有するため、洗浄 工程を兼ねて、基板表面の微粒子などの汚れを除去する こともできる。オゾン水は、例えば、基板を回転させな がらポリシリコン膜の表面に滴下させるとよい。

【 0 0 2 2 】オゾン水におけるオゾン濃度は 5 mg / L 以上が好ましい。オゾン濃度が低すぎると表面酸化層の 20 厚さが不足することがある。オゾン濃度の上限は、特に 制限されない。しかし、オゾン濃度が高すぎると、装置 の耐久性を確保するために特殊な素材やコーティングを 用いる必要が生じるため、オゾン濃度は、25mg/L 以下が好適である。オゾン濃度が5~25mg/Lの場 合の処理時間は、数秒程度でもよいが、例えば10秒~ 3分の処理を行うと十分な厚さの酸化層を得ることがで きる。

【0023】なお、表面酸化層の形成に先立って、ポリ シリコン膜の表面を、希フッ酸やバッファードフッ酸な 30 どに接触させ、同膜の表面層を除去しておいてもよい。 ポリシリコン膜表面の清浄度をさらに高めることができ るからである。

【0024】次に、フォトリソグラフィーとエッチング とによりTFTが形成される領域にのみポリシリコン膜 2 を残すための工程を実施する。フォトリソグラフィー 工程では、はじめにフォトレジストをスピンコートなど の方法で塗布し、露光・現像によって所定のレジストパ ターン4を得る(図1(c))。レジストパターンとし ては、例えばポジ型フォトレジスト(東京応化工業 (株)製品: OFPR-800など)を用い、膜厚は例 えば2μm程度、プリベーク温度は例えば90 程度と すればよい。露光後の現像には、例えば有機アルカリ現 像液(東京応化工業(株)製品:NMD-Wなど)を用 いることができる。

【0025】エッチング工程では、ポリシリコン膜2の エッチングをおこない、レジストパターン4に覆われた 領域にのみポリシリコン膜2を残す。エッチング手段と しては、例えばCF4などのガスによるドライエッチン グ(RIE、ICP、CDE(Chemical Dry Etching)な 50 領域7を形成する工程を行う(図2(c))。フォトリ

ど)が用いればよい。引き続き、レジストパターン4を 剥離する(図1(d))。この剥離は、例えば80 に 加温した剥離液(東京応化工業(株)製品:104剥離 液など)を用いて行うことができる。具体的には、剥離 液に基板ごと晒した後、イソプロパノールおよび水で洗 浄し、さらに乾燥させるとよい。

【0026】次に、希フッ酸などに晒して表面酸化層3 をエッチングして除去する(図1(e))。希フッ酸に よる処理中にガラス基板 1 から希フッ酸に溶出した不純 フッ酸は、基板を回転させながら滴下することが好まし い。こうすると、常に基板上には清浄な希フッ酸が供給 され、酸化層が溶け込んだ古い希フッ酸は振り切られ る。希フッ酸におけるフッ酸濃度は0.2~1%程度が 好適であり、処理時間は10~120秒程度とすればよ

【0027】酸化層除去後、速やかにゲート絶縁膜5を 全面に堆積する。ゲート絶縁膜としては、例えばテトラ エトキシシラン(TEOS)を原料ガスとして、プラズ マCVD法によりSiO<sub>2</sub>膜を例えば100nmの厚み で全面に堆積すればよい。その後、例えばTaからなる ゲート電極6を例えば400nmの厚みで形成する。そ して、このゲート電極6をマスクとしてリンをイオンド ーピングすることにより、ポリシリコン膜2に不純物注 入領域(ソース、ドレイン領域)7を形成する。さら に、層間絶縁膜8として、例えばTEOSを原料ガスと してプラズマCVD法によりSiO,膜を全面に堆積 し、さらにコンタクトホール9を形成し、ソース電極お よびドレイン電極10として例えばアルミニウムをスパ ッタ法で堆積する。最後に、これら電極を、フォトリソ グラフィー、エッチングによりパターニングすることに より、ポリシリコンTFTが完成する(図1(f))。 【0028】(第2の実施形態)

[シリコン薄膜への不純物イオンのドーピング]第2の 実施形態として、ポリシリコンTFTの製造工程におけ るポリシリコン膜への不純物イオンのドーピング工程に 本発明を適用した例を説明する。

【0029】まず、ガラス基板1上にTFTを形成する 領域にのみポリシリコン膜2を島状に形成する(図2 40 (a))。このパターニングには、従来の方法(図6 (a)~図6(e))を適用してもよいが、図1(a) ~図1(e)を参照して第1の実施形態で説明した方法 を適用することが好ましい。

【0030】次に、オゾン水を用い、ポリシリコン膜2 の表面を酸化して、厚みが1~5nm程度の表面酸化層 3を形成する(図2(b))。この酸化は、上記で説明 した条件により行えばよい。

【0031】さらに、フォトリソグラフィーとイオンド ーピングによりポリシリコン膜2に選択的に不純物注入

ソグラフィー工程では、ポリシリコン膜2における不純 物を注入しない領域にレジストパターン4を形成する。 そして、引き続き行うイオンドーピング工程で、レジス トパターン4をマスクとして、例えば水素希釈ホスフィ ン(PH。)のプラズマを用いた加速電圧20kV、ド ーズ量8×10<sup>14</sup>/cm<sup>2</sup>のイオンドーピングを行うこと により、ポリシリコン膜2に選択的にイオン12を注入 して不純物注入領域 (ソース領域およびドレイン領域) 7を形成する。

【0032】なお、従来行われてきたように、ポリシリ 10 例えば、減圧CVD法により形成したシリコン窒化膜、 コン膜32に直接不純物イオンを注入すると(図7 (c))、ポリシリコンの結晶性が低下する場合もあ る。これに対し、本実施形態では表面酸化層3を介して ポリシリコン膜にイオンを注入しているため、ポリシリ コンの結晶性低下を緩和することもできる。

【0033】引き続き、レジストパターン4を剥離し (図2(d))、さらに表面酸化層3を除去する(図2 (e))。レジストパターンおよび表面酸化層3の除去 は、第1の実施形態で説明した方法により行うとよい。 【0034】その後、ゲート絶縁膜5として、例えばS 20 ゾン水を接触させて表面酸化層3を形成する(図3 i O ,膜を100nmの厚みで全面に堆積し、ゲート電 極6として、例えばTaを400nmの厚みで、レジス トパターン4よりも細い幅となるように形成する。そし て、このゲート電極6をマスクとして、例えば水素希釈 ホスフィン (PH<sub>1</sub>) のプラズマを用い、加速電圧 7 0 kV、ドーズ量  $2 \times 10^{13}$  / cm<sup>2</sup>の条件で、イオンドー ピングすることにより、ポリシリコン膜2に低不純物領 域11 (Lightly Doped Drain: LDD領域)を形成す る。注入されたイオンのより確実な活性化を図るため、 400 以上でのアニールやRTA (Rapid Thermal An 30 neal)による局所的な加熱をさらに行ってもよい。引き 続き、層間絶縁膜8として、SiO,膜を全面に堆積 し、次にコンタクトホール9を形成し、さらに、例えば アルミニウムからなるソース電極およびドレイン電極1 0を設けて、ポリシリコンTFTが完成する(図2 (f))。

【0035】第1および第2の実施形態を適用して得た TFTのドレイン電流のゲート電圧依存性(Id-Vg 特性)を測定した。結果を図5に示す。比較のために、 イオン注入の際に、ポリシリコン膜に表面酸化層を形成 40 しない点を除いては同じプロセスで製造したTFTの特 性を示す。本発明を適用して得たTFTは、On電流が 高く、立ちあがりが急峻で良好なトランジスタ特性を示 していることがわかる。なお、ポリシリコン膜のパター ニングの際に表面酸化層を形成しない点を除いて上記実 施形態と同じプロセスで製造した別の比較例について も、図示した比較例とほぼ同様の特性となった。

【0036】(第3の実施形態)

[絶縁膜のエッチング加工]第3の実施形態として、ポ

パ層のエッチング工程に本発明を適用した例を説明す

【0037】まず、基板1上に、非晶質シリコン膜2 2、エッチングストッパとするための絶縁膜15、レジ ストパターン4をこの順に堆積する(図3(a))。非 晶質シリコン膜22は、第1の実施形態と同様にして形 成すればよく、同実施形態で説明したように、レーザア ニールなどにより結晶化してもよいが、ここでは、非晶 質の状態で使用することとした。絶縁膜15としては、 シリコン酸化膜、シリコン酸窒化膜などを用いればよ く、膜厚は50~200nm程度とすればよい。レジス トパターン4の形成についても、第1の実施形態と同 様、フォトレジストを用いて形成すればよい。

【0038】次に、所定のパターンに形成したレジスト パターン4をマスクとして絶縁膜15をエッチングする (図3(b))。このエッチングは、例えば、バッファ ードフッ酸を用いて行うとよい。

【0039】さらに、非晶質シリコン膜22の表面にオ ( c ) )。表面酸化層3の形成は、第1の実施形態と同 様に行えばよい。

【0040】本実施形態では、エッチングの後に表面酸 化層3を形成することとしている。第1および第2の実 施形態では、半導体膜(ポリシリコン膜)上に直接レジ ストパターンを形成することとした。このため、レジス トパターンの除去後にレジスト除去領域から半導体膜の 表面が露出しないように、レジストパターンを形成する 前に表面酸化層を形成した。これに対し、本実施形態で は、レジストパターンを形成する領域には、予め絶縁膜 15が介在している。したがって、レジストパターンを 形成した後に(レジストパターンが形成されていない領 域にのみ)表面酸化層を形成してもよい。むしろ、絶縁 膜15のエッチング除去の際に表面酸化層3が同時に除 去されないためには、上記で説明したように、絶縁膜1 5のエッチングの後に、露出した半導体膜の表面に表面 酸化層3を形成することが好ましい。

【0041】引き続き、レジストパターンを剥離し(図 3 (d))、表面酸化層3をエッチング除去する(図3 (e))。これらの工程も、第1の実施形態と同様にし て行えばよい。

【0042】こうして非晶質シリコン膜22上に形成し た絶縁膜15は、例えば、図4に示したようなTFTを 製造する工程において、ソース、ドレイン両電極10を 分離するためのエッチングを行う際のエッチングストッ パ層として利用される。なお、図4に示したTFTで は、非晶質シリコン膜22とガラス板20との間に、予 め、ゲート電極6およびゲート絶縁膜8を形成している が、図3ではこれら下部構造の詳細の図示を省略し、基 リシリコンTFTの製造工程におけるエッチングストッ 50 板1としてまとめて表示している。図4の図番16は表

面保護膜、図番23はn<sup>†</sup>シリコン膜である。

【0043】第1および第2の実施形態では、半導体層 の表面に表面酸化層を形成してからこの表面酸化層上に レジストパターンを形成し、このレジストパターンをマ スクとして半導体層のエッチングまたはイオン注入を実 施し、さらにレジストパターンを剥離液で除去した。こ れらの実施形態では、表面酸化層が、剥離液から半導体 膜の表面を保護する。一方、第3の実施形態では、半導 体層の表面に絶縁膜を形成してからこの絶縁膜上にレジ ストパターンを形成し、このレジストパターンをマスク 10 FTの一例を示す断面図である。 として絶縁膜のエッチングを実施し、さらにエッチング により露出した半導体膜の表面に表面酸化層を形成した 後に、レジストパターンを剥離液で除去した。この実施 形態では、表面酸化層およびパターニングされた絶縁膜 が、剥離液から半導体膜の表面を保護する。

#### [0044]

【発明の効果】以上説明したように、本発明によれば、 TFT製造工程におけるシリコン膜表面のダメージを軽 減できる。これにより、特性と信頼性に優れた薄膜トラ ンジスタ、ひいては液晶表示装置を提供できる。 【0045】また、オゾン含有水を用いることにより、 洗浄工程を省略することもできる。洗浄工程の省略は、 希フッ酸などの酸を含む廃液の削減につながる。さら に、オゾン含有水を用いた酸化工程は、例えば自然酸化 により酸化膜を形成する工程と比較すれば極めて短時間 で実施できるため(20時間程度の酸化時間が1分程度 に短縮できる)、製造効率の向上、保管場所の削減など も可能となる。保管場所の削減 (特に大型液晶パネルの 保管場所の削減)は、工場の建設費の削減につながり、 建設資材や建設に要するエネルギーを節約することにも 30 12 (注入する)イオン なる。このように、本発明は、廃液の削減、工場建設に 伴う環境への影響の低減などを実現する、環境にやさし\*

\*い製造方法を提供するものでもある。

#### 【図面の簡単な説明】

【図1】 本発明の製造方法の一形態を示す工程図であ る。

【図2】 本発明の製造方法の別の一形態を示す工程図 である。

【図3】 本発明の製造方法のまた別の一形態を示す工 程図である。

【図4】 図3に示した実施形態を適用して製造したT

【図5】 本発明の一形態を適用して得たTFTおよび 従来のTFTにおけるドレイン電流のゲート電圧依存性 を示す図である。


【図6】 従来のTFT製造工程の一例を示す工程図で ある。

【図7】 従来のTFT製造工程の別の一例を示す工程 図である。

### 【符号の説明】


- 1 ガラス基板
- 20 2 ポリシリコン膜
  - 3 表面酸化層
  - 4 レジストパターン
  - 5 ゲート絶縁膜
  - 6 ゲート電極
  - 7 不純物注入領域
  - 8 層間絶縁膜
  - 9 コンタクトホール
  - 10 ソース(ドレイン)電極
  - 11 低不純物領域


  - 15 絶縁膜



【図4】


【図5】








【図7】













专利名称(译)	制造薄膜晶体管的方法和液晶显示装置						
公开(公告)号	<u>JP2001308342A</u>	公开(公	告)日	2001-11-02			
申请号	JP2001039039	#	请日	2001-02-15			
申请(专利权)人(译)	松下电器产业有限公司						
[标]发明人	生田茂雄						
发明人	生田 茂雄						
IPC分类号	G02F1/1368 H01L21/266 H01L21/316 H01L21/336 H01L29/786						
FI分类号	G02F1/1368 H01L21/316.U H01L29/78.627.C H01L21/265.M H01L29/78.616.L						
F-TERM分类号	2H092/JA25 2H092/JA26 2H092/MA15 2H092/MA23 2H092/MA37 2H092/NA13 2H092/NA17 2H092 /NA27 2H192/AA24 2H192/CB02 2H192/CB71 2H192/HA53 2H192/HA84 5F058/BB04 5F058/BC02 5F058/BF69 5F058/BJ01 5F110/AA16 5F110/AA26 5F110/BB02 5F110/CC02 5F110/CC07 5F110 /DD02 5F110/DD11 5F110/DD13 5F110/EE04 5F110/FF02 5F110/FF30 5F110/GG02 5F110/GG13 5F110/GG25 5F110/GG58 5F110/HJ01 5F110/HJ04 5F110/HJ12 5F110/HK09 5F110/HL03 5F110 /HL23 5F110/HM15 5F110/NN23 5F110/NN35 5F110/PP03 5F110/QQ01 5F110/QQ30						
优先权	2000036121 2000-02-15 JP						
外部链接	Espacenet						
摘要(译)			(a)				
的薄膜晶体管的特性劣值	中将多晶硅膜暴露于剥离溶液,则使用 化。 解决方案:多晶硅膜2的表面与含	臭氧的水	ъ Е				
接触,以在表面上形成表面氧化物层3,并在多晶硅膜2上直接或通过另一膜形成预定的图案。 形成掩模4,并使用该掩模4进行杂质离子的蚀刻或注入,并且去除掩模4,至少在多晶硅膜2的暴露表面上形成表面氧化			ω <b>Ε</b>				
物层3。 因此,获得了身	具有优异的特性和可靠性的薄膜晶体管。		(a)				
		C	(a) Z				