

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5188728号
(P5188728)

(45) 発行日 平成25年4月24日(2013.4.24)

(24) 登録日 平成25年2月1日(2013.2.1)

(51) Int.Cl.		F I	
G09G	3/36	(2006.01)	G09G 3/36
G02F	1/133	(2006.01)	G02F 1/133 505
G09G	3/20	(2006.01)	G09G 3/20 622Q
			G09G 3/20 622K
			G09G 3/20 641E

請求項の数 5 (全 11 頁)

(21) 出願番号 特願2007-35593 (P2007-35593)
 (22) 出願日 平成19年2月16日(2007.2.16)
 (65) 公開番号 特開2008-197590 (P2008-197590A)
 (43) 公開日 平成20年8月28日(2008.8.28)
 審査請求日 平成22年1月29日(2010.1.29)

(73) 特許権者 000116024
 ローム株式会社
 京都府京都市右京区西院溝崎町2-1番地
 (74) 代理人 100085501
 弁理士 佐野 静夫
 (74) 代理人 100134555
 弁理士 林田 英樹
 (72) 発明者 中谷 善之
 京都市右京区西院溝崎町2-1番地 ローム
 株式会社内
 (72) 発明者 丸尾 明政
 京都市右京区西院溝崎町2-1番地 ローム
 株式会社内

審査官 武田 悟

最終頁に続く

(54) 【発明の名称】 液晶駆動装置及びこれを用いた液晶表示装置

(57) 【特許請求の範囲】

【請求項1】

複数の信号線とこれに直交する複数の走査線との各交点に液晶セルを備えて成る単純マトリクス型の液晶表示パネルをMLS[multi line selection]駆動する液晶駆動装置であって、

前記液晶駆動装置は、

前記液晶表示パネルの各信号線に対して表示画像に応じたセグメント信号を供給するセグメント制御部と、

前記液晶表示パネルの各走査線に対して共通信号を供給する共通制御部と、

を有し、

前記共通制御部は、前記液晶表示パネルをMLS駆動する際に前記走査線を複数ラインずつ同時に選択するための手段として、複数の共通選択信号により時分割で順次選択されて各々複数ライン分の共通信号を生成する複数の共通ブロックを含み、

前記共通ブロックは、それぞれ、単一の共通選択信号から各ライン毎の共通信号を生成する複数ライン分の共通駆動回路を含み、

前記共通駆動回路には、それぞれ、各ライン毎の共通信号を個別に非選択論理とするためのライン選択信号が入力されており、

前記共通駆動回路は、それぞれ、前記ライン選択信号が選択論理とされているときには、前記共通選択信号の論理状態に応じて前記共通信号を生成する一方、前記ライン選択信号が非選択論理とされているときには、前記共通選択信号の論理状態に関わらず

前記コモン信号を非選択論理とすることを特徴とする液晶駆動装置。

【請求項 2】

前記コモン駆動回路は、それぞれ、選択論理と非選択論理の 2 値を取り得るコモン選択信号及びライン選択信号と、第 1 論理と第 2 論理の 2 値を取り得るベクトル信号と、に基づいて、各ライン毎のコモン信号を生成するものであり、

前記コモン選択信号及び前記ライン選択信号がいずれも選択論理であって、前記ベクトル信号が第 1 論理である場合には、前記コモン信号を第 1 選択論理とし、

前記コモン選択信号及び前記ライン選択信号がいずれも選択論理であって、前記ベクトル信号が第 2 論理である場合には、前記コモン信号を第 2 選択論理とし、

その余の場合には、前記コモン信号を非選択論理とすることを特徴とする請求項 1 に記載の液晶駆動装置。

10

【請求項 3】

1 フレームは、複数のサブフレームから成り、

前記複数のコモン選択信号は、前記サブフレームを時分割するように各々の論理状態が順次切り替えられるものであり、

前記ベクトル信号は、そのエッジが前記サブフレームの切替タイミングに対して前後にずらされていることを特徴とする請求項 2 に記載の液晶駆動装置。

【請求項 4】

偶数番目のコモンプロック群と奇数番目のコモンプロック群とは、互いに離間されて成ることを特徴とする請求項 1 ~ 請求項 3 のいずれかに記載の液晶駆動装置。

20

【請求項 5】

複数の信号線とこれに直交する複数の走査線との各交点に液晶セルを備えて成る単純マトリクス型の液晶表示パネルと、前記液晶表示パネルの駆動手段として、請求項 1 ~ 請求項 4 のいずれかに記載の液晶駆動装置と、を有して成ることを特徴とする液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、単純マトリクス型の液晶表示パネルを駆動する液晶駆動装置、及び、これを用いた液晶表示装置に関するものである。

【背景技術】

30

【0002】

従来より、複数の信号線（セグメント信号線）とこれに直交する複数の走査線（コモン信号線）との各交点に液晶セルを備えて成る単純マトリクス型の液晶表示パネルの駆動法として、各走査線を時分割で順次選択する A P T [Alt Pleshko Technics] 駆動法と、複数の走査線を同時選択する M L S [Multi Line Selection] 駆動法が知られている。

【0003】

なお、M L S 駆動法に関連する従来技術の一例として、特許文献 1 には、液晶表示パネルに直交して設けられる複数の走査電極線を選択駆動する走査側駆動信号を所定の関数に基づいて生成する走査線駆動回路と、信号電極線を駆動する信号線駆動回路とによって、複数の走査電極線を同時に選択駆動制御して、走査電極線と信号電極線の各交点に設けられる液晶表示素子を駆動制御する液晶駆動方法において、前記走査線駆動回路は、前記関数に基づいて生成する波形パターンの組み合わせを所定周期で変更して前記走査側駆動信号を生成し、当該走査側駆動信号により前記複数の走査線を同時に選択駆動制御することを特徴とする液晶駆動方法が開示・提案されている。

40

【特許文献 1】特開平 9 - 8 0 3 7 5 号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

確かに、上記の M L S 駆動法であれば、一の選択信号によって複数の走査線を同時に選択することができるので、各走査線毎に選択信号を要する A P T 駆動法に比べて、選択信

50

号の本数を削減することが可能となる。

【 0 0 0 5 】

しかしながら、従来の M L S 駆動法では、一の選択信号によって必ず複数の走査線が同時選択されてしまうため、画面を部分的に表示させるパーシャルモード（例えば、アイコンの表示領域のみを駆動状態とし、その余の表示領域を非駆動状態とする動作モード）については、一の選択信号によって同時に選択される走査線のライン数ずつ（例えば、3ライン M L S 駆動法の場合、3ライン、6ライン、9ラインという具合に、3の倍数のライン数ずつ）にしか、パーシャルモードを実現することができなかった。

【 0 0 0 6 】

本発明は、上記の問題点に鑑み、M L S 駆動法の特長を減ずることなく、任意のライン数でパーシャルモードを実現することが可能な液晶駆動装置、及び、これを用いた液晶表示装置を提供することを目的とする。

【課題を解決するための手段】

【 0 0 0 7 】

上記目的を達成するために、本発明に係る液晶駆動装置は、一のコモン選択信号から各ライン毎のコモン信号を生成する複数のコモン駆動回路を有して成り、複数の走査線を同時選択する液晶駆動装置であって、前記コモン駆動回路は、それぞれ、各個別に入力されるライン選択信号に応じて、前記コモン選択信号をマスクし、各ライン毎に前記コモン信号を非選択論理とする手段を有して成る構成（第1の構成）とされている。

【 0 0 0 8 】

なお、上記第1の構成から成る液晶駆動装置において、前記コモン駆動回路は、それぞれ、選択論理と非選択論理の2値を取り得るコモン選択信号及びライン選択信号と、第1論理と第2論理の2値を取り得るベクトル信号と、に基づいて、各ライン毎のコモン信号を生成するものであり、前記コモン選択信号及び前記ライン選択信号がいずれも選択論理であって、前記ベクトル信号が第1論理である場合には、前記コモン信号を第1選択論理とし、前記コモン選択信号及び前記ライン選択信号がいずれも選択論理であって、前記ベクトル信号が第2論理である場合には、前記コモン信号を第2選択論理とし、その余の場合には、前記コモン信号を非選択論理とする構成（第2の構成）にするとよい。

【 0 0 0 9 】

また、上記第2の構成から成る液晶駆動装置において、前記ベクトル信号は、そのエッジがサブフレームの切替タイミングに対して前後にずらされている構成（第3の構成）にするとよい。

【 0 0 1 0 】

また、上記第1～第3いずれかの構成から成る液晶駆動装置は、前記複数のコモン駆動回路を一纏めにしたコモンブロックを複数有して成り、各コモンブロックを複数のコモン選択信号によって時分割で順次選択する液晶駆動装置であって、偶数番目のコモンブロック群と奇数番目のコモンブロック群とは、互いに離間されて成る構成（第4の構成）にするとよい。

【 0 0 1 1 】

また、本発明に係る液晶表示装置は、複数の信号線とこれに直交する複数の走査線との各交点に液晶セルを備えて成る単純マトリクス型の液晶表示パネルと、前記液晶表示パネルの駆動手段として、上記第1～第4いずれかの構成から成る液晶駆動装置と、を有して成る構成（第5の構成）とされている。

【発明の効果】

【 0 0 1 2 】

本発明に係る液晶駆動装置、及び、これを用いた液晶表示装置であれば、M L S 駆動法の特長を減ずることなく、数本の信号線を追加するだけで、任意のライン数でパーシャルモードを実現することが可能となる。

【発明を実施するための最良の形態】

【 0 0 1 3 】

10

20

30

40

50

図1は、本発明に係る液晶表示装置の一実施形態を示すブロック図である。

【0014】

本図に示すように、本実施形態の液晶表示装置は、液晶表示パネル1と、セグメント制御部2と、コモン制御部3と、を有して成る。

【0015】

液晶表示パネル1は、複数の信号線とこれに直交する複数の走査線との各交点にそれぞれ液晶セルを備えて成る単純マトリクス型(STN[Super Twisted Nematic]型)の液晶表示パネルであり、各液晶セルの両端間に電圧をかけることで液晶分子の向きを変え、光の透過を制御することによって、任意の文字や画像を表示するものである。

【0016】

セグメント制御部2は、液晶表示パネル1の各信号線に対して、表示画像に応じたセグメント信号を供給する手段である。

【0017】

コモン制御部3は、液晶表示パネルの各走査線に対して、コモン信号(本実施形態ではCOM0~COM161)を供給する手段であり、54(=162/3)本のコモン選択信号CB0_EN~CB53_ENによって時分割で順次選択されるコモンブロックCB0~CB53を有して成る。

【0018】

コモンブロックCBn(本実施形態ではn=0、1、...、53)は、コモン選択信号CBn_ENとベクトル信号VECTOR0、VECTOR1、VECTOR2、及び、今回新たに追加したライン選択信号L0_EN、L1_EN、L2_ENに基づいて、各ライン毎のコモン信号COM3n、COM(3n+1)、COM(3n+2)を生成する3つのコモン駆動回路DRVn(L0)、DRVn(L1)、DRVn(L2)を一纏めにしたものである。

【0019】

なお、セグメント制御部2とコモン制御部3は、液晶表示パネル1の駆動制御を行う液晶駆動装置として、半導体装置に集積化されている。

【0020】

このように、本実施形態の液晶駆動装置では、液晶表示パネル1の駆動法として、複数(本実施形態では3本ずつ)の走査線を同時選択するMLS駆動法が採用されている。このような構成とすることにより、各走査線毎にコモン選択信号を要するAPT駆動法に比べて、コモン選択信号の本数を削減することが可能となるほか、フレーム応答の削減や、コモン電圧の低減を図ることも可能となる。

【0021】

なお、MLS駆動法におけるセグメント信号、コモン信号、及び、ベクトル信号の直交行列制御に関しては、周知技術を適用すれば足りるため、本明細書中での説明を割愛し、以下では、コモン駆動回路DRVn(Lm)(本実施形態ではm=0、1、2)の構成及び動作(特にライン選択動作)について、詳細な説明を行うことにする。

【0022】

図2は、コモン駆動回路DRVn(Lm)の一構成例を示す回路図である。

【0023】

本図に示すように、本構成例のコモン駆動回路DRVn(Lm)は、否定論理積演算器NAND1、NAND2と、否定論理和演算器NOR1、NOR2と、インバータINV1~INV4と、アナログスイッチSW1~SW3と、を有して成る。

【0024】

否定論理積演算器NAND1の一入力端とインバータINV1の入力端は、いずれもコモン選択信号CBn_ENの印加端に接続されている。否定論理積演算器NAND1の他入力端とインバータINV2の入力端は、いずれもライン選択信号Lm_ENの印加端に接続されている。否定論理和演算器NOR1の一入力端は、インバータINV1の出力端(反転コモン選択信号CBn_ENBの印加端)に接続されている。否定論理和演算器N

10

20

30

40

50

OR 1の他入力端は、インバータINV 2の出力端（反転ライン選択信号Lm__ENBの印加端）に接続されている。

【0025】

否定論理積演算器NAND 2の一入力端は、ベクトル信号VECTOR mの印加端に接続されている。否定論理積演算器NAND 2の他入力端とインバータINV 3の入力端はいずれも否定論理和演算器NOR 1の出力端に接続されている。否定論理和演算器NOR 2の一入力端とインバータINV 4の入力端は、いずれも否定論理積演算器NAND 1の出力端に接続されている。否定論理和演算器NOR 2の他入力端は、ベクトル信号VECTOR mの印加端に接続されている。

【0026】

アナログスイッチSW 1は、第1選択電圧V 2の印加端とコモン信号(3n+m)の出力端との間に接続されている。アナログスイッチSW 1の反転制御端は、否定論理積演算器NAND 2の出力端に接続されている。

【0027】

アナログスイッチSW 2は、第2選択電圧MV 2の印加端とコモン信号(3n+m)の出力端との間に接続されている。アナログスイッチSW 2の非反転制御端は、否定論理和演算器NOR 2の出力端に接続されている。

【0028】

アナログスイッチSW 3は、非選択電圧VCの印加端とコモン信号(3n+m)の出力端との間に接続されている。アナログスイッチSW 3の非反転制御端は、インバータINV 3の出力端に接続されている。アナログスイッチSW 3の反転制御端は、インバータINV 4の出力端に接続されている。

【0029】

なお、上記のコモン選択信号CBn__EN及びライン選択信号Lm__ENは、いずれも選択論理（ここではハイレベル；VDD）と非選択論理（ここではローレベル；VSS）の2値を取り得る電圧信号である。また、ベクトル信号VECTOR mは、第1論理（ここではハイレベル；VDD）と第2論理（ここではローレベル；VSS）の2値を取り得る電圧信号である。

【0030】

ここで、コモン選択信号CBn__EN及びライン選択信号Lm__ENがいずれも選択論理（ハイレベル）であって、ベクトル信号VECTOR mが第1論理（ハイレベル）である場合には、アナログスイッチSW 1のみがオンとなり、コモン信号COM(3n+m)が第1選択論理（第1選択電圧V 2）とされる。

【0031】

また、コモン選択信号CBn__EN及びライン選択信号Lm__ENがいずれも選択論理（ハイレベル）であって、ベクトル信号VECTOR mが第2論理（ローレベル）である場合には、アナログスイッチSW 2のみがオンとなり、コモン信号COM(3n+m)が第2選択論理（第2選択電圧MV 2）とされる。

【0032】

一方、コモン選択信号CBn__EN及びライン選択信号Lm__ENの少なくとも一方が非選択論理（ローレベル）である場合には、アナログスイッチSW 3のみがオンとなり、コモン信号COM(3n+m)が非選択論理（非選択電圧VC）とされる。

【0033】

上記のように、本実施形態の液晶駆動装置において、コモン駆動回路DRVn(Lm)は、それぞれ、各個別に入力されるライン選択信号Lm（及びその反転信号）に応じて、コモン選択信号CBn__EN（及びその反転信号）をマスクし、各ラインLm毎にコモン信号COM(3n+m)を非選択論理とする手段を有して成る構成とされている。

【0034】

このような構成であれば、ライン選択信号Lm__ENを非選択論理とすることにより、コモン選択信号CBn__ENやベクトル信号の論理状態に関わらず、任意のコモン信号C

10

20

30

40

50

OM (3 n + m) を非選択論理として、当該ラインを表示しないように制御することができるので、任意のライン数でパーシャルモードを実現することが可能となる。

【 0 0 3 5 】

また、本実施形態の液晶駆動装置であれば、数本（本実施形態では3本）のライン選択信号 L_m_EN を追加するだけで、上記のライン選択制御を実現することができるので、信号線の本数削減というMLS駆動法の特長を減ずることはなく、また、コモン駆動回路 $DRV_n (L_m)$ 内における配線領域の点でも、大きな影響を与えることはない。

【 0 0 3 6 】

上記したコモン駆動回路 $DRV_n (L_m)$ でのライン選択制御について、図3と図4を参照しながら具体的に説明する。

【 0 0 3 7 】

図3は、通常モード（フルライン表示モード）の動作を説明するための波形図であり、図4は、パーシャルモードの動作を説明するための波形図である。

【 0 0 3 8 】

図3に示すように、通常モード時には、ライン選択信号 L_m_EN ($m = 0, 1, 2$) が全て選択論理（ハイレベル）とされるので、コモン選択信号 CB_n_EN は一切マスクされず、コモン信号 $COM_0 \sim COM_{161}$ は、いずれも、コモン選択信号 CB_n_EN ($n = 0, 1, \dots, 53$) とベクトル信号 $VECTOR_m$ ($m = 0, 1, 2$) に基づいて通常通りに生成される。

【 0 0 3 9 】

なお、MLS駆動法では、複数の走査線を同時選択しつつ、列方向の表示パターンを独立制御するために、各走査線に与えられるコモン信号の選択電圧がサブフレーム毎に異なる組合わせで切り替えられる。また、1フレームは4つのサブフレームから成り、各サブフレーム毎に54（ $= 162 / 3$ ）回の水平走査で全ての走査線が選択される。従って、1本の走査線は、1フレームで4回選択される形となり、各液晶セルには、4回トータルとして、各々のオン/オフに相当する実効電圧が印加される。

【 0 0 4 0 】

一方、図4には、パーシャルモードでコモン信号 $COM_4 \sim COM_{160}$ のみを有効とする場合、逆に言えば、コモン信号 $COM_0 \sim COM_3$ 、及び、コモン信号 COM_{161} を無効（非選択論理）とする場合が示されている。

【 0 0 4 1 】

上記ライン選択制御において、コモン選択信号 CB_0_EN は、ライン選択信号 L_0_EN 、 L_1_EN 、 L_2_EN がいずれも非選択論理（ローレベル）とされているので、全てのラインでマスクされる。従って、コモン信号 COM_0 、 COM_1 、 COM_2 は、いずれも非選択論理となる。

【 0 0 4 2 】

また、コモン選択信号 CB_1_EN は、ライン選択信号 L_0_EN の非選択論理（ローレベル）によってマスクされるが、その余のラインについてはマスクされない。従って、コモン信号 COM_3 のみが非選択論理とされ、コモン信号 COM_4 、 COM_5 については通常通りに生成される。

【 0 0 4 3 】

また、コモン選択信号 $CB_2_EN \sim CB_{52_EN}$ は、ライン選択信号 $L_0_EN \sim L_2_EN$ がいずれも選択論理（ハイレベル）とされているので、一切マスクされない。従って、コモン信号 $COM_4 \sim COM_{158}$ については通常通りに生成される。

【 0 0 4 4 】

また、コモン選択信号 CB_{53_EN} は、ライン選択信号 L_2_EN の非選択論理（ローレベル）によってマスクされるが、その余のラインはマスクされない。従って、コモン信号 COM_{159} 、 COM_{160} については通常通りに生成されるが、コモン信号 COM_{161} は非選択論理とされる。

【 0 0 4 5 】

10

20

30

40

50

以上のライン選択制御により、パーシャルモードでコモン信号COM4～COM160のみを有効とすることが可能となる。

【0046】

なお、コモンブロックCB0において、コモン信号COM0、COM1、COM2を全て非選択論理とする手法については、上記のように、コモン選択信号CB0_ENをライン選択信号L0_EN、L1_EN、L2_ENのローレベルで各々マスクする構成のほか、コモン選択信号CB0_EN自体を非選択論理に維持する構成としても構わない。このような構成とすることにより、コモン選択信号CB0_ENの論理変遷に伴う電力消費を抑えることが可能となる。

【0047】

次に、ベクトル信号のエッジ制御について、図5を参照しながら詳細に説明する。

【0048】

図5は、ベクトル信号のエッジ制御を説明するための波形図である。

【0049】

本実施形態の液晶駆動装置において、ベクトル信号VECTOR_mは、そのエッジがサブフレームの切替タイミングに対して前後にずらされている（本図中の破線を参照）。

【0050】

具体的に述べると、偶数番目のコモンブロック群（CB0、CB2、…、CB52）に入力されるベクトル信号VECTOR_mについては、そのエッジがサブフレームの切替タイミングよりも所定期間（コモン選択期間の半分程度）だけ前にずらされており、奇数番目のコモンブロック群（CB1、CB3、…、CB53）に入力されるベクトル信号VECTOR_mについては、そのエッジがサブフレームの切替タイミングよりも上記の所定期間だけ後ろにずらされている。

【0051】

このような構成であれば、コモン信号COM0～COM161の生成動作に支障を来すことなく、ベクトル信号VECTOR_mのエッジとコモン選択信号CB_n_ENのエッジを不一致とすることができるので、コモン制御部3における駆動電流の瞬時的な増加（延いては、駆動電圧の瞬時的なドロップ）を抑えて、液晶表示パネル1における画面表示の乱れを抑制することが可能となる。

【0052】

次に、コモンブロックの離間配置について、図6を参照しながら詳細に説明する。

【0053】

図6は、コモンブロックの離間配置を説明するためのブロック図である。

【0054】

本図に示すように、コモン制御部3を構成するコモンブロックCB0～CB53については、偶数番目のコモンブロック群（CB0、CB2、…、CB52）と奇数番目のコモンブロック群（CB1、CB3、…、CB53）とを互いに離間して配置するとよい。

【0055】

なお、図6では、偶数番目のコモンブロック群（CB0、CB2、…、CB52）を液晶表示パネル1の右辺側に配置し、奇数番目のコモンブロック群（CB1、CB3、…、CB53）を液晶表示パネル1の左辺側に配置した構成が示されている。

【0056】

このような構成とすることにより、互いに隣接した走査線を駆動対象とするコモンブロックCB_kとコモンブロックCB（k+1）との間で、電源ラインがレイアウト的に離間して引き回される形となる。従って、一方のコモンブロックCB_kを駆動する際に生じる駆動電圧変動の影響が他方のコモンブロックCB（k+1）に及び難くなるので、液晶表示パネル1における画面表示の乱れを抑制することが可能となる。

【0057】

なお、上記構成を採用する場合には、ライン選択信号L_m_ENを全てのコモンブロック共通に用意するのではなく、偶数番目のコモンブロック群（CB0、CB2、…、CB

10

20

30

40

50

52) に入力するためのライン選択信号 $Lm_EN(R)$ と、奇数番目のコモンブロック群 ($CB1$ 、 $CB3$ 、...、 $CB53$) に入力するためのライン選択信号 $Lm_EN(L)$ と、を個別に用意してもよい (図7(a)、(b)、(c)を参照)。

【0058】

また、先述したベクトル信号 $VECTORm$ のエッジ制御についても、偶数番目のコモンブロック群 ($CB0$ 、 $CB2$ 、...、 $CB52$) に入力するためのベクトル信号 $VECTORm(R)$ と、奇数番目のコモンブロック群 ($CB1$ 、 $CB3$ 、...、 $CB53$) に入力するためのベクトル信号 $VECTORm(L)$ と、を個別に用意すれば、容易に実現することが可能となる。

【0059】

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

【0060】

例えば、上記実施形態では、コモン制御部3への信号線を削減すべく、コモン選択信号 CBn_EN 及びライン選択信号 Lm_EN の反転信号については、コモン駆動回路 $DRVn(Lm)$ 内部で生成する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、これらの反転信号を外部から直接入力する構成としてもよい。

【産業上の利用可能性】

【0061】

本発明は、MLS駆動法の特長を減ずることなく、任意のライン数でパーシャルモードを実現する上で有用な技術であり、携帯電話機の液晶表示パネルを駆動する液晶駆動装置などに好適な技術である。

【図面の簡単な説明】

【0062】

【図1】は、本発明に係る液晶表示装置の一実施形態を示すブロック図である。

【図2】は、コモン駆動回路 $DRVn(Lm)$ の一構成例を示す回路図である。

【図3】は、通常モードの動作を説明するための波形図である。

【図4】は、パーシャルモードの動作を説明するための波形図である。

【図5】は、ベクトル信号のエッジ制御を説明するための波形図である。

【図6】は、コモンブロックの離間配置を説明するためのブロック図である。

【図7】は、ライン選択信号の分離制御を説明するための波形図である。

【符号の説明】

【0063】

1 液晶表示パネル

2 セグメント制御部

3 コモン制御部

CBn コモンブロック ($n = 0, 1, \dots, 53$)

$DRVn(Lm)$ コモン駆動回路 ($n = 0, 1, \dots, 53, m = 0, 1, 2$)

$NAND1, NAND2$ 否定論理積演算器

$NOR1, NOR2$ 否定論理和演算器

$INV1, INV2, INV3, INV4$ インバータ

$SW1, SW2, SW3$ アナログスイッチ

CBn_EN コモン選択信号 ($n = 0, 1, \dots, 53$)

$VECTORm$ ベクトル信号 ($m = 0, 1, 2$)

Lm_EN ライン選択信号 ($m = 0, 1, 2$)

$COM(3n+m)$ コモン信号 ($n = 0, 1, \dots, 53, m = 0, 1, 2$)


10

20


30

40


【図1】




【図2】




【図3】




【図4】



【図5】




【図6】




【図7】


(a) 全コモンロック共通



(b) 偶数番目(右辺)のコモンロック用



(c) 奇数番目(左辺)のコモンロック用



フロントページの続き

(56)参考文献 国際公開第00/55837(WO, A1)
特開平9-80375(JP, A)

(58)調査した分野(Int.Cl., DB名)

G09G 3/00 - 3/38

G02F 1/133

专利名称(译)	液晶驱动装置和使用其的液晶显示装置		
公开(公告)号	JP5188728B2	公开(公告)日	2013-04-24
申请号	JP2007035593	申请日	2007-02-16
[标]申请(专利权)人(译)	罗姆股份有限公司		
申请(专利权)人(译)	ROHM株式会社		
当前申请(专利权)人(译)	ROHM株式会社		
[标]发明人	中谷善之 丸尾明政		
发明人	中谷 善之 丸尾 明政		
IPC分类号	G09G3/36 G02F1/133 G09G3/20		
FI分类号	G09G3/36 G02F1/133.505 G09G3/20.622.Q G09G3/20.622.K G09G3/20.641.E		
F-TERM分类号	2H093/NA18 2H093/NA47 2H093/NC10 2H093/ND04 2H093/ND50 2H093/ND60 2H193/ZB46 2H193/ZF22 5C006/AA14 5C006/AC13 5C006/AC24 5C006/AF42 5C006/BC03 5C006/FA05 5C006/FA41 5C006/FA47 5C080/AA10 5C080/BB05 5C080/DD21 5C080/DD22 5C080/DD26 5C080/FF07 5C080/JJ02 5C080/JJ03 5C080/JJ04		
代理人(译)	林田秀树		
审查员(译)	武田 悟		
其他公开文献	JP2008197590A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种液晶驱动装置，其能够实现具有任意数量的线的部分模式，而不会降低MLS驱动方法的特征。ŽSOLUTION：液晶驱动装置包括多个公共驱动电路（例如，DRV0（0），DRV0（1），DRV0（2）），每个线路产生公共信号（例如，COM0，COM1，COM2）。从一个公共选择信号（例如，CB0_EN）并同时选择多条扫描线，其中公共驱动电路具有根据线选择信号（L0_EN，L1_EN，L2_EN）屏蔽公共选择信号的装置。每个线分别单独输入和设置公共信号为非选择逻辑。Ž

