



**【特許請求の範囲】****【請求項 1】**

複数の走査信号線と複数のデータ信号線との交点に対応するように設けられた画素電極と、

液晶を介して前記画素電極と対向するように配置された共通電極と、

第一電圧と第二電圧とが交互に出力されるコモン信号を前記共通電極に所定の周波数で出力する共通電極駆動手段と、

前記各走査信号線の配列順序に対応するように前記走査信号線を選択的に駆動する走査信号線駆動手段と、を備え、

前記共通電極駆動手段は、隣接する走査信号線間で当該走査信号線が選択されているときに前記共通電極に印加される電圧が異なるように、且つ、前記第一電圧のデューティ長と前記第二電圧のデューティ長とが異なるように、前記コモン信号を前記共通電極に出力することを特徴とする液晶表示装置。

10

**【請求項 2】**

前記共通電極駆動手段は、前記第一電圧のデューティ長と前記第二電圧のデューティ長とが所定数のフレーム毎に反転するように前記コモン信号を前記共通電極に出力することを特徴とする請求項 1 に記載の液晶表示装置。

**【請求項 3】**

前記共通電極駆動手段は、前記第一電圧のデューティ長と前記第二電圧のデューティ長とが 2 フレーム毎に反転するように前記コモン信号を前記共通電極に出力することを特徴とする請求項 2 に記載の液晶表示装置。

20

**【請求項 4】**

前記共通電極駆動手段は、当該走査信号線が選択されているときに前記共通電極に印加される電圧がフレーム毎に異なるように前記コモン信号を前記共通電極に出力することを特徴とする請求項 1 から 3 の何れかに記載の液晶表示装置。

**【請求項 5】**

前記コモン信号のデューティ比を可変調整する調整手段を備えたことを特徴とする請求項 1 から 4 の何れかに記載の液晶表示装置。

**【請求項 6】**

複数の走査信号線と複数のデータ信号線との交点に対応するように設けられた画素電極と、液晶を介して前記画素電極と対向するように配置された共通電極と、を備えた液晶表示装置の駆動方法であって、

30

第一電圧と第二電圧とが交互に出力されるコモン信号を前記共通電極に所定の周波数で出力する際に、

隣接する走査信号線間で当該走査信号線が選択されているときに前記共通電極に印加される電圧が異なるように、且つ、前記第一電圧のデューティ長と前記第二電圧のデューティ長とが異なるように、前記コモン信号を前記共通電極に出力することを特徴とする駆動方法。

**【発明の詳細な説明】****【技術分野】**

40

**【0001】**

本発明は、第一電圧と第二電圧とが交互に出力されるコモン信号を共通電極に所定の周波数で出力する液晶表示装置及びその駆動方法に関する。

**【背景技術】****【0002】**

近年、スイッチング素子として薄膜トランジスタ (TFT) を用いた液晶表示装置が開発されている。アクティブマトリクス型の液晶表示装置は、その表示領域に、マトリクス状に配置された複数の画素と、各画素を行毎に順次走査するための複数の走査信号線、各画素に書込むデータを供給するための複数のデータ信号線とが形成されている。各画素は、ゲート電極が走査信号線に接続されドレイン電極がデータ信号線に接続されたスイッチ

50

ング素子としてのＴＦＴと、ＴＦＴのソース電極に接続された画素電極と、各画素で共通の電位に設定される共通電極と、画素電極と共通電極との電位差を所定の電位差に保つための電荷を蓄積する補助容量と、を備えている。ここで、画素電極と共通電極との間には、例えば、画素電極と共通電極との間の電位差に応じてその配向状態が変化する液晶が配されている。また、表示領域の周囲には、各走査信号線に接続され、この各走査信号線を介して各ＴＦＴを走査するための（オン・オフ制御するための）走査ドライバや、各データ信号線に接続され、この各データ信号線を介して各画素（各補助容量や液晶）に所定のデータ電圧を出力する信号ドライバが形成されている。

#### 【０００３】

ところで、液晶表示装置は、液晶材料の信頼性を確保するために、所定期間ごとに、各画素の液晶に印加される電圧の極性を反転させる交流駆動によって駆動される。このような交流駆動による液晶表示装置の駆動方式には、ライン反転方式や、ソース反転方式、ドット反転方式等がある。このうち、ライン反転方式では、走査信号線ごとに、対応する画素の液晶に印加される電圧の極性を反転させて画像を表示している。例えば、１水平（１Ｈ）期間ごとに、共通電極に印加されるコモン信号の電圧と画素電極に印加される表示信号電圧とを液晶に印加される電圧の極性に対応するように切り換えることにより、液晶に印加される電圧の極性を反転させている。

#### 【０００４】

このように、液晶表示装置がライン反転方式によって駆動されると、コモン信号の周波数に合わせて、例えばコモン信号の出力電圧を安定させるためのセラミックコンデンサが伸縮するとともに、この伸縮に伴って当該セラミックコンデンサを搭載しているベース基板が振動する。ベース基板の振動に起因するコモン信号の周波数は、例えば３２０×２４０の解像度を持つＱＶＧＡでは、大凡１０ｋＨｚとなるが、これは可聴帯域の周波数と一致し、ノイズ音としてユーザに知覚されてしまう。

#### 【０００５】

このような液晶表示装置で発生するノイズ音を低減させるために、例えば、特許文献１では、コモン信号の周波数が可聴帯域外となるように、コモン信号の周波数がより高い周波数となるように制御している。

#### 【０００６】

【特許文献１】特開２００５－２３４１３９号公報

#### 【発明の開示】

#### 【発明が解決しようとする課題】

#### 【０００７】

しかしながら、コモン信号の周波数をより高くした場合には、これに同期させて画素トランジスタのオン期間も短くする必要が生じ、液晶への電圧書き込み時間を十分に得ることが難しくなるという問題が生じていた。

#### 【０００８】

本発明は、かかる従来の課題に鑑みてなされたものであり、液晶への電圧書き込み時間を十分に得ることを可能にしながらも、ノイズ音の発生を低減することが可能な液晶表示装置及びその駆動方法を提供することを目的とする。

#### 【課題を解決するための手段】

#### 【０００９】

上述の目的を達成するため、請求項１に記載の発明は、複数の走査信号線と複数のデータ信号線との交点に対応するように設けられた画素電極と、液晶を介して前記画素電極と対向するように配置された共通電極と、第一電圧と第二電圧とが交互に出力されるコモン信号を前記共通電極に所定の周波数で出力する共通電極駆動手段と、前記各走査信号線の配列順序に対応するように前記走査信号線を選択的に駆動する走査信号線駆動手段と、を備え、前記共通電極駆動手段は、隣接する走査信号線間で当該走査信号線が選択されているときに前記共通電極に印加される電圧が異なるように、且つ、前記第一電圧のデューティ長と前記第二電圧のデューティ長とが異なるように、前記コモン信号を前記共通電極に

10

20

30

40

50

出力することを特徴とする。

また、請求項 2 に記載の発明は、請求項 1 に記載の液晶表示装置において、前記共通電極駆動手段は、前記第一電圧のデューティ長と前記第二電圧のデューティ長とが所定数のフレーム毎に反転するように前記コモン信号を前記共通電極に出力することを特徴とする。

また、請求項 3 に記載の発明は、請求項 2 に記載の液晶表示装置において、前記共通電極駆動手段は、前記第一電圧のデューティ長と前記第二電圧のデューティ長とが 2 フレーム毎に反転するように前記コモン信号を前記共通電極に出力することを特徴とする。

また、請求項 4 に記載の発明は、請求項 1 から 3 の何れかに記載の液晶表示装置において、前記共通電極駆動手段は、当該走査信号線が選択されているときに前記共通電極に印加される電圧がフレーム毎に異なるように前記コモン信号を前記共通電極に出力することを特徴とする。

また、請求項 5 に記載の発明は、請求項 1 から 4 の何れかに記載の液晶表示装置において、前記コモン信号のデューティ比を可変調整する調整手段を備えたことを特徴とする。

また、請求項 6 に記載の発明は、複数の走査信号線と複数のデータ信号線との交点に対応するように設けられた画素電極と、液晶を介して前記画素電極と対向するように配置された共通電極と、を備えた液晶表示装置の駆動方法であって、第一電圧と第二電圧とが交互に出力されるコモン信号を前記共通電極に所定の周波数で出力する際に、隣接する走査信号線間で当該走査信号線が選択されているときに前記共通電極に印加される電圧が異なるように、且つ、前記第一電圧のデューティ長と前記第二電圧のデューティ長とが異なるように、前記コモン信号を前記共通電極に出力することを特徴とする。

#### 【発明の効果】

#### 【0010】

本発明によれば、液晶への電圧書き込み時間を十分に得ることを可能にしながらも、ノイズ音の発生を低減することができる。

#### 【発明を実施するための最良の形態】

#### 【0011】

以下、本発明を実施するための形態を、図面を参照して説明する。

#### 【0012】

本発明に係る液晶表示装置 1 の概略全体構成は図 1 に示すように、例えば映像メモリ 20 に記憶されている映像データに基づく映像が表示される表示パネル 10 と、表示パネル 10 の走査信号線を選択的に駆動するための走査ドライバ 11 と、表示パネル 10 のデータ信号線に表示信号電圧を供給するための信号ドライバ 12 と、表示パネル 10 の共通電極にコモン信号を出力する共通電極駆動回路 13 と、表示パネル 10 に所望の映像が表示されるように走査ドライバ 11 や信号ドライバ 12、共通電極駆動回路 13 を制御する制御部 14 と、供給される電源  $V_{cc}$  を駆動に必要な電圧に調整して各部に供給する電源調整回路 15 等を有している。なお、映像メモリ 20 には、例えば外部から外部信号として入力されてくる映像データが記憶される。

#### 【0013】

表示パネル 10 は、対向配置され、シール材 15 により接着された 2 枚の基板間 16、17 に液晶が挟持された構成となっている。そして、一方の基板 16 に、行方向に延伸配設された複数の走査信号線（例えば  $n$  本の走査信号線）と、列方向に延伸配設された複数のデータ信号線（例えば  $m$  本のデータ信号線）とを備え、走査信号線とデータ信号線との各交点近傍に図 2 に示すような表示画素が設けられて構成されている。ここで図 2 は、表示パネル 10 に設けられる複数の表示画素の内の 1 つの表示画素に対応する等価回路を示す図である。

#### 【0014】

図 2 に示す走査信号線  $G(j)$  には薄膜トランジスタ (TFT) 111 のゲート電極が接続され、データ信号線  $S(i)$  には TFT 111 のソース電極が接続されている。更に、TFT 111 のドレイン電極には画素電極が接続されている。そして、画素電極と対向

するように、他方の基板 17 に共通電極 18 が配され、画素電極と共通電極 18 との間に液晶が充填されている。さらに、このようにして構成される液晶容量  $C_{lcd}$  と並列になるように蓄積容量  $C_{cs}$  が接続されている。このような構成において、画素電極と共通電極との間に電圧が印加されると、この電圧に応じて画素電極と共通電極との間に充填された液晶の配向状態が変化して液晶層中における光の透過率が変化する。これにより、表示画素の背面に配置された図示しない光源（バックライト）からの光の透過状態が変化して映像表示が行われる。 $i = 1, 2, 3, \dots, m$ 。 $j = 1, 2, 3, \dots, n$ 。

#### 【0015】

走査ドライバ 11 は、図 2 の走査信号線  $G(j)$  が接続され、制御部 14 から出力される垂直制御信号  $V_s$  に基づいて各フレームにおける走査信号線  $G(j)$  の走査を開始するとともに、制御部 14 から出力される水平制御信号  $H_s$  に基づいて各走査信号線  $G(j)$  を個別に選択状態にする（選択的に駆動する）。

10

#### 【0016】

以下、説明を簡略化するために走査信号線の本数  $n$  を 6 本として具体的に説明するが、この本数に限定するものではない。走査ドライバ 11 は、図 3 に示すように、制御部 14 から出力される垂直制御信号  $V_s$  が入力されると、当該フレームにおける走査信号線  $G(j)$  の走査を開始する。そして、水平制御信号  $H_s$  に基づいて前段側の走査信号線  $G(1)$  から後段側の走査信号線  $G(6)$  に向かって順に走査信号線  $G(j)$  を選択する。即ち、走査ドライバ 11 は、走査信号線毎に走査信号を、TFT をオフ状態にさせるゲートオフ電圧  $V_{gl}$  から TFT をオン状態にさせるゲートオン電圧  $V_{gh}$  へ所定の時間だけ切り換える。

20

#### 【0017】

信号ドライバ 12 は、制御部 14 から出力される垂直同期信号  $V_s$ 、水平同期信号  $H_s$ 、映像データ  $Data$ 、基準クロック信号  $CLK$ 、及び極性反転信号  $P_{ol}$  に基づいて、表示パネル 10 に設けられた各データ信号線  $S(i)$  に対して、各データ信号線  $S(i)$  に対応する表示信号電圧を図 3 に示すように所定のタイミングで出力するもので、所謂走査ライン反転駆動を行う。

#### 【0018】

信号ドライバ 12 の機能ブロック構成は、図 4 に示すように、サンプリングメモリ 121、データラッチ部 122、D/A 変換回路（DAC）123、及び表示信号電圧生成回路 124 からなる。

30

#### 【0019】

サンプリングメモリ 121 は、制御部 14 から出力される水平同期信号  $H_s$  及び基準クロック信号  $CLK$  に同期して、走査信号線一本分の表示画素に対応する画素データ（1 水平期間分の画素データ）単位で、各表示画素に対応する画素データを前段側の走査信号線に対応するものから順に、画像メモリ 20 に記憶された映像データから取り込むためのものであり、データ信号線  $S(i)$  の数と同数のデータ格納領域を備えている。つまり、サンプリングメモリ 121 は、走査信号線毎に当該走査信号線に対応した画素データを取り込むとともに、当該取り込んだ画素データのそれぞれを、対応するデータ信号線  $S(i)$  のデータ格納領域に格納する。ここで、画素データには、各表示画素に表示すべき階調レベル情報が含まれ、この階調レベル情報は、表示画素毎に例えば 8 ビットのデジタルデータとして表される。そして、各データ格納領域には、この 8 ビットのデジタルデータが格納される。

40

#### 【0020】

サンプリングメモリ 121 が取り込んだ 1 水平期間分の画素データは、後段のデータラッチ部 122 からの要求にしたがって、サンプリングメモリ 121 からデータラッチ部 122 に転送される。データラッチ部 122 に画素データが転送されると、サンプリングメモリ 121 は、次の 1 水平期間分の画素データとして次の行の走査信号線に対応した画素データの取り込み状態に移る。これは、水平同期信号  $H_s$  に同期して行われる。

#### 【0021】

50

データラッチ部 122 は、水平同期信号  $H_s$  に基づいて、サンプリングメモリ 121 から 1 水平期間分の画素データを一齐に取得するとともに、取得した画素データを後段の D/A 変換回路 123 に出力する。

【0022】

D/A 変換回路 123 は、複数の DAC 部 125 及び出力アンプ回路 126 で構成され、DAC 部 125 により表示信号電圧生成回路 124 から供給される表示信号電圧が選択されることで、データラッチ部 122 から出力されてくるそれぞれの画素データが、対応するアナログ信号としての表示信号電圧に変換され、出力アンプ回路 126 によりデータ信号線  $S(i)$  へ出力される。

【0023】

また、D/A 変換回路 123 は、制御部 14 から出力される極性反転信号  $P_{ol}$  に対応するように、データラッチ部 122 から出力されたデジタル形式の画素データをアナログ電圧としての表示信号電圧に変換する。具体的には、D/A 変換回路 123 は、極性反転信号  $P_{ol}$  がハイレベルであれば、データラッチ部 122 から出力された画素データが正極性の表示信号電圧になるように D/A 変換し、極性反転信号  $P_{ol}$  がローレベルであれば、データラッチ部 122 から出力された画素データが負極性の表示信号電圧になるように D/A 変換する。換言すると、D/A 変換回路 123 は、極性反転信号  $P_{ol}$  がハイレベルであるときは、液晶に印加される電圧が正極性となるように D/A 変換し、極性反転信号  $P_{ol}$  がローレベルであるときは、液晶に印加される電圧が負極性となるように D/A 変換する。

【0024】

表示信号電圧生成回路 124 は、図 5 に示すように、それぞれが、端子 255 (電圧  $V_y$ ) と端子 256 (接地電圧  $GND$ ) との間の電圧を画素データのビット数  $p$  (本実施の形態では 8 ビット) に応じた複数の抵抗で分圧する 2 組のラダー抵抗器 31, 32 と、何れか一方のラダー抵抗器に切り換えるための複数のスイッチ  $S_{Y0}, S_{Y1}, \dots, S_{Y255}$  と、切り換えられたラダー抵抗器に対応するように、ラダー抵抗器へ印加する電圧の極性を切り換えるためのスイッチ  $S_{Ya}, S_{Yb}$  などから構成される。そして、表示信号電圧生成回路 124 は、制御部 14 から出力される極性反転信号  $P_{ol}$  に基づいて各スイッチ  $S_{Y0}, S_{Y1}, \dots, S_{Y255}$  によりラダー抵抗器を選択するとともに、ラダー抵抗器に印加する電圧の極性をスイッチ  $S_{Ya}, S_{Yb}$  により切り換え、ラダー抵抗器によって分圧されたそれぞれの電圧をこれに対応する階調レベルの表示信号電圧として電圧印加ライン  $V_0, V_1, \dots, V_{255}$  に印加する。つまり、表示信号電圧生成回路 124 は、電源回路 24 により出力されるガンマ基準電圧  $V_y$  を複数の分圧して各階調レベルに対応した表示信号電圧を生成する。

【0025】

具体的には、ラダー抵抗器 31 は、制御部 14 からの極性反転信号  $P_{ol}$  がハイレベルのときに各スイッチ  $S_{Y0}, S_{Y1}, \dots, S_{Y255}$  により当該ラダー抵抗器 31 が選択されるとともに、スイッチ  $S_{Ya}, S_{Yb}$  により端子 255a (電圧  $V_y$ ) と端子 256b (接地電圧  $GND$ ) が選択されることで、端子 255a (電圧  $V_y$ ) と端子 256b (接地電圧  $GND$ ) の間の電圧を画素データのビット数 (本実施の形態では 8 ビット) に応じた複数の抵抗  $RA_1, RA_2, \dots, RA_{255}$  で分圧し、それぞれの電圧を、例えば液晶に印加される電圧が正極性になる表示信号電圧として電圧印加ライン  $V_0, V_1, \dots, V_{255}$  に印加する。

【0026】

また、ラダー抵抗器 32 は、制御部 14 からの極性反転信号  $P_{ol}$  がローレベルのときに各スイッチ  $S_{Y0}, S_{Y1}, \dots, S_{Y255}$  により当該ラダー抵抗器 32 が選択されるとともに、スイッチ  $S_{Ya}, S_{Yb}$  により端子 256a (接地電圧  $GND$ ) と端子 255b (電圧  $V_y$ ) が選択されることで、端子 256a (接地電圧  $GND$ ) と端子 255b (電圧  $V_y$ ) の間の電圧を画素データのビット数 (本実施の形態では 8 ビット) に応じた複数の抵抗  $RB_1, RB_2, \dots, RB_{255}$  で分圧し、それぞれの電圧を、例えば

10

20

30

40

50

液晶に印加される電圧が負極性になる表示信号電圧として電圧印加ライン  $V_0$  ,  $V_1$  ,  $\dots$  ,  $V_{255}$  に印加する。

#### 【0027】

各DAC部125は、デコーダ部127と、各電圧印加ライン  $V_0$  ,  $V_1$  ,  $\dots$  ,  $V_{255}$  に接続される選択スイッチ  $SW_0$  ,  $SW_1$  ,  $\dots$  ,  $SW_{255}$  とを備えて構成されている。

#### 【0028】

そして、各選択スイッチ  $SW_0$  ,  $SW_1$  ,  $\dots$  ,  $SW_{255}$  は、第二保持部130に保持された最新のデータに基づいてデコーダ部127によりオン/オフ制御され、電圧印加ライン  $V_0$  ,  $V_1$  ,  $\dots$  ,  $V_{255}$  の何れか1本が選択される。このとき、選択された電圧印加ライン  $V_0$  ,  $V_1$  ,  $\dots$  ,  $V_{255}$  と電圧出力ライン  $SL$  とが導通されて、選択された電圧印加ライン  $V_0$  ,  $V_1$  ,  $\dots$  ,  $V_{255}$  に印加されている表示信号電圧が電圧出力ライン  $SL$  に印加される。そして、電圧出力ライン  $SL$  に印加された表示信号電圧は、出力アンプ回路126を介してデータ信号線  $S(i)$  に供給される。つまり、デジタルのデータがアナログのデータに変換されてデータ信号線  $S(i)$  に供給される。

10

#### 【0029】

共通電極駆動回路13は、制御部14から出力される極性反転信号  $P_{ol}$  に基づいて共通電極18にコモン信号  $V_{com}$  を出力するもので、図3に示すように、極性反転信号  $P_{ol}$  がハイレベルのときに液晶に印加される電圧が正極性になるように第一の共通電圧  $V_{c1}$  を印加し、極性反転信号  $P_{ol}$  がローレベル  $V_{p1}$  のときに液晶に印加される電圧が負極性になるように第二の共通電圧  $V_{c2}$  を印加する。

20

#### 【0030】

このとき、制御部14は、隣接する走査信号線に対応する表示画素毎に液晶に印加される電圧の極性が反転するように（ライン反転するように）、且つ、共通電極駆動回路13によるコモン信号  $V_{com}$  のデューティ比  $R_d$  が予め定められた値となるように、極性反転信号  $P_{ol}$  を出力する。ここで、コモン信号  $V_{com}$  のデューティ比  $R_d$  は、例えば、第一の共通電圧  $V_{c1}$  のデューティ長を  $D_1$ 、第二の共通電圧  $V_{c2}$  のデューティ長を  $D_2$  としたとき、 $R_d = D_1 : D_2$  のように定義できる。また、第一の共通電圧  $V_{c1}$  のデューティ  $Du_1$  は、 $D_1 / (D_1 + D_2)$ 、第二の共通電圧  $V_{c2}$  のデューティ  $Du_2$  は、 $D_2 / (D_1 + D_2)$  のようにそれぞれ定義でき、コモン信号  $V_{com}$  のデューティ比  $R_d$  を  $Du_1 : Du_2$  と定義してもよい。

30

#### 【0031】

ここで、共通電極駆動回路13には、コモン信号  $V_{com}$  の出力電圧を安定させるためのセラミックコンデンサ  $S_c$  と、このセラミックコンデンサ  $S_c$  を搭載するためのベース基板  $B_o$  が組み込まれている。そして、通常、ベース基板  $B_o$  のような板状の基板は、当該ベース基板  $B_o$  の形状や材質、さらには、セラミックコンデンサ  $S_c$  の搭載位置に応じた固有振動特性を有している。即ち、ベース基板  $B_o$  は、コモン信号  $V_{com}$  の振幅に伴って発生するセラミックコンデンサ  $S_c$  の伸縮周期の違いによって共振の度合いが異なるとともに、そのデューティ比の違いによっても共振の度合いが異なっている。

40

#### 【0032】

そこで、本実施の形態では、制御部14に、予め、セラミックコンデンサ  $S_c$  の伸縮周期に対するベース基板  $B_o$  の共振度合いが比較的低くなるデューティ比を設定しておき、コモン信号  $V_{com}$  でのデューティ比  $R_d$  が当該デューティ比となるように極性反転信号  $P_{ol}$  を共通電極駆動回路13に出力することで、コモン信号  $V_{com}$  の周波数がたとえ可聴帯域内にあったとしても、共振により発生するノイズ音が小さくなるように構成している。つまり、液晶への電圧書き込み時間を十分に得ることを可能にしながらも、ノイズ音の発生を低減させている。なお、制御部14は、各表示画素の液晶に印加される電圧の極性がフレーム毎に反転するように、上述したような各種制御信号を出力している。

#### 【0033】

ところで、ベース基板  $B_o$  の固有振動特性に基づいてコモン信号  $V_{com}$  のデューティ

50

比  $R_d$  を設定することにより、図 3 に示すように、コモン信号  $V_{com}$  のデューティ比  $R_d$  が  $1/2$  とは異なるとき、つまり、第一の共通電圧  $V_{c1}$  のデューティ長  $D_1$  と第二の共通電圧  $V_{ch}$  のデューティ長  $D_2$  の長さが異なるときに、その関係が各フレーム間で等しくなるような場合には、長時間にわたり各表示画素の液晶に直流電圧成分が印加されることとなり、液晶の劣化を招く可能性がある。

#### 【0034】

そこで、このような場合には、図 6 に示すように、偶数フレーム毎、例えば 2 フレーム毎に、第一の共通電圧  $V_{c1}$  のデューティ長  $D_1$  と第二の共通電圧  $V_{ch}$  のデューティ長  $D_2$  とがその時間長において反転するようにしたコモン信号  $V_{com}$  を前記共通電極に出力すれば、この反転周期に対応して液晶に印加される直流電圧成分を相殺することができ

10

#### 【0035】

例えば、図 7 に示すように、制御部 14 が共通電極駆動回路 13 に極性反転信号  $P_{ol}$  とともに図 6 に示すようなデューティ反転信号  $R_s$  を出力させる。そして、共通電極駆動回路 13 は、デューティ反転信号  $R_s$  がハイレベルの場合に、上述したように極性反転信号  $P_{ol}$  がハイレベルのときに液晶に印加される電圧が正極性になるように第一の共通電圧  $V_{c1}$  を印加し、極性反転信号  $P_{ol}$  がローレベル  $V_{p1}$  のときに液晶に印加される電圧が負極性になるように第二の共通電圧  $V_{ch}$  を印加する。また、デューティ反転信号  $R_s$  がローレベルの場合には、極性反転信号  $P_{ol}$  がハイレベルのときに液晶に印加される電圧が負極性になるように第二の共通電圧  $V_{ch}$  を印加し、極性反転信号  $P_{ol}$  がローレ

20

#### 【0036】

なお、上述の実施形態では、制御部 14 に、予め、セラミックコンデンサ  $S_c$  の伸縮周期に対するベース基板  $B_o$  の共振度合いが比較的低くなるデューティ比を設定しておき、コモン信号  $V_{com}$  でのデューティ比  $R_d$  が当該デューティ比となるように極性反転信号  $P_{ol}$  を共通電極駆動回路 13 に出力する場合について説明したが、コモン信号  $V_{com}$  の周波数は一定にしたままの状態のコモン信号  $V_{com}$  のデューティ比  $R_d$  を外部制御により可変調整可能な構成としてもよい。ノイズ音の発生度合いを確認しながらデューティ比  $R_d$  を調整することができ好ましい。例えば、極性反転制御信号  $P_{ol}$  のレベル反転タイミングと水平同期信号  $H_s$  のレベル反転タイミングとが同期するように構成するとともに、水平同期信号  $H_s$  のレベル反転タイミングを基準とした極性反転制御信号  $P_{ol}$  のレベル反転タイミングを外部制御手段によるユーザからの操作に基づいて可変調整する調整手段を備える構成とすればよい。

30

#### 【0037】

上述した実施形態は、本発明の一例に過ぎず、各機能ブロックの具体的な構成は本発明の作用効果を奏する範囲において適宜変更設計できることはいうまでもない。

#### 【図面の簡単な説明】

#### 【0038】

【図 1】液晶表示装置の概略全体構成図

40

【図 2】表示画素の等価回路の説明図

【図 3】液晶表示装置の動作を説明するためのタイミングチャート

【図 4】信号ドライバの機能ブロック構成図

【図 5】表示信号電圧生成回路の説明図

【図 6】液晶表示装置の動作を説明するためのタイミングチャート

【図 7】液晶表示装置の概略全体構成図

#### 【符号の説明】

#### 【0039】

1：液晶表示装置


10：表示パネル

50


11 : 走査ドライバ  
 12 : 信号ドライバ  
 13 : 共通電極駆動回路  
 14 : 制御部  
 15 : 電源調整回路  
 20 : 映像メモリ  
 D1 : 第一の共通電圧のデューティ長  
 D2 : 第二の共通電圧のデューティ長  
 Vc1 : 第一の共通電圧  
 Vch : 第二の共通電圧  
 Vcom : コモン信号

10


【図1】




【図2】




【図 3】




【図 4】




【図 5】



【図 6】



【図 7】



---

フロントページの続き

F ターム(参考) 5C080 AA10 BB05 DD12 FF01 FF11 JJ02 JJ03 JJ04

|                |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         |         |            |
|----------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|---------|------------|
| 专利名称(译)        | 液晶显示装置及其驱动方法                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |         |            |
| 公开(公告)号        | <a href="#">JP2010020074A</a>                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           | 公开(公告)日 | 2010-01-28 |
| 申请号            | JP2008180117                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            | 申请日     | 2008-07-10 |
| [标]申请(专利权)人(译) | 卡西欧计算机株式会社                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              |         |            |
| 申请(专利权)人(译)    | 卡西欧计算机有限公司                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              |         |            |
| [标]发明人         | 鈴木敏之                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    |         |            |
| 发明人            | 鈴木 敏之                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   |         |            |
| IPC分类号         | G09G3/36 G09G3/20 G02F1/133                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             |         |            |
| FI分类号          | G09G3/36 G09G3/20.624.D G09G3/20.611.C G09G3/20.621.B G02F1/133.550                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     |         |            |
| F-TERM分类号      | 2H093/NA16 2H093/NA32 2H093/NA33 2H093/NA34 2H093/NA53 2H093/NC03 2H093/NC10 2H093/NC12 2H093/NC18 2H093/NC21 2H093/NC29 2H093/NC34 2H093/NC35 2H093/ND60 2H093/NH06 2H093/NH16 2H193/ZA04 2H193/ZC02 2H193/ZC15 2H193/ZC20 2H193/ZD23 2H193/ZF03 2H193/ZF22 2H193/ZF36 2H193/ZF59 5C006/AC25 5C006/AC27 5C006/AC28 5C006/AF42 5C006/AF44 5C006/BB16 5C006/BC06 5C006/FA31 5C080/AA10 5C080/BB05 5C080/DD12 5C080/FF01 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 2H193/ZA07 2H193/ZB08 2H193/ZB14 2H193/ZC04 2H193/ZC16 2H193/ZC25 2H193/ZF04 2H193/ZF05 2H193/ZF13 2H193/ZF16 2H193/ZF21 2H193/ZF34 2H193/ZF35 2H193/ZG02 2H193/ZP20 |         |            |
| 外部链接           | <a href="#">Espacenet</a>                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               |         |            |

## 摘要(译)

解决的问题：提供一种液晶显示装置及其驱动方法，该液晶显示装置及其驱动方法能够减少噪声的产生，同时使得有足够的时间将电压写入液晶。设置为与多条扫描信号线和多条数据信号线的交叉点相对应的像素电极，布置成面对像素电极的公共电极和第一公共电压 $V_{cl}$ 。并且，用于以预定频率向第二公共电极输出与第二公共电压 $V_{ch}$ 交替输出的公共信号 $V_{com}$ 和扫描信号线的公共电极驱动装置，以对应于扫描信号线的布置顺序。以及一种扫描信号线驱动装置，用于选择性地驱动公共电极驱动装置，其中当选择扫描信号线时，公共电极驱动装置的电压在相邻的扫描信号线之间施加到公共电极的电压不同。输出公共信号 $V_{com}$ ，使得第一公共电压 $V_{cl}$ 的占空比长度 $D1$ 和第二公共电压 $V_{ch}$ 的占空比长度 $D2$ 不同。[选择图]图3

