(19) **日本国特許庁(JP)**

(12) 特許 公報(B2)

(11)特許番号

特許第4230856号 (P4230856)

最終頁に続く

(45) 発行日 平成21年2月25日(2009.2.25)

(24) 登録日 平成20年12月12日(2008.12.12)

| (51) Int.Cl. | F I | | |
|--|-------------------------------|-------------------------|--|
| GO2F 1/136 | <i>8 (2006.01)</i> GO2F | 1/1368 | |
| HO1L 21/28 | (2006.01) HO1L | 21/28 3 O 1 R | |
| HO1L 21/320 | 5 (2006.01) HO1L | 21/88 R | |
| HO1L 23/52 | (2006.01) HO1L | 21/90 A | |
| HO1L 21/768 | (2006.01) HO1L | 29/58 G | |
| | | 請求項の数 5 (全 15 頁) 最終頁に続く | |
| (21) 出願番号 特願2003-301680 (P2003-301680) (73) 特許権者 501426046 | | | |
| (22) 出願日 | 平成15年8月26日 (2003.8.26) | エルジー ディスプレイ カンパニー リ | |
| (65) 公開番号 | 特開2004-133422 (P2004-133422A) | ミテッド | |
| (43) 公開日 | 平成16年4月30日 (2004.4.30) | 大韓民国 ソウル, ヨンドゥンポーク, ヨ | |
| 審査請求日 | 平成16年6月4日 (2004.6.4) | イドードン 20 | |
| 審判番号 | 不服2007-18360 (P2007-18360/J1) | (74) 代理人 100110423 | |
| 審判請求日 | 平成19年7月2日 (2007.7.2) | 弁理士 曾我 道治 | |
| (31) 優先権主張番号 | 2002-052660 | (74) 代理人 100084010 | |
| (32) 優先日 | 平成14年9月3日 (2002.9.3) | 弁理士 古川 秀利 | |
| (33) 優先権主張国 | 韓国(KR) | (74) 代理人 100094695 | |
| | | 弁理士 鈴木 憲七 | |
| | | (74) 代理人 100111648 | |
| | | 弁理士 梶並 順 | |
| | | | |
| | | | |

(54) 【発明の名称】液晶表示装置用アレイ基板とその製造方法

(57)【特許請求の範囲】

【請求項1】

基板上に保護層を形成する段階と;

前記保護層上に、第1金属バッファー層と当該第1金属バッファー層上部の銅との二重層でゲート電極と、ゲート電極と連結したゲート配線と、ゲート配線から延びたゲートパッドを形成する段階と;

前記ゲート電極、ゲート配線及びゲートパッド電極上部に第1絶縁膜を形成する段階と ;

前記ゲート電極上部の第 1 絶縁膜上にアクティブ層とオーミックコンタクト層を形成する段階と;

前記オーミックコンタクト層と接触して、第2金属バッファー層<u>と当該第2金属バッファー層上部の銅と</u>の二重層であるソース電極及びドレイン電極と、ソース電極と連結したデータ配線と、データ配線から延びたデータパッドを形成する段階と;

ソース電極とドレイン電極及びデータ配線が形成された基板の全面に、前記ドレイン電極と、ゲートパッドとデータパッドの一部を露出する保護膜を形成する段階と:

前記露出されたドレイン電極と接触する透明画素電極と、ゲートパッドと接触する透明 ゲートパッド電極端子と、データパッドと接触する透明データパッド電極端子を形成する 段階と;

を含み、

前記第1金属バッファー層は、タンタル(Ta)とチタン(Ti)のうち選択された一

つであり、

前記保護層は、窒化シリコン(S i N_x)または酸化シリコン(S i O_2)とベンゾシクロブテン(B C B D) またはアクリル系樹脂との二重層で形成された

ことを特徴とする液晶表示装置用アレイ基板の製造方法。

【請求項2】

前記第2金属バッファー層は、前記オーミックコンタクト層と前記銅との反応を防ぐことができる物質で形成された

ことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。

【請求項3】

前記第2バッファー金属層を形成する物質は、タンタル(Ta)、チタン(Ti)、クロム(Cr)、モリブデン(Mo)、ニッケル(Ni)、タングステン(W)で構成された金属グループのうち選択された一つで形成された

ことを特徴とする請求項2に記載の液晶表示装置用アレイ基板の製造方法。

【請求項4】

前記ゲート配線の一部上部に前記ソース電極及びドレイン電極と同一層同一物質でアイランド状のソース・ドレイン金属層を形成する段階をさらに含む

ことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。

【請求項5】

前記ソース・ドレイン金属層は、前記保護膜をエッチングして構成したコンタクトホールを通じて前記画素電極と接触する段階をさらに含む

ことを特徴とする請求項4に記載の液晶表示装置用アレイ基板の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、液晶表示装置(liquid crystal display device)に係り、銅を含んだ二重金属層で形成されたゲート電極とソース電極及びドレイン電極を含む液晶表示装置用アレイ基板とその製造方法に関する。

【背景技術】

[0002]

図1は、液晶表示装置用アレイ基板の一部を示した拡大平面図である。基板21上にスイッチング素子である薄膜トランジスタTがマトリックス形態で配置されており、このような複数の薄膜トランジスタTを交差するゲート配線33とデータ配線53が形成されている。前記ゲート配線33の一端にはゲートパッド電極35が形成されていて、前記ゲートパッド電極35はゲート配線33に比べて大きな幅を有するように構成される。前記データ配線53の一端にはデータパッド電極55が形成されていて、前記データパッド電極55もデータ配線53に比べて大きな幅を有するように形成される。

[0003]

前記ゲートパッド電極35とデータパッド電極55は、各々外部の信号を直接受ける手段である透明なゲートパッド電極端子71及びデータパッド電極端子73と接触して構成される。この時、前記ゲート配線33とデータ配線53が交差して定義される領域を画素領域Pという。前記ゲート配線33の一部上部にストレージキャパシターCが構成されて、前記画素領域Pに構成された透明な画素電極69と回路的に並列に連結する。前記薄膜トランジスタTは、ゲート電極31、ソース電極49及びドレイン電極51と、前記ゲート電極31上部に構成されたアクティブ層39で形成される。

[0004]

前述した構成において、前記キャパシターCは、ゲート配線33の一部を第1キャパシター電極として、前記ゲート配線33の一部上部に配置し、前記ソース電極49及びドレイン電極51と同一層同一物質で形成されたソース・ドレイン金属層57を第2キャパシター電極とする。前記ソース・ドレイン金属層57は、前記画素電極69とコンタクトホール63を通じて接触される。

10

20

30

40

[0005]

前述した構成のうち、前記ゲート電極 3 1、ゲート配線 3 3 及びゲートパッド電極 3 5 は、信号遅延を防止するために、低抵抗金属であるアルミニウム(A 1)(またはアルミニウム合金)を用い、アルミニウム(またはアルミニウム合金)の短所を補完するために、一般的にはアルミニウム(またはアルミニウム合金)に別途の金属層を積層して構成する。

[0006]

前記ソース電極 4 9 及びドレイン電極 5 1 と、データ配線 5 3 と、データパッド電極 5 5 も、抵抗値を低くめるために、アルミニウムを用いる場合があり、この場合には、アルミニウム(またはアルミニウム合金)の上部と下部に別途の金属層をさらに構成する。

[0007]

以下、図2Aないし図2Jと図3Aないし図3Jを参照しながら、従来例による液晶表示装置用アレイ基板の製造工程を説明する。まず、図2Aないし図2Jは、図1のII・II 線に沿って切断したものであって、薄膜トランジスタとゲート配線を従来の工程順序に従って製造する工程を示した工程断面図である。また、図3Aないし図3Jは、図1のIII-III 線に沿って切断したものであって、ゲートパッドとデータパッドを従来の工程順序に従って製造する工程を示した工程断面図である。

[0008]

一般的に、ゲート配線、ゲート電極及びゲートパッド電極は、アルミニウムを含む二重金属層で形成する。このようにする理由は、アルミニウム(Al)が、抵抗は小さいが化学的に耐蝕性が弱く、後続の高温工程でヒルロック(hillock)形成することによる配線欠陥問題を引き起こすために、耐蝕性が強いモリブデン(Mo)やクロム(Cr)等の金属を積層するものである。

[0009]

以下、ゲート電極、ゲート配線及びゲートパッド電極を形成する工程を説明する。図2A及び図3Aに示したように、基板21上に、アルミニウム(A1)またはアルミニウム合金(A1Nd)を蒸着した第1金属層23aと、第1金属層23aの上部にモリブデン(Mo)を蒸着した第2金属層23bを積層して形成する。続いて、前記第2金属層23bの上部にフォトレジスト(photoresist:以下"PR"と称する)を塗布してPR層25を形成する。

[0010]

次に、前記PR層25の上部に、透過部Aと遮断部Bに定義されたマスクMを配置させ、マスクMの上部に光を照射して下部のPR層25を露光する工程を行う。続いて、前記露光されたPR層25を現像する工程を行う。

[0011]

図2B及び図3Bに示したように、現像されて残った残留PR層27間に下部の第2金属層23bが露出される。この時、前記残留PR層27は、ベーク(bake)過程を経て、半円形状で構成される。

[0012]

次に、図2C及び図3Cに示したように、前記残留PR層27間に露出された第1金属層23aとその下部の第2金属層23bをエッチングすれば、パターニングされた第2金属層29bがパターニングされた第1金属層29aの上にかかるオーバーハング(over hang)現象が起こる。これは、エッチングでパターニングされた第1金属層29aであるアルミニウム(A1)またはアルミニウム合金層がパターニングされた第2金属層29bであるモリブデン(Mo)層より速くエッチングされる特性があるためである。

[0013]

このような形状は、次の工程で形成される絶縁膜(図示せず)の蒸着不良の原因になるために、前記パターニングされた第1金属層29aと第2金属層29bの側面が連続的なテーパー(taper)になるように構成する工程がさらに必要である。

[0014]

50

10

20

30

したがって、図2 D 及び図3 D に示したように、乾式エッチング方式で残留 P R 層 2 7 の両側(平面的に周りである)とその下部の第1金属層29 a 及び第2金属層29 b をエッチングする工程を行う。この時、残留 P R 層 2 7 は、その形態をそのまま維持しながら削られる。このようにすれば、先に説明した通り、前記第1金属層29 a と第2金属層29 b の両側面が連続的にテーパー付けられた形状になる。

[0015]

前記乾式エッチング工程が完了すれば、残留 P R 層 2 7 を除去する工程を行う。結果的に、図 2 E 及び図 3 E に示したように、モリブデン / アルミニウム (またはアルミニウム合金) (Mo / Al (Al Nd))の二重層でゲート電極 3 1 と、ゲート電極 3 1 に連結されて一端にゲートパッド電極 3 5 を含むゲート配線 3 3 を形成できる。

[0016]

次に、図2Fないし図2J及び図3Fないし図3Jは、前記図2Aないし図2E及び図3Aないし図3Eに続く工程である。図2F及び図3Fに示したように、前記ゲート電極31と、ゲート配線33と、ゲートパッド電極35が形成された基板21の全面に、窒化シリコン(SiN $_{\rm X}$)と酸化シリコン(SiO $_{\rm 2}$)を含む無機絶縁物質グループのうち選択された一つを蒸着して、第1絶縁膜であるゲート絶縁膜37を形成する。

[0017]

続いて、前記ゲート電極 3 1 上部のゲート絶縁膜 3 7 上に、非晶質シリコン(a.Si:H)と不純物が含まれた非晶質シリコン(n+a.Si:H)を積層してパターニングして、アクティブ層 3 9 とオーミックコンタクト層 4 1 を形成する。

[0018]

次に、図2G及び図3Gに示したように、前記オーミックコンタクト層41が形成された基板21の全面に、モリブデン(Mo)とアルミニウム(A1)とモリブデン(Mo)を順に蒸着して、第3金属層43、第4金属層45、第5金属層47を積層する。

[0019]

次に、図2 H 及び図3 H に示したように、前記第3 金属層、第4 金属層、第5 金属層を同時にパターニングして、モリブデン / アルミニウム / モリブデン (M o / A 1 / M o) の3 重金属層で構成されて、前記オーミックコンタクト層41と接触して相互に離隔されたソース電極49とドレイン電極51を形成する。同時に、前記ソース電極49と連結して一端にデータパッド55を含むデータ配線53を形成する。また、同時に、前記ゲート配線33の一部上部にアイランド状のソース・ドレイン金属層57を形成する。

[0020]

前記ソース電極 4 9 及びドレイン電極 5 1 とデータ配線 5 3 をモリブデン (M o) やクロム (C r) のように抵抗値が大きい金属を単一層として大面積基板を製作するようになれば、信号遅延により液晶パネルの全面に対して同一な画質を有する画像を得ることができない。

[0021]

反面、前記ソース電極49及びドレイン電極51と、データ配線53の抵抗値が小さいほど信号の流れが円滑になるために大面積アレイ基板を製作することに適している。したがって、これを解決するために、前述したように、前記ソース電極49及びドレイン電極51と、データ配線53を低抵抗配線で形成することが必要である。

[0022]

ところが、低抵抗配線であるアルミニウム層の上部と下部に各々構成されたモリブデン層のうち、前記下部モリブデン層は前記アルミニウム金属層が前記アクティブ層39またはオーミックコンタクト層41に深く入り込むスパイキング(spiking)現象を防止するために形成して、前記上部モリブデン層は以後の工程で形成される透明電極と前記アルミニウム層間のコンタクト抵抗を減らすための目的で形成するものである。このような理由で、前記ソース電極49及びドレイン電極51と、データ配線53を三重層(Mo/A1/Mo)に構成した。

[0023]

10

20

30

40

前述した工程に続いて、前記ソース電極49とドレイン電極51間に露出されたオーミックコンタクト層41をエッチングして下部のアクティブ層39を露出する。図2I及び図3Iに示したように、前記ソース電極49及びドレイン電極51が形成された基板21の全面に絶縁物質を蒸着して、第2絶縁膜である保護膜59を形成する。

[0024]

前記保護膜59をエッチングしてドレイン電極51の一部を露出するドレインコンタクトホール61と、ソース・ドレイン金属層の一部を露出するストレージコンタクトホール63と、前記ゲートパッド電極35を露出するゲートパッド電極コンタクトホール65と、前記データパッド電極37を露出するデータパッドコンタクトホール67を形成する。

[0025]

図2 J 及び図3 J に示したように、前記保護膜59が形成された基板21の全面にインジウム-スズ-オキサイド(ITO)とインジウム-ジンク-オキサイド(IZO)を含んだ透明導電性金属グループのうち選択された一つを蒸着してパターニングして、前記ドレイン電極51と前記ソース・ドレイン金属層57と接触する透明な画素電極69を形成する。

[0026]

同時に、前記ゲートパッド電極35と接触するゲートパッド電極端子71と、前記データパッド電極55と接触するデータパッド電極端子73を形成する。前述したような工程で従来例のアレイ基板を製作できる。

【発明の開示】

【発明が解決しようとする課題】

[0027]

しかしながら、前記工程は、5マスク工程で製作されることができるが、前記ゲート電極とゲート配線は2回のエッチング工程、すなわち、湿式エッチング工程とテーパー(taper)を形成するための乾式エッチング工程を行うために工程が遅れる。

[0028]

また、従来の工程のうち、ソース電極 4 9 及びドレイン電極 5 1 と、データ配線 5 3 とデータパッド電極 5 5 は、3 重金属層を混酸溶液で一括エッチングして形成するが、エッチング時にエッチング溶液により電池反応(ガルバニック反応)が発生し、この時、モリブデン(Mo)の厚さが厚いほど電池反応による影響を克服できない。

[0029]

特に、電池反応により下部モリブデン層がオーバーエッチングされて前記保護層を形成する工程でアルミニウム層が崩れて下部のアクティブ層と接触する。この時、前記アルミニウム層とアクティブ層が反応して漏れ電流が増加して素子の動作特性が低下する原因になる。

[0030]

以下、図4を参照して説明する。図4は、図2JのD部を拡大した断面図である。図示したように、アルミニウム層45を挟んで上部と下部に構成されたモリブデン(Mo)43、47がオーバーエッチングされる現象(図4のE部)が発生する。

[0031]

このような現象は、前記ソース電極及びドレイン電極(49、図2Jの51)と、データ配線(図2Jの53)と、データパッド電極(図3Jの55)が形成された基板の全面に、保護膜59を形成する過程で前記アルミニウム層45のオーバーエッチングにより保護膜が正しく形成されない場合がある。

[0032]

また、前記アルミニウム層が上部に形成された保護層 5 9 に押さえられて下部のアクティブ層 3 9 またはオーミックコンタクト層 4 1 と接触する。このような場合には、相互拡散作用による漏れ電流の上昇により素子(薄膜トランジスタ)の動作が低下する問題がある。

[0033]

10

20

30

40

10

20

30

40

50

本発明は前述したような問題を解決するための目的で案出されたものであって、前記ゲート電極とソース電極及びドレイン電極を構成する時、銅層とその下部にバッファー金属層を含む二重金属層で構成する。この時、前記ゲート電極として銅と一緒に用いられるバッファー金属層は、基板との密着性が良くなければならない。

[0034]

また、前記ソース電極及びドレイン電極として銅と一緒に用いられるバッファー金属層は、下部オーミックコンタクト層と銅との反応を防ぐことができる金属ならば良い。

[0035]

前記のように銅を含んだ二重金属層でゲート及びドレイン電極を形成すれば、ゲート電極を形成する工程でエッチング工程を2度にかけて行う必要がなくて、前記ソース電極及びドレイン電極をアルミニウムを含む三重金属層で形成した時発生した漏れ電流問題を解決できる。

【課題を解決するための手段】

[0036]

前述したような目的を達成するための液晶表示装置用アレイ基板の製造方法は、基板上 に保護層を形成する段階と;前記保護層上に、第1金属バッファー層と当該第1金属バッ ファー層上部の銅との二重層でゲート電極と、ゲート電極と連結したゲート配線と、ゲー ト配線から延びたゲートパッドを形成する段階と;前記ゲート電極、ゲート配線及びゲー トパッド電極上部に第1絶縁膜を形成する段階と;前記ゲート電極上部の第1絶縁膜上に アクティブ層とオーミックコンタクト層を形成する段階と;前記オーミックコンタクト層 と接触して、第2金属バッファー層と当該第2金属バッファー層上部の銅との二重層であ るソース電極及びドレイン電極と、ソース電極と連結したデータ配線と、データ配線から 延びたデータパッドを形成する段階と;ソース電極とドレイン電極及びデータ配線が形成 された基板の全面に、前記ドレイン電極と、ゲートパッドとデータパッドの一部を露出す る保護膜を形成する段階と;前記露出されたドレイン電極と接触する透明画素電極と、ゲ ートパッドと接触する透明ゲートパッド電極端子と、データパッドと接触する透明データ パッド電極端子を形成する段階と;を含み、前記第1金属バッファー層は、タンタル(T a)とチタン(Ti)のうち選択された一つであり、前記保護層は、窒化シリコン(Si N_x) または酸化シリコン (SiO₂) とベンゾシクロブテン (BCB) またはアクリル系 樹脂との二重層で形成されたことを特徴とする。

【発明の効果】

[0044]

本発明によって液晶表示装置用アレイ基板を製作すれば、第一に銅を含んだ二重金属層が同一なエッチング液により一括エッチングされるので工程時間を短縮することができる効果がある。

[0045]

また、ドレイン電極を形成する金属と下部のアクティブ層とが反応しないために薄膜トランジスタの動作特性を改善できる効果がある。

[0046]

さらに、ゲート物質とソース及びドレイン物質として低抵抗銅を用いたために大面積液 晶パネルを製作できる効果がある。

【発明を実施するための最良の形態】

[0047]

以下、添附した図面を参照しながら本発明による望ましい実施例を説明する。

- - 第1実施例 - -

本発明の第1実施例は、ゲート電極とソース電極及びドレイン電極を形成する時銅を含む二重金属層で形成することを特徴とする。

[0048]

以下、図5Aないし図5Iと図6Aないし図6Iを参照して、本発明によるアレイ基板

の製造工程を説明する。(本発明の平面図は従来の平面図と同一であるためこれを利用して、同一な構成の図面符号は従来の番号に100番を加えて表示する。)

[0049]

図5 A ないし図5 I は、図1の切断線II-II と対応するものであって、薄膜トランジスタとゲート配線を形成する工程を、本発明の工程順序に従って示した工程断面図である。また、図6 A ないし図6 I は、図1の切断線III-III と対応するものであって、ゲートパッド電極とデータパッド電極を、本発明の工程順序に従って示した工程断面図である。

[0050]

まず、基板121上に、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ニッケル(Ni)またはこれらの合金を含む導電性金属グループのうち選択された一つを蒸着して第1金属層123aを形成し、第1金属層123aの上部に銅(Cu)を蒸着した第2金属層123bを積層して形成する。この時、銅の下部に金属層をさらに構成する理由は、前記銅がガラス基板と接触特性がよくないためにこれを解決するためである。続いて、前記第2金属層123bの上部にフォトレジスト(photoresist:以下"PR"と称する)を塗布してPR層125を形成する。

[0051]

次に、前記PR層125の上部に透過部Aと遮断部Bに定義されたマスクMを配置させ、マスクMの上部に光を照射して下部のPR層125を露光する工程を行う。続いて、前記露光されたPR層125を現像する工程を行う。

【 0 0 5 2 】

図5B及び図6Bに示したように、現像されて残った残留PR層127間に下部の第2金属層123bが露出される。この時、前記残留PR層127はベーク(bake)過程を経て、半円形状で構成される。

[0053]

図 5 C 及び図 6 C に示したように、前記残留 P R 層 1 2 7 間に露出された第 2 金属層 1 2 3 b とその下部の第 1 金属層 1 2 3 a を湿式エッチングすれば、パターニングされた第 1 金属層 1 2 9 a と銅(C u)である第 2 金属層 1 2 9 b の側面が連続的にテーパー付けられるように構成される。

[0054]

続いて、前記残留PR層を除去したら、図5D及び図6Dに示したように、上部銅及び下部バッファー(buffer)金属層(Cu/Ta,Ti,Cr,Mo,W,Niのうち選択された一つ)の二重層である、ゲート電極131と、ゲート電極131に連結して一端にゲートパッド電極135を含むゲート配線133を形成できる。

[0055]

前記ゲート電極と、ゲート配線と、ゲートパッド電極を形成する工程に続いて、次に、図5 E ないし図5 I 及び図6 E ないし図6 I を参照して、本発明による液晶表示装置用アレイ基板の製造工程を説明する。

[0056]

図 5 E 及び図 6 E に示したように、前記ゲート電極 1 3 1 とゲート配線 1 3 3 等が形成された基板 1 2 1 の全面に、第 1 絶縁膜であるゲート絶縁膜 1 3 7 を形成する。前記ゲート絶縁膜 1 3 7 は、窒化シリコン(SiN_X)と酸化シリコン(SiO₂)を含む無機絶縁物質グループのうちから選択された一つを蒸着して形成する。

[0057]

次に、前記ゲート電極 1 3 1 上部のゲート絶縁膜 1 3 7 上に、アイランド状でアクティブ層 1 3 9 (active layer)とオーミックコンタクト層 1 4 1 (ohmic contact layer)を形成する。前記アクティブ層 1 3 9 は、一般的に純粋な非晶質シリコン (a - Si: H)で形成し、前記オーミックコンタクト層 1 4 1 は不純物が含まれた非晶質シリコン (n + a - Si: H)で形成する。

10

20

30

40

[0058]

次に、図5F及び図6Fに示したように、前記オーミックコンタクト層141が形成された基板121の全面に、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、ニッケル(Ni)等を含む導電性金属グループのうち選択された一つを蒸着した第3金属層143を形成し、前記第3金属層143の上部に銅(Cu)を蒸着した第4金属層145を形成する。この時、前記第3金属層143は、前記銅である第4金属層145と半導体層が直接接触して相互反応することを防止できる。

[0059]

次に、図5G及び図6Gに示したように、前記第3金属層と第4金属層を湿式エッチングして、銅を含んだ二重金属層で構成されたソース電極149とこれとは所定間隔離隔されたドレイン電極151と、前記ソース電極149と連結して一端にデータパッド155を含むデータ配線153を形成する。同時に、ゲート配線133の一部上部にアイランド状でソース・ドレイン金属層157を形成する。続いて、前記ソース電極149とドレイン電極151間の離隔された領域間に露出されたオーミックコンタクト層141をエッチングして下部のアクティブ層139を露出する。

[0060]

次に、図 5 H及び図 6 Hに示したように、前記ソース電極 1 4 9 及びドレイン電極 1 5 1 が形成された基板 1 2 1 の全面に、窒化シリコン(S i O_2)と酸化シリコン(S i N_X)を含んだ無機絶縁物質グループのうちから選択された一つを蒸着したり、ベンゾシクロプテン(B C B) とアクリル系樹脂を含んだ有機絶縁物質グループのうち選択された一つまたはこれらの二重層で蒸着 / 塗布して保護膜 1 5 9 を形成する。

[0 0 6 1]

前記保護膜159をパターニングして、前記ドレイン電極151の一部を露出するドレインコンタクトホール161と前記ソース・ドレイン金属層157を露出するストレージコンタクトホール163と前記ゲートパッド電極135の一部を露出するゲートパッド電極コンタクトホール165と、前記データパッド電極137を露出するデータパッドコンタクトホール167を形成する。

[0062]

次に、図5 I 及び図6 I に示したように、前記保護膜159上に、インジウム・スズ・オキサイド(I T O)とインジウム・ジンク・オキサイド(I Z O)を含んだ透明導電性金属グループのうち選択された一つを蒸着して、前記ドレイン電極151とソース・ドレイン金属層157と接触する画素電極169と、前記ゲートパッド電極135と接触するゲートパッド電極端子171と、前記データパッド電極137と接触するデータパッド電極端子173を形成する。

[0063]

前述したような工程で本発明の第1実施例によるアレイ基板を製作できる。前述したように、ゲート電極とソース電極及びドレイン電極を形成する時、低抵抗特性を有した銅を用いれば、工程時間を短縮することができて素子の動作特性を改善できる。

[0064]

第1実施例は、銅と金属バッファー層の二重金属層を用いることによって銅の短所を補完した。すなわち、銅はガラス基板との接触特性がよくなく、前記オーミックコンタクト層と接触すれば相互拡散による漏れ電流特性が大きくなるために、これを防止するために、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ニッケル(Ni)等の金属をバッファー層として用いた。

[0065]

- - 第 2 実施例 - -

本発明の第2実施例の特徴は、前記ゲート電極を形成する前に、基板の全面に絶縁膜で保護層を形成するものである。図7A及び図7Bを参照して説明する。図7Aと図7Bは、各々図1のII-II 及びIII-III に対応した本発明の第2実施例による液晶表示装置用アレイ基板を示した断面図である。

10

20

30

40

[0066]

図示したように、基板 1 2 1 上に、保護層 (buffer layer) 1 3 0 を形成 し、前記保護層130の上に上部銅(Cu)と下部バッファー金属層(Ti,Ta,W, Cr, Ni, Moのうち選択された一つ)で構成された二重金属層であるゲート電極13 1と、これに連結して一端にゲートパッド135を含むゲート配線133を形成する。前 記 ゲ ー ト 電 極 1 3 1 と ゲ ー ト 配 線 1 3 3 を 含 む 基 板 1 2 1 の 全 面 に ゲ ー ト 絶 縁 膜 1 3 7 を 形成する。

[0067]

前記ゲート電極131上部のゲート絶縁膜137上にはアクティブ層139とオーミッ クコンタクト層141を形成し、前記オーミックコンタクト層141と接触して相互に離 隔されて上部銅(Cu)と下部バッファー金属層(Ti,Ta,W,Cr,Ni,Moの うち選択された一つ)の二重層であるソース電極149及びドレイン電極151と、ソー ス電極149に連結されて一端にはデータパッド155を含むデータ配線153を形成す る。この時、前記ソース電極149及びドレイン電極151と同一層同一物質で前記ゲー ト配線133の一部上部にアイランド状のソース・ドレイン金属層157を形成する。

前記ソース電極149及びドレイン電極151が形成された基板121の全面にドレイ ン電極151の一部を露出する保護膜159を形成する。また、前記保護膜159は、ゲ ートパッド135とデータパッド155を露出するコンタクトホール(contact hole)を含んでいる。前記保護膜159の上部には前記ドレイン電極151と接触す る画素電極169と、前記ゲートパッド135と接触するゲートパッド電極端子171と 、前記データパッド電極155と接触するデータパッド電極端子173を形成する。

[0069]

前述した構成において、前記保護層130に窒化シリコン(SiNx)または酸化シリ コン(SiO₂)を含む無機絶縁物質グループのうち選択された一つと、ベンゾシクロブ テン(BCB)とアクリル系樹脂を含んだ有機絶縁物質グループのうち選択された一つま たはこれらの二重層を蒸着または塗布して用いる。

[0070]

保護層130によりゲート電極131として銅と一緒に金属バッファー層に用いたモリ ブデン(Mo)、クロム(Cr)、タングステン(W)、ニッケル(Ni)以外に、チタ ン(Ti)、タンタル(Ta)をさらに用いることができる。すなわち、前記基板121 上に保護層130を形成することによって、前記チタン(Ti)とタンタル(Ta)をエ ッチングするエッチング液が基板121に触れないようになるためにこれらを用いること ができる。前述したような構成で本発明の第2実施例による液晶表示装置用アレイ基板を 製作できる。

【産業上の利用可能性】

[0071]

本発明によって液晶表示装置用アレイ基板を製作すれば、第一に、銅を含んだ二重金属 層が同一なエッチング液により一括エッチングされるので工程時間を短縮することができ る効果がある。また、第二に、ドレイン電極を形成する金属と下部のアクティブ層と反応 しないために薄膜トランジスタの動作特性を改善できる効果がある。さらに、第三に、ゲ ート物質とソース及びドレイン物質として低抵抗銅を用いたために大面積液晶パネルを製 作できる効果がある。

【図面の簡単な説明】

[0072]

【図1】液晶表示装置用アレイ基板の一部を示した平面図である。

【図2A】図1のII-II 線に沿って切断して従来の工程順序に従って説明するため の工程断面図である。

【図2B】図2Aに続く工程断面図である。

【図2C】図2Bに続く工程断面図である。

10

20

30

40

```
【図2D】図2Cに続く工程断面図である。
【図2E】図2Dに続く工程断面図である。
【図2F】図2Eに続く工程断面図である。
【図2G】図2Fに続く工程断面図である。
【図2H】図2Gに続く工程断面図である。
【図2Ⅰ】図2日に続く工程断面図である。
【図2」】図2Ⅰに続く工程断面図である。
【図3A】図1のIII-III 線に沿って切断して従来の工程順序を説明するための
工程断面図である。
                                             10
【図3B】図3Aに続く工程断面図である。
【図3C】図3Bに続く工程断面図である。
【図3D】図3Cに続く工程断面図である。
【図3E】図3Dに続く工程断面図である。
【図3F】図3Eに続く工程断面図である。
【図3G】図3Fに続く工程断面図である。
【図3H】図3Gに続く工程断面図である。
【図3Ⅰ】図3日に続く工程断面図である。
【図3 」】図3 Iに続く工程断面図である。
【図4】図2」のDを拡大した拡大断面図である。
                                             20
【図5A】図1の切断線II-II と対応して本発明の工程順序を説明するための工程
断面図である。
【図5B】図5Aに続く工程断面図である。
【図50】図5日に続く工程断面図である。
【図5D】図5Cに続く工程断面図である。
【図5 E】図5 Dに続く工程断面図である。
【図5F】図5Eに続く工程断面図である。
【図5G】図5Fに続く工程断面図である。
【図5日】図5日に続く工程断面図である。
【図5Ⅰ】図5日に続く工程断面図である。
                                             30
【図6A】図1の切断線III-III と対応して本発明の工程順序を説明するための
工程断面図である。
【図6B】図6Aに続く工程断面図である。
【図6C】図6Bに続く工程断面図である。
【図6D】図6Cに続く工程断面図である。
【図6E】図6Dに続く工程断面図である。
【図6F】図6Eに続く工程断面図である。
【図6G】図6Fに続く工程断面図である。
【図6H】図6Gに続く工程断面図である。
【図6Ⅰ】図6日に続く工程断面図である。
                                             40
【図7A】図1のII-II 線に対応して本発明の第2実施例による液晶表示装置用ア
レイ基板を示した断面図である。
【図7B】図1のIII-III 線に対応して本発明の第2実施例による液晶表示装置
用アレイ基板を示した断面図である。
【符号の説明】
[0073]
```

1 2 1 : 基板

1 3 1 : ゲート電極

133:ゲート配線

135:ゲートパッド電極 1 3 7 : ゲート絶縁膜

1 3 9 : アクティブ層

141:オーミックコンタクト層

1 4 9 : ソース電極1 5 1 : ドレイン電極1 5 3 : デート配線


155:データパッド電極

157:ソース - ドレイン金属層


1 5 9:保護膜 1 6 9:画素電極

171:ゲートパッド電極端子173:データパッド電極端子


【図1】




【図2A】




【図2B】




【図2C】




【図2D】




【図2E】




【図2F】




【図2G】




【図2H】




【図2I】




【図2J】




【図3C】




【図3D】




【図3E】




【図3F】




【図3A】




【図3B】




【図3G】




【図3H】




【図3I】




【図5B】




【図5C】




【図5D】




【図5E】




【図3J】




【図4】




【図5A】




【図5F】




【図5G】




【図5H】




【図5I】




【図6A】




【図 6 B】




【図6C】




【図6D】




【図6E】




【図6F】




【図6G】




【図6H】




【図6I】



【図7A】



【図7B】



フロントページの続き

(51) Int.CI. F I

 H 0 1 L
 29/423
 (2006.01)
 H 0 1 L
 29/78
 6 1 2 C

 H 0 1 L
 29/49
 (2006.01)
 H 0 1 L
 29/78
 6 1 6 U

 H 0 1 L
 29/786
 (2006.01)
 H 0 1 L
 29/78
 6 1 7 L

 H 0 1 L
 29/78
 6 1 9 A

(72)発明者 ヨン - ソプ・ファン

大韓民国、440-302 キョンギ・ド、スウォン・シ、ヤンガン・グ、チョンジャ2・ドン、トンシン・アパートメント 207-804

(72)発明者 ギ-ソン・チェ

大韓民国、406-130 インチョン、ヨンス-グ、トンチャン-ドン、ハニャン1-チャ、111-ドン、607-ホ

(72)発明者 ギョ・チョル・チョ

大韓民国、435-040 キョンギ・ド、グンポ-シ、サンボン・ドン、カヤ・アパートメント 519-901

合議体

 審判長
 吉野
 公夫

 審判官
 右田
 昌士

審判官 稲積 義登

(56)参考文献 特開2001-059191(JP,A)

特開平10-253976(JP,A)

特開平06-267986(JP,A)

特開平09-325330(JP,A)

特開平11-231347(JP,A)

特開平10-221702(JP,A)

(58)調査した分野(Int.CI., DB名)

G02F1/1368



| 专利名称(译) | 用于液晶显示装置的阵列基板及其制造方法 | | | |
|----------------|--|---------|------------|--|
| 公开(公告)号 | JP4230856B2 | 公开(公告)日 | 2009-02-25 | |
| 申请号 | JP2003301680 | 申请日 | 2003-08-26 | |
| [标]申请(专利权)人(译) | 乐金显示有限公司 | | | |
| 申请(专利权)人(译) | Eruji飞利浦杜迪股份有限公司 | | | |
| 当前申请(专利权)人(译) | Eruji显示有限公司 | | | |
| [标]发明人 | ヨンソプファン ギソンチェ ギョチョルチョ | | | |
| 发明人 | ヨン-ソプ·ファン ギ-ソン·チェ ギョ-チョル·チョ | | | |
| IPC分类号 | G02F1/1368 H01L21/28 H01L21/3205 H01L23/52 H01L21/768 H01L29/423 H01L29/49 H01L29/786 G02F1/136 G02F1/1362 | | | |
| CPC分类号 | G02F1/136286 G02F2001/13629 | | | |
| FI分类号 | G02F1/1368 H01L21/28.301.R H01L21/88.R H01L21/90.A H01L29/58.G H01L29/78.612.C H01L29/78. 616.U H01L29/78.617.L H01L29/78.619.A | | | |
| F-TERM分类号 | 2H092/JA40 2H092/JA44 2H092/JA47 2H092/JA48 2H092/JB24 2H092/JB33 2H092/JB57 2H092 /KA18 2H092/KB04 2H092/KB24 2H092/KB25 2H092/MA18 2H092/MA41 2H092/NA17 2H092/NA18 2H092/NA27 2H192/AA24 2H192/BC31 2H192/CB05 2H192/CC12 2H192/CC32 2H192/CC72 2H192 /DA02 2H192/EA74 2H192/EA76 2H192/FA65 4M104/AA09 4M104/BB01 4M104/BB04 4M104/BB05 4M104/BB13 4M104/BB14 4M104/BB16 4M104/BB17 4M104/BB18 4M104/BB36 4M104/BB40 4M104 /CC05 4M104/DD16 4M104/DD17 4M104/DD20 4M104/DD64 4M104/FF08 4M104/FF13 4M104/GG09 4M104/GG10 4M104/GG14 4M104/HH09 4M104/HH16 5F033/GG04 5F033/HH07 5F033/HH11 5F033 /HH17 5F033/HH18 5F033/HH19 5F033/HH20 5F033/HH21 5F033/HH38 5F033/JJ01 5F033/JJ07 5F033/JJ17 5F033/JJ38 5F033/KK04 5F033/KK07 5F033/KK11 5F033/KK17 5F033/KK18 5F033/KK19 5F033/KK20 5F033/KK21 5F033/MM05 5F033/QQ08 5F033/QQ09 5F033/QQ19 5F033/QQ37 5F033 /RR04 5F033/RR06 5F033/RR21 5F033/TT04 5F033/VV06 5F033/VV15 5F033/XX10 5F033/XX14 5F033/XX28 5F033/XX33 5F110/AA03 5F110/AA14 5F110/AA16 5F110/AA28 5F110/BB01 5F110 /CC07 5F110/DD11 5F110/EE02 5F110/EE04 5F110/EE06 5F110/EE14 5F110/EE23 5F110/HK02 5F110 /HK04 5F110/HK06 5F110/HK09 5F110/HK16 5F110/HK22 5F110/HK32 5F110/HL07 5F110/HL22 5F110/NN03 5F110/NN23 5F110/NN24 5F110/NN27 5F110/NN33 5F110/NN36 | | | |
| 代理人(译) | 英年古河 Kajinami秩序 | | | |
| 优先权 | 1020020052660 2002-09-03 KR | | | |
| 其他公开文献 | JP2004133422A | | | |
| 外部链接 | <u>Espacenet</u> | | | |

摘要(译)

(有纠正) 本发明的目的是在不需要进行两次蚀刻处理的情况下防止漏电流。 栅电极(131)由与金和铜基板具有良好接触特性的 双金属金属层形成,并且图案溶液不影响基板,并且源电极(149)和漏电极(151)它由双金属金属层形成,可以防止欧姆接触 层和铜之间的反应。另外,在基板的整个表面上还由绝缘膜形成保护层 【 図 1 】 159。 [选择图]图5I。

