(19) 日本国特許庁(JP)

(12)公開特許公報(A)

(11) 特許出願公開番号

(43) 公開日 平成16年5月20日 (2004.5.20)

(51) Int.C1. ⁷	F I		テーマコード (参考)
GO2F 1/1333	GO2F	1/1333 5	05 2H090
GO2F 1/1368	GO2F	1/1368	2H092
HO1L 21/20	HO1L	21/20	4 M 1 O 4
HO1L 21/205	HO1L	21/205	5 F O 3 3
HOIL 21/225	HO1L	21/225	R 5F045
	審査請求 未	清求 請求項	の数 59 OL (全 49 頁) 最終頁に続く
(21) 出願番号	特願2003-348025 (P2003-348025)	(71) 出願人	000002369
(22) 出願日	平成15年10月7日 (2003.10.7)		セイコーエプソン株式会社
(62) 分割の表示	特願平9-536078の分割		東京都新宿区西新宿2丁目4番1号
原出願日	平成9年5月14日 (1997.5.14)	(74) 代理人	100090479
(31) 優先権主張番号	特願平8-120653		弁理士 井上 一
(32) 優先日	平成8年5月15日 (1996.5.15)	(74) 代理人	100090387
(33) 優先権主張国	日本国 (JP)		弁理士 布施 行夫
(31) 優先権主張番号	特願平8-248071	(74)代理人	100090398
(32) 優先日	平成8年9月19日 (1996.9.19)		弁理士 大渕 美千栄
(33) 優先権主張国	日本国 (JP)	(72) 発明者	湯田坂 一夫
(31) 優先権主張番号	特願平8-303387		長野県諏訪市大和3丁目3番5号 セイコ
(32) 優先日	平成8年11月14日 (1996.11.14)		ーエプソン株式会社内
(33) 優先権主張国	日本国 (JP)	(72) 発明者	下田 達也
			長野県諏訪市大和3丁目3番5号 セイコ
			ーエプソン株式会社内
			最終頁に続く

(54) 【発明の名称】塗布膜を有する薄膜デバイス、液晶パネル及び電子機器並びに薄膜デバイスの製造方法

(57)【要約】 (修正有)

【課題】液晶表示基板等に用いる薄膜積層構造の一部ま たは全部の薄膜を、真空処理装置を用いずに成膜し、製 造コストを大幅に低減することができる薄膜デバイス及 びその製造方法を提供する。

【解決手段】TFTを構成する絶縁膜、シリコン膜及び 導電膜のうちのいずれかの薄膜を液体を塗布し熱処理す ることにより形成する。スピンコータ102では、塗布 液保管部105から供給される、薄膜成分を含む液体を 基板上にスピンコートする。塗布液が塗布された基板は 、熱処理部103にて熱処理され、基板上に塗布膜が形 成される。さらにレーザアニールなどを施せば、結晶性 、緻密化、あるいは密着性のいずれかの膜質が向上する

【選択図】図1



(2)

【特許請求の範囲】

【請求項1】

少なくとも1層の絶縁層と少なくとも1層の導電層を含む複数層の薄膜から成る薄膜積 層構造を有する薄膜デバイスであって、

前記薄膜積層構造のうちの少なくとも1層の前記薄膜が、該薄膜の構成成分を含む液体が塗布された後に熱処理されて得られる塗布膜(シロキサン結合を基本構造とするSpin 0 n Glass膜を除く)にて形成されていることを特徴とする薄膜デバイス。

【請求項2】

請求項1において、

前記薄膜積層構造は半導体層を含むことを特徴とする薄膜デバイス。

- 【請求項3】
- 請求項2において、

前記薄膜積層構造は、ソース領域、ドレイン領域及びその間のチャネル領域を有するシ リコン半導体層と、ゲート絶縁層と、ゲート電極と、を有する薄膜トランジスタを含むこ とを特徴とする薄膜デバイス。

- 【請求項4】
 - 請求項3において、

前記薄膜トランジスタの下層に、下地絶縁層をさらに有することを特徴とする薄膜デバイス。

- 【請求項5】
 - 請求項3または4において、
 - 前記ソース領域に接続されるソース電極と、
 - 前記ドレイン領域に接続されるドレイン電極と、
- 前記ゲート電極、ソース電極及びドレイン電極を絶縁する1層以上の層間絶縁層と、
- をさらに有することを特徴とする薄膜デバイス。
- 【請求項6】

請求項3乃至5のいずれかにおいて、

前記薄膜トランジスタの上層に、保護用絶縁層をさらに有することを特徴とする薄膜デバイス。

- 【請求項7】
 - 請求項3乃至6のいずれかにおいて、

前記薄膜積層構造に含まれる全ての前記絶縁層が、前記塗布膜にて形成されていることを特徴とする薄膜デバイス。

【請求項8】

請求項4乃至6のいずれかにおいて、

前記ゲート絶縁層以外の全ての前記絶縁層が前記塗布膜にて形成されていることを特徴

- とする薄膜デバイス。
- 【請求項9】

請求項1乃至6のいずれかにおいて、

前記薄膜積層構造に含まれる2層以上の前記薄膜が、前記塗布膜にて形成されているこ 40 とを特徴とする薄膜デバイス。

【請求項10】

請求項1乃至9のいずれかにおいて、

前記少なくとも1層の絶縁層は、Si-N結合を有するポリマーを含む液体が塗布され かつ酸素雰囲気にて第1の熱処理がなされて得られるSiO2の塗布膜にて形成されてい ることを特徴とする薄膜デバイス装置。

【請求項11】

請求項10において、

前記少なくとも1層の絶縁層は、前記第1の熱処理後に該第1の熱処理よりも高温にて 第2の熱処理がなされて、前記第1の熱処理後よりもその界面が清浄にされていることを 50

20

30

特徴とする薄膜デバイス。 【請求項12】 請求項2乃至9のいずれかにおいて、 前 記 半 導 体 層 は 、 シ リ コ ン 粒 子 を 含 む 液 体 が 塗 布 さ れ か つ 第 1 の 熱 処 理 が な さ れ た シ リ コン塗布膜中に、不純物が含有されていることを特徴とする薄膜デバイス。 【請求項13】 請求項12において、 前記半導体層は、前記第1の熱処理後に該第1の熱処理よりも高温にて第2の熱処理が なされて、前記第1の熱処理後よりもその結晶性が向上されていることを特徴とする薄膜 デバイス。 【請求項14】 請求項1乃至9のいずれかにおいて、 前 記 少 な く と も 1 層 の 導 電 層 は 、 導 電 性 粒 子 を 含 む 液 体 が 塗 布 さ れ か つ 第 1 の 熱 処 理 が なされた導電性塗布膜にて形成されていることを特徴とする薄膜デバイス。 【請求項15】 請求項14において、 前記少なくとも1層の導電層は、前記第1の熱処理後に該第1の熱処理よりも高温にて 第2の熱処理がなされて、前記第1の熱処理後よりも低抵抗にされていることを特徴とす る薄膜デバイス。 【請求項16】 請求項14において、 前 記 導 電 性 塗 布 膜 は 塗 布 ITO 膜 で あ る こ と を 特 徴 と す る 薄 膜 デ バ イ ス 。 【請求項17】 請求項16において、 前記塗布ITO膜表面に金属メッキがなされていることを特徴とする薄膜デバイス。 【請求項18】 請求項13乃至17のいずれかにおいて、 前記少なくとも1層の導電層は、そのコンタクト面に、スパッタにより形成された導電 性スパッタ膜をさらに有することを特徴とする薄膜デバイス。 【請求項19】 請求項1において、 前記薄膜積層構造は、複数のデータ線と複数の走査線の各交点付近に形成される各画素 毎に配置された画素スイッチング素子と、それに接続された画素電極とを含むことを特徴 とする薄膜デバイス。 【請求項20】 請求項19において、 前記画素スイッチング素子が薄膜トランジスタであることを特徴とする薄膜デバイス。 【請求項21】 請求項20において、 前記薄膜トランジスタは、 前記データ線に電気的に接続されるソース領域と、 前記走査線に電気的に接続されるゲート電極と、 前記画素電極に電気的に接続されるドレイン電極と、 を含み、 前記画素電極が導電性塗布膜にて形成されていることを特徴とする薄膜デバイス。 【請求項22】 請求項21において、 前 記 導 電 性 塗 布 膜 が 塗 布 ITO 膜 で あ る こ と を 特 徴 と す る 薄 膜 デ バ イ ス 。

【請求項23】

請求項21または22において、

50

10

20

30

前記薄膜トランジスタは、前記ゲート電極の表面側に形成された層間絶縁膜を有し、前 記データ線および前記画素電極が、前記層間絶縁膜に形成されたコンタクトホールを介し て、前記ソース領域および前記ドレイン領域にそれぞれ電気的接続されることを特徴とす る薄膜デバイス。

【請求項24】

請求項23において、

- 前記層間絶縁膜は、下層側に位置する下層側層間絶縁膜と、該下層側層間絶縁膜の表面に形成された上層側層間絶縁膜とを有し、
- 前記データ線は、前記下層側層間絶縁膜に形成された第1のコンタクトホールを介して 前記ソース領域に電気的に接続され、
- 前記画素電極は、前記下層側層間絶縁膜および前記上層側層間絶縁膜に形成された第2 のコンタクトホールを介して、前記ドレイン領域に電気的接続され、
- 前 記 画 素 電 極 の 外 周 縁 が 前 記 デ ー タ 線 お よ び 前 記 走 査 線 の 上 方 に 位 置 し て い る こ と を 特 徴 と す る 薄 膜 デ バ イ ス 。
- ス基板。
- 【請求項25】
- 請求項23または24において、

前記導電性塗布膜にて形成された前記画素電極は、導電性スパッタ膜を介して前記ドレイン電極と電気的に接続されることを特徴とする薄膜デバイス。

- 【請求項26】
- 請求項25において、
- 前記導電性スパッタ膜がスパッタITO膜であることを特徴とする薄膜デバイス。
- 【請求項27】
- 請求項25または26において、
- 前 記 導 電 性 塗 布 膜 と 前 記 導 電 性 ス パ ッ タ 膜 と が 同 ー パ タ ー ン で あ る こ と を 特 徴 と す る 薄 膜 デ バ イ ス 。
- 【請求項28】
- 請求項25または26において、
- 前 記 導 電 性 塗 布 膜 の 外 周 縁 が 、 前 記 導 電 性 ス パ ッ タ 膜 の 外 周 縁 よ り も 外 側 に 位 置 し て い
- ることを特徴とする薄膜デバイス。
- 【請求項29】
 - 請求項25乃至28のいずれかにおいて、
- 前記導電性スパッタ膜が前記データ線と同層に位置し、かつ同一金属材料にて形成されていることを特徴とする薄膜デバイス。
- 【請求項30】

請求項25乃至28のいずれかにおいて、

前記導電性スパッタ膜が前記データ線よりも上層に位置していることを特徴とする薄膜 デバイス。

- 【 請 求 項 3 1 】
 - 請求項23において、
- 前記層間絶縁膜は、下層側に位置する下層側層間絶縁膜と、該下層側層間絶縁膜の表面に積層された上層側層間絶縁膜とを備え、前記上層側層間絶縁膜の表面上には、前記データ線と同層にて形成される導電性スパッタ膜が設けられ、
- 前 記 デ ー タ 線 は、前 記 下 層 側 層 間 絶 縁 膜 に 形 成 さ れ た 第 1 の コ ン タ ク ト ホ ー ル を 介 し て 前 記 ソ ー ス 領 域 に 電 気 的 に 接 続 さ れ 、
- 前記導電性スパッタ膜は、前記上層側層間絶縁膜および前記下層側層間絶縁膜に形成された第2のコンタクトホールを介して前記ドレイン領域に電気的に接続され、
- 前 記 導 電 性 ス パ ッ タ 膜 の 表 面 上 に 前 記 導 電 性 塗 布 膜 が 積 層 さ れ て い る こ と を 特 徴 と す る 薄 膜 デ バ イ ス 。
- リクス基板。

10

20

30

【請求項32】

請求項23において、

前記層間絶縁膜は、下層側に位置する下層側層間絶縁膜と、該下層側層間絶縁膜の表面に積層された上層側層間絶縁膜とを備え、前記下層側層間絶縁膜の表面

(5)

上に前記データ線と同層で形成される前記導電性スパッタ膜が設けられ、

前 記 デ ー タ 線 は 前 記 下 層 側 層 間 絶 縁 膜 に 形 成 さ れ た 第 1 の コ ン タ ク ト ホ ー ル を 介 し て 前 記 ソ ー ス 領 域 に 電 気 的 に 接 続 さ れ 、

前記導電性スパッタ膜は前記下層側層間絶縁膜に形成された第2のコンタクトホールを 介して前記ドレイン領域に電気的に接続され、

前記導電性塗布膜は、前記上層側層間絶縁膜の表面上に積層され、前記上層側層間絶縁 10 膜に形成された第3のコンタクトホールを介して前記導電性スパッタ膜に電気的に接続さ れていることを特徴とする薄膜デバイス。

【請求項33】

- 請求項19乃至32のいずれかに記載の薄膜デバイスが形成されたアクティブマトリクス基板と、
 - 前記アクティブマトリクス基板と対向して配置される対向基板と、

前 記 ア ク テ ィ ブ マ ト リ ク ス 基 板 と 前 記 対 向 基 板 間 に 封 入 さ れ た 液 晶 層 と 、

を有することを特徴とする液晶パネル。

【 請 求 項 3 4 】

請求項34に記載の液晶パネルを有することを特徴とする電子機器。

【請求項35】

基 板 上 に 、 少 な く と も 1 層 の 導 電 層 と 少 な く と も 1 層 の 絶 縁 層 と を 含 む 複 数 層 の 薄 膜 か ら 成 る 薄 膜 積 層 構 造 を 有 す る 薄 膜 デ バ イ ス の 製 造 方 法 で あ っ て 、

前記薄膜積層構造のうちの少なくとも1層の前記薄膜の形成工程は、

前記基板上に、該薄膜の構成成分を含む塗布液を塗布する工程と、

前記基板上の塗布面に熱処理を施して塗布膜(シロキサン結合を基本構造とするSpin 0 n Glass膜を除く)を形成する工程と、

を有することを特徴とする薄膜デバイスの製造方法。

【請求項36】

請求項35において、

前記少なくとも1層の絶縁層の形成工程は、

Si-N結合を有するポリマーを含む塗布液を前記基板上に塗布する第1工程と、

その塗布面に酸素雰囲気にて第1の熱処理を施してSiO₂の絶縁性塗布膜を形成する 第2工程と、

を有し、前記少なくとも1層の絶縁層を前記絶縁性塗布膜にて形成することを特徴とす る薄膜デバイス装置の製造方法。

【 請 求 項 3 7 】

請求項36において、

前 記 第 2 工 程 後 に 、 前 記 第 1 の 熱 処 理 よ り も 高 温 に て 前 記 基 板 に 第 2 の 熱 処 理 を 施 し て

、前記第1の熱処理後よりも前記少なくとも1層の絶縁層の界面を清浄にする第3工程を 40 さらに有することを特徴とする薄膜デバイス。

【請求項38】

請求項37において、

前記第2の熱処理をレーザアニールまたはランプアニールにて実施することを特徴とする薄膜デバイスの製造方法。

【請求項39】

請求項35において、

前記薄膜積層構造はシリコン半導体層をさらに有し、

前記シリコン半導体層の形成工程は、

シリコン粒子を含む塗布液を前記基板上に塗布する第1工程と、

20

その塗布面に第1の熱処理を施してシリコン塗布膜を形成する第2工程と、 前記シリコン塗布膜中に不純物を含有させて前記シリコン半導体層を形成する第3工程 と、 を有することを特徴とする薄膜デバイスの製造方法。 【請求項40】 請求項39において、 前記第2工程後に、前記第1の熱処理よりも高温にて第2の熱処理を施して、前記第1 の熱処理後よりも前記シリコン塗布膜の結晶性を向上させる第4工程をさらに有すること を特徴とする薄膜デバイスの製造方法。 【請求項41】 10 請求項40において、 前記第2の熱処理をレーザアニールまたはランプアニールにて実施することを特徴とす る薄膜デバイスの製造方法。 【請求項42】 請求項39乃至41のいずれかにおいて、 前記第3工程は、 前記シリコン塗布膜上に、不純物含有層を塗布形成する工程と、 前記不純物含有層を加熱して、前記不純物を前記シリコン塗布膜中に拡散させる工程と を含むことを特徴とする薄膜デバイスの製造方法。 20 【請求項43】 請求項35において、 前記少なくとも1層の導電層の形成工程は、 導電性粒子を含む塗布液を前記基板上に塗布する第1工程と、 その塗布面に第1の熱処理を施して導電性塗布膜を形成する第2工程と、 を有し、前記少なくとも1層の導電層を前記導電性塗布膜にて形成することを特徴とす る薄膜デバイスの製造方法。 【請求項44】 請求項43において、 前記第2工程後に、前記第1の熱処理よりも高温にて第2の熱処理を施して、前記第1 30 の熱処理後よりも前記導電性塗布膜を低抵抗にする第3工程さをさらに有することを特徴 とする薄膜デバイスの製造方。 【請求項45】 請求項44において、 前記第2の熱処理をレーザアニールまたはランプアニールにて実施することを特徴とす る薄膜デバイスの製造方法。 【請求項46】 請求項35において、 前記少なくとも1層の導電層の形成工程は、 前記塗布面を酸素雰囲気もしくは非還元性雰囲気にて熱処理する第1熱処理工程と、 40 前記塗布面を水素雰囲気もしくは還元性雰囲気にて熱処理する第2熱処理工程と、 を有し、前記少なくとも1層の導電層を透明導電性塗布膜にて形成することを特徴とす る薄膜デバイスの製造方法。 【請求項47】 請求項46において、 前 記 第 2 熱 処 理 工 程 で の 熱 処 理 温 度 を 、 前 記 第 1 熱 処 理 工 程 で の 熱 処 理 温 度 よ り も 低 く 設定したことを特徴とする薄膜デバイスの製造方法。 【請求項48】 請求項46または47において、

前記第2熱処理工程後に、前記基板の温度が200 以下になるまで、非酸化雰囲気に 50

保持することを特徴とする薄膜デバイスの製造方法。 【請求項49】 請求項46乃至48のいずれかにおいて、 インジウム(In)及びスズ(Sn)を含む塗布液を前記基板上に塗布し、前記透明導 電性塗布膜を塗布ITO膜にて形成することを特徴とする薄膜デバイスの製造方法。 【請求項50】 請求項49において、 前記第2熱処理工程後に、前記塗布ITO膜表面に金属メッキを施す工程をさらに有す ることを特徴とする薄膜デバイスの製造方法。 【請求項51】 10 請求項49において、 前 記 塗 布 IT O 膜 の コ ン タ ク ト 面 に 、 導 電 性 ス パ ッ タ 膜 を ス パ ッ タ 法 に よ り 形 成 す る 工 程をさらに有することを特徴とする薄膜デバイスの製造方法。 【請求項52】 請求項35乃至51において、 前記液体の塗布工程では、前記基板上の塗布領域にのみ前記液体を塗布して、パターニ ングされた塗布膜を基板上に形成することを特徴とする薄膜デバイスの製造方法。 【請求項53】 複数の吐出口を有する塗布液吐出ノズルを用意し、 基板と前記複数の塗布液吐出ノズルとの位置を相対的に変化させながら、基板上の塗布 20 領域にのみ前記塗布液を吐出して、パターニングされた塗布膜を基板上に形成することを 特徴とする薄膜デバイスの製造方法。 【請求項54】 請求項53において、 複数の前記吐出口は、前記塗布液の吐出状態及び非吐出状態がそれぞれ独立に制御され 、 各 々 の 前 記 吐 出 口 で の 塗 布 タ イ ミ ン グ を 制 御 し な が ら 、 前 記 基 板 と 前 記 複 数 の 塗 布 液 吐 出ノズルとの位置を相対的に変化させことを特徴とする薄膜デバイスの製造方法。 【請求項55】 請求項53または54において、 前記塗布液がレジスト液であり、前記レジスト液を所定のパターンに従って塗布した後 30 に、熱処理して、レジスト膜をパターン形成することを特徴とする薄膜デバイスの製造方 法。 【請求項56】 請求項53または54において、 前 記 塗 布 液 が 前 記 基 板 上 に パ タ ー ン 形 成 さ れ る 薄 膜 の 構 成 成 分 を 含 む 液 で あ り 、 前 記 塗 布液を所定のパターンに従って塗布した後に、熱処理して前記薄膜をパターン形成するこ とを特徴とする薄膜デバイスの製造方法。 【請求項57】 請求項56において、 前記薄膜は、所定パターンの導電層であることを特徴とする薄膜デバイスの製造方法。 40 【請求項58】 請求項56において、 前記薄膜は、所定パターンの絶縁層であることを特徴とする薄膜デバイスの製造方法。 【請求項59】 請求項58において、 前記絶縁層には、コンタクトホールが同時に形成されることを特徴とする薄膜デバイス の製造方法。 【発明の詳細な説明】 【技術分野】 [0001]50

本 発 明 は 、 薄 膜 ト ラ ン ジ ス タ (以 下 TFTと略 す) な ど の 薄 膜 積 層 構 造 を 含 む 薄 膜 デ バ イス及びその製造方法に関し、特に初期の設備投資が少なく、低コストで製造可能な薄膜 デバイス及びその製造方法に関する。本発明はさらに、その薄膜デバイスを用いた液晶パ ネル及び電子機器に関する。

(8)

【背景技術】

 $\begin{bmatrix} 0 & 0 & 0 & 2 \end{bmatrix}$

〕近 年 、 こ の 種 の 薄 膜 デ バ イ ス を 用 い た 液 晶 表 示 装 置 は ノ ー ト 型 パ ソ コ ン 、 車 載 用 の ナ ビ ゲーションシステム、ビデオカメラ、各種の携帯情報機器などに使用され、応用分野と生 産数量が急速に拡大している。これは、液晶表示装置の価格低下と、画面サイズの拡大、 解像度向上、低消費電力化などの性能の向上に依っている。しかし、さらなる市場の拡大 10 、応用分野の拡大のためには、より一層のコスト低減が求められている。

[0003]

液晶表示装置の主流は、TFTを画素用スイッチング素子とするアクティブマトリクス 型 液 晶 表 示 装 置 で あ る 。 こ の 液 晶 表 示 装 置 は TFT と そ れ に 接 続 さ れ る 画 素 電 極 が マ ト リ クス状に形成される TFT基板と、共通電極が形成される対向基板の間に液晶が封入され て構成される。図17にTFT基板60の主要部を示す。図17において、列方向に配線 される複数のソース線またはデータ信号線S1、S2、・・・Snと、行方向に配線され る複数のゲート線または走査信号線G1、G2、・・・Gmの各交点付近の画素位置に、 TFT61が形成される。このTFT61のソース電極はソース線に接続され、ドレイン 電極は画素電極62に接続される。ソース線から供給されるデータ信号は、ゲート線から 供給される走査タイミング信号に基づいて、TFT61を介して画素電極62に印加され る。液晶は、画素電極62と共通電極(図示せず)間の電界によりその状態が変化して、 表示駆動される。

[0004]

液 晶 表 示 装 置 は 、 TFT 基 板 6 0 と 対 向 基 板 間 へ の 液 晶 封 入 な ど の パ ネ ル 組 立 、 ソ ー ス 線やゲート線を駆動する駆動回路の実装などにより構成されるが、そのコストはTFT基 板60のコストに大きく依存している。そしてTFT基板60のコストはTFTの製造方 法に依存する。駆動回路の一部は、その能動素子をTFTにより構成することで、TFT 基板60上に形成されることもあるが、この場合には特に、液晶表示装置のコストの中に 占めるTFT基板のコストの割合が高くなる。 [0005]

ここでTFTは、絶縁層、導電層、ソース、ドレイン及びチャネル領域を有するシリコ ン 半 導 体 層 を 少 な く と も 有 す る 複 数 の 薄 膜 か ら 成 る 薄 膜 積 層 構 造 を 有 す る 。 TFT の コ ス トは、この薄膜積層構造の製造コストの大きく依存している。

[0006]

この薄膜積層構造のうちの絶縁層の形成には、一般にNPCVD (Nomal Pressure Che mical Vapor Deposition)では膜厚の均一性が低いために、LP(Low Pressure)CVD やPE(Plasma Enhanced)CVDが用いられる。金属層で代表される導電層は、スパッ タにより形成される。シリコン半導体層を形成するためのシリコン膜も、PECVDやL PCVDにて形成される。さらに、このシリコン膜に対して、イオン打ち込み法やイオン ドーピング法により不純物を導入する方法が用いられていた。あるいは、ソース・ドレイ ン領域となる高濃度不純物領域は、CVD装置により、不純物ドープのシリコン膜で形成 する方法が採用されていた。

【特許文献1】特開平6-281958号公報 【特許文献2】特開昭61-78165号公報 【特許文献 3 】 特開平 3 - 1 0 2 3 2 4 号公報 【 特 許 文 献 4 】 特 開 平 5 - 1 0 5 4 8 6 号 公 報 【特許文献 5 】特開 平 8 - 3 2 0 8 5 号公報 【発明の開示】 【発明が解決しようとする課題】

20

40

[0007]

上述の各種成膜に用いられるCVD装置、スパッタ装置などはいずれも真空下にて処理 する真空処理装置であり、大規模な真空排気設備を必要として初期投資コストが増大して いる。さらに、真空処理装置では、真空排気、基板加熱、成膜、ベントの順に基板が搬送 されることにより、成膜などの処理がなされる。このため基板雰囲気を大気 - 真空に置換 する必要があり、スループットにも限界がある。

また、イオン打ち込み装置やイオンドーピング装置も基本的に真空処理装置であり上記と 同じ問題が生ずる。さらにこのイオン打ち込み装置やイオンドーピング装置では、プラズ マの生成、イオンの引き出し、イオンの質量分析(イオン打ち込み装置の場合)、イオン の加速、イオンの集束、イオンの走査など極めて複雑な機構が必要であり、初期投資がか なり高価となる。

[0008]

このように、薄膜積層構造を製造するための薄膜形成技術やその加工技術は、基本的に はLSIの製造技術と同様である。従って、TFT基板のコスト低減の主要な手段は、T FTを形成する基板サイズの大型化、薄膜形成とその加工工程の効率向上及び歩留まり向 上である。

【 0 0 0 9 】

しかし、コスト低減と大型の液晶表示装置の製造とを目的とした基板サイズの大型化は、真空処理装置内での基板の高速搬送の障害になるだけでなく、成膜工程の熱ストレスによって基板が割れ易くなるなどの問題があり、成膜装置のスループット向上は極めて困難である。また、基板サイズの大型化は、同時に成膜装置の大型化を強いることになる。この結果、真空排気される容積の増大に起因した成膜装置の価格アップにより、初期投資のさらなる増大を招くことになり、結局大幅なコスト低減が困難となる。

20

30

40

10

[0010]

尚、 T F T の歩留まり向上はコスト低減の有力な手段であるが、既に極限に近い歩留ま りが達成されており、大幅な歩留まり向上は数字的にも困難な状況になっている。 【 0 0 1 1 】

また、各種層のパターニングのために、フォトリソグラフィエ程が実施されている。こ のフォトリソグラフィエ程では、レジスト膜の塗布工程、露光工程、現像工程が必要とな る。さらにその後にエッチング工程、レジスト除去工程が必要であり、パターニングのた めの工程が薄膜形成方法の工程数を増大する要因ともなっている。これが薄膜デバイスの 製造コストアップの原因ともなっている。

[0012]

このフォトリソグラフィエ程の中のレジスト塗布工程についても、基板上に滴下された レジスト液のうち、スピン塗布後にレジスト膜として残存するのは1%に満たない量であ り、レジスト液の使用効率が悪化しているという問題がある。

【0013】

また、露光工程に用いられる大型の露光装置にかわる低コストな方法として、印刷法などが提案されているが、加工精度などの問題があり実用には至っていない。

【0014】

前述のように、現在の液晶表示装置は市場から大幅な価格低減を要求されていながら、 TFT基板の大幅なコスト低減が困難な状況にある。

【0015】

本発明の目的は、液晶表示基板等に用いられる薄膜積層構造の一部または全部の薄膜を 、真空処理装置を用いずに成膜して、初期投資コスト及びランニングコストの低減と共に スループットを高めて、もって製造コストを大幅に低減することができる薄膜デバイス及 びその製造方法を提供することにある。

[0016]

本発明の他の目的は、塗布膜により薄膜を形成してコストダウンを図りながら、 C V D 膜、スパッタ膜の特性に近づけることのできる薄膜デバイス及びその製造方法を提供する

ことにある。

【 0 0 1 7 】

本発明のさらに他の目的は、塗布膜により薄膜を形成する際の塗布液の消費量を低減し て、コストダウンを図ることのできる薄膜デバイス及びその製造方法を提供することにあ る。

 $\begin{bmatrix} 0 & 0 & 1 & 8 \end{bmatrix}$

本発明のさらに他の目的は、フォトリソグラフィエ程を用いずに形成膜のパターニング を可能とし、もってコストダウンを図ることができる薄膜デバイス及びその製造方法を提 供することにある。

[0019]

10

本発明のさらに他の目的は、塗布膜により画素電極を形成することにより、液晶と接す る面を平坦化することができる薄膜デバイス及びそれを用いた液晶パネル並びに電子機器 を提供することにある。

【0020】

本発明のさらに他の目的は、配線層をブラックマトリクスのための遮光層として兼用で き、しかも開口率の高い薄膜デバイス、液晶パネル及びそれを用いた電子機器を提供する ことにある。

[0021]

本 発 明 の さ ら に 他 の 目 的 は 、 低 コ ス ト の 薄 膜 デ バ イ ス 用 い る こ と で 、 コ ス ト ダ ウ ン を 図 る こ と の で き る 液 晶 パ ネ ル 及 び 電 子 機 器 を 提 供 す る こ と に あ る 。

【課題を解決するための手段】

本 発 明 の 一 態 様 に よ れ ば 、 少 な く と も 1 層 の 絶 縁 層 と 少 な く と も 1 層 の 導 電 層 を 含 む 複 数 層 の 薄 膜 か ら 成 る 薄 膜 積 層 構 造 を 有 す る 薄 膜 デ バ イ ス で あ っ て 、

前記薄膜積層構造のうちの少なくとも1層の前記薄膜が、該薄膜の構成成分を含む液体が塗布された後に熱処理されて得られる塗布膜(シロキサン結合を基本構造とするSpin 0 nGlass膜を除く)にて形成されていることを特徴とする。

【0023】

この薄膜デバイスの製造方法は、

基板上に、該薄膜の構成成分を含む塗布液を塗布する工程と、

30

20

前記基板上の塗布面に熱処理を施して塗布膜(シロキサン結合を基本構造とするSpin 0 n Glass膜を除く)を形成する工程と、

を有する。

【 0 0 2 4 】

本発明は、薄膜積層構造のうちの少なくとも1層が、真空処理装置によらずに塗布膜として形成される。この種の塗布膜として、平坦化層として用いられる、シロキサン結合を基本構造とするSpin On Glass (SOG)膜が知られている。しかし、有機SOG膜は酸素プラズマ処理に対してエッチングされ易く、無機SOG膜は数千の膜厚でもクラックが発生し易すいなどの問題があり、単層で層間絶縁膜などに使用されることは殆どなく、CVD絶縁膜の上層の平坦化層として利用される程度である。

【0025】

本発明は、このSOG膜以外の塗布膜により、薄膜積層構造を構成する絶縁層や導電層 自体を形成するものであり、同時に薄膜の平坦化も可能となる。この塗布膜は、CVD装 置やスパッタ装置などの真空処理装置によらずに形成できるので、量産ラインを従来に比 較して極めて少ない投資で構築することができ、製造装置のスループットが高くでき、薄 膜デバイスのコストを大幅に削減することができる。

前記薄膜積層構造としては、半導体層を含むもの、薄膜トランジスタを含むもの、下地 絶縁層や上層の保護用絶縁層を含むものなど、種々の構造が対象となる。 【0027】

このとき、薄膜積層構造に含まれる全ての絶縁層を塗布膜することが好ましい。ただし、薄膜トランジスタの特性を確保するのに膜質の条件が厳しいゲート絶縁層は、塗布膜以外の方法で形成しても良い。

【0028】

特に本発明の目的であるデバイスコストを低減するには、薄膜積層構造に含まれる2層以上の薄膜が塗布膜にて形成されていることが望ましい。

【 0 0 2 9 】

絶縁層は、Si-N結合を有するポリマー(ポリシラザン)を含む液体が塗布されかつ 酸素雰囲気にて第1の熱処理がなされて得られるSiO₂の塗布膜にて形成することがで きる。上記の組成で示されるポリシラザンは、クラック耐性が高く、耐酸素プラズマ性が あり、単層でもある程度の膜厚の絶縁層として使用できる。

[0030]

この絶縁層は、第1の熱処理後に該第1の熱処理よりも高温にて第2の熱処理がなされて、前記第1の熱処理後よりもその界面が清浄にされていることが好ま

しい。この第2の熱処理を、レーザアニールまたはランプアニールにより、高温短時間に て実施することができる。

[0031]

半導体層は、シリコン粒子を含む液体が塗布されかつ第1の熱処理がなされたシリコン塗布膜中に、不純物が含有されて構成される。

【 0 0 3 2 】

この半導体層も、第1の熱処理後に該第1の熱処理よりも高温にて第2の熱処理がなされて、前記第1の熱処理後よりもその結晶性が向上されていることが好ましい。この第2の熱処理も、レーザアニールまたはランプアニールにより、高温短時間にて実施することができる。

【0033】

シリコン塗布膜中に不純物を拡散させる方法として、

前記シリコン塗布膜上に、不純物含有層を塗布形成する工程と、

前記不純物含有層を加熱して、前記不純物を前記シリコン塗布膜中に拡散させる工程と

を含むことが好ましい。

[0034]

従来、ソース・ドレイン領域となる高濃度不純物領域はCVD装置により不純物ドープ のシリコン膜で形成する方法や、イオン打ち込み法やイオンドーピング法により不純物を 導入する方法が用いられていたが、本発明では液体を塗布し焼成することにより不純物を 含有する薄膜を形成し、該薄膜をランプアニールやレーザアニールなどの高温短時間の熱 処理をして高濃度不純物領域を形成することによりソース・ドレイン領域を形成する。イ オン打ち込み装置やイオンドーピング装置は基本的に真空装置であると同時にプラズマの 生成、イオンの引き出し、イオンの質量分析(イオン打ち込み装置の場合)、イオンの加 速、イオンの集束、イオンの走査など極めて複雑な機構が必要であり、不純物を含有する 薄膜を塗布して熱処理をする装置に比較して装置価格の差は歴然としている。 【0035】

導電層は、 2 つの形成方法があり、 その一つは金属薄膜を形成する方法であり、 他の一 つは透明導電薄膜を形成する方法である。

[0036]

導電層として金属薄膜を形成するには、導電性粒子を含む液体が塗布された後に、第1 の熱処理により液体成分を蒸発させ、これにより導電性塗布膜を形成できる。 【0037】

この導電層も、第1の熱処理後に該第1の熱処理よりも高温にて第2の熱処理がなされて、前記第1の熱処理後よりも低抵抗にされていることが好ましい。この第2の熱処理も、レーザアニールまたはランプアニールにより、高温短時間にて実施することができる。

20

10

30

[0038]

導電層として透明導電薄膜を形成する方法としては、 前記塗布面を酸素雰囲気もしくは非還元性雰囲気にて熱処理する第1熱処理工程と、 前記塗布面を水素雰囲気もしくは還元性雰囲気にて熱処理する第2熱処理工程と、 を有することが好ましい。

[0039]

導電層として透明電極を形成する場合には、塗布液として例えばインジウムとスズを含む有機酸が用いられる。この場合、好ましくは塗布後に粘度制御用に用いられた溶剤を蒸発(例えば100 程度の温度で)させた後に、上述の第1,第2の熱処理が実施される。第1の熱処理でインジウム酸化物およびスズ酸化物が形成され、第2の熱処理は水素雰 10 囲気もしくは還元性雰囲気にて還元処理を行う。

【0040】

ここで、前記第2熱処理工程での熱処理温度を、前記第1熱処理工程での熱処理温度よりも低く設定することが好ましい。

【0041】

このようにすると、第1熱処理工程を経た透明導電性塗布膜が、第2熱処理工程にて熱 劣化することを防止できる。

[0042]

前記第2熱処理工程後に、前記基板の温度が200 以下になるまで、非酸化雰囲気に 保持するとよい。こうすると、第2熱処理工程にて還元処理を受けた透明導電性塗布膜が 20 大気中で再酸化することが抑制されるので、透明導電性塗布膜のシート抵抗値が増大しな い。再酸化を確実に防止するには、大気への取り出し時の基板温度を100 以下とする と良い。特に、塗布ITO膜の比抵抗は膜中の酸素欠陥が多いほど低くなるので、大気中 の酸素によって透明導電性塗布膜に再酸化が起きると比抵抗が増大するからである。 【0043】

この透明導電性塗布膜を形成するには、インジウム(In)及びスズ(Sn)を含む塗 布液が前記基板上に塗布される。この塗布膜は第1熱処理にて酸化されてITO膜になる 。この塗布ITO膜を用いれば、導電層を透明電極としても利用できる。

【0044】

塗布ITO膜表面に金属メッキがなされると、透明電極以外の導電層として利用でき、 30 しかも金属メッキによりコンタクト抵抗を下げることができる。

【0045】

このコンタクト抵抗を下げるためには、塗布ITOのコンタクト面に、スパッタにより 形成された導電性スパッタ膜をさらに設けると良い。

[0046]

薄膜積層構造としては、複数のデータ線と複数の走査線の各交点付近に形成される各画 素毎に配置された画素スイッチング素子と、それに接続された画素電極とを含むアクティ ブマトリクス基板を挙げることができる。

このアクティブマトリクス基板に用いられる代表的な画素スイッチング素子は、薄膜ト 40 ランジスタである。この画素スイッチング素子としての薄膜トランジスタは、前記データ 線に電気的に接続されるソース領域と、前記走査線に電気的に接続されるゲート電極と、 前記画素電極に電気的に接続されるドレイン電極と、を含んでいる。

【0048】

このような、薄膜積層構造では、画素電極を導電性塗布膜にて形成することが好ましい。この画素電極が形成される面は通常段差があるが、導電性塗布膜にて画素電極を形成すると、導電性塗布膜の表面はほぼ平坦になるからである。このため、ラビングが良好に実施され、リバースチルドドメインの発生を防止できる。

【0049】

画素電極に用いられる導電性塗布膜としては、塗布ITO膜が好ましい。塗布ITOは 50

透 明 電 極 と な り 、 透 過 型 液 晶 表 示 装 置 の ア ク テ ィ ブ マ ト リ ク ス 基 板 を 製 造 す る の に 適 し て い る 。

【 0 0 5 0 】

画素スイッチング素子としての薄膜トランジスタは、前記ゲート電極の表面側に形成された層間絶縁膜を有し、前記データ線および前記画素電極が、前記層間絶縁膜に形成されたコンタクトホールを介して、前記ソース領域および前記ドレイン領域にそれぞれ電気的接続される構造を有することができる。

【0051】

このとき、層間絶縁膜は、下層側に位置する下層側層間絶縁膜と、該下層側層間絶縁膜の表面に形成された上層側層間絶縁膜とを有することができる。この場合、前記データ線 10は、前記下層側層間絶縁膜に形成された第1のコンタクトホールを介して前記ソース領域に電気的に接続される。一方、前記画素電極は、前記下層側層間絶縁膜および前記上層側層間絶縁膜に形成された第2のコンタクトホールを介して、前記ドレイン領域に電気的接続される。

[0052]

このように構成すると、データ線と画素電極とは異なる層に形成されるので、互いに重 なり合う位置に形成されてもショートは生じない。このため、画素電極の外周縁を、デー タ線および走査線の上方に位置させることができる。

【0053】

こうすると、データ線及び走査線と、画素電極との間には、平面的に隙間が存在しなく 20 なる。このため、データ線及び走査線がブラックマトリクスとして遮光機能を発揮するこ とができる。従って、別工程を追加してブラックマトリクスだけのために遮光層を形成す る必要が無くなる。

【0054】

また、画素電極の形成範囲が拡大されるので、画素領域の開口率も増大し、表示が明る くなる利点も生ずる。

[0055]

導電性塗布膜にて形成された画素電極は、導電性スパッタ膜を介してドレイン電極と電気的に接続されることが好ましい。

【0056】

30

40

導電性塗布膜はスパッタ膜と比べてコンタクト抵抗が低いので、導電性スパッタを導電 性塗布膜とソース領域との間に介在させれば、コンタクト抵抗を下げることができる。 【0057】

この導電性スパッタ膜もスパッタITO膜であることが好ましい。開口率を下げないためである。

[0058]

前記導電性塗布膜と前記導電性スパッタ膜とが同一パターンであると、画素電極のパタ ーニング精度を上げることができる。なぜなら、レジストマスクとの密着性の高い導電性 塗布膜にのみレジストマスクを形成し、導電性塗布膜と導電性スパッタ膜とを同時にパタ ーニングできるからである。レジストマスクとの密着性の低い導電性スパッタにレジスト マスクを形成する必要が無く、それに起因したパターニング精度の低下は生じないからで ある。

[0059]

前記導電性塗布膜と前記導電性スパッタ膜とが同一パターンでない場合には、前記導電性塗布膜の外周縁が、前記導電性スパッタ膜の外周縁よりも外側に位置していることが好ましい。

[0060]

この場合、導電性塗布膜と導電性スパッタ膜のそれぞれにレジストマスクを形成して、 別工程にてそれぞれパターニングが実施される。このとき、画素電極の外周縁のパターン 精度は、導電性スパッタ膜よりも大きい導電性塗布膜のパターン精度のみに依存する。従

って、 レジストマスクとの密着性の低い導電性スパッタ膜のパターン精度による悪影響が 、 画素電極のパターン精度に及ばない。

【0061】

前記導電性スパッタ膜と前記データ線とを同層に位置させれば、両層は同一金属材料に て同時に形成することができる。

[0062]

これに代えて、前記導電性スパッタ膜を前記データ線よりも上層に位置させることもで きる。この場合には、各膜の形成工程が別工程となるため、同一材料、異種材料の選択が 可能となる。

[0063]

10

30

前記層間絶縁膜が、下層側に位置する下層側層間絶縁膜と、該下層側層間絶縁膜の表面 に積層された上層側層間絶縁膜とを備え、前記上層側層間絶縁膜の表面上には、前記デー タ線と導電性スパッタ膜とを同層にて形成することができる。このとき、前記データ線は 、前記下層側層間絶縁膜に形成された第1のコンタクトホールを介して前記ソース領域に 電気的に接続される。一方、前記導電性スパッタ膜は、前記上層側層間絶縁膜および前記 下層側層間絶縁膜に形成された第2のコンタクトホールを介して前記ドレイン領域に電気 的に接続される。そして、前記導電性スパッタ膜の表面上に前記導電性塗布膜が積層され る。

[0064]

これに代えて、前記下層側層間絶縁膜の表面上に前記データ線と前記導電性スパッタ膜 20 とを同層で形成することができる。この場合、前記データ線は前記下層側層間絶縁膜に形 成された第1のコンタクトホールを介して前記ソース領域に電気的に接続される。前記導 電性スパッタ膜は前記下層側層間絶縁膜に形成された第2のコンタクトホールを介して前 記ドレイン領域に電気的に接続される。そして、前記導電性塗布膜は、前記上層側層間絶 縁膜の表面上に積層され、前記上層側層間絶縁膜に形成された第3のコンタクトホールを 介して前記導電性スパッタ膜に電気的に接続される。

[0065]

本発明の他の態様によれば、

上述した薄膜デバイスが形成されたアクティブマトリクス基板と、

前記アクティブマトリクス基板と対向して配置される対向基板と、

前記アクティブマトリクス基板と前記対向基板間に封入された液晶層と、

を設けて、液晶パネルを構成することができる。

[0066]

本発明のさらに他の態様によれば、その液晶パネルを有する電子機器を構成することができる。

[0067]

いずれの場合も、薄膜デバイスのコストダウンによって、液晶パネル及びそれを用いた 電子機器の大幅なコストダウンが図れる。

[0068]

上述した液体の塗布工程では、前記基板上の塗布領域にのみ前記液体を塗布して、パタ 40 ーニングされた塗布膜を基板上に形成することが好ましい。こうすると、工程の多いフォ トリソグラフィエ程が不要となるからである。また、この塗布方法によると塗布液の消費 量も減少するので、ランニングコストを低下させることができる。

[0069]

本発明の薄膜デバイスの製造方法のさらに他の態様によれば、

複数の吐出口を有する塗布液吐出ノズルを用意し、

基板と前記複数の塗布液吐出ノズルとの位置を相対的に変化させながら、基板上の塗布 領域にのみ前記塗布液を吐出して、パターニングされた塗布膜を基板上に形成することを 特徴とする。

[0070]

この方法は例えばインクジェット方式を利用して実現できる。こうすると、無駄な塗布 液を塗布せずに節約できることに加えて、フォトリソグラフィエ程が不要であるので、設 備コストの低減とスループットの向上に大きく寄与する。例えばレジスト膜の形成におい ては、従来の塗布技術では滴下量の1%前後の量しか塗布膜として利用されていなかった が、本発明により滴下量の10%以上のレジストが塗布膜として利用できる。この塗布効 率の高さはレジストだけでなく、本発明による他の塗布膜についても当然有効であり、塗 布材料の削減と塗布工程の時間短縮により液晶表示装置のコスト低減を達成できるもので ある。

[0071]

複数の前記吐出口は、前記塗布液の吐出状態及び非吐出状態がそれぞれ独立に制御され 10 、各々の前記吐出口での塗布タイミングを制御しながら、前記基板と前記複数の塗布液吐 出ノズルとの位置を相対的に変化させことが好ましい。より精密なパータン塗布が可能と なるからである。

【 0 0 7 2 】

このような塗布方法は、レジストパターンを形成するためのレジスト塗布の他、上述した塗布膜形成のための各種塗布液の塗布に適用できる。例えば塗布絶縁膜をパターン塗布 できれば、塗布と同時にコンタクトホールも形成できる。

【0073】

このように本発明によれば、一部または全ての薄膜を液体を塗布し熱処理することによ り形成できるので、価格が安く且つ高いスループットを有する製造装置で薄膜デバイスを 20 製造できる。

【発明を実施するための最良の形態】

[0074]

以下本発明を図面に基づいて詳しく説明する。

【0075】

(第1実施例)

(薄膜デバイス構造の説明)

TFTを含む薄膜デバイスの 2 つの基本的構造例を、図 3 及び図 4 にそれぞれ示す。

【0076】

図3はコプレナ型の多結晶シリコンを用いたTFTの断面図である。ガラス基板10上 30 に下地絶縁膜12が形成され、その上に多結晶シリコンTFTが形成されている。図3に おいて、多結晶シリコン層14は不純物が高濃度にドープされたソース領域14S及びド レイン領域14Dと、それらの間のチャネル領域14Cで構成される。

この多結晶シリコン層14の上にゲート絶縁膜16、さらにその上にゲート電極18及び ゲート線(図示せず)が形成される。層間絶縁膜20及びその下のゲート絶縁膜16に形 成された開口部を介して、透明導電膜からなる画素電極22がドレイン領域14Dに接続 され、ソース線24がソース領域145に接続される。最上層の保護膜26は省略される こともある。尚、下地絶縁膜12はガラス基板10からの汚染を防ぎ、多結晶シリコン膜 14が形成される表面状態を整えることを目的としているが、省略されることもある。 【0077】

図4は、逆スタガ型の非晶質シリコンTFTの断面図である。ガラス基板30上に下地 絶縁膜32が形成され、その上に非晶質シリコンTFTが形成される。尚、下地絶縁膜3 2は省略されることが多い。図4において、ゲート電極34及びそれに接続されたゲート 線の下に、1層または多層のゲート絶縁膜36が形成される。ゲート電極34の上には、 非晶質シリコンのチャネル領域38Cが形成され、さらに、非晶質シリコン中に不純物が 拡散されることでソース・ドレイン領域38S,38Dが形成されている。また、画素電 極40は、金属配線層42を介して、ドレイン領域38Dと電気的に接続され、ソース線 44はソース領域38Sと電気的に接続される。なお、金属配線層42とソース線44と は同時に形成される。

【0078】

尚、チャネル領域38C上に形成されたチャネル保護膜46は、ソース・ドレイン領域 膜38S及び38Dをエッチングする際にチャネル領域38Cを保護する膜であり、省略 されることもある。

【 0 0 7 9 】

図3及び図4は、基本的なTFTは構造を示すものであり、これらのバリエーションは 非常に多岐にわたっている。例えば、図3のコプレナ型のTFTにおいては、開口率を上 げるために画素電極22とソース線24の間に第2の層間絶縁膜を設けて、画素電極22 とソース線24の間隔を狭める構造とすることができる。あるいは、ゲート電極18に接 続される図示しないゲート線やソース線24の配線抵抗の低減や配線の冗長化を目的とし て、該ゲート線、ソース線を多層膜とすることができる。さらには、TFT素子の上また は下に、遮光層を形成することもできる。図4の逆スタガ型のTFTにおいても、開口率 向上、配線抵抗の低減、欠陥低減を目的とした配線や絶縁膜の多層化などを行うことがで きる。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

これらの改良構造はいずれも、図3または図4の基本構造に対して、TFTを構成する 薄膜の積層数が増える場合がほとんどである。

【0081】

下記の実施例では、図3,図4で示した薄膜積層構造を構成する各種薄膜を、真空処理 装置の不要な塗布膜にて形成する場合について説明する。

【0082】

(塗布絶縁膜の形成方法)

図1は、液体を塗布し熱処理することにより薄膜例えば絶縁膜を形成する塗布型絶縁膜 形成装置を示す。塗布された後に熱処理されることで絶縁膜となる液体として、ポリシラ ザン(Si-N結合を有する高分子の総称である)を挙げることができる。ポリシラザン のひとつは、[SiH₂NH]n(nは正の整数)であり、ポリペルヒドロシラザンと言 われる。この製品は、東燃(株)より「東燃ポリシラザン」の製品名で市販されている。 なお、[SiH₂NH]n中のHがアルキル基(例えばメチル基、エチル基など)で置換 されると、有機ポリシラザンとなり、無機ポリシラザンとは区別されることがある。本実 施例では無機ポリシラザンを使用することが好ましい。

【 0 0 8 3 】

このポリシラザンをキシレンなどの液体に混合して、基板上に例えばスピン塗布する。 この塗布膜は、水蒸気または酸素を含む雰囲気で熱処理することにより、SiO₂に転化 する。

【0084】

比較例として、塗布された後に熱処理することで絶縁膜となるSOG(Spin-On-Glas s)膜を挙げることができる。このSOG膜は、シロキサン結合を基本構造とするポリマ ーで、アルキル基を有する有機SOGとアルキル基を持たない無機SOGがあり、アルコ ールなどが溶媒として使用される。SOG膜は平坦化を目的としてLSIの層間絶縁膜に 使用されている。有機SOG膜は酸素プラズマ処理に対してエッチングされ易く、無機S OG膜は数千 の膜厚でもクラックが発生し易すいなどの問題があり、単層で層間絶縁膜 などに使用されることは殆どなく、CVD絶縁膜の上層の平坦化層として利用される。 【0085】

この点、ポリシラザンはクラック耐性が高く、また耐酸素プラズマ性があり、単層でも ある程度厚い絶縁膜として使用可能である。従って、ここではポリシラザンを使用する場 合について説明する。

[0086]

なお本発明は、薄膜積層構造の少なくとも1層好ましくは複数層を、シロキサン結合を 基本構造とするSOG膜以外の塗布膜にて形成するものであり、この条件を満足する限り において、SOG膜を付加的に使用するものであっても良い。 【0087】

40

50

20

図1において、ローダ101は、カセットに収納されている複数枚のガラス基板を一枚 づつ取り出し、スピンコータ102にガラス基板を搬送する。スピンコータ102では、 図12に示すように、ステージ130上に基板132が真空吸着され、ディスペンサ13 4のノズル136からポリシラザン138が基板132上に滴下される。滴下されたポリ シラザン138は基板中央部に図12のように広がる。ポリシラザンとキシレンの混合液 ははキャニスター缶と呼ばれる容器に入れられおり、図1,図12に示す液体保管部10 5に保管される。ポリシラザンとキシレンの混合液は、液体保管部105から供給管14 0を介してディスペンサ134に供給され、基板上に塗布される。さらに、ステージ13 0の回転により、図13に示すように、ポリシラザン138がガラス基板132の全面に 引き延ばされて塗布される。このとき、大部分のキシレンは蒸発する。ステージ130の 回転数や回転時間は、図1に示す制御部106で制御され、数秒間で1000rpmまで 回転数が上昇し、1000rpmで20秒程度保持され、さらに数秒後に停止する。この 塗布条件にて、ポリシラザンの塗布膜の膜厚は約7000 となる。 【0088】

次に、ガラス基板は熱処理部103に搬送され、水蒸気雰囲気で温度100-350 、10-60分間熱処理され、SiО₂に変成される。この熱処理は、温度制御部107 で制御される。熱処理部103は、塗布型絶縁膜形成装置の処理能力を高くするため、前 記スピンコータ102のタクトタイムと熱処理時間が整合するように、熱処理部103の 長さや該炉内の基板収容枚数が設定される。ポリシラザンが混合される液体には例えばキ シレンが用いられ、また変成時に水素やアンモニアなどが発生するため、少なくともスピ ンコータ102と熱処理部103には排気設備108が必要である。熱処理され絶縁膜が 形成されたガラス基板はアンローダ104でカセットに収納される。 【0089】

20

図1に示す本発明の塗布型絶縁膜形成装置は、従来のCVD装置に比較して、装置構成 注葉しく簡単であり、従って装置価格が投船に広くなる。しかたCVD装置に比較してス

が著しく簡単であり、従って装置価格が格段に安くなる。しかもCVD装置に比較してス ループットが高く、メンテナンスが簡単であり装置の稼動率が高いなどの特徴がある。こ の特徴により液晶表示装置のコストを大幅に低減することができる。 【0090】

図1に示す塗布型絶縁膜形成装置では、図3に示す下地絶縁膜12、ゲート絶縁膜16 、層間絶縁膜20、保護膜26の全ての絶縁膜を成膜することができる。また、画素電極 30 22とソース配線24の間に絶縁膜を追加形成する場合に、その追加の絶縁膜を図1の装 置を利用して塗布膜にて形成することで、絶縁膜表面を平坦化する効果もあり、特に有効 である。尚、下地絶縁膜12や保護膜26は省略されることもある。 【0091】

ここで、ゲート絶縁膜16はTFTの電気的特性を左右する重要な絶縁膜であり、膜厚、膜質と同時にシリコン膜との界面特性も制御されなければならない。 【0092】

このためには、ゲート絶縁膜16の塗布形成前のシリコン膜14の表面状態を清浄にす ることの他に、図2に示す塗布型絶縁膜形成装置を使用することが好ましい。図2に示す 装置は、図1に示す装置の熱処理部103と同じ機能の第1の熱処理部103Aと、アン ローダ104との間に、第2の熱処理部103Bを設けている。この第2の熱処理部10 3Bでは、第1の熱処理部103Aでの上述した熱処理の後に、第1の熱処理部103A での熱処理温度より高い400-500 にて30-60分の熱処理を行うか、あるいは ランプアニール、レーザアニールなどの高温短時間の熱処理を行うのが望ましい。 【0093】

これにより、ゲート絶縁膜16などの絶縁膜は、図1の熱処理部103での熱処理のみの場合と比較して、より緻密化され、膜質及び界面特性が改善される。 【0094】

なお、界面特性に関して言えば、塗布絶縁膜に比べて真空雰囲気で形成されるCVD膜の方が制御し易いため、高性能なTFTが要求される場合には、TFTを構成する絶縁膜 50

(18)

のうちゲート絶縁膜はCVD膜で形成し、その他の絶縁膜を本発明による塗布絶縁膜で形成してもよい。

【 0 0 9 5 】

図 4 の T F T 構造においては、下地絶縁膜 3 2 、ゲート絶縁膜 3 6 、チャネル保護膜 4 6 に本発明の塗布絶縁膜を使用できる。

[0096]

(塗布シリコン膜の形成方法)

図1または図2に示す塗布液保管部105内に保管される塗布液として、シリコン粒子 を含む液体を用意することで、図1または図2の装置と同じ装置を利用して、塗布シリコ ン膜を形成することができる。

[0097]

塗布液に含有されるシリコン粒子の粒径は、例えば0.01~10µmのものを使用することができる。このシリコン粒子の粒径は、塗布されるシリコン膜の膜厚に応じて選択される。本発明者等が入手したシリコン粒子の粒径は、1µm程度のものが10%、10µm以下のものが95%を占めた。この粒径のシリコン粒子を、微粒子化装置によりさらに微粒子化することで、所望の粒径のシリコン粒子を得ることができる。

[0098]

所定範囲の粒径を持つシリコン粒子は例えばアルコール等の液体に混ぜられた懸濁液と され、塗布液保管部105に保管される。そして、ローダ105よりスピンコータ106 に搬入された基板上に、シリコン粒子とアルコールとの懸濁液を吐出する。そして、塗布 絶縁膜の形成と同様な塗布条件にてステージ130を回転させて、シリコン粒子の塗布膜 を基板上にて引き延ばし、このとき大部分のアルコールが蒸発される。

[0099]

次に、熱処理部103または第1の熱処理部103Aにて、塗布絶縁膜形成の場合と同様な熱処理条件にて基板を熱処理する。このとき、シリコン同士の反応により結晶化されたシリコン膜が基板に形成される。

図 2 の装置を用いた場合には、さらに第 2 の熱処理部 1 0 3 B にて、その基板を第 1 の 熱処理部 1 0 3 A での熱処理温度より高い温度で熱処理する。この熱処理は、レーザアニ ールまたはランプアニールにより短時間で行うことが好ましい。

【 0 1 0 1 】

この第2の熱処理部103Bにて再度熱処理することで、第1の熱処理部103Aのみ で熱処理されたものと比較して、シリコン膜の結晶性、緻密性及び他の膜との密着性が向 上する。

【0102】

図 5 、 図 6 は、 塗 布 シリコン 膜 及 び 塗 布 絶 縁 膜 を 連 続 し て 形 成 す る 成 膜 装 置 の 構 成 図 で あ る 。

【0103】

図 5 の成膜装置は、ローダ 1 0 1、第 1 のスピンコータ 1 0 2 A、第 1 の熱処理部 1 0 3 A、第 2 の熱処理部 1 0 3 B、第 2 のスピンコータ 1 0 2 B、熱処理部 1 0 3 及びアン ローダ 1 0 4 をインライン接続している。第 1 のスピンコータ 1 0 2 Aには、シリコン粒 子とアルコールとの懸濁液を保管する第 1 の塗布液保管部 1 0 5 Aと第 1 の制御部 1 0 6 Aとが接続される。第 2 のスピンコータ部 1 0 2 Bには、ポリシラザンとキシレンとの混 合液を保管する第 2 の塗布液保管部 1 0 5 Bと第 2 の制御部 1 0 6 Bとが接続される。 【 0 1 0 4】

図 5 の装置を使用すれば、ロード、アンロードの回数が 1 回ずつ減るので、スループットがさらに高まる。

【0105】

図 6 の成 膜 装 置 は、 図 5 の成 膜 装 置 の 第 2 の 熱 処 理 部 1 0 3 B を、 塗 布 絶 縁 膜 の 熱 処 理 部 1 0 3 の 後 に 配 置 し た 変 形 例 を 示 し て い る 。 こ の 場 合 は 、 絶 縁 膜 の キ ャ ッ プ 層 が つ い た 50

10

40

シリコン膜を、レーザアニール等を実施する第 2 の熱処理部 1 0 3 B によって結晶化する ことになる。絶縁膜はシリコン表面の反射率を下げる効果があるので、レーザエネルギが 効率よくシリコン膜に吸収されるという利点がある。また、レーザアニール後のシリコン 膜の表面が平滑であることなどの特徴がある。なお、図6中の熱処理部103と第2の熱 処理部103Bとを、一つの熱処理部で兼用しても良い。この場合には、この兼用された 一つの熱処理部において、塗布絶縁膜の焼成と、その上のシリコン膜の結晶化の熱処理と を、同時に行うことができる。

[0106]

(塗布シリコン膜の他の形成方法)

<u>塗 布 液 を 塗 布 し 、 そ の 後 熱 処 理 す る こ と に よ り シ リ コ ン 膜 を 形 成 す る 他 の 塗 布 型 シ リ コ</u> 10 ン膜形成装置を図7に示す。CVD法でシリコン膜を形成するときにはモノシラン(Si H₄)やジシラン(Si₂H₅)が用いられるが、本発明ではジシランやトリシラン(Si₃ H。)などの高次のシランを用いる。シラン類の沸点は、モノシランが - 1 1 1 . 9 、 ジシランが - 1 4 . 5 、トリシランが 5 2 . 9 、テトラシラン (Si₄ H₁₀)が 1 0 8.1 である。モノシランとジシランは常温、常圧で気体であるが、トリシラン以上の 高次のシランは液体である。ジシランはマイナス数十 にすれば液体となり塗布膜として 利用することができる。ここでは主にトリシランを使用する場合について説明する。 [0107]

図 7 において、ローダ 2 0 1 でカセットからガラス基板が 1 枚づつ取り出されてロード ロック室202に搬送され、ロードロック室202は排気装置711により減圧される。 20 所定の圧力に達した後、ガラス基板は前記圧力と同程度の減圧状態となっているスピンコ ー 夕 2 0 3 に 移 動 し 、 ト リ シ ラ ン が ト リ シ ラ ン 保 管 部 2 0 7 か ら デ ィ ス ペ ン サ を 介 し て ガ ラス基板上に塗布される。スピンコート部203では回転数数100乃至2000rpm で数秒から20秒基板が回転しトリシランがスピンコートされる。トリシランがスピンコ ー ト さ れ た ガ ラ ス 基 板 は 前 記 圧 力 と 同 程 度 と な っ て い る 第 1 の 熱 処 理 部 2 0 4 に 直 ち に 搬 送され、 3 0 0 - 4 5 0 で数 1 0 分熱処理され膜厚が数 1 0 0 のシリコン膜が形成さ れる。次に、ガラス基板は前記圧力と同程度となっている第2の熱処理部205に搬送さ れ、レーザアニールやランプアニールなどの高温短時間の熱処理を受ける。これにより、 シリコン膜が結晶化される。次に、ガラス基板はロードロック室206に搬送され、窒素 ガスにより大気圧に戻された後、アンローダ207に搬送されカセットに収納される。

ここで排気装置211は、2つのロードロック室202,206に接続される1台と、 スピンコート部 2 0 3 、第 1 ,第 2 の熱処理部 2 0 4 , 2 0 5 に接続される 1 台の計 2 台 で構成するのが望ましい。そしてスピンコータ203、第1の熱処理部204及び第2の 熱処理部205は、排気装置211により常に排気され、不活性雰囲気の減圧状態(1. 0 - 0 . 5 気 圧 程 度) が 保 持 さ れ る 。 シ ラ ン 類 は 毒 性 が あ り ガ ス 化 し た シ ラ ン 類 が 装 置 外 に漏れないようにするためである。モノシランの許容濃度(TLV)は5ppmであり、 ジシランなど高次のシランも同程度の許容濃度であると考えられている。また、シラン類 は 常 温 空 気 中 で 自 然 燃 焼 し 、 濃 度 が 高 い と 爆 発 的 に 燃 焼 す る 。 従 っ て 、 少 な く と も ス ピ ン コータ203、第1,第2の熱処理部204,205に接続される排気装置211の排気 は、シラン類を無害化する排ガス処理装置212に接続する。尚、図7の各処理室201 ~ 2 0 7 は互いにゲートバルブで接続され、 ガス化したシラン 類が 2 つのロードロック室 に流れ込まないように、ガラス基板の搬送時に該ゲートバルブが開閉される。 [0109]

スピンコータ203の主要部は図12とほぼ同じであるが、図7においてガラス基板が 真空チャックされるステージの温度は、温度制御部210で制御されることが好ましい。 ここで、トリシランのときは常温望ましくは0 程度、ジシランを使用するときは-40 以下望ましくは-60 以下に制御される。また、ジシランやトリシランの保管部20 8 や供給ライン(図示せず)も温度制御部210により、ステージ温度とほぼ同程度の温 度に制御されることが好ましい。

30

50

[0110]

ジシランやトリシランを液体として塗布するためには、これらの沸点より低い温度で塗 布作業が行われなければならないが、トリシランの蒸気圧は常温常圧で約0.4気圧、ジ シランの蒸気圧は常圧、 - 40 で約0.3気圧であることを考慮し、該蒸気圧をできる だけ下げる必要がある。このために、これらシラン類や基板の温度をできるだけ下げるこ とが好ましい。

[0 1 1 1 **]**

ジシランやトリシランなどの蒸気圧をより低くし、塗布膜の均一性を向上させるために 、スピンコータ203や第1,第2の熱処理部204,205を、不活性ガスによる加圧 状態としてもよい。加圧状態ではジシランなどの沸点温度が上昇し、同じ温度における蒸 気圧が低くなるため、スピンコータ203の温度を前述の設定温度より高めにし、室温に 近い温度に設定することもできる。この場合には、万一トリシランなどが漏洩したときの ことを考慮して、加圧状態が可能な構造の外側に減圧状態にできる2重構造とし、漏洩し たトリシランなどを別に設ける排気装置で排気することが好ましい。この該排気ガスは、 排ガス処理部212にて処理される。

また、スピンコータ203や第1,第2の熱処理部204,205の内部に滞留するシ ランガスも、排気装置211で排気される。

【0113】

図 8 に示すシリコン膜形成装置は、図 7 に示すシリコン膜形成装置と、図 1 に示す絶縁 20 膜形成装置をインライン結合したものである。即ち、図 7 の第 2 の熱処理部 2 0 5 とロー ドロック室 2 0 6 の間に、図 1 のスピンコート部 1 0 2 及び熱処理炉 1 0 3を導入した構 成となっている。

[0 1 1 4 **]**

図 8 において、シリコン膜は第 2 の熱処理部 2 0 5 でレーザアニールにより結晶化される処理までは、図 7 の装置の動作と同じである。結晶化されたシリコン膜は、スピンコータ 1 0 2 において、ポリシラザンや無機の S O G 膜が塗布される。次に熱処理部 1 0 3 において、塗布された膜が絶縁膜に変成される。

[0 1 1 5 **]**

スピンコータ203、第1,第2の熱処理部204,205は、図7と同様に不活性ガ 30 ス雰囲気の減圧状態である。図1では絶縁膜のスピンコータ102及び熱処理部103は 常圧であったが、図8の装置では不活性ガス雰囲気の減圧状態とする。このための排気は 排気装置108で行う。

図8により形成されるシリコン膜は、該シリコン膜の上に不活性雰囲気で絶縁膜が形成 されるため、大気に晒されることがない。従って、TFT素子の特性を左右するシリコン 膜と絶縁膜の界面を制御できるので、TFT素子の特性や該特性の均一性を向上させるこ とができる。

なお、図8ではシリコン膜の上の絶縁膜形成はシリコン膜の結晶化の後で行ったが、図 40 6の装置と同様にして、シリコン膜の第1の熱処理後に絶縁膜を形成し、シリコン膜の結 晶化をその絶縁膜の熱処理後に行ってもよい。この場合も、図6の場合と同様に、絶縁膜 のキャップ層がついたシリコン膜をレーザアニールによって結晶化することになる。絶縁 膜はシリコン表面の反射率を下げる効果があるので、レーザエネルギが効率よくシリコン 膜に吸収されるという利点がある。また、レーザアニール後のシリコン膜の表面が平滑で あることなどの特徴がある。

[0118]

(塗布シリコン 膜への不純物 拡散方法)

シリコン膜へ不純物を拡散させる方法は、従来のイオン注入装置などを用いて実施して も良いが、図10または図11に示すように、不純物含有絶縁層を塗布した後に、その下 5

50

層のシリコン膜に不純物を拡散させることが好ましい。

【0119】

この不純物含有絶縁膜の形成は、図2に示す装置と同じ装置を用いることができる。本 実 施 例 で は 、 リ ン ガ ラ ス ま た は ボ ロ ン ガ ラ ス を 含 む S O G 膜 を 、 不 純 物 含 有 塗 布 膜 と し て 塗布するものとする。 N型の高濃度不純物領域を形成する場合は、エタノール及び酢酸エ チルを溶媒としてSi濃度が数wt%となるようにシロキサンポリマーを含有する液体に 該液体100mlあたり数百µgのP2O5を含有するSOG膜を不純物含有塗布膜と して 使 用 す る 。 こ の 場 合 、 図 2 の 塗 布 液 保 管 部 1 0 5 に 、 そ の 塗 布 液 を 保 管 し 、 ス ピン コ ータ102より該塗布液を基板上に塗布する。さらにスピンコータ102において、回転 数が数1000rpmで基板を回転することで、前記記SOG膜として数1000 の膜 厚が得られる。この不純物含有塗布膜は、第1の熱処理部103Aで300 乃至500 で熱処理され、数モル%の P 2 O 5 を含むリンガラス膜となる。 リンガラス膜が形成され た T F T 基 板 は 、 第 2 の 熱 処 理 部 1 0 3 B に お い て 、 ラ ン プ ア ニ ー ル ま た は レ ー ザ ア ニ ー ルの 高 温 短 時 間 の 熱 処 理 を 受 け 、 S O G 膜 中 の 不 純 物 が そ の 下 層 の シ リ コ ン 膜 中 に 固 相 拡 散 し て 、 該 シ リ コ ン 膜 中 に 高 濃 度 不 純 物 領 域 が 形 成 さ れ る 。 TFT 基 板 は 最 後 に ア ン ロ ー ダ104でカセットに収納される。

【0120】

このソース・ドレイン領域の形成では、塗布工程及び高温短時間のアニール工程とも1 分以内の処理が可能であり、非常に高い生産性を有する。尚、熱処理工程は数10分程度 必要であるが熱処理炉の長さや構造を工夫することによりタクト時間を削減できる。 【0121】

前記不純物含有塗布膜が塗布されたTFTの断面図を図10及び図11に示す。図10 は図3に対応するコプレナ型のTFTで、ガラス基板14に下地絶縁膜12が形成され、 その上にシリコン層14がパターニングされている。ゲート絶縁膜16はゲート電極18 をマスクにエッチング除去され、ソース・ドレインとなるべき領域のシリコン層が一旦露 出される。従って、不純物含有塗布膜50は前記シリコン膜のソース・ドレインとなる領 域14S、14Dに接して形成される。そして、前述した高温短時間の熱処理により、不 純物含有塗布膜50に含まれるリンが固相拡散により前記シリコン膜中に拡散し、シート 抵抗が1K / 以下のN型のソース・ドレイン領域14S、14Dが形成される。 【0122】

これ以降の工程は図3に示すTFTの断面図から分かるように、層間絶縁膜の形成、コ ンタクトホール開口、画素電極形成、ソース配線の順に形成される。ここで、層間絶縁膜 形成の際、不純物含有塗布膜50を除去した後に改めて前述した塗布膜による層間絶縁膜 を形成してもよいし、不純物含有塗布膜50の上に新たに層間絶縁膜を形成してもよい。 不純物含有塗布膜50の上に新たに層間絶縁膜を形成する方法では、絶縁膜が2層になり 液晶表示装置におけるソース線とゲート線の短絡欠陥が少なくなる。

図11は図4に対応する逆スタガ型のTFTで、ガラス基板30上に下地絶縁膜32が 形成され、その上にゲート電極35が形成され、さらにゲート絶縁膜34を介してシリコ ン層33がパターニングされている。絶縁膜52は、チャネル領域の保護膜であると同時 に不純物拡散のマスクとなり、塗布絶縁膜により形成される。

【0124】

不純物含有絶縁膜54は、マスクとなる絶縁膜52及びシリコン膜33のソース・ドレイン領域となるべき領域335、33Dに接して、塗布絶縁膜として形成される。不純物含有絶縁膜54が高温短時間の熱処理されると、不純物含有絶縁塗布膜54中に含まれるリンが固相拡散により前記シリコン膜33中に拡散し、シート抵抗が1K / 程度のN型のソース・ドレイン領域335、33Dが形成される。

これ以降の工程は、図4に示すTFTの断面図から分かるように、不純物含有絶縁膜5 4を除去した後、画素電極、ソース配線及びドレイン電極と、それらの接続部の順に形成 50

10

20



される。

【0126】

本実施例によれば、図3に示すコプレナ型のTFTにおいて、ソース・ドレイン領域の 形成は、従来のイオン打ち込みやイオンドーピングの代わりに塗布膜の形成と高温短時間 の熱処理により行われるので、安価で且つスループットの高い装置を用いてTFTを製造 することができる。また、図4に示す逆スタガ型のTFTにおいては、CVD法によるソ ース・ドレイン領域の形成が、塗布膜の形成と高温短時間の熱処理に置き換わることにな り、コプレナ型のTFTの場合と同様に安価で且つスループットの高い装置を用いて液晶 表示装置を製造することができる。

(22)

【0127】

(塗布導電膜の形成方法)

次に、導電性粒子を含有した液体を塗布して塗布導電膜を形成する方法について説明す る。この塗布導電膜も、図1または図2に示す装置を用いて製造することができる。この とき、図1,図2の塗布液保管部105に保管される液体は、金属などの導電性物質の微 粒子を液体例えば有機溶媒に分散させたものを用いる。例えば、粒径80-100 の銀 微粒子をテルピネオールやトルエンなどの有機溶媒に分散させたものを、スピンコータ1 02より基板上に吐出する。その後、基板を1000rpmで回転させてその塗布液を基 板上にスピンコートする。さらに、図1の熱処理部103あるいは図2の第1の熱処理部 103Aにて、250-300 で熱処理すれば、数千 の導電膜を得ることができる。 導電性物質の微粒子には、そのほかにAu、A1、Cu、Ni、Co、Cr、ITOなど があり、塗布型導電膜形成装置により導電膜を形成することができる。 【0128】

得られた導電膜は微粒子の集合であり非常に活性であるため、スピンコータ102と、 熱処理部103または第1の熱処理部103Aは不活性ガス雰囲気にする必要がある。 【0129】

また、塗布導電膜の抵抗値はバルクの抵抗値に比べると1桁程度高くなることがある。 この場合には、図2の第2の熱処理部103Bにて、塗布導電膜を300乃至500 に てさらに熱処理すると、導電膜の抵抗値が低下する。このとき同時に、TFTのソース領 域と、塗布導電膜で形成したソース配線とのコンタクト抵抗、さらにはドレイン領域と、 塗布導電膜で形成した画素電極とのコンタクト抵抗を低減することができる。第2の熱処 理部103Bにて、ランプアニールやレーザアニールなどの高温短時間の熱処理を行うと 、塗布導電膜の低抵抗化とコンタクト抵抗の低減をより効果的に行うことができる。また 、異種の金属を多層形成して、信頼性を向上させることもできる。Agは比較的空気中で 酸化され易いので、Agの上に空気中で酸化されにくいA1やCuなどを形成するとよい

[0130]

(透明電極の形成方法)

次に、塗布ITO膜を用いた透明電極の成形方法について説明する。この塗布ITOの 成膜も、図2と同じ装置を用いて実施できる。本実施例で用いる塗布液は、有機インジウ ムと有機スズとがキシロール中に97:3の比率で8%配合された液状のもの(たとえば 40 、旭電化工業株式会社製の商品名:アデカITO塗布膜/ITO-103L)である。な お、塗布液としては、有機インジウムと有機スズとの比が99:1から90:10までの 範囲にあるものを使用することができる。この塗布液が図2の塗布液保管部105に保管 される。

[0131**]**

この塗布液が、スピンコータ102にて基板上に吐出され、さらに基板を回転させるこ とでスピンコートされる。

【0132】

次に、塗布膜の熱処理が実施されるが、このときの熱処理条件は下記の通り設定した。 まず、図 2 の第 1 の熱処理部 1 0 3 A にて、 2 5 0 ~ 4 5 0 の空気中あるいは酸素雰 50

10

囲気中で30分から60分の第1の熱処理を行った。次に、第2の熱処理部103Bにて 、200 ~400 の水素含有雰囲気中で30分から60分の第2の熱処理を行った。 その結果、有機成分が除去され、インジウム酸化物と錫酸化物の混合膜(ITO膜)が形 成される。上記熱処理により、膜厚が約500オングストローム~約2000オングスト ロームのITO膜は、シート抵抗が10² / ~10⁴ / で、光透過率が90%以上 となり、画素電極41として十分な性能を備えたITO膜とすることができる。前記第1 の熱処理後のITO膜のシート抵抗は10⁵~10⁶ / のオーダであるが、前記第2の 熱処理のよりシート抵抗は10²~10⁴ / のオーダまで低下する。

(23)

[0133]

この塗布ITO膜の形成は、図5または図6に示す装置によって、塗布ITO膜と塗布 10 絶縁膜とをインラインにて製造することができる。このようにすれば形成直後の活性な塗 布ITO膜の表面を絶縁膜で保護することができる。

【0134】

(導電層の他の形成方法)

この方法は、上述した塗布ITO膜の上に、金属メッキ層を形成する方法である。 【0135】

図9は、塗布ITO表面にNiメッキを施すフローチャートを示している。図9のステ ップ1にて、上述した方法で塗布ITO膜を形成する。次にステップ2にて、塗布ITO 表面を例えばライトエッチングして、その表面を活性化させる。ステップ3では、ステッ プ4のNiメッキ処理の前処理として、まず塗布ITOの表面に、Pd/Snの錯塩を付 着させ、次に表面にPdを析出させる処理を行う。

【0136】

ステップ4のNiメッキ工程では、例えば無電解メッキ工程を実施することで、塗布 I TO表面に析出されたPdが、Niに置換されてNiメッキ処理がなされる。ステップ4 にてさらにNiメッキ層をアニールすることで、そのメッキ層が緻密化される。最後に、 ステップ5にて、Niメッキ上に酸化防止層としての貴金属メッキ例えばAuメッキ処理 することで、導電層が完成する。

【0137】

この方法により、塗布ITO膜をベースとしながらも、メッキ層を形成して透明電極以外の導電層を形成することができる。

【0138】

(スピンコート以外の塗布方法)

図14乃至図16は、薄膜を形成するための液体やフォトエッチング時のマスクに使用 されるレジストなどの液体を塗布する塗布装置を示す図である。本実施例では塗布する液 体としてレジストを例に挙げて説明する。レジスト塗布に限らず、もちろん上述した各種 塗布膜の形成にも利用できる。図14において、ステージ301上に基板302が真空吸 着されている。レジストは液体保管部307から供給管306を通してディスペンサヘッ ド304に供給される。レジストはさらに、ディスペンサヘッド307に設けられた複数 のノズル305から、基板302上に非常に多くのドット303として塗布される。 【0139】

ノズル305の詳細断面図を図15に示す。図15はインクジェットプリンタのヘッド と同様な構造であり、ピエゾ素子の振動でレジストを吐出するようになっている。レジス トは入り口部311から供給口312を介してキャビティ部313に溜まる。振動板31 5に密着しているピエゾ素子314の伸縮により該振動板315が動き、キャビティ31 3の体積が減少または増加する。レジストはキャビティ313の体積が減少するときノズ ル口316から吐出され、キャビティ313の体積が増加するとき、レジストは供給口3 12からキャビティ313に供給される。ノズル口316は例えば図16に示すように2 次元的に複数個配列されており、図14に示したように、基板302またはディスペンサ 304が相対的に移動することによって、基板全面にレジストがドット状に塗布される。 20



40

[0140]

図16において、ノズルロ316の配列ピッチは、横方向ピッチP1が数100µm、 縦方向ピッチP2が数mmである。ノズルロ316の口径は数10µm乃至数100µm である。一回の吐出量は数10ng乃至数100ngで、吐出されるレジストの液滴の大 きさは直径数10µm乃至数100µmである。ドット状に塗布されるレジストは、ノズ ル305から吐出された直後は数100µmの円形である。レジストを基板全面に塗布す る場合は、前記ドット303のピッチも数100µmとし、回転数が数百乃至数千rpm で数秒間基板を回転すれば、均一な膜厚の塗布膜が得られる。塗布膜の膜厚は基板の回転 数や回転時間だけでなく、ノズルロ316の口径及びドット303のピッチによっても制 御可能である。

(24)

(0 1 4 1 **)**

このレジスト塗布方式はインクジェット方式の液体塗布方式であり、基板全面にドット状に塗布されるため、ドット303間のレジストのない部分にレジストが塗布されるように基板を移動例えば回転させればよいので、レジストを効率的に使用することができる。この方式はレジストだけでなく、前述した塗布膜にて形成される絶縁膜、シリコン膜、 導電膜の形成にも同様に適用できるので、液晶表示装置のコスト低減に非常に大きな効果をもたらすものである。

[0142]

また、インクジェット方式の液体塗布において、ノズルロ316の口径は更に小さくす ることができるので、10~20μm幅の線状のパタンに塗布することも可能である。こ の技術をシリコン膜や導電膜の形成に用いれば、フォトリソグラフィエ程が不要な直接描 画が可能となる。TFTのデザインルールが数10μm程度であれば、この直接描画と塗 布方式の薄膜形成技術を組み合わせることにより、CVD装置、スパッタ装置、イオン打 ち込みやイオンドーピング装置、露光装置、エッチング装置を使用しない液晶表示装置の 製造が可能となる。即ち、本発明によるインクジェット方式の液体塗布装置と、レーザア ニール装置やランプアニール装置などの熱処理装置のみで液晶表示装置が製造できるので ある。

【0143】

なお、この第1実施例はTFTアクティブマトリクス基板を例に挙げて薄膜デバイスを 説明したが、同じアクティブマトリクス基板としてMIM(金属 - 絶縁 - 金属)、MIS 30 (金属 - 絶縁 - シリコン)などの他の2端子、3端子素子を画素スイッチング素子とする ものにも同様に適用できる。例えばMIMを用いたアクティブマトリクス基板の薄膜積層 構造は半導体層を含まず、導電層と絶縁層のみで構成されるが、この場合にも本発明を適 用できる。さらには、本発明はアクティブマトリクス基板にのみでなく、表示要素として も液晶によらずに例えばEL(エレクトロ ルミネッセンス)などを用いるものでも良い 。さらには、TFTを含む半導体デバイス、DMD(デジタル ミラー デバイス)など 、導電層と絶縁層を含み、さらには半導体層を含む種々の薄膜積層構造を有する薄膜デバ イスに本発明を適用可能である。

[0144**]**

次に、本発明を液晶表示装置用のアクティブマトリクス基板に適用し、特に、画素電極 40 を導電性塗布膜にて形成する第2~第7実施例について説明する。

【0145】

(第2実施例)

図18は、液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図、図19は、そのI-I 線に相当する位置での断面図である。

【0146】

図18および図19において、液晶表示装置用のアクティブマトリクス基板400は、 絶縁基板410上がデータ線Sn,Sn+1…と走査線Gm,Gm+1とによって複数の 画素領域402に区画形成され、各画素領域402の各々に対してはTFT404が形成 50

されている。このTFT404は、ソース領域414とドレイン領域416との間にチャ ネルを形成するためのチャネル領域417、該チャネル領域417にゲート絶縁膜413 を 介 し て 対 峙 す る ゲ ー ト 電 極 4 1 5 、 該 ゲ ー ト 電 極 4 1 5 の 表 面 側 に 形 成 さ れ た 層 間 絶 縁 膜 4 2 1 、 該 層 間 絶 縁 膜 4 2 1 の コ ン タ ク ト ホ ー ル 4 2 1 A を 介 し て ソ ー ス 領 域 4 1 4 に 電気的接続するソース電極 4 3 1 、および層間絶縁膜 4 2 1 のコンタクトホール 4 2 1 B を 介 し て ド レ イ ン 領 域 4 1 6 に 電 気 的 接 続 す る IT O 膜 か ら な る 画 素 電 極 4 4 1 を 有 し て いる。 ソース 電極 4 3 1 は データ 線 S n , S n + 1 … の 一 部 で あ り 、 ゲ ー ト 電 極 4 1 5 は 走査線Gm,Gm+1…の一部である。

 $\begin{bmatrix} 0 & 1 & 4 & 7 \end{bmatrix}$

ここで、 画素電極 4 4 1 は、ソース電極 (データ線) 4 3 1 と同様、 層間絶縁膜 4 2 1 10 の表面に形成される。このため、これらの電極同士が短絡しないように、画素電極441 は、データ線 S n , S n + 1 と平行な外 周 縁 4 4 1 A 、 4 4 1 B がデータ線 S n , S n + 1よりもかなり内側に位置するように構成されている。

[0148]

図20(A)~(D)、図21(A)~(C)は、本実施例のアクティブマトリクス基 板の製造方法を示す工程断面図である。

[0149]

このようなアクティブマトリクス基板400の製造方法では、まず、図20(A)に示 すように、絶縁基板410として汎用の無アリカリガラスを用いる。まず、絶縁基板41 0を清浄化した後、絶縁基板410の上にCVD法(Chemical Vapor Deposition)やP VD法 (Physical Vapor Deposition)によりシリコン酸化膜などからなる下地保護膜4 11を形成する。CVD法としては、たとえば減圧CVD法(LPCVD法)やプラズマ CVD法(PECVD法)などがある。PVD法としては、たとえばスパッタ法などがあ る。尚、下地保護膜11は、絶縁基板410に含まれる不純物や該基板表面の清浄度など により省略することも可能である。

[0150]

次に、TFT404の能動層となるべき真性のシリコン膜などの半導体膜406を形成 する。この半導体膜406もCVD法やPVD法により形成できる。このようにして得ら れる半導体膜406は、そのままアモルファスシリコン膜としてTFTのチャネル領域な どの半導体層として用いることができる。また、半導体膜120は、図20(B)に示す ように、 レーザ光などの光学エネルギーまたは電磁エネルギーを短時間照射して結晶化を 進めてもよい。

次に、所定のパターンをもつレジストマスクを形成した後、このレジスト マスクを用いて半導体膜406をパターニングし、図20(C)に示すように、島状の半 導体膜412とする。半導体膜412にパターニングした後は、 PVD法やCVD法など でゲート絶縁膜413を形成する。

[0152]

次に、ゲート電極となるアルミニウム膜などの薄膜をスパッタ形成する。通常はゲート 電極とゲート配線とは、同一の金属材料などで同一の工程により形成される。ゲート電極 40 となる薄膜を堆積した後、図20(D)に示すように、パターニングを行い、ゲート電極 4 1 5 を形成する。このとき走査線も形成される。次に、半導体膜4 1 2 に対して不純物 イオンを導入し、ソース領域414およびドレイン領域416を形成する。不純物イオン が導入されなかった部分はチャネル領域417となる。この方法では、ゲート電極415 がイオン注入のマスクとなるため、チャネル領域417は、ゲート電極415下のみに形 成される自己整合構造となるが、オフセットゲート構造やLDD構造のTFTを構成して もよい。不純物イオンの導入は、質量非分離型イオン注入装置を用いて注入不純物元素の 水素化合物と水素とを注入するイオン・ドーピング法、あるいは質量分離型イオン注入装 置を用いて所望の不純物イオンのみを注入するイオン打ち込み法などを適用することがで きる。イオン・ドーピング法の原料ガスとしては、水素中に希釈された濃度が0.1%程 50

20

度のホスフィン(PH₃)やジボラン(B₂H。)などの注入不純物の水素化物を用いる。 **[**0153**]**

(26)

次に、図21(A)に示すように、シリコン酸化膜からなる層間絶縁膜421をCVD 法 あ る い は P V D 法 で 形 成 す る 。 イ オ ン 注 入 と 層 間 絶 縁 膜 4 2 1 の 形 成 後 、 3 5 0 程度 以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化及び層 間絶縁膜421の焼き締めを行う。

[0154**]**

次に、 図 2 1 (B)に示すように、 層 間 絶 縁 膜 4 2 1 の うち、 ソース 領 域 4 1 4 及びド レイン領域416に相当する位置にコンタクトホール421A及び421Bを形成する。 次に、ソース電極を形成するためのアルミニウム膜などをスパッタ形成した後、それをパ 10 ターニングして、ソース電極431を形成する。このときデータ線も形成される。 [0155]

次に、 図 2 1 (C)に示すように、 層間絶縁膜 4 2 1 の表面全体に I T O 膜 4 0 8 を塗 布成膜する。

[0156**]**

この塗布成膜にあたっては、各種の液状またはペースト状の塗布材を用いることができ る。これらの塗布材のうち、液状のものであればディップ法やスピンコート法などを用い ることができ、ペースト状のものであればスクリーン印刷法などを用いることができる。 この 第 2 実 施 例 で 塗 布 材 は 、 第 1 実 施 例 と 同 様 に 、 有 機 イ ン ジ ウ ム と 有 機 ス ズ と が キ シ ロ ール中に97:3の比率で8%配合された液状のもの(たとえば、旭電化工業株式会社製 の 商 品 名 : ア デ カ I T 〇 塗 布 膜 / I T 〇 - 1 0 3 L) で あ り 、 絶 縁 基 板 4 1 0 の 表 面 側 (層間絶縁膜20の表面)にスピンコート法で塗布できる。ここで、塗布材としては、有機 インジウムと有機スズとの比が99/1から90/10までの範囲にあるものを使用する ことができる。

この 第 2 実 施 例 で も 、 絶 縁 基 板 4 1 0 の 表 面 側 に 塗 布 し た 膜 に つ い て は 、 溶 剤 を 乾 燥 、 除去した後、熱処理(焼成)を行う。このとき熱処理条件としては、たとえば、250 ~ 4 5 0 の空気中あるいは酸素雰囲気中で 3 0 分から 6 0 分の第 1 の熱処理を行った後 200~400の水素含有雰囲気中で30分から60分の第2の熱処理を行う。そ の結果、有機成分が除去され、インジウム酸化物と錫酸化物の混合膜(ITO膜)が形成 される。上記熱処理により、膜厚が約500オングストローム~約2000オングストロ ームのITO膜は、シート抵抗が10² / ~10⁴ / で、光透過率が90%以上と なり、画素電極441として十分な性能を備えたITO膜とすることができる。第1の熱 処理後のITO膜のシート抵抗は10⁵~10⁶ / のオーダであるが、第2の熱処理の よりシート抵抗は10²~10⁴ / のオーダまで低下する。 [0158]

このようにしてITO膜408を形成した後、パターニングして、図19に示すように 、画素電極441を形成すると、各画素領域402にTFT404が形成される。従って 、走査線Gmを介して供給される制御信号によってTFT404を駆動すれば、画素電極 4 4 1 と対向基板(図示せず)との間に封入されている液晶セルには、データ線 S n から TFT404を介して画像情報が書き込まれ、所定の表示を行うことができる。 [0159]

このように、第2実施例では、画素電極441を形成するためのITO膜を形成するに あたって、液状の塗布材を、大型基板の処理に適しているスピンコート法などの塗布成膜 法によって絶縁基板410上に塗布したため、スパッタ法などの真空系を備えた大がかり な成膜装置を必要とする成膜法と違って、安価な成膜装置で成膜できる。 [0160]

しかも、塗布成膜法よれば、図25(B)に示すように、画素電極441を構成するた めの液状またはペースト状の塗布材を、 層間絶縁膜421の表面に塗布した際に塗布材が コンタクトホール421Bをスムーズに埋めるので、画素電極441の表面形状は下層側

20

10

40

の凹凸などの影響を受けにくい。それ故、表面に段差のない平坦な画素電極441(導電 膜)を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発 生などを防止できる。よって、この第2実施例によれば、表示品位が向上する。 【0161】

これに対して図25(A)のように、画素電極をスパッタITO膜450で形成すると、このスパッタITO膜450が形成される面の段差にならってスパッタITO膜450 が形成されてしまう。スパッタITO膜450の表面に形成される段差は、不安定なラビングとリバースチルトドメインの原因となって、表示品質を低下させてしまう。しかも、スパッタITO膜450は、コンタクトホール421Bを全て埋め込むように形成することが困難であるので、そこに開口部が形成されてしまう。この開口部の存在も、不安定なラビングとリバースチルトドメインの原因となる。従って、図25(B)のように塗布ITO膜にて画素電極441を形成することが有用である。

- [0162]
- (第3実施例)

図22は、液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図、図23は、そのII-II 線に相当する位置での断面図である。

【0163】

図 2 2 および図 2 3 において、第 3 の実施例に係る液晶表示装置用のアクティブマトリクス基板 4 0 1 上の薄膜デバイス構造が、第 2 の実施例のアクティブマトリクス基板 4 0 20 0 上の薄膜デバイス構造と相違する点は下記の通りである。

【0164】

まず、この第3実施例では、層間絶縁膜を、ゲート電極415の表面側において、下層 側に位置する下層側層間絶縁膜421と、該下層側層間絶縁膜421の表面に形成された 上層側層間絶縁膜422との2層構造としている。ここで、ソース電極431は、下層側 層間絶縁膜421の表面に形成され、下層側層間絶縁膜421のコンタクトホール421 Aを介してソース領域414に電気的接続している。

【0165】

これに対して、画素電極441は上層側層間絶縁膜422の表面に形成され、 上層側層間絶縁膜422および下層側層間絶縁膜421のコンタクトホール422Aを介 30 してドレイン領域416に電気的接続している。このように画素電極441はソース電極 431と異なる層に構成されているので、これらの電極同士が短絡することはない。 【0166】

そこで、第3実施例では、図22からわかるように、いずれの画素領域402においても、画素電極441は、データ線Sn,Sn+1と平行な2辺の外周縁441A、441 Bが、隣接画素間においてデータ線Sn,Sn+1の上方に位置するように形成されている。また、画素電極441は、走査線Gm,Gm+1の上方に位置するように形成されていいる。すなわち、画素電極441は、その一部がデータ線Sn,Sn+1および走査線Gm,Gm+1の上方に被さっている。従って、画素電極441の4辺の外周縁441A~ 441Dと、データ線Sn,Sn+1、走査線Gm,Gm+1との間には、平面から見て隙間がない。それ故、データ線Sn,Sn+1、走査線Gm,Gm+1は、それら自身が ブラックマトリクスとして機能する。この結果、ブラックマトリスクス層形成のための工程数を増やさなくても、高品位の表示を行うことができる。

[0167]

このようなアクティブマトリクス基板 4 0 1 の製造方法は、第 2 実施例で説 明した図 2 0 (A) ~ 図 2 0 (D)が共通する。そこで、以下の説明では、図 2 0 (D) に示す工程を行った以降の工程について、図 2 4 (A) ~ (D)を参照して説明する。 【 0 1 6 8】

まず、図24(A)に示すように、ソース領域414、ドレイン領域416、チャネル 50

領域417、ゲート絶縁膜413、およびゲート電極415を形成した後、ゲート電極4 15の表面側に、シリコン酸化膜からなる下層側層間絶縁膜421をCVD法あるいはP VD法で形成する。

(28)

【0169】

次に、図24(B)に示すように、下層側層間絶縁膜421のうち、ソース領域414 に相当する位置にコンタクトホール421Aを形成する。次に、ソース電極431および データ線を形成するためのアルミニウム膜をスパッタ形成した後、それをパターニングし て、ソース電極431およびデータ線Sn,Sn+1...を形成する。

【 0 1 7 0 】

次に、図24(C)に示すように、下層側層間絶縁膜421の表面にシリコン酸化膜か 10 らなる上層側層間絶縁膜422をCVD法あるいはPVD法で形成する。次に、下層側層 間絶縁膜421および上層側層間絶縁膜422のうち、ドレイン領域416に相当する位 置にコンタクトホール422Aを形成する。

【0171】

次に、 図 2 4 (D) に示すように、 層間絶縁膜 4 2 2 の表面全体に I T O 膜 4 0 9 を塗 布成膜する。

【0172】

この塗布成膜にあたっても、第1,第2実施例と同様、各種の液状またはペースト状の 塗布材を用いることができる。これらの塗布材のうち、液状のものであればディップ法や スピンコート法などを用いることができ、ペースト状のものであればスクリーン印刷法な 20 どを用いることができる。また、この第3実施例でも、塗布したITO膜409について は、上述した第1,第2の熱処理が実施され、シート抵抗が低下される。

【0173】

しかる後に、ITO膜409をパターニングして、図23に示すように、画素電極44 1を形成する。この際に、図22を参照して説明したように、いずれの画素領域2におい ても、画素電極441の4辺の外周縁441A~441Dが隣接する画素間においてデー 夕線Sn,Sn+1、走査線Gm,Gm+1に被さるようにパターニングされる。通常、 データ線および走査線は金属膜で形成されるので、これらのデータ線および走査線が遮光 膜となり、ブラックマトリクスとして利用できる。それ故、工程数を増やさなくても高品 位の表示を行うことができる。

【0174】

しかも、画素領域441がデータ線および走査線に被さるまでその形成範囲を最大限拡張したので、画素領域402の開口率が高い。これによっても表示の品位が向上する。 【0175】

また、この第3実施例では、画素電極441を形成するためのITO膜を形成するにあ たって、液状の塗布材を、大型基板の処理に適しているスピンコート法(塗布成膜法)に よって絶縁基板410上に塗布したため、図10(B)に示すように、画素電極441は 下層側が凹部となっている部分ではその分厚く、凸部となっている部分ではその分薄く形 成される。従って、データ線に起因する凹凸が画素電極441の表面に反映されない。そ れ故、表面に段差のない平坦な画素電極441を形成できるので、ラビングを安定に行え るとともに、リバースチルトドメインの発生などを防止できる。このような利点は、走査 線の上層側においても同様である。よって、本発明によれば、表示品位が向上する。 【0176】

さらに、画素電極441を形成するためのITO膜を形成するにあたって、液状の塗布 材をスピンコート法によって絶縁基板410上に塗布するため、スパッタ法などといった 真空系を備えた大がかりな成膜装置を必要とする成膜法と違って、安価な成膜装置で成膜 できる。

【0177】

しかも、塗布成膜法は段差被覆性に優れているので、下層側に下層側層間絶縁膜421 および上層側層間絶縁膜422のコンタクトホール421A、422Aが存在していても 50

、その大きな凹凸は画素電極441(ITO膜)の表面形状に影響を及ぼさない。すなわち、下層側層間絶縁膜421および上層側層間絶縁膜422からなる2層構造の層間絶縁膜を形成したため、コンタクトホール421A、422Aに起因する凹凸が大きくても、表面に段差のない平坦な画素電極441を形成できる。従って、画素電極441がドレイン領域416に直接接続する構造を採用でき、下層側層間絶縁膜421と上層側層間絶縁 膜422との層間にドレイン領域416に電気的接続する中継電極(ビア)を形成しなくてもよい分、製造工程を簡略化できる。

【0178】

なお、第3実施例でも、画素電極441を形成するにあたって、液状の塗布材からIT O 膜を形成したため、スピンコート法を用いたが、ペースト状の塗布材を用いれば印刷法 10 を用いてITO 膜を形成することができる。さらに、ペースト状の塗布材を用いればスク リーン印刷を利用することもできるので、画素電極441を形成すべき領域のみにペース ト状の塗布材を印刷し、それに乾燥、熱処理を行ったものをそのまま画素電極441とし て用いてもよい。この場合にはエッチングによるITO 膜に対するパターニングが不要で あるため、製造コストを大幅に低減できるという利点がある。

[0179]

また、第2,第3実施例のいずれでも、層間絶縁膜のコンタクトホールの存在が画素電極441の表面形状に影響を及ぼしやすいプレーナ型のTFTを例に説明したが、逆スタガ型等のTFTにおいても、下層側に凹凸のある領域に画素電極を形成する場合に本発明を適用すれば、かかる凹凸が画素電極の表面形状に及ぼす影響を除去することができる。 【0180】

20

(第4実施例)

この第4実施例の構造として、図22のII-II[,]断面が第3実施例の図23とは異なる構造を、図26に示す。

【 0 1 8 1 】

この第4実施例においても、層間絶縁膜420は、下層側に位置する下層側層間絶縁膜421と、この下層側層間絶縁膜421の表面上に積層された上層側層間絶縁膜422との2層構造になっている。

【0182】

図26に示す構造が図23と異なる点として、画素電極441が、上層側層間絶縁膜4 30 22の表面にスパッタ形成されたスパッタITO膜446(導電性スパッタ膜)と、この スパッタITO膜446の表面上に塗布成膜された塗布ITO膜447(導電性透明塗布 膜)との2層構造になっている点である。

【0183】

従って、塗布ITO膜447は、その下層側に位置するスパッタITO膜446を介し てドレイン領域416に電気的接続している。スパッタITO膜446と塗布ITO膜4 47とは、後述するように一括してパターニング形成されたも

のであるため、それらの形成領域は同一である。

【0184】

この点以外の構造は図23と同じであるので、図23で用いた符号と同一符号を付して 40 、その詳細な説明を省略する。

【0185】

この第4実施例の構造においても、その平面的レイアウトは、第3実施例で説明した図 22と同一となるので、データ線Sn,Sn+1…および走査線Gm,Gm+1…は、そ れら自身がブラックマトリクスとして機能する。従って、工程数を増やさなくても高品位 の表示を行うことができる。

【0186】

第3実施例においてドレイン領域416にコンタクトする塗布ITO膜447は、スパッタITO膜に比較してのコンタクト抵抗が高い傾向にある。第4実施例では塗布ITO 膜447はあくまで、スパッタITO膜446を介してドレイン領域416に電気的接続 しているので、コンタクト抵抗が大きいという問題点を解消できる利点がある。 【0187】

このようなアクティブマトリクス基板 4 0 1 の製造方法を、図 2 7 (A)~(E)および図 2 8 (A)~(E)を参照して説明する。ここで、図 2 7 (A)~(E)は、第 3 実施例の工程を示す図 2 0 (A)~(D)および図 2 4 (A)と同じであるので、その説明を省略する。また、図 2 8 (B)(C)は、第 3 実施例の工程を示す図 2 4 (B)(C)と同一である。

【0188】

図28(A)は、図28(B)の前工程としてのレジストパターン形成工程を示している。図28(B)に示すソース電極431及びソース線を形成するために、図28(A) 10ではアルミニウム膜460をスパッタ法により形成している。その後、このアルミニウム 膜460の上に、パターニングされたレジストマスク461を形成している。このレジスト膜461を用いてアルミニウム膜460をエッチングすることで、図28(B)に示す ようにソース電極431およびデータ線が形成される。

る。

【0189】

次に、図28(C)に示すように、下層側層間絶縁膜421の表面にシリコン酸化膜からなる上層側層間絶縁膜422をCVD法あるいはPVD法で形成する。 イオン注入と層間絶縁膜の形成後、350 程度以下の適当な熱環境下にて数 十分から数時間の熱処理を施して注入イオンの活性化、および層間絶縁膜420 (下層側層間絶縁膜421および上層側層間絶縁膜422)の焼き締めを行う。次に、下 層側層間絶縁膜421および上層側層間絶縁膜422のうち、ドレイン領域416に相当 する位置にコンタクトホール422Aを形成する。

[0190]

次に、図28(D)に示すように、下層側層間絶縁膜421および上層側層間絶縁膜4 22からなる層間絶縁膜420の表面全体にスパッタ法によりスパッタITO膜446(導電性スパッタ膜)を形成する。

[0191]

続いて、図28(E)に示すように、スパッタITO膜446の表面上に塗布 ITO膜447(導電性透明塗布膜)を形成する。

【0192】

この塗布ITO膜447の形成にあたっては、第1~第3実施例と同一のプロセス条件 を採用できる。この第4実施例に表面側に塗布した液状またはペースト状の塗膜について は、溶剤を乾燥、除去した後、熱処理装置内で熱処理を行う。このとき熱処理条件として は、たとえば、温度が250~500 、好ましくは250~400 の空気中ある いは酸素含有雰囲気中または非還元性雰囲気中で30分から60分の第1の熱処理(焼成)を行った後、温度が200 以上、好ましくは200~350 の水素含有の還元性 雰囲気中で30分から60分の第2の熱処理を行う。いずれの場合でも、第1の熱処理で 安定化した皮膜が熱劣化しないように、第2の熱処理での処理温度は第1の熱処理での処 理温度よりも低く設定する。このような熱処理を行うと、有機成分が除去されるとともに 、塗膜はインジウム酸化物と錫酸化物の混合膜(塗布ITO膜447)となる。その結果 、膜厚が約500オングストローム~約2000オングストロームの塗布ITO膜447 は、シート抵抗が10² / ~10⁴ / で、光透過率が90%以上となり、スパッタ ITO膜446とともに十分な性能を備えた画素電極441を構成することができる。

しかる後に、基板温度が200 以下になるまで絶縁基板410を第2の熱処理を行っ た還元性雰囲気中または窒素ガスなどの非酸化性雰囲気中、あるいはその他の非酸化性雰 囲気中に保持し、基板温度が200 以下になった以降、絶縁基板410を熱処理装置か ら大気中に取り出す。このように、絶縁基板410の温度が約200 以下に低下した後 に大気にさらすのであれば、水素含有雰囲気下での第2の熱処理での還元により低抵抗化 30

20

した皮膜が再び酸化してしまうことを防止できるので、シート抵抗の小さな塗布ITO膜 447を得ることができる。絶縁基板410を熱処理装置から大気中に取り出すときの温 度は、塗布ITO膜447の再酸化を防止するためには100 以下であることがより望 ましい。塗布ITO膜447の比抵抗は膜中の酸素欠陥が多い程低くなるので、大気中の 酸素によって塗布ITO膜447の再酸化が起きると比抵抗が増大するからである。 【0194】

このようにしてスパッタITO膜446および塗布ITO膜447を形成した後、図2 8(E)に示すようにレジストマスク462を形成し、それらを一括して王水系やHBr などのエッチング液で、またはCH₄などを用いたドライエッチングによりパターニング して、図26に示すように、画素電極441を形成する。これにより、各画素領域402 のそれぞれにTFTが形成される。従って、走査線Gmを介して供給される制御信号によ ってTFTを駆動すれば、画素電極441と対向基板(図示せず。)との間に封入されて いる液晶には、データ線SnからTFTを介して画像情報が書き込まれ、所定の表示を行 うことができる。

【0195】

また本実施例では、画素電極441を形成するにあたっては塗布ITO膜447を用いている。この塗布成膜法は段差被覆性に優れているので、図39(B)に示すように、塗布ITO膜447を構成するための液状またはペースト状の塗布材は、コンタクトホール422Aに起因して生じたスパッタITO膜446表面の凹凸などをスムーズに埋める。また、塗布材を絶縁基板410上に塗布すると、塗布ITO膜447は凹部となっている部分ではその分厚く、凸部となっている部分ではその分薄く形成される。従って、データ線431に起因する凹凸も画素電極441の表面に反映されない。走査線415の上層側においても同様である。それ故、表面に段差のない平坦な画素電極441を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。よって、本発明によれば、表示品位が向上する。

一方図39(A)のように、画素電極をスパッタITO膜446のみで形成すると、このスパッタITO膜446が形成される面の段差にならってスパッタITO膜446が形成されてしまう。スパッタITO膜446の表面に形成される段差は、不安定なラビングとリバースチルトドメインの原因となって、表示品質を低下させてしまう。しかも、スパッタITO膜446は、コンタクトホール422Aを全て埋め込むように形成することが困難であるので、そこに開口部が形成されてしまう。この開口部の存在も、不安定なラビングとリバースチルトドメインの原因となる。従って、塗布ITO膜447を形成することが有用である。

【0197】

また、第4実施例のように、画素電極441とソース電極431とを異なる層間に形成 することを目的に層間絶縁膜420を2層構造とした場合には、コンタクトホール422 Aのアスペクト比が大きくなるが、塗布ITO膜447を用いると、平坦な画素電極44 1を形成できるという効果が顕著である。

【0198】

また、スパッタITO膜446は塗布ITO膜447に比較してレジストマスクとの密 着性が悪いという傾向にあるが、本実施例では、塗布ITO膜447の表面にレジストマ スク462を形成するので、パターニング精度が低くなるという問題点も生じない。それ 故、高精細パターンをもつ画素電極441を構成できる。

[0199]

(第5 実施例)

図29は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されて いる画素領域の一部を拡大して示す平面図であり、図30はそのIII-III 線に相 当する位置での断面図である。なお、この第5実施例において、第4実施例と共通する部 分については同一の符号を付してそれらの説明を省略する。 10

30

10

20

[0200]

図 2 9 において、この第 5 実施例に係る液晶表示用のアクティブマトリクス基板 4 0 1 も、絶縁基板 4 1 0 上がデータ線 4 3 1 と走査線 4 1 5 とによって複数の画素領域 4 0 2 に区画形成され、各画素領域 4 0 2 の各々に対しては T F T が形成されている。 【 0 2 0 1 】

この第5実施例の構造においても、その平面的レイアウトはスパッタITO膜を除いて、第3,第4実施例で説明した図22と同一となるので、データ線Sn,Sn+1…および走査線Gm,Gm+1…は、それら自身がブラックマトリクスとして機能する。従って、工程数を増やさなくても高品位の表示を行うことができる。

【0202】

この第5実施例が第4実施例と相違する点は、スパッタITO膜456と塗布ITO膜457とは、後述するように別々にパターニング形成されたものであるため、それらの形成領域は相違し、塗布ITO膜457の形成領域はスパッタITO膜456の形成領域よりも広くなっている。

【 0 2 0 3 】

ここで、第4実施例のように、塗布ITO膜とスパッタITO膜とを同一の領域に形成 する場合には、両ITO膜を一括してパターニングすることができる。すなわち、レジス トマスクは、それとの密着性のよい塗布ITO膜の表面にのみ形成され、レジストマスク との密着性のわるいスパッタITO膜の表面に形する必要はなかった。それ故、高精細パ ターンを達成できる。

[0204]

これに対して第5実施例の場合には、スパッタITO膜の表面にもレジストマスクを形成する必要が生ずる。しかし、塗布ITO膜がスパッタITO膜の形成領域よりも広い領域に形成されている場合には、たとえスパッタITO膜とレジストマスクとの密着性がわるくてパターニング精度が低くても、レジストマスクとの密着性がよい塗布ITO膜のパターニング精度が最終的なパターンを規定するので、高精細パターンを達成できる。 【0205】

このような構成のアクティブマトリクス基板401の製造方法は、第4実施例で説明した図27(A) ~ 図27(E) に示す工程が共通し、さらに、図31(A) ~ (C)の工程も共通する。そこで、以下の説明では、図31(D) に示す工程以降の工程のみについ 30て、図31(D) ~ (F) を参照して説明する。 【0206】

図31(C)では、下層側層間絶縁膜421の表面にシリコン酸化膜からなる上層側層 間絶縁膜422が形成され、かつ、コンタクトホール422Aが形成されている。 【0207】

次に、図31(D)に示すように、下層側層間絶縁膜421および上層側層間絶縁膜4 22からなる層間絶縁膜420の表面全体にスパッタ法によりITO膜456(導電性ス パッタ膜)を形成する。ここまでの工程も第4実施例と同様である。

【0208】

但し、この第5実施例では、スパッタITO膜456だけをまず王水系やHBrなどの 40 エッチング液、またはCH₄などを用いたドライエッチングによりパターニングする。す なわち、スパッタITO膜456を形成した後、図31(D)に示すように、レジストマ スク464を形成し、それをパターニングする。このレジストマスク464を使用してス パッタITO膜456をエッチングして、図31(E)に示すように、画素電極441の 形成予定領域よりも狭い領域にスパッタITO膜456を残す。次にスパッタITO膜4 56の表面側に塗布ITO膜457(導電性透明塗布膜)を形成する。この塗布ITO膜 457の形成にあたっても、上述した各実施例にて説明した塗布材を用いることができる

【0209】

このようにして塗布ITO膜457を形成した後、図31(F)に示すように、レジス 50

トマスク462を形成し、それを王水系やHBrなどのエッチング液、またはCH₄など を用いたドライエッチングによりパターニングして、図30に示すように、画素電極44 1を形成する。

【0210】

この第5実施例の構造においても、第4実施例の構造と同様の効果を奏することができ る。特に、ドレイン領域416にコンタクトする塗布ITO膜457は、スパッタITO 膜に比較してのコンタクト抵抗が高い傾向にあるが、第5実施例では塗布ITO膜457 はあくまで、スパッタITO膜456を介してドレイン領域416に電気的接続している ので、コンタクト抵抗が大きいという問題点を解消できる利点がある。また、スパッタI TO膜456は薄くてよいため、たとえレジストマスク464との密着性が悪くても短時 間のエッチングで済むので、パターニングに支障がない。また、パターニング精度の高い 塗布ITO膜457に対するパターニング精度が画素電極40の最終的なパターン精度を 規定するので、高精細パターンを達成できる。

【0211】 (第6実施例)

図32は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されて いる画素領域の一部を拡大して示す平面図、図33は、そのIV-IV 線に相当する位 置での断面図である。

[0212]

この第6実施例の特徴的構造は、画素電極441は上層側層間絶縁膜422の表面に塗 20 布成膜された塗布ITO膜468(導電性透明塗布膜)から構成され、この塗布ITO膜 468は、下層側層間絶縁膜421の表面にスパッタ法により形成されたアルミニウム膜 からなる中継電極466に対して、上層側層間絶縁膜422のコンタクトホール422A を介して電気的に接続されている。また、中継電極466は下層側層間絶縁膜421のコ ンタクトホール421Bを介してドレイン領域416に電気的に接続されている。従って 、画素電極441は、その下層側に位置する中継電極466を介してドレイン領域416 に電気的接続していることになる。

[0213]

ここで、中継電極466はアルミニウム膜であり、光透過性がないので、開 口率を低下させないように、その形成領域はコンタクトホール421Bの内部および周囲 30 に限定されている。

【0214】

このような構成のアクティブマトリクス基板401の製造方法は、第4の実施例で説明 した図27(A) ~ 図27(E)に示す工程が共通する。そこで、以下の説明では、図2 7(E)に示す工程の後に行う工程のみについて図34(A) ~ (D)を参照して説明す る。

[0215]

図34(A)に示すように、下層側層間絶縁膜421のうち、ソース領域414および ドレイン領域416に相当する位置にコンタクトホール421A,421Bを形成した後 、ソース電極431およびデータ線を形成するためのアルミニウム膜460(導電性スパ ッタ膜/金属膜)をスパッタ形成する。次に、レジストマスク470を形成し、このレジ ストマスク470を用いてアルミニウム膜460をパターニングする。この結果、図34 (B)に示すように、ソース電極431、データ線、および中継電極466を同時形成す る。

[0216]

次に、図34(C)に示すように、下層側層間絶縁膜421の表面にシリコン酸化膜からなる上層側層間絶縁膜422をCVD法あるいはPVD法で形成する。次に、上層側層間絶縁膜422のうち、中継電極466に相当する位置(ドレイン領域416に相当する 位置)にコンタクトホール422Aを形成する。 【0217】 40

次に、図34(D)に示すように、下層側層間絶縁膜421および上層側層間絶縁膜4 22からなる層間絶縁膜420の表面全体に塗布ITO膜468(導電性透明塗布膜)を 形成する。 【0218】 この塗布ITO膜468の形成にあたっても、上述した各実施例にて説明した塗布材を 用いることができる。 【0219】

このようにしてITO膜468を形成した後、レジストマスク462を形成し、それを パターニングして、図33に示すように、画素電極441を形成する。

この際にも、図32からわかるように、データ線Sn,Sn+1…および走査線Gm, Gm+1…からなるブラックマトリクスを構成できる。しかも、画素領域402の開口率 が高くなり、表面に段差のない平坦な画素電極441を形成できるので、ラビングを安定 に行えるとともに、リバースチルトドメインの発生などを防止できる。 【0221】

また、塗布ITO膜468からなる画素電極441はスパッタITO膜などに比較して ドレイン領域416(シリコン膜)とのコンタクト抵抗が高い傾向にあるが、この第6の 実施例では塗布ITO膜468がスパッタ形成したアルミニウム膜からなる中継電極46 6を介してドレイン領域416に電気的接続しているので、コンタクト抵抗が大きいとい う問題点も解消できる。

【0222】

なお、本実施例では中継電極466としてアルミニウムを用いたが、アルミニウムと高 融点金属との2層膜を中継電極466に用いれば、塗布ITO膜468とのコンタクト抵 抗をより低く抑えることができる。すなわち、タングステンやモリブデンなどの高融点金 属はアルミニウムに比して酸化されにくいため、酸素を多量に含む塗布ITO膜468と 接触しても酸化されることがない。それ故、中継電極466と塗布ITO膜468とのコ ンタクト抵抗を低く保つことができる。

【0223】

(第7実施例)

図35は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画 形成されている画素領域の一部を拡大して示す平面図、図36は、そのV-V 線に相当 する位置での断面図である。

【0224】

この第7実施例は、図18及び図19に示す第2実施例の構造を改良し、中継電極480により塗布ITO膜441とドレイン領域416との電気的接続を確保した点に特徴がある。

【0225】

図35において、この第7実施例に係るアクティブマトリクス基板401も、絶縁基板 410上がデータ線431と走査線415とによって複数の画素領域402に区画形成さ れ、各画素領域402の各々に対してはTFT(画素スイッチング用の非線型素子)が形 成されている。ここで、画素電極の平坦化やそのコンタクト抵抗の低減だけを目的とする のであれば、以下のように構成できる。

【0226】

すなわち、図36に示すように、第7実施例では、層間絶縁膜421は、1層のシリコン酸化膜だけからなっている。

【0227】

塗布ITO膜から成る画素電極441は、その下層側において層間絶縁膜421の表面 にスパッタ法により形成されたアルミニウム膜(導電性スパッタ膜/金属膜)からなる中 継電極480の表面側に形成されている。従って、画素電極441は中継電極480を介 してドレイン領域416に電気的に接続されている。ここでも、中継電極480はアルミ

10

30

ニウム膜であり、光透過性がないので、その形成領域はコンタクトホール421Bの内部 およびその周囲のみに限定されている。 [0228] この第 7 実施例では、画素電極 4 4 1 はソース電極 4 3 1 と同一の層間に構成されてい るので、これらの電極同士が短絡しないように配置される。(図35、図36参照) このような構成のアクティブマトリクス基板401の製造方法は、第4実施例 で説明した図27(A)~図27(E)に示す工程が概ね共通する。そこで、以下の説明 では、図27(E)に示す工程の後に行う工程のみについて図37(A)~図37(C) を参照して説明する。 $\begin{bmatrix} 0 & 2 & 2 & 9 \end{bmatrix}$ 図 3 7 (A) に示すように、層間絶縁膜 4 2 1 のうち、ソース領域 4 1 4 およびドレイ ン領域416に相当する位置にコンタクトホール421A,421Bを形成する。次に、 ソース 電 極 4 3 1 お よ び デ ー 夕 線 を 形 成 す る た め の ア ル ミ ニ ウ ム 膜 4 6 0 を ス パ ッ 夕 形 成 した後、レジストマスク470を形成する。次に、レジストマスク470を用いてアルミ ニウム膜460をパターニングして、図37(B)に示すように、ソース電極431、デ ータ線、および中継電極480を形成する。 次に、図37(C)に示すように、層間絶縁膜421の表面側全体に塗布IT O 膜 4 8 2 (導電性透明塗布膜) を形成する。この塗布 I T O 膜 4 8 2 を形成するにあた っても、上述した各実施例の塗布材を用いることができる。 $\begin{bmatrix} 0 & 2 & 3 & 1 \end{bmatrix}$ このようにして塗布ITO膜482を形成した後、レジストマスク484を形成し、そ れを用いてITO膜482をパターニングして、図36に示すように、画素電極441を 形成する。 この第7実施例でも画素電極441を形成するにあたっては、段差被覆性に優れている 塗布成膜法を用いるため、表面に段差のない平坦な画素電極441を形成できる。従って 、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。 また、中継電極が介在することで、塗布成膜法により形成したITO膜からなる画素電極 441とドレイン領域416とのコンタクト抵抗が高くなる問題を解消できる。 なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の 変形実施が可能である。 例 え ば 、 第 6 , 第 7 実 施 例 で は 、 工 程 数 を 最 小 限 と す る と い う 観 点 か ら 中 継 電 極 4 6 6 , 4 8 0 をソース電極 4 3 1 およびデータ線と同時形成してそれらと同一材質からなる金 属膜(アルミニウム膜)から構成した。これに代えて、図38(A)に示すように、層間 絶 縁 膜 4 2 0 を 下 層 側 層 間 絶 縁 膜 4 2 1 お よ び 上 層 側 層 間 絶 縁 膜 4 2 2 か ら 構 成 し た 場 合 に、 塗 布 成 膜 に よ り 形 成 し た ITO 膜 か ら な る 画 素 電 極 4 4 1 お よ び 導 電 性 ス パ ッ 夕 膜 か ら形成した中継電極486の双方を、上層側層間絶縁膜422の表面上に形成してもよい 。このように構成した場合には、第6実施例と違って、画素電極441の形成領域を拡張 できるので、デー 夕線および走査線をブラックマトリクスとして利用できる。また、中継電極4 8 6 (導電性スパッタ膜) をソース電極 4 3 1 と異なる工程で形成することにな るので、その材質についてはソース電極431と同一の金属材料、あるいは異な る材料のいずれであってもよい。 [0235]また、 第6 , 第7 実 施 例 で は い ず れ も 、 層 間 絶 縁 膜 の コ ン タ ク ト ホ ー ル の 存 在 が 画 素 電

極の表面形状に影響を及ぼしやすいプレーナ型のTFTを例に説明したが、逆スタガ型等のTFTに本発明を適用することも可能である。特に、凹凸のある領域の上に画素電極を

20

10

30

40

形成せざるを得ない場合に、本発明のように塗布成膜により形成した導電性透明塗布膜を 用いた画素電極を形成すれば、かかる凹凸が画素電極の表面形状に及ぼす影響を除去する ことができる。

(36)

【0236】

たとえば、図38(B)に示す逆スタガ型のTFTにおいて、画素電極441に塗布I TO膜を用いれば、画素電極441表面の平坦化を図ることができる。図38(B)に示 す TFTでは、 絶 縁 基 板 4 1 0 の 表 面 側 に 下 地 保 護 膜 4 1 1 、 ゲ ー ト 電 極 4 1 5 、 ゲ ー ト 絶縁膜413、チャネル領域417を構成する真性のアモルファスシリコン膜、およびチ ャ ネ ル 保 護 用 の 絶 縁 膜 4 9 0 が こ の 順 序 で 積 層 さ れ て い る 。 チ ャ ネ ル 保 護 用 の 絶 縁 膜 4 9 0の両側には高濃度N型のアモルファスシリコン膜がソース・ドレイン領域414、41 6が構成され、これらのソース・ドレイン領域414、416の表面にはクロム、アルミ ニ ウ ム 、 チ タ ン な ど の ス パ ッ 夕 膜 か ら な る ソ ー ス 電 極 4 3 1 お よ び 中 継 電 極 4 9 2 が 構 成 されている。さらに、それらの表面側には層間絶縁膜494および画素電極441が構成 されている。ここで、画素電極441は塗布ITO膜から構成されているので、表面が平 坦である。また、画素電極441は、層間絶縁膜441のコンタクトホールを介して中継 電極496に電気的接続している。すなわち、画素電極441は、スパッタ膜からなる中 継 電 極 4 9 6 を 介 し て ド レ イ ン 領 域 4 1 6 に 電 気 接 続 し て い る た め 、 塗 布 ITO 膜 か ら な る画素電極441はドレイン領域416(シリコン膜)とのコンタクト抵抗が高いという 問題を解消できる。さらに、画素電極441は、ソース電極431と異なる層間に構成さ れているため、これらの電極が短絡することがない。それ故、画素電極441がデータ線 や走査線(図示せず)に被さる位まで画素電極441を広い領域に形成できるので、デー タ線や走査線自身をブラックマトリクスとして利用できるとともに、画素領域の開口率を 高めることができる。

【0237】

さらに画素電極を形成するにあたって、液状の塗布材から塗布ITO膜を形成するため スピンコート法を用いたが、ペースト状の塗布材を用いれば印刷法を用いて塗布ITO膜 を形成することができる。さらに、ペースト状の塗布材を用いればスクリーン印刷を利用 することもできるので、画素電極を形成すべき領域のみにペースト状の塗布材を印刷し、 それに乾燥、熱処理を行ったものをそのまま画素電極として用いてもよい。この場合には エッチングによるITO膜に対するパターニングが不要であるため、製造コストを大幅に 低減できるという利点がある。

【0238】

なお、第2実施例~第7実施例は、画素電極のみを塗布膜にて形成する例を説明したが、第1実施例にて説明した通り、画素電極以外の絶縁層、導電層、半導体層のいずれかを 塗布膜にて形成できることは言うまでもない。

【0239】

(第8実施例)

上述の実施例の液晶表示装置を用いて構成される電子機器は、図40に示す表示情報出 力源1000、表示情報処理回路1002、表示駆動回路1004、液晶パネルなどの表 示パネル1006、クロック発生回路1008及び電源回路1010を含んで構成される 。表示情報出力源1000は、ROM、RAMなどのメモリ、テレビ信号を同調して出力 する同調回路などを含んで構成され、クロック発生回路1002は、クロックに基づい て、ビデオ信号などの表示情報を出力する。表示情報処理回路1002は、クロック発生 回路1002は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ 補正回路あるいはクランプ回路等を含むことができる。表示駆動回路1004は、走査側 駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル1006を表示駆動する。 電源回路1010は、上述の各回路に電力を供給する。

このような構成の電子機器として、図41に示す液晶プロジェクタ、図42に示すマル 50

10

30

チメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステー ション(EWS)、図43に示すページャ、あるいは携帯電話、ワードプロセッサ、テレ ビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上 計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などを挙げる ことができる。

 $\begin{bmatrix} 0 & 2 & 4 & 1 \end{bmatrix}$

図41に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写 型プロジェクタであり、例えば3板プリズム方式の光学系を用いている。 図 4 1 におい て、プロジェクタ1100では、白色光源のランプユニット1102から射出された投写 光がライトガイド1104の内部で、複数のミラー1106および2枚のダイクロイック ミラー1108によってR、G、Bの3原色に分けられ、それぞれの色の画像を表示する 3 枚の液晶パネル1110R、1110Gおよび1110Bに導かれる。そして、それぞ れの液晶パネル1110R、1110Gおよび1110Bによって変調された光は、ダイ クロイックプリズム1112に3方向から入射される。ダイクロイックプリズム1112 では、レッドRおよびブル-Bの光が90。曲げられ、グリーンGの光が直進するので各 色の画像が合成され、投写レンズ1114を通してスクリーンなどにカラー画像が投写さ れる。

 $\begin{bmatrix} 0 & 2 & 4 & 2 \end{bmatrix}$

図42に示すパーソナルコンピュータ1200は、キーボード1202を備えた本体部 1204と、液晶表示画面1206とを有する。

 $\begin{bmatrix} 0 & 2 & 4 & 3 \end{bmatrix}$

図 4 3 に示すページャ 1 3 0 0 は、金属製フレーム 1 3 0 2 内に、液晶表示基板 1 3 0 4、バックライト1306aを備えたライトガイド1306、回路基板1308、第1, 第 2 のシールド板 1 3 1 0 , 1 3 1 2 、 2 つの弾性導電体 1 3 1 4 , 1 3 1 6 、及びフィ ルムキャリアテープ1318を有する。 2 つの弾性導電体1314,1316及びフィル ムキャリアテープ1318は、液晶表示基板1304と回路基板1308とを接続するも のである。

 $\begin{bmatrix} 0 & 2 & 4 & 4 \end{bmatrix}$

ここで、液晶表示基板1304は、2枚の透明基板1304a,1304bの間に液晶 を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成さ 30 れる。一方の透明基板に、図40に示す駆動回路1004、あるいはこれに加えて表示情 報処理回路1002を形成することができる。液晶表示基板1304に搭載されない回路 は、液晶表示基板の外付け回路とされ、図43の場合には回路基板1308に搭載できる

[0245]

図 4 3 はページャの構成を示すものであるから、液晶表示基板 1 3 0 4 以外に回路基板 1308が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であ って、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位 は液晶表示基板1304である。あるいは、液晶表示基板1304を筐体としての金属フ レーム1302に固定したものを、電子機器用の一部品である液晶表示装置として使用す ることもできる。さらに、バックライト式の場合には、金属製フレーム1302内に、液 晶 表 示 基 板 1 3 0 4 と 、 バ ッ ク ラ イ ト 1 3 0 6 a を 備 え た ラ イ ト ガ イ ド 1 3 0 6 と を 組 み 込んで、液晶表示装置を構成することができる。これらに代えて、図44に示すように、 液 晶 表 示 基 板 1 3 0 4 を 構 成 す る 2 枚 の 透 明 基 板 1 3 0 4 a , 1 3 0 4 b の 一 方 に 、 金 属 の 導 電 膜 が 形 成 さ れ た ポ リ イ ミ ド テ ー プ 1 3 2 2 に I C チ ッ プ 1 3 2 4 を 実 装 し た T C P (Tape Carrier Package) 1320を接続して、電子機器用の一部 品である液晶表示装置として使用することもできる。 【図面の簡単な説明】

【図1】本発明の第1実施例に用いる塗布膜形成装置の構成図である。

10

【図2】本発明の第1実施例に用いる他の塗布膜形成装置の構成図である。 【図3】コプレナ型TFTの断面図である。 【図4】逆スタガ型TFTの断面図である。 【 図 5 】 本 発 明 の 第 1 実 施 例 に 用 い る イ ン ラ イ ン 型 の 塗 布 膜 形 成 装 置 の 構 成 図 で あ る 。 【図6】本発明の第1実施例に用いる他のインライン型の塗布膜形成装置の構成図である 【図7】本発明の第1実施例に用いる塗布シリコン膜形成装置の構成図である。 【図8】本発明の第1実施例に用いる他の塗布シリコン膜形成装置の構成図である。 【図9】塗布ITO膜表面への金属メッキ方法を説明するフローチャートである。 【図10】本発明による不純物含有絶縁層を用いたコプレナ型TFTの製造過程の断面図 10 である。 【図11】図11は、本発明による不純物含有絶縁層を用いた逆スタガ型TFTの製造過 程の断面図である。 【図12】図12は、本発明の第1実施例に用いる液体塗布装置の構成図である。 【 図 1 3 】 図 1 3 は、 図 1 2 の 液体 塗布 装置 でのス ピン コート 後 の 状態 を 示 す 概 略 説 明 図 である。 【図14】本発明による他の液体塗布装置の構成図である。 【図15】図14に示す液体塗布装置の部分拡大図である。 【図16】図14に示す液体塗布装置の部分拡大図である。 【図17】液晶表示装置を構成するTFT基板を示す図である。 20 【 図 1 8 】本 発 明 の 第 2 実 施 例 に 係 る 液 晶 表 示 装 置 用 ア ク テ ィ ブ マ ト リ ク ス 基 板 に 区 画 形 成されている画素領域の一部を拡大して示す平面図である。 【図19】図18のI-I 線に相当する位置で切断した断面図である。 【図20】図20(A)~図20(D)は、図19に示すアクティブマトリクス基板の製 造方法を示す断面図である。 【図21】図20に示す工程以降に行う各工程を示す断面図である。 【 図 2 2 】本 発 明 の 第 3 実 施 例 に 係 る 液 晶 表 示 装 置 用 ア ク テ ィ ブ マ ト リ ク ス 基 板 に 区 画 形 成されている画素領域の一部を拡大して示す平面図である。 【図23】図22のII-II 線に相当する位置での断面図である。 【図24】図22に示すアクティブマトリクス基板を製造するにあたって、図20に示す 30 工程以降に行う各工程を示す断面図である。 【 図 2 5 】 図 2 5 (A) 、 (B) は、比較 例 及 び 本 発 明 の 実 施 例 の コ ン タ ク ト ホ ー ル 付 近 をそれぞれ拡大して示す縦断面図である。 【図26】図22のII-II 線に相当する位置で切断した本発明の第4実施例の構造 を示す縦断面図である。 【図27】図27(A)~図27(E)は、図26に示すアクティブマトリクス基板の製 造方法を示す断面図である。 【図28】図28(A)~図28(E)は、図27の工程に引き続き実施される工程を示 す断面図である。 【 図 2 9 】本 発 明 の 第 5 実 施 例 に 係 る 液 晶 表 示 用 ア ク テ ィ ブ マ ト リ ク ス 基 板 に 区 画 形 成 さ 40 れている画素領域の一部を拡大して示す平面図である。 【図30】図29のIII-III 線に相当する位置での断面図である。 【図 3 1 】図 3 1 (A) ~ 図 3 1 (F)は、図 2 9 に示すアクティブマトリクス基板を製 造するにあたって、図27に示す工程以降に行う各工程を示す断面図である。 【図32】本発明の第6実施例に係る液晶表示用アクティブマトリクス基板に区画形成さ れている画素領域の一部を拡大して示す平面図である。 【図33】図32のIV-IV 線に相当する位置での断面図である。 【 図 3 4 】 図 3 4 (A) ~ 図 3 4 (D)は、 図 3 2 に示すアクティブマトリクス基板を製 造するにあたって、図27に示す工程以降に行う各工程を示す断面図である。 【図35】図35は、本発明の第7実施例に係る液晶表示用アクティブマトリクス基板に 50

区画形成されている画素領域の一部を拡大して示す平面図である。 【図36】図35のV-V 線に相当する位置での断面図である。 【図37】図37(A)~図37(C)は、図35に示すアクティブマトリクス基板を製 造するにあたって、図27に示す工程以降に行う各工程を示す断面図である。 【図38】図38(A)(B)は、その他の実施の形態に係る液晶表示用アクティブマト リクス基板の説明図である。 【 図 3 9 】 図 3 9 (A) 、 (B) は、比較 例 及 び 本 願 発 明 の 実 施 例 の コ ン タ ク ト ホ ー ル 付 近をそれぞれ拡大して示す縦断面図である。 【図40】本発明の第8実施例に係る電子機器に含まれる液晶表示装置を示すブロック図 である。 【図41】図40の液晶表示装置を用いた電子機器の一例であるプロジェクタの概略断面 図である。 【図42】電子機器の他の一例であるパーソナルコンピュータの概略説明図である。 【図43】電子機器のさらに他の一例であるページャの組立分解斜視図である。 【図44】TCPを有する液晶表示装置を示す概略説明図である。 【符号の説明】 [0247]10,30 ガラス基板、 12,32 下地絶縁膜、 14 多結晶シリコン膜、 14D,33D,38D ドレイン領域、 145,335,385 ソース領域、 14C,33C,38C チャネル領域、 16,36 ゲート絶縁膜、 18,34,35 ゲート電極、 20 層間絶縁膜、 22 画素電極、 金属配線層、 24,44 ソース線、 26 保護膜、 42

(39)

 4 6
 チャネル保護膜、
 6 1
 T F T 、
 6 2
 画素電極(ITO)





【図2】

10

















STI

ST2

ST3

ST4

ŞT5







【図11】



【図12】



【図13】



【図14】



【図15】















【図20】









【図23】





【図26】

401

446

~411 -410

















【図32】













【図37】













В





【図40】



【図41】









【図44】



フロントページの続き

(51) Int.CI.⁷ FΙ テーマコード(参考) H01L 21/288 H01L 21/288 Ζ 5 F 0 5 2 618A 5 F 1 1 0 H01L 21/3205 H01L 29/78 H01L 29/78 627G H01L 21/336 H01L 21/768 H01L 29/78 619A H01L 29/786 H01L 29/78 616K H01L 29/78 617V H01L 29/78 626C H01L 29/78 616U H01L 29/78 616L H01L 29/78 612D H01L 21/88 В H01L 21/90 Q (72)発明者 神戸 貞男 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内 (72)発明者 宮沢 和加雄 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内 Fターム(参考) 2H090 HA02 HA06 HB12X HC06 HC08 HC15 LA01 LA04 2H092 HA04 HA06 JA25 JB22 JB31 JB57 JB58 KA01 KA18 KB04 KB13 KB22 KB24 KB25 MA05 MA10 MA29 MA30 NA27 RA05 RA10 4M104 AA09 BB02 BB04 BB05 **BB08** BB09 DD51 DD79 BB13 BB36 GG20 5F033 GG04 HH07 HH08 HH11 HH13 HH14 HH15 HH17 HH38 PP26 RR09 SS22 VV15 XX34 5F045 AB02 AC01 AD07 AD08 AF07 CA15 EB08 EB09 EB12 EB19 EE14 EG01 HA18 HA24 5F052 AA02 AA24 DA01 DB10 EA06 JA01 5F110 AA16 AA18 AA28 BB01 CC02 CC07 DD02 DD13 DD24 EE03 EE44 FF02 FF09 FF29 FF36 GG02 GG13 GG15 GG35 FF27 GG42 GG44 HJ01 HJ04 HJ12 HJ13 HJ16 HJ23 HK02 HK03 HK04 HK07 HK09 HK16 HK32 HK33 HL02 HL03 HL04 HL07 HL11 HL12 HL22 HL23 HM14 HM15 NN03 NN05 NN12 NN23 NN25 NN33 NN35 NN36 NN40 NN72 PP01 PP02 PP03 PP11 PP29 QQ09 QQ11 QQ19

patsnap

专利名称(译) 具有涂膜的薄膜器件,液晶面板和电子器件,以及薄膜器件的制造方法

公开(公告)号	JP2004145333A	公开(公告)日	2004-05-20		
申请号	JP2003348025	申请日	2003-10-07		
[标]申请(专利权)人(译)	精工爱普生株式会社				
申请(专利权)人(译)	精工爱普生公司				
[标]发明人	湯田坂一夫 下田達也 神戸貞男 宮沢和加雄				
发明人	湯田坂 一夫 下田 達也 神戸 貞男 宮沢 和加雄				
IPC分类号	G02F1/1368 G02F1/1333 G02F1/1362 H01L21/20 H01L21/205 H01L21/225 H01L21/288 H01L21/31 H01L21/3205 H01L21/336 H01L21/768 H01L21/77 H01L21/84 H01L27/12 H01L29/786				
CPC分类号	G02F1/136227 H01L27/12 H01L27/1285 H01L27/1292 H01L29/66757 H01L29/66765 Y10T428/1064 Y10T428/31663				
FI分类号	G02F1/1333.505 G02F1/1368 H01L21/20 H01L21/205 H01L21/225.R H01L21/288.Z H01L29/78.618.A H01L29/78.627.G H01L29/78.619.A H01L29/78.616.K H01L29/78.617.V H01L29/78.626.C H01L29/78. 616.U H01L29/78.616.L H01L29/78.612.D H01L21/88.B H01L21/90.Q				
F-TERM分类号	2H090/HA02 2H090/HA06 2H090/HB12X 2H090/HC06 2H090/HC08 2H090/HC15 2H090/LA01 2H090 /LA04 2H092/HA04 2H092/HA06 2H092/JA25 2H092/JB22 2H092/JB31 2H092/JB57 2H092/JB58 2H092/KA01 2H092/KA18 2H092/KB04 2H092/KB13 2H092/KB22 2H092/KB24 2H092/KB25 2H092 /MA05 2H092/MA10 2H092/MA29 2H092/MA30 2H092/NA27 2H092/RA05 2H092/RA04 M104/A09 4M104/BB02 4M104/BB04 4M104/BB05 4M104/BB08 4M104/BB09 4M104/BB13 4M104/BB36 4M104 /DD51 4M104/DD79 4M104/G20 5F033/G04 5F033/HH07 5F033/HH08 5F033/HH13 F5033/HH14 5F033/HH15 5F033/HH17 5F033/HH07 5F033/HH08 5F033/RE0 5F033/SS22 5F033 /VV15 5F033/XX34 5F045/AB02 5F045/AC01 5F045/AD07 5F045/AD08 5F045/AF07 5F045/CA15 5F045/EB08 5F045/EB09 5F045/EB12 5F045/EB19 5F045/EE14 5F045/EG01 5F045/HA18 5F045 /HA24 5F052/AA02 5F052/AA24 5F052/DA01 5F052/DB10 5F052/EA06 5F052/JA01 5F110/AA16 5F110/AA18 5F110/AA28 5F110/BB01 5F110/CC02 5F110/CC07 5F110/DD02 5F110/DD13 5F110 /DD24 5F110/EG3 5F110/EE44 5F110/FF02 5F110/FF09 5F110/FF27 5F110/FF29 5F110/FF36 5F110/G02 5F110/GG13 5F110/GG15 5F110/GG35 5F110/GG42 5F110/HK03 5F110/HK04 5F110/HK07 5F110/HL13 5F110/HL16 5F110/HK32 5F110/HK03 5F110/HK03 5F110/HK04 5F110/NN03 5F110/NN05 5F110/NN12 5F110/HK32 5F110/HK33 5F110/HK03 5F110/HK04 5F110/NN03 5F110/NN05 5F110/NN12 5F110/NN23 5F110/HK33 5F110/HK03 5F110/HK04 5F110/NN03 5F110/NN05 5F110/NN12 5F110/HC22 5F110/HC35 5F110/PP13 5F110/HK03 5F110/NN03 5F110/NN05 5F110/NN12 5F110/HC22 5F110/HC33 5F110/HK03 5F110/HK04 5F110/NN03 5F110/NN05 5F110/NN12 5F110/HC22 5F110/HC33 5F110/HK03 5F110/HK04 5F110/NN03 5F110/NN05 5F110/NN23 5F110/NN23 5F110/NN35 5F110/HK03 5F110/NN03 5F110/NN05 5F110/NN23 5F110/HC22 5F110/HC32 5F110/HK03 5F110/HK03 5F110/NN05 5F110/NN25 5F110/HC22 5F110/HC22 5F110/HC32 2H192/HA32 2H192/HA32 2H192/HA32 2H192/HA32 2H192/HA32 2H192/HA32 2H192/HA32 2H192/HA32 2H192/HA33 2H192/FA73 2H192/ FB46 2H192/HA23 2H192/HA27 2H192/HA82 2H192/HA90 2H192/HA91 2H192/JB02 5F152/AA13 5F152/AA15 5F152/BB03 5F152/CE13 5F152/CE03 5F152/CE03 5F152/CE03 5F152/CE03 5F152/CE13 5F152/CE13 5F152/FF31 5F152/FF31 5F152/FF31				

代理人(译)	井上 一
优先权	1996120653 1996-05-15 JP
	1996248071 1996-09-19 JP 1996303387 1996-11-14 JP
**	
具他公廾又敵	JP3876994B2 JP2004145333A5
外部链接	Espacenet

摘要(译)

解决的问题:提供一种无需使用真空处理装置就能够形成用于液晶显示 基板等的薄膜层叠结构的薄膜的一部分或全部的薄膜装置及其制造方 法。要做。通过施加液体并对其进行热处理来形成形成TFT的绝缘膜, 硅膜和导电膜中的任何一种的薄膜。 在旋涂机102中,将从涂布液存储 单元105供给的包含薄膜成分的液体旋涂在基板上。 在热处理单元103中 对涂覆有涂布液的基板进行热处理,以在基板上形成涂膜。 如果进一步 进行激光退火等,则结晶性,致密化或密合性的膜质量提高。 [选型图] 图1

